CN110350887A - 电阻电容振荡器电路及时钟信号的产生方法 - Google Patents

电阻电容振荡器电路及时钟信号的产生方法 Download PDF

Info

Publication number
CN110350887A
CN110350887A CN201810308530.0A CN201810308530A CN110350887A CN 110350887 A CN110350887 A CN 110350887A CN 201810308530 A CN201810308530 A CN 201810308530A CN 110350887 A CN110350887 A CN 110350887A
Authority
CN
China
Prior art keywords
circuit
comparator
pmos tube
tube
grid
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201810308530.0A
Other languages
English (en)
Other versions
CN110350887B (zh
Inventor
唐华
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201810308530.0A priority Critical patent/CN110350887B/zh
Publication of CN110350887A publication Critical patent/CN110350887A/zh
Application granted granted Critical
Publication of CN110350887B publication Critical patent/CN110350887B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
    • H03B5/08—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance
    • H03B5/12—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device
    • H03B5/1237—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device comprising means for varying the frequency of the generator
    • H03B5/1271—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device comprising means for varying the frequency of the generator the frequency being controlled by a control current, i.e. current controlled oscillators
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
    • H03B5/20—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising resistance and either capacitance or inductance, e.g. phase-shift oscillator
    • H03B5/24—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising resistance and either capacitance or inductance, e.g. phase-shift oscillator active element in amplifier being semiconductor device
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/01—Details
    • H03K3/012—Modifications of generator to improve response time or to decrease power consumption
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
    • H03K3/03—Astable circuits
    • H03K3/0315—Ring oscillators

Landscapes

  • Manipulation Of Pulses (AREA)
  • Amplifiers (AREA)

Abstract

一种电阻电容振荡器电路及时钟信号的产生方法，包括：电容充放电电路、电阻分流电路、比较器电路、和RS触发器电路，所述电容充放电电路包括：第一充放电电路和第二充放电电路，所述比较器电路包括：第一比较器、第二比较器、第一反馈环路和第二反馈环路，所述RS触发器电路包括：第一触发器电路和第二触发器电路，其中所述第一反馈环路，用于当所述第二触发器电路输出低电平信号时，控制所述第一比较器关闭工作电流，并输出低电平信号；所述第二反馈环路，用于当所述第一触发器电路输出低电平信号时，控制所述第二比较器关闭工作电流，并输出低电平信号。应用上述电路，可以降低振荡器电路的功耗。

Description

电阻电容振荡器电路及时钟信号的产生方法
技术领域
本发明实施例涉及电路领域，尤其涉及一种电阻电容振荡器电路及时钟信号的产生方法。
背景技术
电阻电容振荡器(Resistance Capacitance Oscillator，RC OSC)电路为一种实现精度较高的OSC电路，由于其输出频率仅仅与片上电阻和电容相关，因此输出频率相对于环形振荡器电路，受温度和电源电压的影响较小，故得到广泛的应用。
传统的RC OSC电路由电阻分流电路、电容充放电电路、比较器电路和RS触发器电路组成，其中电阻分流电路、电容充放电电路分别与比较器电路耦接，用于输出信号至比较器电路，比较器电路将比较结果放大后，输出至RS触发器电路，用于触发RS触发器电路产生时钟信号，并反馈至电容充放电电路。
在实际的信号产生过程中，传统的RC OSC电路需要较大的工作电流，从而导致功耗较大。在所有的电路组成中，由于比较器电路存在静态电流，故比较器电路消耗的功耗最大。例如，整个RC OSC的平均电流为87uA，其中比较器电路的平均电流为76uA。
发明内容
本发明实施例解决的技术问题是如何降低电阻电容振荡器电路的功耗。
为解决上述技术问题，本发明实施例提供一种电阻电容振荡器电路，包括：电容充放电电路、电阻分流电路、比较器电路、和RS触发器电路，所述电容充放电电路包括：第一充放电电路和第二充放电电路，所述比较器电路包括：第一比较器、第二比较器、第一反馈环路和第二反馈环路，所述RS触发器电路包括：第一触发器电路和第二触发器电路，其中：所述第一充放电电路，用于接收所述第一触发器电路的输出信号，产生电压信号并输出至所述第一比较器；所述第二充放电电路，用于接收所述第二触发器电路的输出信号，产生电压信号并输出至所述第二比较器；所述电阻分流电路，用于分担所述第一充放电电路、所述第二充放电电路的电流，产生参考信号并输出至所述第一比较器电路和所述第二比较器电路；所述第一比较器，用于比较所述第一充放电电路和所述电阻分流电路的输出信号，并将比较结果输出至所述第一触发器；所述第二比较器，用于比较所述第二充放电电路和所述电阻分流电路的输出信号，并将比较结果输出至所述第二触发器；所述第一反馈环路，用于当所述第二触发器电路输出低电平信号时，输出控制信号至所述第一比较器的驱动端，控制所述第一比较器关闭工作电流，并输出低电平信号；所述第二反馈环路，用于当所述第一触发器电路输出低电平信号时，输出控制信号至所述第二比较器的驱动端，控制所述第二比较器关闭工作电流，并输出低电平信号；所述第一触发器电路，用于接收所述第一比较器和所述第二触发器的输出信号，产生时钟信号并输出；所述第二触发器电路，用于接收所述第二比较器和所述第一触发器的输出信号，产生时钟信号并输出。
可选地，所述电阻分流电路包括：电阻和MOS管。
可选地，所述第一充放电电路包括：第一PMOS管、第三PMOS管、第三NMOS管和第一电容，所述第二充放电电路包括：第二PMOS管、第一NMOS管、第三NMOS管和第二电容，所述电阻分流电路包括：第一电阻和第二NMOS管，其中：所述第一PMOS管的源极、所述第二PMOS管的源极、所述第一电阻的第一端口相互耦接后，接电源电压，所述第一PMOS管的漏极、所述第三PMOS管的源极、所述第一电容的第一端口、所述第一比较器的第一输入端均相互耦接，所述第一PMOS管的栅极、所述第三PMOS管的栅极、所述第一触发器的输出端均相互耦接；所述第二PMOS管的漏极、所述第一NMOS管的漏极、所述第二电容的第一端口、所述第二比较器的第一输入端均相互耦接，所述第二PMOS管的栅极、所述第一NMOS管的栅极、所述第二触发器的输出端均相互耦接；所述第三PMOS管的漏极、所述第一NMOS管的源极、所述第三NMOS管的漏极均相互耦接；所述第三NMOS管的栅极、所述第二NMOS管的栅极、所述第二NMOS管的漏极、所述第一电阻的第二端口、所述第一比较器的第二输入端、所述第二比较器的第二输入端均相互耦接，所述第三NMOS管的源极、所述第一电容的第二端口、所述第二电容的第二端口、所述第二NMOS管的源极均相互耦接后，接地。
可选地，所述第一充放电电路包括：第四PMOS管、第四NMOS管、第七PMOS管和第三电容，所述第二充放电电路包括：第五PMOS管、第五NMOS管、第七PMOS管和第四电容，所述电阻分流电路包括：第二电阻和第六PMOS管，其中：所述第四PMOS管的源极、所述第五PMOS管的源极、所述第七PMOS管的漏极均相互耦接，所述第四PMOS管的漏极、所述第一比较器的第一输入端、所述第四NMOS管的漏极、所述第三电容的第一端口均相互耦接，所述第四PMOS管的栅极、所述第四NMOS管的栅极、所述第一触发器的第一输出端均相互耦接；所述第五PMOS管的漏极、所述第二比较器的第一输入端、所述第五NMOS管的漏极、所述第四电容的第一端口均相互耦接，所述第五PMOS管的栅极、所述第五NMOS管的栅极、所述第二触发器的输出端均相互耦接；所述第四NMOS管的源极、所述第五NMOS管的源极、所述第三电容的第二端口、所述第四电容的第二端口、所述第二电阻的第二端口均相互耦接后，接地；所述第七PMOS管的栅极耦接电流偏置信号，所述第七PMOS管的源极与所述第六PMOS管的源极耦接后，接电源电压；所述第六PMOS管的栅极、所述第六PMOS管的漏极、所述第二电阻的第一端口、所述第一比较器的第二输入端、所述第二比较器的第二输入端均相互耦接。
可选地，所述比较器包括：电流镜电路、上拉电路、下拉电路、共源放大器电路，其中：所述电流镜电路，用于接收所述电容充放电电路和所述电阻分流电路的输出信号，为所述上拉电路、所述下拉电路和所述共源放大器电路提供电流源；所述共源放大器电路，用于比较放大电压信号并输出至所述RS触发器电路；所述上拉电路，用于接收所述反馈环路的控制信号，关断工作电流；所述下拉电路，用于当所述上拉电路关断工作电流时，接收所述反馈环路的反向控制信号，控制所述共源放大器电路输出低电压信号。
可选地，所述电流镜电路包括：第九PMOS管、第十PMOS管、第十一PMOS管、第六NMOS管和第七NMOS管，其中：所述第九PMOS管的栅极、所述上拉电路、所述共源放大器电路均相互耦接后，接电流偏置信号，所述第九PMOS管的源极、所述上拉电路、所述共源放大器电路均相互耦接后，接电源电压，所述第九PMOS管的漏极、所述第十PMOS管的源极、所述第十一PMOS管的源极均相互耦接；所述第十PMOS管的栅极为所述比较器的第二输入端，所述第十PMOS管的漏极、所述第六NMOS管的栅极、所述第六NMOS管的漏极、所述第七NMOS管的栅极均相互耦接；所述第十一PMOS管的栅极为所述比较器的第一输入端，所述第十一PMOS管的漏极、所述第七NMOS管的漏极、所述下拉电路和所述共源放大器电路均相互耦接；所述第六NMOS管的源极、所述第七NMOS管的源极、所述下拉电路、所述共源放大器电路均相互耦接后，接地。
可选地，所述共源放大器电路包括：第十二PMOS管和第八NMOS管，其中：所述第十二PMOS管的源极、所述第九PMOS管的源极、所述上拉电路均相互耦接后，接电源电压，所述第十二PMOS管的栅极、所述第九PMOS管的栅极、所述上拉电路均相互耦接后，接偏置电流信号，所述第十二PMOS管的漏极、所述第八NMOS管的漏极、所述下拉电路均相互耦接后，为所述比较器的输出端；所述第八NMOS管的栅极、所述第十一PMOS管的漏极、所述第七NMOS管的漏极、所述下拉电路均相互耦接，所述第八NMOS管的源极、所述第七NMOS管的源极、所述第六NMOS管的源极、所述下拉电路均相互耦接后，接地；所述第九PMOS管的漏极、所述第十PMOS管的源极、所述第十一PMOS管的源极均相互耦接；所述第十PMOS管的栅极为所述比较器的第二输入端，所述第十PMOS管的漏极、所述第六NMOS管的栅极、所述第六NMOS管的漏极、所述第七NMOS管的栅极均相互耦接；所述第十一PMOS管的栅极为所述比较器的第一输入端。
可选地，所述上拉电路包括：第八PMOS管，所述下拉电路包括：第一反相器、第二反相器、第九NMOS管和第十NMOS管，其中：所述第九PMOS管的栅极、所述第八PMOS管的漏极、所述第十二PMOS管的栅极均相互耦接后，接电流偏置信号，所述第九PMOS管的源极、所述第八PMOS管的源极、所述第十二PMOS管的源极均相互耦接后，接电源电压，所述第九PMOS管的漏极、所述第十PMOS管的源极、所述第十一PMOS管的源极均相互耦接；所述第十PMOS管的栅极为所述比较器的第二输入端，所述第十PMOS管的漏极、所述第六NMOS管的栅极、所述第六NMOS管的漏极、所述第七NMOS管的栅极均相互耦接；所述第十一PMOS管的栅极为所述比较器的第一输入端，所述第十一PMOS管的漏极、所述第七NMOS管的漏极、所述第九NMOS管的漏极、所述第八NMOS管的栅极均相互耦接；所述第六NMOS管的源极、所述第七NMOS管的源极、所述第九NMOS管的源极、所述第八NMOS管的源极、所述第十NMOS管的源极均相互耦接后，接地；所述第十二PMOS管的漏极、所述第八NMOS管的漏极、所述第十NMOS管的漏极均相互耦接后，为所述比较器的输出端；所述第八PMOS管的栅极为所述比较器的驱动端，通过第一反相器与所述第九NMOS管的栅极ENB耦接，通过第二反相器与所述第十NMOS管的栅极耦接。
可选地，所述反馈环路包括：相互耦接的N个反相器，其中N为零或者正偶数。
可选地，所述第一反馈环路包括：第三反相器和第四反相器，所述第二反馈环路包括：第五反相器和第六反相器，所述第一触发电路包括：第七反相器和第一与非门，所述第二触发电路包括：第八反相器和第二与非门，其中：所述第七反相器的输入端与所述第一比较器的输出端耦接，所述第七反相器的输出端与所述第一与非门的第一输入端耦接；所述第一与非门的第二输入端与所述第二与非门的输出端耦接，所述第一与非门的输出端即为所述第一触发电路的输出端，分别与所述第二与非门的第一输入端、第六反相器的输入端耦接；所述第八反相器的输入端与所述第二比较器的输出端耦接，所述第八反相器的输出端与所述第二与非门的第二输入端耦接；所述第二与非门的输出端为所述第二触发电路的输出端，分别与所述第一与非门的第二输入端、第四反相器的输入端耦接；所述第四反相器的输出端与所述第三反相器的输入端耦接，所述第三反相器的输出端与所述第一比较器的驱动端耦接；所述第六反相器的输出端与所述第五反相器的输入端耦接，所述第五反相器的输出端与所述第二比较器的驱动端耦接。
本发明实施例提供一种时钟信号的产生方法，采用上述任一种所述的电阻电容振荡器电路产生时钟信号。
与现有技术相比，本发明实施例的技术方案具有以下有益效果：
本发明实施例提供的电阻电容振荡器电路，通过反馈环路，可以基于RS触发器的输出信号关闭比较器的工作电流，并控制比较器输出低电平，由于可以在一段时间内关闭比较器，故可以有效降低比较器电路的功耗，从而降低整个振荡器电路的功耗。
附图说明
图1是本发明实施例提供的一种电阻电容振荡器电路的结构示意图；
图2是本发明实施例提供的一种电阻电容振荡器电路的输出信号的示意图；
图3是本发明实施例提供的一种电容充放电电路和电阻分流电路的结构示意图；
图4是本发明实施例提供的另一种电容充放电电路和电阻分流电路的结构示意图；
图5是本发明实施例提供的一种反馈环路和触发器电路的结构示意图；
图6是本发明实施例提供的一种比较器的结构示意图；
图7是本发明实施例提供的一种电阻电容振荡器电路功耗的仿真结果的示意图。
具体实施方式
在现有的产品中，传统的RC OSC电路由电阻分流电路、电容充放电电路、比较器电路和RS触发器电路组成，其中电阻分流电路、电容充放电电路分别与比较器电路耦接，用于输出信号至比较器电路，比较器电路将比较结果放大后，输出至RS触发器电路，用于触发RS触发器电路产生时钟信号，并反馈至电容充放电电路。在实际的信号产生过程中，传统的RCOSC电路需要较大的工作电流，从而导致功耗较大。在所有的组成电路中，由于比较器电路存在静态电流，故比较器电路消耗的功耗最大。
本发明实施例提供的电阻电容振荡器电路，通过反馈环路，可以基于RS触发器的输出信号关闭比较器的工作电流，并控制比较器输出低电平，由于可以在一段时间内关闭比较器，故可以有效降低比较器电路的功耗，从而降低整个振荡器电路的功耗。
为使本发明的上述目的、特征和有益效果能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
参见图1，本发明实施例提供了一种电阻电容振荡器电路，所述电阻电容振荡器电路可以包括：电容充放电电路101、电阻分流电路102、比较器电路103和RS触发器电路104，其中：所述电容充放电电路101包括：第一充放电电路1011和第二充放电电路1012，所述比较器电路103包括：第一比较器1031、第二比较器1032、第一反馈环路1033和第二反馈环路1034，所述RS触发器电路104包括：第一触发器电路1041和第二触发器电路1042，其中：
所述第一充放电电路1011，用于接收所述第一触发器电路1041的输出信号，产生电压信号并输出至所述第一比较器1031。
所述第二充放电电路1012，用于接收所述第二触发器电路1042的输出信号，产生电压信号并输出至所述第二比较器1032。
所述电阻分流电路102，用于分担所述第一充放电电路1011和所述第二充放电电路1012的电流，产生参考信号并输出至所述第一比较器电路1031和所述第二比较器电路1032。
所述第一比较器1031，用于比较所述第一充放电电路1011和所述电阻分流电路102的输出信号，并将比较结果输出至所述第一触发器1041。
所述第二比较器1032，用于比较所述第二充放电电路1012和所述电阻分流电路102的输出信号，并将比较结果输出至所述第二触发器1042。
所述第一反馈环路1033，用于当所述第二触发器电路1042输出低电平信号时，输出控制信号至所述第一比较器1031的驱动端，控制所述第一比较器1031关闭工作电流，并输出低电平信号。
所述第二反馈环路1034，用于当所述第一触发器电路1041输出低电平信号时，输出控制信号至所述第二比较器1032的驱动端，控制所述第二比较器1032关闭工作电流，并输出低电平信号。
所述第一触发器电路1041，用于接收所述第一比较器1031和所述第二触发器1042的输出信号，产生时钟信号并输出。
所述第二触发器电路1042，用于接收所述第二比较器1032和所述第一触发器1041的输出信号，产生时钟信号并输出。
在具体实施中，所述反馈环路，即所述第一反馈环路1033或者所述第二反馈环路1034可以包括：相互耦接的N个反相器，其中N为0或者正偶数。
在本发明一实施例中，所述反馈环路包括0个反相器，所述第一触发器电路1041的输出信号直接输入至所述第二比较器1032的驱动端，用于控制所述第二比较器1032关闭工作电流，并输出低电平信号。
在本发明另一实施例中，所述反馈环路包括0个反相器，所述第二触发器电路1042的输出信号直接输入至所述第一比较器1031的驱动端，用于控制所述第一比较器1031关闭工作电流，并输出低电平信号。
在具体实施中，所述电阻分流电路102可以由电阻和MOS管组成。例如，由电阻和PMOS管组成或者由电阻和NMOS管组成。
在具体实施中，所述比较器电路103中的所述第一比较器1031或者第二比较器1032中的任一可以包括：电流镜电路、上拉电路、下拉电路、和共源放大器电路，其中：所述电流镜电路，用于接收所述电容充放电电路和所述电阻分流电路的输出信号，为所述上拉电路、所述下拉电路和所述共源放大器电路提供电流源。所述共源放大器电路，用于比较放大电压信号并输出至所述RS触发器电路。所述上拉电路，用于接收所述反馈环路的控制信号，关断工作电流。所述下拉电路，用于当所述上拉电路关断工作电流时，接收所述反馈环路的反向控制信号，控制所述共源放大器电路输出低电压信号。
在本发明一实施例中，所述电流镜电路包括：第九PMOS管、第十PMOS管、第十一PMOS管、第六NMOS管和第七NMOS管，其中：
所述第九PMOS管的栅极、所述上拉电路、所述共源放大器电路均相互耦接后，接电流偏置信号，所述第九PMOS管的源极、所述上拉电路、所述共源放大器电路均相互耦接后，接电源电压，所述第九PMOS管的漏极、所述第十PMOS管的源极、所述第十一PMOS管的源极均相互耦接。
所述第十PMOS管的栅极为所述比较器的第二输入端，所述第十PMOS管的漏极、所述第六NMOS管的栅极、所述第六NMOS管的漏极、所述第七NMOS管的栅极均相互耦接。
所述第十一PMOS管的栅极为所述比较器的第一输入端，所述第十一PMOS管的漏极、所述第七NMOS管的漏极、所述下拉电路和所述共源放大器电路均相互耦接。
所述第六NMOS管的源极、所述第七NMOS管的源极、所述下拉电路、所述共源放大器电路均相互耦接后，接地。
在本发明一实施例中，所述电流镜电路包括：第九PMOS管、第十PMOS管、第十一PMOS管、第六NMOS管和第七NMOS管，所述共源放大器电路包括：第十二PMOS管和第八NMOS管，其中：
所述第十二PMOS管的源极、所述第九PMOS管的源极、所述上拉电路均相互耦接后，接电源电压，所述第十二PMOS管的栅极、所述第九PMOS管的栅极、所述上拉电路均相互耦接后，接偏置电流信号，所述第十二PMOS管的漏极、所述第八NMOS管的漏极、所述下拉电路均相互耦接后，为所述比较器的输出端。
所述第八NMOS管的栅极、所述第十一PMOS管的漏极、所述第七NMOS管的漏极、所述下拉电路均相互耦接，所述第八PMOS管的源极、所述第七NMOS管的源极、所述第六NMOS管的源极、所述下拉电路均相互耦接后，接地。
所述第九PMOS管的漏极、所述第十PMOS管的源极、所述第十一PMOS管的源极均相互耦接。
所述第十PMOS管的栅极为所述比较器的第二输入端，所述第十PMOS管的漏极、所述第六NMOS管的栅极、所述第六NMOS管的漏极、所述第七NMOS管的栅极均相互耦接。
所述第十一PMOS管的栅极为所述比较器的第一输入端。
采用上述电阻电容振荡器电路，在断开所述第一反馈环路1033和所述第二反馈环路1034的情况下：
通过所述电容充放电电路101，可以通过电容充电或者放电，输出信号至所述比较器电路103，所述比较器电路103将电容充放电的信号与所述电阻分流电路102输出的参考信号进行比较后，输出至所述RS触发器电路104，产生时钟信号，并反馈至所述电容充放电电路101，循环执行，从而所述RS触发器电路104可以产生时钟信号。详细的工作原理如下：
当所述电容充放电电路101快速充电后，由于所述第一比较器1031的第一输入端A(简称A点)或者所述第二比较器1032的第一输入端B(简称B点)的电压信号高于所述电阻分流电路102输出的参考信号，故所述比较器电路103输出为“1”，触发所述RS触发器电路输出为“1”当A、B两点的电压信号放电至所述电阻分流电路102输出的参考信号时，所述比较器电路103输出为“0”，触发所述RS触发器电路104输出为“0”，从而产生时钟信号，由于A、B的充电电流一致，故可以保证时钟信号的占空比为50％，并且输出频率为1/RC，其中R为电阻值，C为电容值。
本发明实施例提供了一种电阻电容振荡器电路的输出信号的示意图，如图2所示。
图2给出了采用上述电阻电容振荡器电路，在断开所述第一反馈环路1033和所述第二反馈环路1034的情况下，A点、B点、所述第一触发器1041的输出端Q(简称Q点)和所述第二触发器1042的输出端QB(简称QB点)输出信号的示意图，由图2可以看出：Q点和QB点的输出信号为方波信号，A点和B点的输出信号为周期信号，基于A点和B点输出的信号波形，所述比较器可以分为比较阶段和保持阶段：
当所述第一比较器1031处于保持阶段时，所述第二比较器1032处于比较状态，A点信号为“0”，B点信号为大于“0”的斜线，同时Q点信号为“1”，QB点信号为“0”；
当所述第二比较器1032处于保持阶段时，所述第一比较器1032处于比较状态，B点信号为“0”，A点信号为大于“0”的斜线，同时Q点信号为“0”，QB点信号为“1”。
基于上述信号特点，可以利用，即打开所述第一反馈环路1033或者所述第二反馈环路1034，使得当所述第一比较器1031或者所述第二比较器1032处于保持阶段时，利用QB点或者Q点信号，关断所述第一比较器1031或者所述第二比较器1032的静态电流，并下拉输出至“0”，如下：
当Q点信号为“0”时，所述第二反馈环路1034关断所述第二比较器1032，并下拉所述第二比较器1032的输出为“0”，使得所述第二比较器1032处于保持状态；
当QB点信号为“0”时，所述第一反馈环路1033关断所述第一比较器1031，并下拉所述第一比较器1031的输出为“0”，使得所述第一比较器1031处于保持状态。
同时，当所述QB点和Q点信号为”1”时，打开所述第一反馈环路1033和所述第二反馈环路1034并不影响所述第一比较器1031和所述第二比较器1032比较阶段的正常工作，从而所述RS触发器电路104可以正常输出时钟信号。
应用上述电阻电容振荡器电路，在不影响RS触发器电路正常输出时钟信号的情况下，通过第一反馈环路，在第二触发器电路输出低电压信号时，关闭第一比较器，并下拉所述第一比较器的输出；通过第二反馈环路，在第一触发器电路输出低电压信号时，关闭第二比较器，并下拉所述第二比较器的输出，由于可以在一定时间内关闭第一比较器和第二比较器，故可以有效降低比较器电路的功耗，从而降低整个振荡器电路的功耗。
为使本领域技术人员更好地理解和实施本发明，本发明实施例提供了一种充放电电路和电阻分流电路的结构示意图，如图3所示。
参见图3，所述电容充放电电路101包括：第一充放电电路和第二充放电电路，其中所述第一充放电电路包括：第一PMOS管TP1、第三PMOS管TP3、第三NMOS管TN3和第一电容C1，所述第二充放电电路包括：第二PMOS管TP2、第一NMOS管TN1、第三NMOS管TN3和第二电容C2，所述电阻分流电路102包括：第一电阻R1和第二NMOS管TN2，其中：
所述TP1的源极、所述TP2的源极、所述R1的第一端口相互耦接后，接电源电压(VDD)，所述TP1的漏极、所述TP3的源极、所述C1的第一端口、所述第一比较器1031的第一输入端A均相互耦接，所述TP1的栅极、所述TP3的栅极、所述第一触发器1041的输出端Q均相互耦接。
所述TP2的漏极、所述TN1的漏极、所述C2的第一端口、所述第二比较器1032的第一输入端B均相互耦接，所述TP2的栅极、所述TN1的栅极、所述第二触发器1042的输出端QB均相互耦接。
所述TP3的漏极、所述TN1的源极、所述TN3的漏极均相互耦接。
所述TN3的栅极、所述TN2的栅极、所述TN2的漏极、所述R1的第二端口、所述第一比较器1031的第二输入端VREF_CMP、所述第二比较器1032的第二输入端VREF_CMP均相互耦接，所述TN3的源极、所述C1的第二端口、所述C2的第二端口、所述TN2的源极均相互耦接后，接地(VSS)。
所述充放电电路101和电阻分流电路102的工作原理可以参见上述实施例中的描述，此处不再赘述。
为使本领域技术人员更好地理解和实施本发明，本发明实施例提供了另一种充放电电路和电阻分流电路的结构示意图，如图4所示。
参见图4，所述电容充放电电路101包括：第一充放电电路和第二充放电电路，其中所述第一充放电电路包括：第四PMOS管TP4、第四NMOS管TN4、第七PMOS管TP7和第三电容C3，所述第二充放电电路包括：第五PMOS管TP5、第五NMOS管TN5、第七PMOS管TP7和第四电容C4，所述电阻分流电路102包括：第二电阻R2和第六PMOS管TP6，其中:
所述TP4的源极、所述TP5的源极、所述TP7的漏极均相互耦接，所述TP4的漏极、所述第一比较器1031的第一输入端A、所述TN4的漏极、所述C3的第一端口均相互耦接，所述TP4的栅极、所述TN4的栅极、所述第一触发器1041的第一输出端Q均相互耦接。
所述TP5的漏极、所述第二比较器1032的第一输入端B、所述TN5的漏极、所述C4的第一端口均相互耦接，所述TP5的栅极、所述TN5的栅极、所述第二触发器1042的输出端QB均相互耦接。
所述TN4的源极、所述TN5的源极、所述C3的第二端口、所述C4的第二端口、所述R2的第二端口均相互耦接后，接地(VSS)。
所述TP7的栅极接电流偏置信号(BIAS_OSC)，所述TP7的源极与所述TP6的源极耦接后，接电源电压(VDD)。
所述TP6的栅极、所述TP6的漏极、所述R2的第一端口、所述第一比较器1031的第二输入端VREF_CMP、所述第二比较器1032的第二输入端VREF_CMP均相互耦接。
所述充放电电路101和所述电阻分流电路102的工作原理可以参见上述实施例中的描述，此处不再赘述。
为使本领域技术人员更好地理解和实施本发明，本发明实施例提供了一种反馈环路和触发电路的结构示意图，如图5所示。
参见图5，所述第一反馈环路1033包括：第三反相器G1和第四反相器G2，所述第二反馈环路1034包括：第五反相器G3和第六反相器G4，所述第一触发电路1041包括：第七反相器G5和第一与非门G6，所述第二触发电路1042包括：第八反相器G7和第二与非门G8，其中：
所述G5的输入端与所述第一比较器1031的输出端耦接，输出端与所述G6的第一输入端耦接。
所述G6的第二输入端与所述G8的输出端耦接，输出端为所述第一触发电路1041的输出端，分别与所述G8的第一输入端、G4的输入端耦接。
所述G7的输入端与所述第二比较器1032的输出端耦接，输出端与所述G8的第二输入端耦接。
所述G8的输出端为所述第二触发电路1042的输出端，分别与所述G6的第二输入端、G2的输入端耦接。
所述G2的输出端与所述G1的输入端耦接，所述G1的输出端与所述第一比较器1031的驱动端耦接。
所述G4的输出端与所述G3的输入端耦接，所述G3的输出端与所述第二比较器1032的驱动端耦接。
所述反馈环路和所述触发电路的工作原理可以参考上述实施例中的描述，此处不再赘述。
本发明实施为使本领域技术人员更好地理解和实施本发明，本发明实施例提供了一种比较器的结构示意图，如图6所示。
参见图6，所述比较器，即所述第一比较器1031或者所述第二比较器1032，包括：电流镜电路10301、上拉电路10302、下拉电路10303、共源放大器电路10304。所述电流镜电路10301包括：第九PMOS管TP9、第十PMOS管TP10、第十一PMOS管TP11、第六NMOS管TN6和第七NMOS管TN7；所述共源放大器电路10304包括：第十二PMOS管TP12和第八NMOS管TN8；所述上拉电路10302包括：第八PMOS管TP8；所述下拉电路10303包括：第一反相器(未示出)、第二反相器(未示出)、第九NMOS管TN9和第十NMOS管TN10，其中：
所述TP9的栅极、所述TP8的漏极、所述TP12的栅极均相互耦接后，接电流偏置信号VBIASP，所述TP9的源极、所述TP8的源极、所述TP12的源极均相互耦接后，接电源电压(VDD)，所述TP9的漏极、所述TP10的源极、所述TP11的源极均相互耦接。
所述TP10的栅极VIN为所述比较器的第二输入端，所述TP10的漏极、所述TN6的栅极、所述TN6的漏极、所述TN7的栅极均相互耦接。
所述TP11的栅极VIP为所述比较器的第一输入端，所述TP11的漏极、所述TN7的漏极、所述TN9的漏极、所述TN8的栅极均相互耦接。
所述TN6的源极、所述TN7的源极、所述TN9的源极、所述TN8的源极、所述TN10的源极均相互耦接后，接地(VSS)。
所述TP12的漏极、所述TN8的漏极、所述TN10的漏极均相互耦接后，为所述比较器的输出端VOUT。
所述TP8的栅极EN为所述比较器的驱动端，通过第一反相器与所述TN9的栅极ENB耦接，通过第二反相器与所述TN10的栅极ENB耦接。
所述比较器的工作原理可以参见上述实施例中的描述，此处不再赘述。
为使本领域技术人员更好地理解和实现本发明，本发明实施例提供了一种电阻电容振荡器电路功耗的仿真结果示意图，如图7所示。
参见图7，应用上述电阻电容振荡器电路，Icomp为所述第一比较器1031的工作电流，所述第一比较器1031在QB点为“0”，A点为“0”时，处于保持状态，Icomp为“0”。当所述第一比较器1031处于比较状态时，电流逐渐打开，QB点同时输出正确的方波时钟信号。
由于在OSC的工作过程中可以减少比较器一半的电流，从而可以降低比较器电路的功耗，进而降低RC OSC电路的功耗。
本发明实施例提供一种时钟信号的产生方法，采用上述任一种所述的电阻电容振荡器电路产生时钟信号。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (11)

1.一种电阻电容振荡器电路，其特征在于，包括：电容充放电电路、电阻分流电路、比较器电路、和RS触发器电路，所述电容充放电电路包括：第一充放电电路和第二充放电电路，所述比较器电路包括：第一比较器、第二比较器、第一反馈环路和第二反馈环路，所述RS触发器电路包括：第一触发器电路和第二触发器电路，其中：
所述第一充放电电路，用于接收所述第一触发器电路的输出信号，产生电压信号并输出至所述第一比较器；所述第二充放电电路，用于接收所述第二触发器电路的输出信号，产生电压信号并输出至所述第二比较器；
所述电阻分流电路，用于分担所述第一充放电电路、所述第二充放电电路的电流，产生参考信号并输出至所述第一比较器电路和所述第二比较器电路；
所述第一比较器，用于比较所述第一充放电电路和所述电阻分流电路的输出信号，并将比较结果输出至所述第一触发器；所述第二比较器，用于比较所述第二充放电电路和所述电阻分流电路的输出信号，并将比较结果输出至所述第二触发器；
所述第一反馈环路，用于当所述第二触发器电路输出低电平信号时，输出控制信号至所述第一比较器的驱动端，控制所述第一比较器关闭工作电流，并输出低电平信号；所述第二反馈环路，用于当所述第一触发器电路输出低电平信号时，输出控制信号至所述第二比较器的驱动端，控制所述第二比较器关闭工作电流，并输出低电平信号；
所述第一触发器电路，用于接收所述第一比较器和所述第二触发器的输出信号，产生时钟信号并输出；所述第二触发器电路，用于接收所述第二比较器和所述第一触发器的输出信号，产生时钟信号并输出。
2.根据权利要求1所述的电阻电容振荡器电路，其特征在于，所述电阻分流电路包括：电阻和MOS管。
3.根据权利要求2所述的电阻电容振荡器电路，其特征在于，所述第一充放电电路包括：第一PMOS管、第三PMOS管、第三NMOS管和第一电容，所述第二充放电电路包括：第二PMOS管、第一NMOS管、第三NMOS管和第二电容，所述电阻分流电路包括：第一电阻和第二NMOS管，其中：所述第一PMOS管的源极、所述第二PMOS管的源极、所述第一电阻的第一端口相互耦接后，接电源电压，所述第一PMOS管的漏极、所述第三PMOS管的源极、所述第一电容的第一端口、所述第一比较器的第一输入端均相互耦接，所述第一PMOS管的栅极、所述第三PMOS管的栅极、所述第一触发器的输出端均相互耦接；
所述第二PMOS管的漏极、所述第一NMOS管的漏极、所述第二电容的第一端口、所述第二比较器的第一输入端均相互耦接，所述第二PMOS管的栅极、所述第一NMOS管的栅极、所述第二触发器的输出端均相互耦接；所述第三PMOS管的漏极、所述第一NMOS管的源极、所述第三NMOS管的漏极均相互耦接；
所述第三NMOS管的栅极、所述第二NMOS管的栅极、所述第二NMOS管的漏极、所述第一电阻的第二端口、所述第一比较器的第二输入端、所述第二比较器的第二输入端均相互耦接，所述第三NMOS管的源极、所述第一电容的第二端口、所述第二电容的第二端口、所述第二NMOS管的源极均相互耦接后，接地。
4.根据权利要求2所述的电阻电容振荡器电路，其特征在于，所述第一充放电电路包括：第四PMOS管、第四NMOS管、第七PMOS管和第三电容，所述第二充放电电路包括：第五PMOS管、第五NMOS管、第七PMOS管和第四电容，所述电阻分流电路包括：第二电阻和第六PMOS管，其中：
所述第四PMOS管的源极、所述第五PMOS管的源极、所述第七PMOS管的漏极均相互耦接，所述第四PMOS管的漏极、所述第一比较器的第一输入端、所述第四NMOS管的漏极、所述第三电容的第一端口均相互耦接，所述第四PMOS管的栅极、所述第四NMOS管的栅极、所述第一触发器的第一输出端均相互耦接；
所述第五PMOS管的漏极、所述第二比较器的第一输入端、所述第五NMOS管的漏极、所述第四电容的第一端口均相互耦接，所述第五PMOS管的栅极、所述第五NMOS管的栅极、所述第二触发器的输出端均相互耦接；
所述第四NMOS管的源极、所述第五NMOS管的源极、所述第三电容的第二端口、所述第四电容的第二端口、所述第二电阻的第二端口均相互耦接后，接地；
所述第七PMOS管的栅极耦接电流偏置信号，所述第七PMOS管的源极与所述第六PMOS管的源极耦接后，接电源电压；
所述第六PMOS管的栅极、所述第六PMOS管的漏极、所述第二电阻的第一端口、所述第一比较器的第二输入端、所述第二比较器的第二输入端均相互耦接。
5.根据权利要求1所述的电阻电容振荡器电路，其特征在于，所述比较器包括：电流镜电路、上拉电路、下拉电路、共源放大器电路，其中：
所述电流镜电路，用于接收所述电容充放电电路和所述电阻分流电路的输出信号，为所述上拉电路、所述下拉电路和所述共源放大器电路提供电流源；
所述共源放大器电路，用于比较放大电压信号并输出至所述RS触发器电路；
所述上拉电路，用于接收所述反馈环路的控制信号，关断工作电流；
所述下拉电路，用于当所述上拉电路关断工作电流时，接收所述反馈环路的反向控制信号，控制所述共源放大器电路输出低电压信号。
6.根据权利要求5所述的电阻电容振荡器电路，其特征在于，所述电流镜电路包括：第九PMOS管、第十PMOS管、第十一PMOS管、第六NMOS管和第七NMOS管，其中：
所述第九PMOS管的栅极、所述上拉电路、所述共源放大器电路均相互耦接后，接电流偏置信号，所述第九PMOS管的源极、所述上拉电路、所述共源放大器电路均相互耦接后，接电源电压，所述第九PMOS管的漏极、所述第十PMOS管的源极、所述第十一PMOS管的源极均相互耦接；
所述第十PMOS管的栅极为所述比较器的第二输入端，所述第十PMOS管的漏极、所述第六NMOS管的栅极、所述第六NMOS管的漏极、所述第七NMOS管的栅极均相互耦接；
所述第十一PMOS管的栅极为所述比较器的第一输入端，所述第十一PMOS管的漏极、所述第七NMOS管的漏极、所述下拉电路和所述共源放大器电路均相互耦接；
所述第六NMOS管的源极、所述第七NMOS管的源极、所述下拉电路、所述共源放大器电路均相互耦接后，接地。
7.根据权利要求6所述的电阻电容振荡器电路，其特征在于，所述共源放大器电路包括：第十二PMOS管和第八NMOS管，其中：
所述第十二PMOS管的源极、所述第九PMOS管的源极、所述上拉电路均相互耦接后，接电源电压，所述第十二PMOS管的栅极、所述第九PMOS管的栅极、所述上拉电路均相互耦接后，接偏置电流信号，所述第十二PMOS管的漏极、所述第八NMOS管的漏极、所述下拉电路均相互耦接后，为所述比较器的输出端；
所述第八NMOS管的栅极、所述第十一PMOS管的漏极、所述第七NMOS管的漏极、所述下拉电路均相互耦接，所述第八NMOS管的源极、所述第七NMOS管的源极、所述第六NMOS管的源极、所述下拉电路均相互耦接后，接地；
所述第九PMOS管的漏极、所述第十PMOS管的源极、所述第十一PMOS管的源极均相互耦接；
所述第十PMOS管的栅极为所述比较器的第二输入端，所述第十PMOS管的漏极、所述第六NMOS管的栅极、所述第六NMOS管的漏极、所述第七NMOS管的栅极均相互耦接；
所述第十一PMOS管的栅极为所述比较器的第一输入端。
8.根据权利要求7所述的电阻电容振荡器电路，其特征在于，所述上拉电路包括：第八PMOS管，所述下拉电路包括：第一反相器、第二反相器、第九NMOS管和第十NMOS管，其中：
所述第九PMOS管的栅极、所述第八PMOS管的漏极、所述第十二PMOS管的栅极均相互耦接后，接电流偏置信号，所述第九PMOS管的源极、所述第八PMOS管的源极、所述第十二PMOS管的源极均相互耦接后，接电源电压，所述第九PMOS管的漏极、所述第十PMOS管的源极、所述第十一PMOS管的源极均相互耦接；
所述第十PMOS管的栅极为所述比较器的第二输入端，所述第十PMOS管的漏极、所述第六NMOS管的栅极、所述第六NMOS管的漏极、所述第七NMOS管的栅极均相互耦接；
所述第十一PMOS管的栅极为所述比较器的第一输入端，所述第十一PMOS管的漏极、所述第七NMOS管的漏极、所述第九NMOS管的漏极、所述第八NMOS管的栅极均相互耦接；
所述第六NMOS管的源极、所述第七NMOS管的源极、所述第九NMOS管的源极、所述第八NMOS管的源极、所述第十NMOS管的源极均相互耦接后，接地；
所述第十二PMOS管的漏极、所述第八NMOS管的漏极、所述第十NMOS管的漏极均相互耦接后，为所述比较器的输出端；
所述第八PMOS管的栅极为所述比较器的驱动端，通过第一反相器与所述第九NMOS管的栅极ENB耦接，通过第二反相器与所述第十NMOS管的栅极耦接。
9.根据权利要求1至8任一项所述的电阻电容振荡器电路，其特征在于，所述反馈环路包括：相互耦接的N个反相器，其中N为零或者正偶数。
10.根据权利要求9所述的电阻电容振荡器电路，其特征在于，所述第一反馈环路包括：第三反相器和第四反相器，所述第二反馈环路包括：第五反相器和第六反相器，所述第一触发电路包括：第七反相器和第一与非门，所述第二触发电路包括：第八反相器和第二与非门，其中：
所述第七反相器的输入端与所述第一比较器的输出端耦接，所述第七反相器的输出端与所述第一与非门的第一输入端耦接；
所述第一与非门的第二输入端与所述第二与非门的输出端耦接，所述第一与非门的输出端即为所述第一触发电路的输出端，分别与所述第二与非门的第一输入端、第六反相器的输入端耦接；
所述第八反相器的输入端与所述第二比较器的输出端耦接，所述第八反相器的输出端与所述第二与非门的第二输入端耦接；
所述第二与非门的输出端为所述第二触发电路的输出端，分别与所述第一与非门的第二输入端、第四反相器的输入端耦接；
所述第四反相器的输出端与所述第三反相器的输入端耦接，所述第三反相器的输出端与所述第一比较器的驱动端耦接；
所述第六反相器的输出端与所述第五反相器的输入端耦接，所述第五反相器的输出端与所述第二比较器的驱动端耦接。
11.一种时钟信号的产生方法，其特征在于，采用权利要求1至10任一项所述的电阻电容振荡器电路产生时钟信号。
CN201810308530.0A 2018-04-08 2018-04-08 电阻电容振荡器电路及时钟信号的产生方法 Active CN110350887B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810308530.0A CN110350887B (zh) 2018-04-08 2018-04-08 电阻电容振荡器电路及时钟信号的产生方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810308530.0A CN110350887B (zh) 2018-04-08 2018-04-08 电阻电容振荡器电路及时钟信号的产生方法

Publications (2)

Publication Number Publication Date
CN110350887A true CN110350887A (zh) 2019-10-18
CN110350887B CN110350887B (zh) 2023-03-28

Family

ID=68173248

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810308530.0A Active CN110350887B (zh) 2018-04-08 2018-04-08 电阻电容振荡器电路及时钟信号的产生方法

Country Status (1)

Country Link
CN (1) CN110350887B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111629463A (zh) * 2020-06-12 2020-09-04 深圳昂瑞微电子技术有限公司 一种振荡电路
CN112713858A (zh) * 2020-12-22 2021-04-27 上海东软载波微电子有限公司 振荡器
CN116248094A (zh) * 2023-01-18 2023-06-09 北京中科格励微科技有限公司 一种共模瞬态抑制电路及非光隔离直流固态继电器

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5594388A (en) * 1995-06-07 1997-01-14 American Microsystems, Inc. Self-calibrating RC oscillator
JP2005020179A (ja) * 2003-06-24 2005-01-20 Fuji Electric Device Technology Co Ltd 発振回路
US20100013566A1 (en) * 2008-07-16 2010-01-21 Medison Co., Ltd. Resistor-capacitor oscillator
CN101997520A (zh) * 2009-08-21 2011-03-30 三星半导体(中国)研究开发有限公司 具有低功耗的rc振荡器
US20110228572A1 (en) * 2010-03-16 2011-09-22 Chin-Yen Lin Oscillator having time-variant frequency deviation and related power supply
CN102790601A (zh) * 2012-08-08 2012-11-21 电子科技大学 Rc振荡器
CN103023461A (zh) * 2011-09-28 2013-04-03 华润矽威科技（上海）有限公司 Rc振荡电路
CN103392296A (zh) * 2011-01-20 2013-11-13 北欧半导体公司 低功率振荡器
CN104682928A (zh) * 2015-03-12 2015-06-03 中国科学院微电子研究所 片上集成cmos可编程斩波振荡器电路
US20150214955A1 (en) * 2012-09-07 2015-07-30 University Of Virginia Patent Foundation Low power clock source
CN106877863A (zh) * 2017-02-28 2017-06-20 江苏芯力特电子科技有限公司 一种高稳定度低功耗片上osc电路

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5594388A (en) * 1995-06-07 1997-01-14 American Microsystems, Inc. Self-calibrating RC oscillator
JP2005020179A (ja) * 2003-06-24 2005-01-20 Fuji Electric Device Technology Co Ltd 発振回路
US20100013566A1 (en) * 2008-07-16 2010-01-21 Medison Co., Ltd. Resistor-capacitor oscillator
CN101997520A (zh) * 2009-08-21 2011-03-30 三星半导体(中国)研究开发有限公司 具有低功耗的rc振荡器
US20110228572A1 (en) * 2010-03-16 2011-09-22 Chin-Yen Lin Oscillator having time-variant frequency deviation and related power supply
CN103392296A (zh) * 2011-01-20 2013-11-13 北欧半导体公司 低功率振荡器
CN103023461A (zh) * 2011-09-28 2013-04-03 华润矽威科技（上海）有限公司 Rc振荡电路
CN102790601A (zh) * 2012-08-08 2012-11-21 电子科技大学 Rc振荡器
US20150214955A1 (en) * 2012-09-07 2015-07-30 University Of Virginia Patent Foundation Low power clock source
CN104682928A (zh) * 2015-03-12 2015-06-03 中国科学院微电子研究所 片上集成cmos可编程斩波振荡器电路
CN106877863A (zh) * 2017-02-28 2017-06-20 江苏芯力特电子科技有限公司 一种高稳定度低功耗片上osc电路

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
余有芳: "一个带反馈的低压低功耗比较器的设计", 《机电工程》 *
钟翔宇等: "一种带有自动校准机制的超低功耗RC振荡器设计", 《电子设计工程》 *

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111629463A (zh) * 2020-06-12 2020-09-04 深圳昂瑞微电子技术有限公司 一种振荡电路
CN112713858A (zh) * 2020-12-22 2021-04-27 上海东软载波微电子有限公司 振荡器
CN116248094A (zh) * 2023-01-18 2023-06-09 北京中科格励微科技有限公司 一种共模瞬态抑制电路及非光隔离直流固态继电器
CN116248094B (zh) * 2023-01-18 2024-02-02 北京中科格励微科技有限公司 一种共模瞬态抑制电路及非光隔离直流固态继电器

Also Published As

Publication number Publication date
CN110350887B (zh) 2023-03-28

Similar Documents

Publication Publication Date Title
CN110350887A (zh) 电阻电容振荡器电路及时钟信号的产生方法
CN110212902A (zh) 一种上电复位电路
CN105811941B (zh) 一种上电复位电路
CN105162441A (zh) 一种高速低功耗动态比较器
WO2022057366A1 (zh) 一种负压电平转换控制电路和方法
CN108681772B (zh) 多模态神经元电路及神经元实现方法
CN103716023A (zh) 一种超低功耗的上电复位电路
CN114124040B (zh) 一种自适应阈值的低功耗张弛振荡电路
CN112805587A (zh) 激光发射电路和激光雷达
CN110277914B (zh) 一种适用于Boost变换器的反流比较器
CN206259851U (zh) 用于控制电荷泵电路的装置
CN107565953A (zh) 一种跳变检测器及时钟频率调节***的控制电路
CN107690749A (zh) 振荡器、集成电路、计时芯片和电子设备
JPH04230121A (ja) ＢｉＣＭＯＳ用出力回路
CN106405508B (zh) 一种超窄脉冲产生装置复合馈电装置及方法
CN103475338B (zh) 一种高精度低压振荡器
CN204835916U (zh) 一种电压转换电路
WO2024021695A1 (zh) 一种电源管理芯片
CN105703712A (zh) 高精度的rc振荡器
CN207283519U (zh) 一种复位延迟电路
CN106452424A (zh) 一种具有预加重的差分驱动器
CN107491132B (zh) 电压电流转换电路
CN206506516U (zh) 电路装置
CN207603436U (zh) 一种用于电机驱动芯片的超低待机功耗电路
CN207321227U (zh) 一种跳变检测器及时钟频率调节***的控制电路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant