CN204835916U - 一种电压转换电路 - Google Patents

Abstract

本实用新型公开了一种电压转换电路，包括：一阶电荷泵，用于形成输出电压从所述输出端输出，为负载提供电压；负反馈环路，用于形成反馈电压输出至所述一阶电荷泵的输入端；振荡器偏置电路，用于给环型振荡器提供偏置电压；环型振荡器，用于在所述反馈电压的控制下输出时钟信号。本实用新型实施例通过负反馈环路控制一阶电荷泵的输入电压以及时钟信号的幅值，将一阶电荷泵的输入端电压传递到输出端，从而形成稳定的输出电压，同时根据负载电流的情况通过环型振荡器调整一阶电荷泵的时钟控制信号的频率，在保证输出稳定目标电压的同时降低***的功耗。

Description

一种电压转换电路

技术领域

本实用新型实施例涉及电路技术，尤其涉及一种电压转换电路。

背景技术

电压转换电路被用于将信号的电压从一个模拟电压范围转换到另一个模拟电压范围。在一些电压转换电路中用到了电荷泵，通常电荷泵时钟控制的频率是某一固定值，为了满足最大负载电流的情况，时钟的频率通常设计的比较快，因此当负载电流较小时电荷泵也不得不以同样较快的频率工作，只能单一依靠负反馈环路的反馈电压来降低电荷泵的能力，该情况下电荷泵提供电流的能力降低了，而电荷泵的功耗却没有降低，造成了功耗的极大浪费，因此需要进一步对此类电压转换电路进行改进。

实用新型内容

本实用新型提供一种电压转换电路，以输出稳定的目标电压。

本实用新型实施例提供一种电压转换电路，包括：一阶电荷泵，包括输入端、输出端、正向时钟控制端和反向时钟控制端，所述一阶电荷泵用于在正向时钟控制端和反向时钟控制端所提供时钟信号的控制下，形成输出电压从所述输出端输出，为负载提供电压；负反馈环路，包括电源端、电压反馈端和反馈输出端，所述电压反馈端与所述一阶电荷泵的输出端相连，用于根据所述输出电压调整所述电源端输入的源电压，以形成反馈电压，从所述反馈输出端输出至所述一阶电荷泵的输入端；振荡器偏置电路，包括电源端，与所述负反馈环路的反馈输出端相连接，用于给环型振荡器提供偏置电压；环型振荡器，与所述振荡器偏置电路相连，用于在所述负反馈环路的反馈电压的控制下输出时钟信号。

所述电压转换电路还包括时钟信号处理电路，所述时钟信号处理电路的输入端与所述环形振荡器的输出端相连，输出端与所述一阶电荷泵的时钟控制端相连，用于调整时钟信号的幅值。

所述一阶电荷泵包括：第一N沟道金属氧化物半导体型场效应管NMOS，第一P沟道金属氧化物半导体型场效应管PMOS，第二PMOS管，第三PMOS管，第一电容和第二电容。其中，所述第一NMOS管的漏极为所述一阶电荷泵的输入端，栅极为正向时钟控制端，源极通过第一电容与反向时钟控制端连接，并与所述第一PMOS管的源极相连接；所述第一PMOS管的栅极通过第二电容与正向时钟控制端相连接，漏极为所述一阶电荷泵的输出端；所述第二PMOS管的栅极和源极与所述第一PMOS管的栅极相连接，漏极与所述一阶电荷泵的输出端相连接；所述第三PMOS管的栅极和漏极与所述一阶电荷泵的输出端相连接，源极与所述第一PMOS管的栅极相连接。

所述负反馈环路包括第二NMOS管，第三NMOS管，第四NMOS管，第四PMOS管，第五PMOS管，第六PMOS管和第三电阻。其中，所述第二NMOS管的栅极为负反馈环路的电压反馈端，通过第一电阻与所述一阶电荷泵的输出端相连接，并通过第二电阻接地，漏极分别与所述第五PMOS管的漏极和栅极相连接；所述第五PMOS管的源极与电源端连接；所述第六PMOS管和所述第三NMOS管分别与所述第五PMOS管和所述第二NMOS管成镜像连接；所述第四PMOS管的源极与电源端相连接，栅极与所述第三NMOS管的漏极连接，漏极为负反馈环路的反馈输出端，通过第三电阻接地；所述第四NMOS管的漏极分别与所述第三NMOS管的源极和所述第二NMOS管源极相连接，源极接地。

所述振荡器偏置电路包括第七PMOS管，第八PMOS管、第五NMOS管和第四电阻。其中，所述第七PMOS管的源极与所述负反馈环路的反馈电压端相连，漏极通过第四电阻接地，栅极与所述第八PMOS管的栅极相连；所述第八PMOS管与所述第七PMOS管镜像连接，漏极与所述第五NMOS管的漏极相连；所述第五NMOS管的栅极为所述振荡器偏置电路的输出端与环形振荡器相连，源极接地。

所述环形振荡器包括第六NMOS管、第七NMOS管、第八NMOS管、第九NMOS管、第十NMOS管、第十一NMOS管、第十二NMOS管、第九PMOS管、第十PMOS管、第十一PMOS管、第十二PMOS管、第十三PMOS管、第十四PMOS管和第十五PMOS管。其中所述第六NMOS管的栅极为环形振荡器的输入端，与所述振荡器偏置电路相连，源极接地，漏极与所述第九PMOS管的漏极相连；所述第九PMOS管的源极与电源端相连，栅极与所述第十PMOS管的栅极相连；所述第十PMOS管与所述第九PMOS管镜像连接，并依次与所述第十三PMOS管、第七NMOS管和第十NMOS管串联连接；其中第十三PMOS管的栅极与第七NMOS管的栅极相连，第十NMOS管的源极接地；所述第十一PMOS管与所述第十PMOS管并联，并依次与所述第十四PMOS管、第八NMOS管和第十一NMOS管串联连接；其中第十四PMOS管的栅极与第八NMOS管的栅极相连，第十一NMOS管的源极接地；所述第十二PMOS管与所述第十一PMOS管并联，并依次与所述第十五PMOS管、第九NMOS管和第十二NMOS管串联连接；其中第十五PMOS管的栅极与第九NMOS管的栅极相连，第十二NMOS管的源极接地；其中第十五PMOS管的漏极为环形振荡器的输出端。

所述时钟信号处理电路包括第一反相器、第二反相器、第三反相器、第四反相器和第五反相器。其中所述第一反相器、第二反相器和第三反相器依次串联连接；所述第四反相器和第五反相器串联后与所述第一反相器、第二反相器和第三反相器并联。

本实用新型实施例提供的电压转换电路，通过负反馈环路控制一阶电荷泵的输入电压以及时钟信号的幅值，将一阶电荷泵的输入端电压传递到输出端，从而形成稳定的输出电压，同时根据负载电流的情况通过环型振荡器调整一阶电荷泵时钟信号的频率，在保证输出稳定目标电压的同时降低***的功耗。

附图说明

图1是本实用新型实施例一提供的一种电压转换电路框图；

图2是本实用新型实施例二提供的一阶电荷泵和负反馈环路的电路图；

图3是本实用新型实施例三提供的振荡器偏置电路和环型振荡器的电路图；

图4是本实用新型实施例四提供的时钟信号处理电路的电路图。

具体实施方式

下面结合附图和实施例对本实用新型作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释本实用新型，而非对本实用新型的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与本实用新型相关的部分而非全部结构。

实施例一

图1为本实用新型实施例一提供的一种电压转换电路框图，本实施例适用于负载需要变化范围窄的供电电压的情况。本实施例提供的一种电压转换电路框图，如图1所示，包括：一阶电荷泵、负反馈环路、振荡器偏置电路和环型振荡器。

一阶电荷泵包括输入端、输出端、正向时钟控制端(CLKB)和反向时钟控制端(CLK)，所述一阶电荷泵用于在正向时钟控制端和反向时钟控制端所提供时钟信号的控制下，形成输出电压从所述输出端输出，为负载提供电压。

负反馈环路包括电源端、电压反馈端和反馈输出端，所述电压反馈端与所述一阶电荷泵的输出端相连，用于根据所述输出电压调整所述电源端输入的源电压，以形成反馈电压，从所述反馈输出端输出至所述一阶电荷泵的输入端。

振荡器偏置电路，包括电源端，与所述负反馈环路的反馈输出端相连接，用于给环型振荡器提供偏置电压。

环型振荡器，与所述振荡器偏置电路相连，用于在所述负反馈环路的反馈电压的控制下输出时钟信号。

所述电压转换电路还包括时钟信号处理电路，所述时钟信号处理电路的输入端与所述环型振荡器的输出端相连，输出端与所述一阶电荷泵的时钟控制端相连，用于调整时钟信号的幅值。

本实施例的技术方案，通过负反馈环路控制一阶电荷泵的输入电压以及时钟信号的幅值，将一阶电荷泵的输入端电压传递到输出端，从而形成稳定的输出电压，同时根据负载电流的情况通过振荡器偏置电路和环型振荡器调整一阶电荷泵的时钟信号的频率，在保证输出稳定目标电压的同时降低***的功耗。

实施例二

在上述实施例的基础上，为了更加清楚地描述所述一阶电荷泵和负反馈环路的工作原理，作为一个优选实施例，图2给出了所述一阶电荷泵和负反馈环路的具体电路图，如图2所示：所述一阶电荷泵110包括：第一N沟道金属氧化物半导体型场效应管(NMOS)N1，第一P沟道金属氧化物半导体型场效应管(PMOS)P1，第二PMOS管P2，第三PMOS管P3，第一电容C1和第二电容C2；

其中，所述第一NMOS管的漏极为所述一阶电荷泵的输入端，栅极为正向时钟控制端，源极通过第一电容与反向时钟控制端连接，并与所述第一PMOS管的源极相连接；所述第一PMOS管的栅极通过第二电容与正向时钟控制端相连接，漏极为所述一阶电荷泵的输出端；所述第二PMOS管的栅极和源极与所述第一PMOS管的栅极相连接，漏极与所述一阶电荷泵的输出端相连接；所述第三PMOS管的栅极和漏极与所述一阶电荷泵的输出端相连接，源极与所述第一PMOS管的栅极相连接。

所述负反馈环路120包括第二NMOS管N2，第三NMOS管N3，第四NMOS管N4，第四PMOS管P4，第五PMOS管P5，第六PMOS管P6和第三电阻R3；

其中，所述第二NMOS管的栅极为负反馈环路的电压反馈端(REGLEVEL)，通过第一电阻(R1)与所述一阶电荷泵的输出端相连接，并通过第二电阻(R2)接地，漏极分别与所述第五PMOS管的漏极和栅极相连接；所述第五PMOS管的源极与电源端连接；所述第六PMOS管和所述第三NMOS管分别与所述第五PMOS管和所述第二NMOS管成镜像连接；所述第四PMOS管的源极与电源端相连接，栅极与所述第三NMOS管的漏极连接，漏极为负反馈环路的反馈输出端，通过第三电阻接地；所述第四NMOS管的漏极分别与所述第三NMOS管的源极和所述第二NMOS管源极相连接，源极接地。

其中，VDDP是所述一阶电荷泵的输出电压，也即目标电压，可以根据实际需要进行设定，如图2所示，VDDP＝VREF*(R1+R2)/R2，通过调节VREF、R1或者R2都可以对VDDP进行调节。为了更清楚地描述所述负反馈环路的工作原理，假设输出电压VDDP低于目标电压，如图2所示，REGLEVEL的电压降低，N2的导通能力减弱，net3电压升高，net3电压升高P6的导通能力下降，N3导通能力增大(BIAS控制的N4可看成电流源，流过它的电流值不变，等于流过N2和N3的电流和不变，N2的电流小了，N3自然就大了)，则net4电压下降(N3对net4抽取电荷的能力大于P6提供电荷的能力)，net4电压下降，P4的导通能力增大，VC电压升高。当VC电压升高，一阶电荷泵在正向时钟控制端和反向时钟控制端所提供时钟信号的控制下，一阶电荷泵的能力增强，从而VDDP电压被抬升，从而使VDDP趋于稳定。一阶电荷泵的具体工作过程如下：VC电压升高，时钟控制信号CLK的幅值从VC下降到0时，net1的电压下降了VC，但此时时钟控制信号CLKB的幅值为VC，N1导通，通过N1给net1充电直到net1＝VC，同时net2电压被抬升了VC(因为电容C2下级板通过CLKB从0到VC被抬升了VC)P1管关闭；当时钟控制信号CLKB的幅值从VC下降到0时，N1管关闭，net1的电压通过电容C1经CLK被抬升了VC，此时net1＝VC+VC，同时net2电压下降了VC，P1管开启，电荷从net1传递到VDDP，VDDP电压得到抬升，如上述过程不断循环，时钟控制信号CLKB和CLK的波形以及net1和VDDP处的电压波形如图3所示。VC电压越高，net1被抬升得越高，电容C1上存储越多的电荷，向VDDP供电能力越强，最终使VDDP趋于稳定。当VDDP等于目标电压时，REGLEVEL＝VDDP，流过P5，N2，N3以及P6的电流都相等，net3和net4电压都没有变化，维持一个平衡。当VDDP高于目标电压时的工作过程与VDDP低于目标电压时的工作过程正好相反。由于使用了一阶电荷泵，所以VDDP的数值小于2倍的VDD，VDD为外部电压源，VDDP是一个变化范围较窄的电压。

需要说明的是供电电压VDD，参考电压VREF以及BIAS没有具体要求，此处不对其进行限定，可以根据实际需要选取适当的数值。一阶电荷泵中的P2以及P3管的作用是为了保证net2处的电压能够控制P1管的通断。

本实施例的技术方案，通过负反馈环路控制一阶电荷泵的输入电压以及时钟信号的幅值，将反馈电压传递到输出端，从而形成稳定的输出电压提供给负载。

实施例三

为了实现当负载电流较小时，通过反馈电压VC来降低一阶电荷泵的能力的同时能降低一阶电荷泵的工作频率，进而降低一阶电荷泵的功耗，本实施例作为优选实施例，在实施例二的基础上添加了振荡器偏置电路310和环型振荡器320如图3所示。所述振荡器偏置电路310包括第七PMOS管P7，第八PMOS管P8、第五NMOS管N5和第四电阻R4；

其中，所述第七PMOS管的源极与所述负反馈环路的反馈电压端相连，漏极通过第四电阻接地，栅极与所述第八PMOS管的栅极相连；所述第八PMOS管与所述第七PMOS管镜像连接，漏极与所述第五NMOS管的漏极相连；所述第五NMOS管的栅极为所述振荡器偏置电路的输出端与环型振荡器相连，源极接地。

所述环型振荡器320包括第六NMOS管N6、第七NMOS管N7、第八NMOS管N8、第九NMOS管N9、第十NMOS管N10、第十一NMOS管N11、第十二NMOS管N12、第九PMOS管P9、第十PMOS管P10、第十一PMOS管P11、第十二PMOS管P12、第十三PMOS管P13、第十四PMOS管P14和第十五PMOS管P15；

其中所述第六NMOS管的栅极为环型振荡器的输入端，与所述振荡器偏置电路相连，源极接地，漏极与所述第九PMOS管的漏极相连；所述第九PMOS管的源极与电源端相连，栅极与所述第十PMOS管的栅极相连；所述第十PMOS管与所述第九PMOS管镜像连接，并依次与所述第十三PMOS管、第七NMOS管和第十NMOS管串联连接；其中第十三PMOS管的栅极与第七NMOS管的栅极相连，第十NMOS管的源极接地；所述第十一PMOS管与所述第十PMOS管并联，并依次与所述第十四PMOS管、第八NMOS管和第十一NMOS管串联连接；其中第十四PMOS管的栅极与第八NMOS管的栅极相连，第十一NMOS管的源极接地；所述第十二PMOS管与所述第十一PMOS管并联，并依次与所述第十五PMOS管、第九NMOS管和第十二NMOS管串联连接；其中第十五PMOS管的栅极与第九NMOS管的栅极相连，第十二NMOS管的源极接地；第十五PMOS管的漏极为环型振荡器的输出端。

为了清楚地描述振荡器偏置电路310和环型振荡器320的工作过程，假设负载电流减小，VDDP高于目标电压，通过实施例二中一阶电荷泵和负反馈环路的工作原理分析可知此时反馈电压输出端的电压VC降低，当VC降低时，如图3所示，流过P7、P8和N5的电流I0减小，则NBIAS处的电压降低，PBIAS处的电压升高(该过程中环型振荡器的电源VDD是保持不变的)，此时P10和N10的导通能力降低，对net5的充电速度变慢，同样的道理net6和net7的电位变化速度也变慢，那么环型振荡器的输出信号的频率就跟随VC的降低而降低了。当net5充电至发生正跳变时，net6发生负跳变，net7发生正跳变，又导致net5发生负跳变，周而复始使得环型振荡器输出一定频率的时钟信号。当VC升高时，同样的道理环型振荡器的输出时钟信号频率升高。

需要说明的是P10、P11、P12、N10、N11以及N12如上所述，是限流管限制对节点net5、net6和net7的充放电速度，对节点net5、net6和net7的充放电速度越快环型振荡器的振荡频率越快，输出的时钟信号频率就越快。

本实施例的技术方案，通过VC控制流过振荡器偏置电路的电流来控制对节点net5、net6和net7的充放电速度，进而控制环型振荡器的振荡频率。实现了当负载电流较小时，一阶电荷泵能以较低的频率工作，降低了由于时钟信号的翻转引起的功耗。

实施例四

在上述实施例的基础上，图4是本实用新型实施例四提供的时钟信号处理电路的电路图，如图4所示，所述时钟信号处理电路的输入端与所述环型振荡器的输出端相连，输出端与所述一阶电荷泵的时钟控制端相连，用于调整时钟信号的幅值。

所述时钟信号处理电路包括第一反相器T1、第二反相器T2、第三反相器T3、第四反相器T4和第五反相器T5；其中所述第一反相器、第二反相器和第三反相器依次串联连接；所述第四反相器和第五反相器串联后与所述第一反相器、第二反相器和第三反相器并联。

时钟信号的幅值最终由T3和T5的供电电压VC决定，如图4所示，输出端输出与环型振荡器相同频率的时钟信号CLKB和CLK。

本实施例的技术方案中，通过将反相器T3和T5的供电电压连接到负反馈环路的反馈输出端VC，使得时钟信号CLKB和CLK的幅值为VC，通过控制时钟信号CLKB和CLK的幅值，来控制一阶电荷泵的输出，最终得到稳定的输出电压；同时时钟信号处理电路的输入端通过与所述环型振荡器的输出端相连接，得到了频率随负载电流变化的时钟信号CLKB和CLK，进而控制一阶电荷泵的工作频率，实现了当负载电流较小时***的功耗也降低。

注意，上述仅为本实用新型的较佳实施例及所运用技术原理。本领域技术人员会理解，本实用新型不限于这里所述的特定实施例，对本领域技术人员来说能够进行各种明显的变化、重新调整和替代而不会脱离本实用新型的保护范围。因此，虽然通过以上实施例对本实用新型进行了较为详细的说明，但是本实用新型不仅仅限于以上实施例，在不脱离本实用新型构思的情况下，还可以包括更多其他等效实施例，而本实用新型的范围由所附的权利要求范围决定。

Claims (7)

1.一种电压转换电路，其特征在于，包括：

一阶电荷泵，包括输入端、输出端、正向时钟控制端和反向时钟控制端，所述一阶电荷泵用于在正向时钟控制端和反向时钟控制端所提供时钟信号的控制下，形成输出电压从所述输出端输出，为负载提供电压；

负反馈环路，包括电源端、电压反馈端和反馈输出端，所述电压反馈端与所述一阶电荷泵的输出端相连，用于根据所述输出电压调整所述电源端输入的源电压，以形成反馈电压，从所述反馈输出端输出至所述一阶电荷泵的输入端；

振荡器偏置电路，包括电源端，与所述负反馈环路的反馈输出端相连接，用于给环型振荡器提供偏置电压；

环型振荡器，与所述振荡器偏置电路相连，用于在所述负反馈环路的反馈电压的控制下输出时钟信号。

2.根据权利要求1所述的电路，其特征在于，还包括时钟信号处理电路，所述时钟信号处理电路的输入端与所述环型振荡器的输出端相连，输出端与所述一阶电荷泵的时钟控制端相连，用于调整时钟信号的幅值。

3.根据权利要求1所述的电路，其特征在于，所述一阶电荷泵包括：第一N沟道金属氧化物半导体型场效应管NMOS，第一P沟道金属氧化物半导体型场效应管PMOS，第二PMOS管，第三PMOS管，第一电容和第二电容；

其中，所述第一NMOS管的漏极为所述一阶电荷泵的输入端，栅极为正向时钟控制端，源极通过第一电容与反向时钟控制端连接，并与所述第一PMOS管的源极相连接；

所述第一PMOS管的栅极通过第二电容与正向时钟控制端相连接，漏极为所述一阶电荷泵的输出端；

所述第二PMOS管的栅极和源极与所述第一PMOS管的栅极相连接，漏极与所述一阶电荷泵的输出端相连接；

所述第三PMOS管的栅极和漏极与所述一阶电荷泵的输出端相连接，源极与所述第一PMOS管的栅极相连接。

4.根据权利要求1所述的电路，其特征在于，所述负反馈环路包括第二NMOS管，第三NMOS管，第四NMOS管，第四PMOS管，第五PMOS管，第六PMOS管和第三电阻；

其中，所述第二NMOS管的栅极为负反馈环路的电压反馈端，通过第一电阻与所述一阶电荷泵的输出端相连接，并通过第二电阻接地，漏极分别与所述第五PMOS管的漏极和栅极相连接；

所述第五PMOS管的源极与电源端连接；

所述第六PMOS管和所述第三NMOS管分别与所述第五PMOS管和所述第二NMOS管成镜像连接；

所述第四PMOS管的源极与电源端相连接，栅极与所述第三NMOS管的漏极连接，漏极为负反馈环路的反馈输出端，通过第三电阻接地；

所述第四NMOS管的漏极分别与所述第三NMOS管的源极和所述第二NMOS管源极相连接，源极接地。

5.根据权利要求1所述的电路，其特征在于，所述振荡器偏置电路包括第七PMOS管，第八PMOS管、第五NMOS管和第四电阻；

其中，所述第七PMOS管的源极与所述负反馈环路的反馈电压端相连，漏极通过第四电阻接地，栅极与所述第八PMOS管的栅极相连；

所述第八PMOS管与所述第七PMOS管镜像连接，漏极与所述第五NMOS管的漏极相连；

所述第五NMOS管的栅极为所述振荡器偏置电路的输出端与环型振荡器相连，源极接地。

6.根据权利要求1所述的电路，其特征在于，所述环型振荡器包括第六NMOS管、第七NMOS管、第八NMOS管、第九NMOS管、第十NMOS管、第十一NMOS管、第十二NMOS管、第九PMOS管、第十PMOS管、第十一PMOS管、第十二PMOS管、第十三PMOS管、第十四PMOS管和第十五PMOS管；

其中所述第六NMOS管的栅极为环型振荡器的输入端，与所述振荡器偏置电路相连，源极接地，漏极与所述第九PMOS管的漏极相连；

所述第九PMOS管的源极与电源端相连，栅极与所述第十PMOS管的栅极相连；

所述第十PMOS管与所述第九PMOS管镜像连接，并依次与所述第十三PMOS管、第七NMOS管和第十NMOS管串联连接；其中第十三PMOS管的栅极与第七NMOS管的栅极相连，第十NMOS管的源极接地；

所述第十一PMOS管与所述第十PMOS管并联，并依次与所述第十四PMOS管、第八NMOS管和第十一NMOS管串联连接；其中第十四PMOS管的栅极与第八NMOS管的栅极相连，第十一NMOS管的源极接地；

所述第十二PMOS管与所述第十一PMOS管并联，并依次与所述第十五PMOS管、第九NMOS管和第十二NMOS管串联连接；其中第十五PMOS管的栅极与第九NMOS管的栅极相连，第十二NMOS管的源极接地；其中第十五PMOS管的漏极为环型振荡器的输出端。

7.根据权利要求2所述的电路，其特征在于，所述时钟信号处理电路包括第一反相器、第二反相器、第三反相器、第四反相器和第五反相器；

其中所述第一反相器、第二反相器和第三反相器依次串联连接；所述第四反相器和第五反相器串联后与所述第一反相器、第二反相器和第三反相器并联。