CN110322826B - 移位寄存器单元及驱动方法、栅极驱动电路、显示装置 - Google Patents
移位寄存器单元及驱动方法、栅极驱动电路、显示装置 Download PDFInfo
- Publication number
- CN110322826B CN110322826B CN201910624284.4A CN201910624284A CN110322826B CN 110322826 B CN110322826 B CN 110322826B CN 201910624284 A CN201910624284 A CN 201910624284A CN 110322826 B CN110322826 B CN 110322826B
- Authority
- CN
- China
- Prior art keywords
- terminal
- signal
- node
- coupled
- pull
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
- G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/2092—Details of a display terminals using a flat panel, the details relating to the control arrangement of the display terminal and to the interfaces thereto
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3674—Details of drivers for scan electrodes
- G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
- G09G2310/0286—Details of a shift registers arranged for use in a driving circuit
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
- G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
- G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
- G09G3/3266—Details of drivers for scan electrodes
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3674—Details of drivers for scan electrodes
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Shift Register Type Memory (AREA)
Abstract
本发明涉及显示技术领域,提出一种移位寄存器单元及驱动方法、栅极驱动电路、显示装置,该移位寄存器单元包括:输入模块、第一输出模块、第二输出模块、下拉控制模块、下拉模块以及复位模块。本公开提供的移位寄存器单元能够驱动两行栅线。
Description
技术领域
本发明涉及显示技术领域,尤其涉及一种移位寄存器单元及驱动方法、栅极驱动电路、显示装置。
背景技术
显示技术领域中,栅极驱动电路一般用于逐行向显示区的像素单元发送栅极驱动信号,从而实现像素单元逐行接收数据信号。栅极驱动电路一般包括多级连接的移位寄存器单元,每一个移位寄存器单元的输出端与一行像素单元连接,用于向像素单元发送上述栅极驱动信号。
然而,相关技术中,每个移位寄存器单元只能向一行像素单元输出栅极驱动信号,导致移位寄存器单元数量较多,从而限制了显示装置窄边框的发展。
需要说明的是,在上述背景技术部分发明的信息仅用于加强对本发明的背景的理解,因此可以包括不构成对本领域普通技术人员已知的现有技术的信息。
发明内容
本发明的目的在于提供一种移位寄存器单元及驱动方法、栅极驱动电路、显示装置。该移位寄存器单元可以驱动两行像素单元。
本发明的其他特性和优点将通过下面的详细描述变得显然,或部分地通过本发明的实践而习得。
根据本发明的一个方面,提供一种移位寄存器单元,该移位寄存器单元包括:输入模块、第一输出模块、第二输出模块、下拉控制模块、下拉模块、复位模块。输入模块耦接第一电源信号端、输入信号端、上拉节点,用于响应所述输入信号端的信号将所述第一电源信号端的信号传输到所述上拉节点;第一输出模块耦接所述上拉节点、第一时钟信号端、第二时钟信号端、第三时钟信号端、第一节点、第二节点、第一输出端,用于响应所述上拉节点的信号将所述第一时钟信号端的信号传输到所述第一节点,将所述第二时钟信号端的信号传输到所述第二节点,以及将所述第三时钟信号端的信号传输到所述第一输出端;第二输出模块耦接所述第一输出端、下拉节点、第二输出端,补偿输入端、第二电源信号端,用于响应所述第一输出端的信号将所述第一输出端的信号传输到所述第二输出端,响应所述补偿输入端的信号将所述补偿输入端的信号传输到所述第二输出端,以及响应所述下拉节点的信号将所述第二电源信号端的信号传输到所述第二输出端;下拉控制模块耦接所述第一电源信号端、所述上拉节点、下拉节点、第二电源信号端,用于响应所述上拉节点的信号将所述第二电源信号端的信号传输到所述下拉节点,以及响应所述第一电源信号端的信号将所述第一电源信号端的信号传输到所述下拉节点;下拉模块耦接所述第二电源信号端、所述下拉节点、所述第一节点、第二节点、第一输出端、上拉节点,用于响应所述下拉节点的信号将所述第二电源信号端的信号传输到所述第一节点、第二节点、第一输出端、上拉节点;复位模块耦接所述第二电源信号端、所述上拉节点、复位信号端,用于响应所述复位信号端的信号将所述第二电源信号端的信号传输到所述上拉节点。
本发明的一种示例性实施例中,该移位寄存器单元还包括总复位模块,总复位模块耦接所述第二电源信号端、所述上拉节点、总复位信号端,用于响应所述总复位信号端的信号将所述第二电源信号端的信号传输到所述上拉节点。
本发明的一种示例性实施例中,所述输入模块包括第一开关元件,第一开关元件的第一端耦接所述第一电源信号端,第二端耦接所述上拉节点,控制端耦接所述输入信号端。
本发明的一种示例性实施例中,所述第一输出模块包括第二开关元件、第三开关元件、第四开关元件、第一电容、第二电容。第二开关元件的第一端耦接所述第一时钟信号端,第二端耦接所述第一节点,控制端耦接所述上拉节点;第三开关元件的第一端耦接所述第二时钟信号端,第二端耦接所述第二节点,控制端耦接所述上拉节点;第四开关元件的第一端耦接所述第三时钟信号端,第二端耦接所述第一输出端,控制端耦接所述上拉节点;第一电容耦接于所述第二节点与所述第三开关元件控制端之间;第二电容耦接于所述第一输出端与所述第四开关元件控制端之间。
本发明的一种示例性实施例中,所述第二输出模块包括第五开关元件、第六开关元件、第七开关元件。第五开关元件的第一端耦接所述第一输出端,控制端耦接所述第一输出端,第二端耦接所述第二输出端;第六开关元件的第一端耦接所述第二输出端,第二端耦接所述补偿输入端,控制端耦接所述补偿输入端;第七开关元件的第一端耦接所述第二电源信号端,第二端耦接所述第二输出端,控制端耦接所述下拉节点。
本发明的一种示例性实施例中,所述下拉控制模块包括第八开关元件、第九开关元件。第八开关元件的第一端耦接所述第一电源信号端,控制端耦接所述第一电源信号端,第二端耦接所述下拉节点;第九开关元件的第一端耦接所述第二电源信号端,第二端耦接所述下拉节点,控制端耦接所述上拉节点。
本发明的一种示例性实施例中,所述下拉模块包括第十开关元件、第十一开关元件、第十二开关元件、第十三开关元件。第十开关元件的第一端耦接所述第二电源信号端,第二端耦接所述上拉节点,控制端耦接所述下拉节点;第十一开关元件的第一端耦接所述第二电源信号端,第二端耦接所述第一节点,控制端耦接所述下拉节点;第十二开关元件的第一端耦接所述第二电源信号端,第二端耦接所述第二节点,控制端耦接所述下拉节点;第十三开关元件的第一端耦接所述第二电源信号端,第二端耦接所述第一输出端,控制端耦接所述下拉节点。
本发明的一种示例性实施例中,所述复位模块包括第十四开关元件,第十四开关元件的第一端耦接所述第二电源信号端,第二端耦接所述上拉节点,控制端耦接所述复位信号端。
本发明的一种示例性实施例中,所述总复位模块包括第十五开关元件,第十五开关元件的第一端耦接所述第二电源信号端,第二端耦接所述上拉节点,控制端耦接所述总复位信号端。
根据本发明的一个方面,提供一种移位寄存器单元驱动方法,用于驱动上述的移位寄存器单元,该方法包括:设置所述第一电源信号端的信号为有效电平信号,设置第二电源信号端的信号为无效电平信号;
在第一阶段:
设置所述输入信号端的信号为有效电平信号,设置所述第一时钟信号端、第二时钟信号端、第三时钟信号端的信号为无效电平信号,以将所述第一电源信号端的有效电平信号传输到上拉节点;
在第二阶段:
设置第一时钟信号端、第三时钟信号端的信号为有效电平信号,设置第二时钟信号端、信号输入端的信号为无效电平信号,以将第一时钟信号端的有效电平信号传输到第一节点,将第三时钟信号端的有效电平信号传输到第一输出端,将所述第一输出端的有效电平传输到第二输出端;
在第三阶段:
设置第一时钟信号端、第二时钟信号、第三时钟信号端的信号为有效电平信号,以将第一时钟信号端的有效电平信号传输到第一节点,将第二时钟信号端的有效电平传输到第二节点,将第三时钟信号端的有效电平信号传输到第一输出端,将所述第一输出端的有效电平传输到第二输出端;
在第四阶段:
设置第一时钟信号端、第三时钟信号端的信号为无效电平信号,设置第二时钟信号端、补偿输入端的信号为有效电平信号,以将第二时钟信号端的有效电平传输到第二节点,将所述补偿输入端的有效电平传输到第二输出端;
在第五阶段,设置所述复位信号端的信号为有效电平信号,以将下拉节点的信号置为有效电平信号,将第二电源信号端的无效电平信号传输到第二输出端,将第二电源信号端的无效电平信号传输到第一节点、第二节点、上拉节点、第一输出端。
根据本发明的一个方面,提供一种栅极驱动电路,包括上述的移位寄存器单元,多个所述移位寄存器单元级联连接,级联的多个移位寄存器单元包括相邻的上一级移位寄存器单元和下一级移位寄存单元;
所述上一级移位寄存器单元的第一节点耦接所述下一级移位寄存器单元的信号输入端;
所述上一级移位寄存器单元的补偿输入端耦接所述下一级移位寄存器单元的第一输出端;
所述下一级移位寄存器单元的第二节点耦接所述上一级移位寄存器单元的复位信号端。
根据本发明的一个方面,提供一种显示装置,该显示装置包括上述的栅极驱动电路,其中,移位寄存器单元内的第一输出端和第二输出端分别与相邻的两栅线连接。
本公开提供一种移位寄存器单元及驱动方法、栅极驱动电路及显示装置,该移位寄存器单元包括:输入模块、第一输出模块、第二输出模块、下拉控制模块、下拉模块、复位模块。该移位寄存器单元驱动时,设置所述第一电源信号端的信号为有效电平信号,设置第二电源信号端的信号为无效电平信号;
在第一阶段:
设置所述输入信号端的信号为有效电平信号,设置所述第一时钟信号端、第二时钟信号端、第三时钟信号端的信号为无效电平信号,以将所述第一电源信号端的有效电平信号传输到上拉节点;
在第二阶段:
设置第一时钟信号端、第三时钟信号端的信号为有效电平信号,设置第二时钟信号端、信号输入端的信号为无效电平信号,以将第一时钟信号端的有效电平信号传输到第一节点,将第三时钟信号端的有效电平信号传输到第一输出端,将所述第一输出端的有效电平传输到第二输出端;
在第三阶段:
设置第一时钟信号端、第二时钟信号、第三时钟信号端的信号为有效电平信号,以将第一时钟信号端的有效电平信号传输到第一节点,将第二时钟信号端的有效电平传输到第二节点,将第三时钟信号端的有效电平信号传输到第一输出端,将所述第一输出端的有效电平传输到第二输出端;
在第四阶段:
设置第一时钟信号端、第三时钟信号端的信号为无效电平信号,设置第二时钟信号端、补偿输入端的信号为有效电平信号,以将第二时钟信号端的有效电平传输到第二节点,将所述补偿输入端的有效电平传输到第二输出端;
在第五阶段,设置所述复位信号端的信号为有效电平信号,以将下拉节点的信号置为有效电平信号,将第二电源信号端的无效电平信号传输到第二输出端。
本公开提供的移位寄存器单元,在第二阶段和第三阶段,第一输出端输出的有效电平信号可以用于驱动一行像素单元,在第二阶段、第三阶段、第四阶段,第二输出端输出的有效电平信号可以用于驱动另一行像素单元。其中,该移位寄存器单元在第二节点和第三阶段,第一输出端输出的有效电平信号可以作为上一级移位寄存器单元补偿输入端的信号,第一节点的有效电平信号可以作为下一级移位寄存器单元信号输入端的信号;该移位寄存器单元在第三阶段,第二节点上的有效电平信号可以作为上一级移位寄存器单元的复位信号端的信号。一方面,本公开提供的移位寄存器单元可以驱动两行像素单元,从而可以简化显示装置的栅极驱动电路减小显示装置的边框宽度;另一方面,该移位寄存器单元在第二阶段即可以对第二输出端进行充电,增加了充电时间,从而抵消了第二输出端充电时的上沿损失。
应当理解的是,以上的一般描述和后文的细节描述仅是示例性和解释性的,并不能限制本发明。
附图说明
此处的附图被并入说明书中并构成本说明书的一部分,示出了符合本发明的实施例,并与说明书一起用于解释本发明的原理。显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1为本公开移位寄存器单元一种示例性实施例的结构示意图;
图2为本公开移位寄存器单元一种示例性实施例中的级联图;
图3为本公开移位寄存器单元一种示例性实施例中各个节点的时序图;
图4为本公开栅极驱动电路一种示例性实施例的结构示意图。
具体实施方式
现在将参考附图更全面地描述示例实施例。然而,示例实施例能够以多种形式实施,且不应被理解为限于在此阐述的范例;相反,提供这些实施例使得本发明将更加全面和完整,并将示例实施例的构思全面地传达给本领域的技术人员。图中相同的附图标记表示相同或类似的结构,因而将省略它们的详细描述。
虽然本说明书中使用相对性的用语,例如“上”“下”来描述图标的一个组件对于另一组件的相对关系,但是这些术语用于本说明书中仅出于方便,例如根据附图中所述的示例的方向。能理解的是,如果将图标的装置翻转使其上下颠倒,则所叙述在“上”的组件将会成为在“下”的组件。其他相对性的用语,例如“高”“低”“顶”“底”“左”“右”等也作具有类似含义。当某结构在其它结构“上”时,有可能是指某结构一体形成于其它结构上,或指某结构“直接”设置在其它结构上,或指某结构通过另一结构“间接”设置在其它结构上。
用语“一个”、“一”、“所述”用以表示存在一个或多个要素/组成部分/等;用语“包括”和“具有”用以表示开放式的包括在内的意思并且是指除了列出的要素/组成部分/等之外还可存在另外的要素/组成部分/等。
本示例性实施例首先提供一种移位寄存器单元,如图1所示,为本公开移位寄存器单元一种示例性实施例的结构示意图。该移位寄存器单元包括:输入模块1、第一输出模块2、第二输出模块3、下拉控制模块4、下拉模块5、复位模块6。输入模块1耦接第一电源信号端VDD、输入信号端Vin1、上拉节点Q,用于响应所述输入信号端Vin1的信号将所述第一电源信号端VDD的信号传输到所述上拉节点Q;第一输出模块2耦接所述上拉节点Q、第一时钟信号端CLK1、第二时钟信号端CLK2、第三时钟信号端CLK3、第一节点N1、第二节点N2、第一输出端OUT1,用于响应所述上拉节点Q的信号将所述第一时钟信号端CLK1的信号传输到所述第一节点N1,将所述第二时钟信号端CLK2的信号传输到所述第二节点N2,以及将所述第三时钟信号端CLK3的信号传输到所述第一输出端OUT1;第二输出模块耦接所述第一输出端OUT1、下拉节点DQ、第二输出端OUT2,补偿输入端Vin2、第二电源信号端VSS,用于响应所述第一输出端OUT1的信号将所述第一输出端OUT1的信号传输到所述第二输出端OUT2,响应所述补偿输入端的信号将所述补偿输入端的信号传输到所述第二输出端OUT2,以及响应所述下拉节点DQ的信号将所述第二电源信号端VSS的信号传输到所述第二输出端OUT2;下拉控制模块耦接所述第一电源信号端VDD、所述上拉节点Q、下拉节点DQ、第二电源信号端VSS,用于响应所述上拉节点Q的信号将所述第二电源信号端VSS的信号传输到所述下拉节点DQ,以及响应所述第一电源信号端VDD的信号将所述第一电源信号端VDD的信号传输到所述下拉节点DQ;下拉模块耦接所述第二电源信号端VSS、所述下拉节点DQ、所述第一节点N1、第二节点N2、第一输出端OUT1、上拉节点Q,用于响应所述下拉节点DQ的信号将所述第二电源信号端VSS的信号传输到所述第一节点N1、第二节点N2、第一输出端OUT1、上拉节点Q;复位模块耦接所述第二电源信号端VSS、所述上拉节点Q、复位信号端,用于响应所述复位信号端的信号将所述第二电源信号端VSS的信号传输到所述上拉节点Q。
本示例性实施例提供一种移位寄存器单元该移位寄存器单元包括:输入模块、第一输出模块、第二输出模块、下拉控制模块、下拉模块、复位模块。该移位寄存器单元驱动时,设置所述第一电源信号端VDD的信号为有效电平信号,设置第二电源信号端VSS的信号为无效电平信号。
在第一阶段:
设置所述输入信号端Vin1的信号为有效电平信号,设置所述第一时钟信号端CLK1、第二时钟信号端CLK2、第三时钟信号端CLK3的信号为无效电平信号,以将所述第一电源信号端VDD的有效电平信号传输到上拉节点Q;
在第二阶段:
设置第一时钟信号端CLK1、第三时钟信号端CLK3的信号为有效电平信号,设置第二时钟信号端CLK2、信号输入端的信号为无效电平信号,以将第一时钟信号端CLK1的有效电平信号传输到第一节点N1,将第三时钟信号端CLK3的有效电平信号传输到第一输出端OUT1,将所述第一输出端OUT1的有效电平传输到第二输出端OUT2;
在第三阶段:
设置第一时钟信号端CLK1、第二时钟信号、第三时钟信号端CLK3的信号为有效电平信号,以将第一时钟信号端CLK1的有效电平信号传输到第一节点N1,将第二时钟信号端CLK2的有效电平传输到第二节点N2,将第三时钟信号端CLK3的有效电平信号传输到第一输出端OUT1,将所述第一输出端OUT1的有效电平传输到第二输出端OUT2;
在第四阶段:
设置第一时钟信号端CLK1、第三时钟信号端CLK3的信号为无效电平信号,设置第二时钟信号端CLK2、补偿输入端的信号为有效电平信号,以将第二时钟信号端CLK2的有效电平传输到第二节点N2,将所述补偿输入端的有效电平传输到第二输出端OUT2;
在第五阶段,设置所述复位信号端的信号为有效电平信号,以将下拉节点DQ的信号置为有效电平信号,将第二电源信号端VSS的无效电平信号传输到第二输出端OUT2,将第二电源信号端的无效电平信号传输到第一节点、第二节点、上拉节点、第一输出端。
本公开提供的移位寄存器单元,在第二阶段和第三阶段,第一输出端OUT1输出的有效电平信号可以用于驱动一行像素单元,在第二阶段、第三阶段、第四阶段,第二输出端OUT2输出的有效电平信号可以用于驱动另一行像素单元。其中,该移位寄存器单元在第二阶段和第三阶段,第一输出端OUT1输出的有效电平信号可以作为上一级移位寄存器单元补偿输入端的信号,第一节点N1的有效电平信号可以作为下一级移位寄存器单元信号输入端的信号;该移位寄存器单元在第三阶段和第四阶段,第二节点N2上的有效电平信号可以作为上一级移位寄存器单元的复位信号端的信号。一方面,本公开提供的移位寄存器单元可以驱动两行像素单元,从而可以简化显示装置的栅极驱动电路减小显示装置的边框宽度;另一方面,该移位寄存器单元在第二阶段即可以对第二输出端OUT2进行充电,增加了充电时间,从而抵消了第二输出端OUT2充电时的上沿损失。
本示例性实施例中,如图1所示,该移位寄存器单元还可以包括总复位模块7,总复位模块7耦接所述第二电源信号端VSS、所述上拉节点Q、总复位信号端TReset,用于响应所述总复位信号端TReset的信号将所述第二电源信号端VSS的信号传输到所述上拉节点Q。总复位模块7可以在显示装置每一帧开始前对移位寄存器单元进行复位。
本示例性实施例中,如图1所示,所述输入模块1可以包括第一开关元件T1,第一开关元件T2的第一端耦接所述第一电源信号端VDD,第二端耦接所述上拉节点Q,控制端耦接所述输入信号端Vin1。应该理解的是,在其他示例性实施例中,输入模块还可以有更多结构可供选择,这些都属于本公开的保护范围。
本示例性实施例中,如图1所示,所述第一输出模块可以包括第二开关元件T2、第三开关元件T3、第四开关元件T4、第一电容C1、第二电容C2。第二开关元件T2的第一端耦接所述第一时钟信号端CLK1,第二端耦接所述第一节点N1,控制端耦接所述上拉节点Q;第三开关元件T3的第一端耦接所述第二时钟信号端CLK2,第二端耦接所述第二节点N2,控制端耦接所述上拉节点Q;第四开关元件T4的第一端耦接所述第三时钟信号端CLK3,第二端耦接所述第一输出端OUT1,控制端耦接所述上拉节点Q;第一电容耦接于所述第二节点N2与所述第三开关元件T3控制端之间;第二电容耦接于所述第一输出端OUT1与所述第四开关元件T4控制端之间。应该理解的是,在其他示例性实施例中,第一输出模块还可以有更多结构可供选择,这些都属于本公开的保护范围。
本示例性实施例中,如图1所示,所述第二输出模块可以包括第五开关元件T5、第六开关元件T6、第七开关元件T7。第五开关元件的第一端耦接所述第一输出端OUT1,控制端耦接所述第一输出端OUT1,第二端耦接所述第二输出端OUT2;第六开关元件的第一端耦接所述第二输出端OUT2,第二端耦接所述补偿输入端,控制端耦接所述补偿输入端;第七开关元件的第一端耦接所述第二电源信号端VSS,第二端耦接所述第二输出端OUT2,控制端耦接所述下拉节点DQ。应该理解的是,在其他示例性实施例中,第二输出模块还可以有更多结构可供选择,这些都属于本公开的保护范围。
本示例性实施例中,如图1所示,所述下拉控制模块包括第八开关元件T8、第九开关元件T9。第八开关元件的第一端耦接所述第一电源信号端VDD,控制端耦接所述第一电源信号端VDD,第二端耦接所述下拉节点DQ;第九开关元件的第一端耦接所述第二电源信号端VSS,第二端耦接所述下拉节点DQ,控制端耦接所述上拉节点Q。应该理解的是,在其他示例性实施例中,下拉控制模块还可以有更多结构可供选择,这些都属于本公开的保护范围。
本示例性实施例中,如图1所示,所述下拉模块可以包括第十开关元件T10、第十一开关元件T11、第十二开关元件T12、第十三开关元件T13。第十开关元件的第一端耦接所述第二电源信号端VSS,第二端耦接所述上拉节点Q,控制端耦接所述下拉节点DQ;第十一开关元件的第一端耦接所述第二电源信号端VSS,第二端耦接所述第一节点N1,控制端耦接所述下拉节点DQ;第十二开关元件的第一端耦接所述第二电源信号端VSS,第二端耦接所述第二节点N2,控制端耦接所述下拉节点DQ;第十三开关元件的第一端耦接所述第二电源信号端VSS,第二端耦接所述第一输出端OUT1,控制端耦接所述下拉节点DQ。应该理解的是,在其他示例性实施例中,下拉模块还可以有更多结构可供选择,这些都属于本公开的保护范围。
本示例性实施例中,如图1所示,所述复位模块可以包括第十四开关元件T14,第十四开关元件的第一端耦接所述第二电源信号端VSS,第二端耦接所述上拉节点Q,控制端耦接所述复位信号端Reset。应该理解的是,在其他示例性实施例中,复位模块还可以有更多结构可供选择,这些都属于本公开的保护范围。
本示例性实施例中,如图1所示,所述总复位模块可以包括第十五开关元件T15,第十五开关元件的第一端耦接所述第二电源信号端VSS,第二端耦接所述上拉节点Q,控制端耦接所述总复位信号端TReset。应该理解的是,在其他示例性实施例中,总复位模块还可以有更多结构可供选择,这些都属于本公开的保护范围。
本示例性实施例中,上述第一到第十五开关元件可以为N型开关晶体管或者P型开关晶体管;该移位寄存器单元输出的有效电平信号可以为高电平也可以为低电平。本示例性实施例以第一到第十五开关元件为N型开关晶体管,该移位寄存器单元输出的有效电平信号为高电平为例对上述移位寄存器单元的工作时序进行说明。相应的,第一电源信号端的信号持续为高电平,第二电源信号端的信号持续为低电平。
如图2、3所示,图2为本公开移位寄存器单元一种示例性实施例中的级联图,图3为本公开移位寄存器单元一种示例性实施例中各个节点的时序图。图2为第一级移位寄存器单元、第二级移位寄存器单元以及第三及移位寄存器单元的级联图,图3中,CLK1、2、3分别为第一级位移寄存器单元中第一时钟信号端、第二时钟信号端、第三时钟信号端的时序;CLK4、5、6分别为第二级位移寄存器单元中第一时钟信号端、第二时钟信号端、第三时钟信号端的时序,CLK7、8、9分别为第三级位移寄存器单元中第一时钟信号端、第二时钟信号端、第三时钟信号端的时序。Q为第二级位移寄存器单元中上拉节点的时序,DQ第二级位移寄存器单元中下拉节点的时序。OUT1、2分别为第一级位移寄存器单元第一输出端、第二输出端的时序,OUT3、4分别为第二级位移寄存器单元第一输出端、第二输出端的时序,OUT5、6分别为第三级位移寄存器单元第一输出端、第二输出端的时序。N1、2分别为第一级移位寄存器单元第一节点、第二节点的时序,N3、4分别为第二级移位寄存器单元第一节点、第二节点的时序。N5、6分别为第三级移位寄存器单元第一节点、第二节点的时序。第一级移位寄存器单元的第一节点N1可以作为第二级移位寄存器单元的信号输入端,第三级移位寄存器单元的第一输出端OUT5可以作为第二级移位寄存器单元的补偿输入端,第三移位寄存器的第二节点N6可以作为第二移位寄存器单元的复位信号端,第二移位寄存器单元的第二节点N4可以作为第一移位寄存器单元的复位信号端。本示例性实施例以第二级移位寄存器单元为例进行说明,如图3所示,第二级移位寄存器单元工作分为5个阶段。
在第一阶段T1:
第二级移位寄存器单元的信号输入端N1的信号为高电平信号,所述第一时钟信号端CLK4、第二时钟信号端CLK5、第三时钟信号端CLK6的信号为低电平信号,第一开关元件T1导通以将所述第一电源信号端VDD的高电平信号传输到上拉节点Q,同时第九开关元件导通以将第二电源信号端的低电平信号传输到下拉节点DQ;
在第二阶段T2:
第一时钟信号端CLK4、第三时钟信号端CLK6的信号为高电平信号,第二时钟信号端CLK5、信号输入端N1的信号为低电平信号,第二开关元件T2导通以将第一时钟信号端CLK4的高电平信号传输到第一节点N3,第四开关元件T4导通将第三时钟信号端CLK6的高电平信号传输到第一输出端OUT3,第五开关元件T5导通将所述第一输出端OUT3的有效电平传输到第二输出端OUT4;
在第三阶段T3:
第一时钟信号端CLK4、第二时钟信号CLK5、第三时钟信号端CLK6的信号为高电平信号,第二开关元件T2导通以将第一时钟信号端CLK4的高电平信号传输到第一节点N3,第三开关元件T3将第二时钟信号端CLK5的有效电平传输到第二节点N4,第四开关元件T4导通将第三时钟信号端CLK6的高电平信号传输到第一输出端OUT3,第五开关元件T5导通将所述第一输出端OUT3的有效电平传输到第二输出端OUT4;
在第四阶段T4:
第一时钟信号端CLK4、第三时钟信号端CLK6的信号为低电平信号,第二时钟信号端CLK5、补偿输入端OUT5的信号为高电平信号,第三开元元件T3导通以将第二时钟信号端CLK5的有效电平传输到第二节点N4,第六开关元件T6导通将所述补偿输入端的有效电平传输到第二输出端OUT2;
在第五阶段(T5):所述复位信号端N6的信号为高电平信号,第十四开元件T14导通以将下拉节点DQ的信号置为高电平信号,第七开关元件T7导通将第二电源信号端VSS的低电平信号传输到第二输出端OUT4。
同时:第十一开关元件、第十二开关元件、第十开关元件、第十三开关元件导通以将第一节点N3、第二节点N4、上拉节点Q、第一输出端OUT3置为低电平。
依次类推该移位寄存器单元组成的栅极驱动电路可以实现逐行发送栅极驱动电路的效果。
本示例性实施例还提供一种栅极驱动电路,如图4所示,为本公开栅极驱动电路一种示例性实施例的结构示意图。该栅极驱动电路包括上述的移位寄存器单元,多个所述移位寄存器单元级联连接,级联的多个移位寄存器单元包括相邻的上一级移位寄存器单元和下一级移位寄存单元;
所述上一级移位寄存器单元的第一节点耦接所述下一级移位寄存器单元的信号输入端;
所述上一级移位寄存器单元的补偿输入端耦接所述下一级移位寄存器单元的第一输出端;
所述下一级移位寄存器单元的第二节点耦接所述上一级移位寄存器单元的复位信号端。
如图4所示,该栅极驱动电路可以包括第一到第九时钟信号线CLK1-9,其中,第一到第九时钟信号线CLK1-9的时序如图3中CLK1-9所示。其中,3n+1级移位寄存器单元可以共用时钟信号线CLK1-3,3n+2级移位寄存器单元可以共用时钟信号线CLK4-6,3n+3级移位寄存器单元可以共用时钟信号线CLK7-9,n为正数。
本公开提供的栅极驱动电路与上述移位寄存器单元具有相同的技术特征和工作原理,上述内容已经做出详细说明,此处不再赘述。
本示例性实施例还提供一种显示装置,该显示装置包括上述的栅极驱动电路,其中,移位寄存器单元内的第一输出端和第二输出端分别与相邻的两栅线连接。
本示例性实施例提供的显示装置与上述的栅极驱动电路具有相同的技术特征和工作原理,上述内容已经做出详细说明,此处不再赘述。
本领域技术人员在考虑说明书及实践这里公开的发明后,将容易想到本公开的其他实施例。本申请旨在涵盖本公开的任何变型、用途或者适应性变化,这些变型、用途或者适应性变化遵循本公开的一般性原理并包括本公开未公开的本技术领域中的公知常识或惯用技术手段。说明书和实施例仅被视为示例性的,本公开的真正范围和精神由权利要求指出。
应当理解的是,本公开并不局限于上面已经描述并在附图中示出的精确结构,并且可以在不脱离其范围进行各种修改和改变。本公开的范围仅由所附的权利要求来限。
Claims (12)
1.一种移位寄存器单元,其特征在于,包括:
输入模块,耦接第一电源信号端、输入信号端、上拉节点,用于响应所述输入信号端的信号将所述第一电源信号端的信号传输到所述上拉节点;
第一输出模块,耦接所述上拉节点、第一时钟信号端、第二时钟信号端、第三时钟信号端、第一节点、第二节点、第一输出端,用于响应所述上拉节点的信号将所述第一时钟信号端的信号传输到所述第一节点,将所述第二时钟信号端的信号传输到所述第二节点,以及将所述第三时钟信号端的信号传输到所述第一输出端;
第二输出模块,耦接所述第一输出端、下拉节点、第二输出端,补偿输入端、第二电源信号端,用于响应所述第一输出端的信号将所述第一输出端的信号传输到所述第二输出端,响应所述补偿输入端的信号将所述补偿输入端的信号传输到所述第二输出端,以及响应所述下拉节点的信号将所述第二电源信号端的信号传输到所述第二输出端;
下拉控制模块,耦接所述第一电源信号端、所述上拉节点、下拉节点、第二电源信号端,用于响应所述上拉节点的信号将所述第二电源信号端的信号传输到所述下拉节点,以及响应所述第一电源信号端的信号将所述第一电源信号端的信号传输到所述下拉节点;
下拉模块,耦接所述第二电源信号端、所述下拉节点、所述第一节点、第二节点、第一输出端、上拉节点,用于响应所述下拉节点的信号将所述第二电源信号端的信号传输到所述第一节点、第二节点、第一输出端、上拉节点;
复位模块,耦接所述第二电源信号端、所述上拉节点、复位信号端,用于响应所述复位信号端的信号将所述第二电源信号端的信号传输到所述上拉节点。
2.根据权利要求1所述的移位寄存器单元,其特征在于,还包括:
总复位模块,耦接所述第二电源信号端、所述上拉节点、总复位信号端,用于响应所述总复位信号端的信号将所述第二电源信号端的信号传输到所述上拉节点。
3.根据权利要求1所述的移位寄存器单元,其特征在于,所述输入模块包括:
第一开关元件,第一端耦接所述第一电源信号端,第二端耦接所述上拉节点,控制端耦接所述输入信号端。
4.根据权利要求1所述的移位寄存器单元,其特征在于,所述第一输出模块包括:
第二开关元件,第一端耦接所述第一时钟信号端,第二端耦接所述第一节点,控制端耦接所述上拉节点;
第三开关元件,第一端耦接所述第二时钟信号端,第二端耦接所述第二节点,控制端耦接所述上拉节点;
第四开关元件,第一端耦接所述第三时钟信号端,第二端耦接所述第一输出端,控制端耦接所述上拉节点;
第一电容,耦接于所述第二节点与所述第三开关元件控制端之间;
第二电容,耦接于所述第一输出端与所述第四开关元件控制端之间。
5.根据权利要求1所述的移位寄存器单元,其特征在于,所述第二输出模块包括:
第五开关元件,第一端耦接所述第一输出端,控制端耦接所述第一输出端,第二端耦接所述第二输出端;
第六开关元件,第一端耦接所述第二输出端,第二端耦接所述补偿输入端,控制端耦接所述补偿输入端;
第七开关元件,第一端耦接所述第二电源信号端,第二端耦接所述第二输出端,控制端耦接所述下拉节点。
6.根据权利要求1所述的移位寄存器单元,其特征在于,所述下拉控制模块包括:
第八开关元件,第一端耦接所述第一电源信号端,控制端耦接所述第一电源信号端,第二端耦接所述下拉节点;
第九开关元件,第一端耦接所述第二电源信号端,第二端耦接所述下拉节点,控制端耦接所述上拉节点。
7.根据权利要求1所述的移位寄存器单元,其特征在于,所述下拉模块包括:
第十开关元件,第一端耦接所述第二电源信号端,第二端耦接所述上拉节点,控制端耦接所述下拉节点;
第十一开关元件,第一端耦接所述第二电源信号端,第二端耦接所述第一节点,控制端耦接所述下拉节点;
第十二开关元件,第一端耦接所述第二电源信号端,第二端耦接所述第二节点,控制端耦接所述下拉节点;
第十三开关元件,第一端耦接所述第二电源信号端,第二端耦接所述第一输出端,控制端耦接所述下拉节点。
8.根据权利要求1所述的移位寄存器单元,其特征在于,所述复位模块包括:
第十四开关元件,第一端耦接所述第二电源信号端,第二端耦接所述上拉节点,控制端耦接所述复位信号端。
9.根据权利要求2所述的移位寄存器单元,其特征在于,所述总复位模块包括:
第十五开关元件,第一端耦接所述第二电源信号端,第二端耦接所述上拉节点,控制端耦接所述总复位信号端。
10.一种移位寄存器单元驱动方法,用于驱动权利要求1-9任一项所述的移位寄存器单元,其特征在于,包括:设置所述第一电源信号端的信号为有效电平信号,设置第二电源信号端的信号为无效电平信号;
在第一阶段:
设置所述输入信号端的信号为有效电平信号,设置所述第一时钟信号端、第二时钟信号端、第三时钟信号端的信号为无效电平信号,以将所述第一电源信号端的有效电平信号传输到上拉节点;
在第二阶段:
设置第一时钟信号端、第三时钟信号端的信号为有效电平信号,设置第二时钟信号端、信号输入端的信号为无效电平信号,以将第一时钟信号端的有效电平信号传输到第一节点,将第三时钟信号端的有效电平信号传输到第一输出端,将所述第一输出端的有效电平传输到第二输出端;
在第三阶段:
设置第一时钟信号端、第二时钟信号、第三时钟信号端的信号为有效电平信号,以将第一时钟信号端的有效电平信号传输到第一节点,将第二时钟信号端的有效电平传输到第二节点,将第三时钟信号端的有效电平信号传输到第一输出端,将所述第一输出端的有效电平传输到第二输出端;
在第四阶段:
设置第一时钟信号端、第三时钟信号端的信号为无效电平信号,设置第二时钟信号端、补偿输入端的信号为有效电平信号,以将第二时钟信号端的有效电平传输到第二节点,将所述补偿输入端的有效电平传输到第二输出端;
在第五阶段,设置所述复位信号端的信号为有效电平信号,以将下拉节点的信号置为有效电平信号,将第二电源信号端的无效电平信号传输到第二输出端,将第二电源信号端的无效电平信号传输到第一节点、第二节点、上拉节点、第一输出端。
11.一种栅极驱动电路,包括多个权利要求1-9任一项所述的移位寄存器单元,多个所述移位寄存器单元级联连接,级联的多个移位寄存器单元包括相邻的上一级移位寄存器单元和下一级移位寄存器单元;
所述上一级移位寄存器单元的第一节点耦接所述下一级移位寄存器单元的信号输入端;
所述上一级移位寄存器单元的补偿输入端耦接所述下一级移位寄存器单元的第一输出端;
所述下一级移位寄存器单元的第二节点耦接所述上一级移位寄存器单元的复位信号端。
12.一种显示装置,其特征在于,包括权利要求11所述的栅极驱动电路,其中,移位寄存器单元内的第一输出端和第二输出端分别与相邻的两栅线连接。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201910624284.4A CN110322826B (zh) | 2019-07-11 | 2019-07-11 | 移位寄存器单元及驱动方法、栅极驱动电路、显示装置 |
US16/925,572 US11217321B2 (en) | 2019-07-11 | 2020-07-10 | Shift register and driving method, gate driving circuit, and display device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201910624284.4A CN110322826B (zh) | 2019-07-11 | 2019-07-11 | 移位寄存器单元及驱动方法、栅极驱动电路、显示装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN110322826A CN110322826A (zh) | 2019-10-11 |
CN110322826B true CN110322826B (zh) | 2021-12-31 |
Family
ID=68121933
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201910624284.4A Active CN110322826B (zh) | 2019-07-11 | 2019-07-11 | 移位寄存器单元及驱动方法、栅极驱动电路、显示装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US11217321B2 (zh) |
CN (1) | CN110322826B (zh) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108806611B (zh) * | 2018-06-28 | 2021-03-19 | 京东方科技集团股份有限公司 | 移位寄存器单元、栅极驱动电路、显示装置及驱动方法 |
CN114677946A (zh) | 2022-03-18 | 2022-06-28 | Tcl华星光电技术有限公司 | 移位寄存器、栅极驱动电路及显示装置 |
Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103165189A (zh) * | 2011-12-13 | 2013-06-19 | 乐金显示有限公司 | 栅极移位寄存器 |
KR20140079106A (ko) * | 2012-12-18 | 2014-06-26 | 엘지디스플레이 주식회사 | 게이트 쉬프트 레지스터와 이를 이용한 표시장치 |
KR20160070444A (ko) * | 2014-12-10 | 2016-06-20 | 엘지디스플레이 주식회사 | 두얼 출력 gip 구조 |
KR20180057975A (ko) * | 2016-11-23 | 2018-05-31 | 엘지디스플레이 주식회사 | 쉬프트 레지스터, 이를 포함한 영상 표시장치 및 그 구동방법 |
CN108288460A (zh) * | 2018-04-26 | 2018-07-17 | 京东方科技集团股份有限公司 | 一种移位寄存器及其驱动方法、栅极驱动电路 |
CN108320708A (zh) * | 2018-05-10 | 2018-07-24 | 京东方科技集团股份有限公司 | 一种移位寄存器及其驱动方法、栅极驱动电路、显示装置 |
CN108597430A (zh) * | 2018-01-22 | 2018-09-28 | 京东方科技集团股份有限公司 | 移位寄存器单元、驱动方法、栅极驱动电路及显示装置 |
CN108806597A (zh) * | 2018-08-30 | 2018-11-13 | 合肥京东方卓印科技有限公司 | 移位寄存器单元、栅极驱动电路、显示装置及驱动方法 |
CN108877627A (zh) * | 2018-07-13 | 2018-11-23 | 京东方科技集团股份有限公司 | 移位寄存器单元及驱动方法、栅极驱动电路、显示装置 |
KR20190018803A (ko) * | 2017-08-16 | 2019-02-26 | 엘지디스플레이 주식회사 | 게이트 구동회로 및 이를 이용한 표시장치 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN205282054U (zh) * | 2016-01-05 | 2016-06-01 | 北京京东方显示技术有限公司 | 一种移位寄存器单元、栅极驱动电路及显示面板 |
CN106486047B (zh) * | 2017-01-03 | 2019-12-10 | 京东方科技集团股份有限公司 | 移位寄存器单元及其驱动方法、栅极驱动电路和显示装置 |
CN109427310B (zh) * | 2017-08-31 | 2020-07-28 | 京东方科技集团股份有限公司 | 移位寄存器单元、驱动装置、显示装置以及驱动方法 |
CN108182905B (zh) * | 2018-03-27 | 2021-03-30 | 京东方科技集团股份有限公司 | 开关电路、控制单元、显示装置、栅极驱动电路及方法 |
-
2019
- 2019-07-11 CN CN201910624284.4A patent/CN110322826B/zh active Active
-
2020
- 2020-07-10 US US16/925,572 patent/US11217321B2/en active Active
Patent Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103165189A (zh) * | 2011-12-13 | 2013-06-19 | 乐金显示有限公司 | 栅极移位寄存器 |
KR20140079106A (ko) * | 2012-12-18 | 2014-06-26 | 엘지디스플레이 주식회사 | 게이트 쉬프트 레지스터와 이를 이용한 표시장치 |
KR20160070444A (ko) * | 2014-12-10 | 2016-06-20 | 엘지디스플레이 주식회사 | 두얼 출력 gip 구조 |
KR20180057975A (ko) * | 2016-11-23 | 2018-05-31 | 엘지디스플레이 주식회사 | 쉬프트 레지스터, 이를 포함한 영상 표시장치 및 그 구동방법 |
KR20190018803A (ko) * | 2017-08-16 | 2019-02-26 | 엘지디스플레이 주식회사 | 게이트 구동회로 및 이를 이용한 표시장치 |
CN108597430A (zh) * | 2018-01-22 | 2018-09-28 | 京东方科技集团股份有限公司 | 移位寄存器单元、驱动方法、栅极驱动电路及显示装置 |
CN108288460A (zh) * | 2018-04-26 | 2018-07-17 | 京东方科技集团股份有限公司 | 一种移位寄存器及其驱动方法、栅极驱动电路 |
CN108320708A (zh) * | 2018-05-10 | 2018-07-24 | 京东方科技集团股份有限公司 | 一种移位寄存器及其驱动方法、栅极驱动电路、显示装置 |
CN108877627A (zh) * | 2018-07-13 | 2018-11-23 | 京东方科技集团股份有限公司 | 移位寄存器单元及驱动方法、栅极驱动电路、显示装置 |
CN108806597A (zh) * | 2018-08-30 | 2018-11-13 | 合肥京东方卓印科技有限公司 | 移位寄存器单元、栅极驱动电路、显示装置及驱动方法 |
Also Published As
Publication number | Publication date |
---|---|
US20210012847A1 (en) | 2021-01-14 |
CN110322826A (zh) | 2019-10-11 |
US11217321B2 (en) | 2022-01-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN105096902B (zh) | 一种移位寄存器、其驱动方法、栅极驱动电路及显示装置 | |
CN109285496B (zh) | 移位寄存器单元、栅极驱动电路及其驱动方法、显示装置 | |
US10665146B2 (en) | Shift register circuit, driving method, gate driving circuit and display device | |
CN107424554B (zh) | 移位寄存器单元及其驱动方法、栅极驱动电路、显示装置 | |
CN106448540B (zh) | 显示面板、移位寄存器电路以及驱动方法 | |
CN108831403B (zh) | 移位寄存器单元、驱动方法、栅极驱动电路及显示装置 | |
CN104269145B (zh) | 一种移位寄存器、栅极驱动电路及显示装置 | |
CN110858468B (zh) | 移位寄存器单元及移位寄存器电路、显示装置 | |
CN102654984B (zh) | 移位寄存器单元以及栅极驱动电路 | |
CN109584942B (zh) | 移位寄存器单元及其驱动方法、栅极驱动电路和显示装置 | |
CN108648686B (zh) | 移位寄存器单元及栅极驱动电路 | |
CN109326258B (zh) | 移位寄存器单元和显示面板 | |
CN110797070B (zh) | 一种移位寄存器和显示面板 | |
US11081030B2 (en) | Shift register circuit and drive method thereof, scan drive circuit and display device | |
CN110322847B (zh) | 栅极驱动电路、显示装置及驱动方法 | |
CN108320692B (zh) | 移位寄存器单元及驱动方法、栅极驱动电路、显示面板 | |
CN110322826B (zh) | 移位寄存器单元及驱动方法、栅极驱动电路、显示装置 | |
CN111105759B (zh) | 移位寄存器单元及其驱动方法、栅极驱动电路和显示装置 | |
CN113192454B (zh) | 扫描驱动电路、方法、显示面板和显示装置 | |
CN105869562A (zh) | 一种移位寄存器、栅极驱动电路及显示面板 | |
EP3736803A1 (en) | Shift register unit, gate driving circuit and driving method therefor, and display device | |
CN109192169B (zh) | 移位寄存器单元、驱动方法、栅极驱动电路及显示装置 | |
CN109243358B (zh) | 移位寄存器单元、栅极驱动电路与显示装置 | |
CN110767255B (zh) | 移位寄存器单元及驱动方法、栅极驱动电路、显示面板 | |
CN109658858B (zh) | 移位寄存器及其驱动方法、栅极驱动电路和显示装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |