CN110265401A - 包含具有邻近于源极边缘的源极触点的存储器阵列的设备 - Google Patents

包含具有邻近于源极边缘的源极触点的存储器阵列的设备 Download PDF

Info

Publication number
CN110265401A
CN110265401A CN201910498552.2A CN201910498552A CN110265401A CN 110265401 A CN110265401 A CN 110265401A CN 201910498552 A CN201910498552 A CN 201910498552A CN 110265401 A CN110265401 A CN 110265401A
Authority
CN
China
Prior art keywords
source electrode
source
contact
memory array
memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201910498552.2A
Other languages
English (en)
Inventor
丹沢彻
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of CN110265401A publication Critical patent/CN110265401A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B41/23—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B41/27—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H10B41/35—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region with a cell select transistor, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/50—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the boundary region between the core region and the peripheral circuit region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H10B43/35—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region with cell select transistors, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/40—EEPROM devices comprising charge-trapping gate insulators characterised by the peripheral circuit region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/50—EEPROM devices comprising charge-trapping gate insulators characterised by the boundary region between the core and peripheral circuit regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H10B63/84—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays arranged in a direction perpendicular to the substrate, e.g. 3D cell arrays
    • H10B63/845—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays arranged in a direction perpendicular to the substrate, e.g. 3D cell arrays the switching components being connected to a common vertical conductor

Landscapes

  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明涉及包含具有邻近于源极边缘的源极触点的存储器阵列的设备。本文中描述包含三维3D存储器装置的各种设备及包含3D存储器装置的***。在一个实施例中，3D存储器装置可包含：至少两个源极；至少两个存储器阵列，其分别形成于所述至少两个源极上方且耦合到所述至少两个源极；及源极导体，其使用邻近于所述源极的一或多个边缘的源极触点分别电耦合到所述至少两个源极。所述至少两个存储器阵列中的每一者可包含存储器单元、控制栅极及数据线。在源极的边缘与邻近于所述边缘的所述源极触点之间不存在数据线。

Description

包含具有邻近于源极边缘的源极触点的存储器阵列的设备
分案申请的相关信息
本案是分案申请。该分案的母案是申请日为2015年3月5日、申请号为201580019493.6、发明名称为“包含具有邻近于源极边缘的源极触点的存储器阵列的设备”的发明专利申请案。
优先权申请案
本申请案主张2014年3月7日提出申请的美国申请案第14/200,348号的优先权的权益，所述美国申请案以其全文引用的方式并入本文中。
背景技术
随着半导体工业的发展，三维(3D)半导体装置由于其经增加存储能力而越来越有吸引力。在3D存储器装置中，通常使用包含源极触点的互连层来对源极进行布线。一些存储器装置可包含存储器阵列内部的源极触点。然而，存储器装置的存储器阵列中的大量源极触点可使存储器阵列的效率降级且导致大裸片大小及高制造成本。
发明内容
根据本发明的一实施例，一种存储器设备包括：第一源极和第二源极；第一存储器阵列和第二存储器阵列，所述第一存储器阵列和所述第二存储器阵列中的每一者形成于各个源极上方且耦合到各个源极，其中所述存储器阵列中的每一者包含垂直存储器单元串、控制栅极及数据线，所述控制栅极包括延字线方向延伸且耦合至存储器单元的各个层叠的相应字线；及至少一个源极导体，其在所述第一存储器阵列和所述第二存储器阵列上方延伸并延所述字线方向延伸，所述源极导体通过相应的第一垂直源极触点和第二垂直源极触点耦合到所述第一源极和所述第二源极，每一源极触点在所述各个存储器阵列的外部延伸。
根据本发明的另一实施例，一种存储器设备包括：第一源极和第二源极；存储器单元的第一阵列和第二阵列，存储器单元的每一阵列形成于所述第一源极和所述第二源极的各个源极上方且耦合到所述各个源极，存储器单元的每一阵列包含，多个垂直存储器单元串，控制栅极的多个层叠，所述控制栅极包括延字线方向延伸并耦合至存储器单元的各个层叠的相应字线；及多条数据线，其耦合至所述垂直存储器单元串的各个群组；以及多个源极导体，其在存储器单元的所述第一阵列和所述第二阵列上方延伸并通过相应的第一组源极触点和第二组源极触点耦合到所述第一源极和所述第二源极，其中没有源极触点延伸穿过存储器单元的各个阵列的所述字线。
附图说明
图1是根据现有技术的存储器装置的俯视图。
图2A是根据一实施例的存储器装置的侧视横截面图。
图2B是根据一实施例的如图2A中所展示的存储器装置的俯视图。
图3A是根据一实施例的存储器装置的侧视横截面图。
图3B是根据一实施例的如图3A中所展示的存储器装置的俯视图。
图3C是根据一实施例的存储器装置的侧视横截面图。
图3D是根据一实施例的如图3C中所展示的存储器装置的俯视图。
图4A是根据一实施例的存储器装置的侧视横截面图。
图4B是根据一实施例的如图4A中所展示的存储器装置的另一侧视横截面图。
图4C是根据一实施例的如图4A中所展示的存储器装置的又一侧视横截面图。
图5A是根据一实施例的存储器装置的侧视横截面图。
图5B是根据一实施例的如图5A中所展示的存储器装置的另一侧视横截面图。
图5C是根据一实施例的如图5A中所展示的存储器装置的又一侧视横截面图。
图6A是根据一实施例的存储器装置的侧视横截面图。
图6B是根据一实施例的如图6A中所展示的存储器装置的俯视图。
图7是根据一实施例的图解说明一***的图式。
具体实施方式
以下详细说明参考以图解说明的方式展示其中可实践本发明标的物的特定方面及实施例的附图。充分详细地描述这些实施例以使得所属领域的技术人员能够实践本发明标的物。
如本申请案中所使用的术语“水平面”定义为平行于衬底(例如晶片或其部分)的常规平面或表面的平面，而不管所述晶片或衬底的实际定向如何。术语“垂直”是指垂直于如上文所定义的水平面的方向。例如“在…上”、“侧”、“较高”、“较低”、“在…上方”、“在…下方”及“在…下面”的介词是相对于在晶片或衬底的顶部表面上的常规平面或表面定义的，而不管所述晶片或衬底的实际定向如何。
术语“晶片”及“衬底”在本文中用于通常是指在其上形成集成电路的任何结构，而且是指在集成电路制造的各个阶段期间的这些结构。因此，不应在限制意义上进行以下详细说明，且本发明标的物的范围仅由所附权利要求书连同此类权利要求书所授权的等效物的全部范围界定。
NAND阵列架构是经布置使得存储器单元以逻辑行耦合到按惯例称为字线的存取线的存储器单元阵列。存取线耦合到存储器单元的控制栅极(CG)且在一些情形中至少部分地由存储器单元的控制栅极(CG)形成。阵列的一串存储器单元在源极与按惯例称为位线的数据线之间串联耦合在一起。
可将NAND阵列架构中的存储器单元编程为所要数据状态。按惯例可将存储器单元编程为至少两个数据状态(例如，“1”或“0”状态)中的所要一者。按惯例可将存储器单元编程为两个以上数据状态中的所要一者。
图1是根据申请人所预期的现有架构的呈3D存储器装置的形式的设备的俯视图。如图1中所展示，举例来说，3D存储器装置100(例如，3D NAND阵列结构)可包含源极板101A、源极槽101B及位线(BL)106。可经由导电源极触点101D将源极板101A布线到存储器装置100的源极端子(例如，共同源极线或“CSL”)。然而，阵列结构内部的频繁源极触点101D可使3D存储器装置100的阵列效率降级。由于在同一块中的所有NAND串的电流流动到CSL中，因此CSL面临挑战：CSL中的薄片电阻必须足够低以减少源极噪声。此外，邻近块之间所使用的额外空间可导致块间距上的额外负担，此可导致大裸片大小及高制造成本。
图2A是根据标的物的实施例的3D存储器装置200的侧视横截面图。3D存储器装置200可包含经划分源极210(例如，彼此分离的源极板/区域210A及210B)及经划分存储器阵列220(例如，220A及220B)。经划分存储器阵列220可分别形成于经划分源极210上方(例如，经划分源极210上)且耦合到经划分源极210。经划分源极中的源极(例如，210A)可包含在一侧上的边缘211’及在相对侧上的边缘211”。出于简洁及清晰目的，贯穿图2到7，3D存储器装置中的相同层叠、区域及/或元件将由相同参考编号识别。
在一实施例中，经划分源极210可包括金属材料或金属与硅的组合(例如，WSi材料)。在另一实施例中，经划分源极210可包括金属材料与多晶硅材料的堆叠。在又一实施例中，经划分源极210可包括多晶硅材料与金属和硅组合(例如，WSi材料)的堆叠。在再一实施例中，经划分源极210可包括半导体衬底的经掺杂区域。然而，本发明的实施例并不限于上文所描述源极中的任何特定一者。
在一实施例中，经划分存储器阵列220中的存储器阵列(例如，220A)可包含：存储器单元215、垂直柱260、源极导体(例如，源极线)201、接地选择线(GSL)/源极选择栅极(SGS)203、控制栅极/字线(CG/WL)204A、204B、204C及204D、串选择线(SSL)/漏极选择栅极(SGD)205及数据线206。在另一实施例中，经划分存储器阵列220中的存储器阵列(例如，220A)可包含多个源极导体201。每一存储器单元215可电耦合到控制栅极204中的一控制栅极及数据线206中的一数据线。在一实施例中，举例来说，控制栅极204可包含字线(WL)204A到204D，且数据线206可包含位线(BL)206。
在一实施例中，源极导体201可通过源极触点230(例如230A、230B、230C及230D)电耦合到经划分源极210两者。在一实施例中，源极触点230中的一源极触点230可包含：第一触点(例如，第一插头)231，其用以接触至少一个源极导体201；第二触点(例如，第二插头)232，其用以接触至少两个经划分源极210中的源极(例如，210A)；及导电连接器233，其用以接触第一触点231及第二触点232。
图2B是根据一实施例的如图2A中所展示的存储器装置200的俯视图。如图2B中所展示，源极导体201可通过邻近于源极210的边缘的源极触点230耦合到经划分源极210。在源极210(例如，210A)的边缘211(例如，211’)与邻近于边缘211的源极触点230之间不存在数据线206。举例来说，在源极210A的边缘211’与邻近于边缘211’的源极触点230之间不存在数据线206，且在源极210A的边缘211”与邻近于边缘211”的源极触点230之间不存在数据线206。
如图2A及2B中所展示，阵列220(例如，220A)可在阵列220内部无源极布线(例如源极触点)的情况下共享控制栅极204或数据线206。每一存储器单元的数据线206与源极导体201之间的电流量可用作存储器单元的二进制数据。可减少源极噪声。另外，由于触点沿控制栅极方向(例如，WL方向)邻近于阵列的边缘放置，因此可减少裸片大小额外负担。控制栅极方向可为如图4A中所展示的“X”方向。
图3A是根据一实施例的存储器装置的侧视横截面图，且图3B是如图3A中所展示的存储器装置的俯视图。如图3A及3B中所展示，存储器装置200可包含源极210及形成于源极210上方(例如，源极210上)且耦合到源极210的存储器阵列220。在一实施例中，存储器阵列220可包含：存储器单元215(例如，如图2A中所指示)、垂直柱260、接地选择线(GSL)203、控制栅极204(例如包含204A到D的字线WL)、串选择线(SSL)205及数据线206。控制栅极204可耦合到控制栅极触点。
在一实施例中，源极导体201(例如，如图2A中所展示)可通过邻近于源极210的边缘211’的一或多个导电源极触点230电耦合到源极210。源极210的边缘211’与源极触点230之间不存在数据线206。
在一实施例中，如图3A及3B中所展示，源极导体201使用沿控制栅极(例如，字线WL204)方向邻近于源极210的边缘211’的源极触点230电耦合到源极210，且源极触点230可在控制栅极触点235的一侧上及在控制栅极触点235的群组之间邻近于源极210的边缘211’而接触源极210。
图3C是根据另一实施例的存储器装置的侧视横截面图。图3D是如图3C中所展示的存储器装置的俯视图。在一实施例中，源极导体201(如图2A中所展示)使用沿控制栅极(例如，WL 204)方向邻近于源极210的边缘211”的源极触点230电耦合到源极210，且源极触点230可在源极210的边缘211”处在与控制栅极触点235的群组相对的侧上接触源极210。
在一实施例中，如图2A及2B中所展示，源极触点230可邻近于源极210的边缘211’及211”两者接触源极210(例如，源极210A)。
在另一实施例(图中未展示)中，源极导体201使用沿数据线(例如，位线BL)206方向邻近于源极210的边缘的源极触点230电耦合到源极210。数据线方向可为如图4A及4B中所展示的“Y1”方向。
图4A是根据一实施例的存储器装置200的侧视横截面图。3D存储器装置200可包含：一个(或多个)存储器阵列220、一个(或多个)源极导体201及一个(或多个)互连组件240。在一实施例中，存储器阵列220可耦合到源极210，且可包含存储器单元215、控制栅极204及数据线206。在一实施例中，源极导体201可在存储器阵列220上方延伸，且可使用邻近于源极210的一个(或多个)边缘的源极触点230耦合到源极210。
在一实施例中，存储器阵列220可包含第一半导体材料(例如多晶硅材料)的多个层叠以用作(举例来说)控制栅极204，且存储器阵列220还可包含第二半导体材料(例如多晶硅材料)的多个垂直柱260以用作通道。
在一实施例中，互连组件240可垂直于源极导体201延伸且可使用导电互连触点250电耦合到源极导体201。在一实施例中，互连组件240可在源极210下方延伸。
图4B是根据一实施例的如图4A中所展示的沿着Y1方向的存储器装置200的另一侧视横截面图。在一实施例中，如图4B中所展示，导电互连触点250可包含：第一触点251，其用以接触源极导体201；第二触点252，其用以接触互连组件240；及第三触点253，其用以接触第一触点251及第二触点252两者。
图4C是根据一实施例的如图4A中所展示的沿着Y2方向的存储器装置200的又一侧视横截面图。在一实施例中，如图4C中所展示，导电源极触点230(例如如图2A中所展示的230A)可包含：第一触点231，其用以接触源极导体201；第二触点232，其用以接触源极210；及第三触点233，其用以接触第一触点231及第二触点232两者。
图5A是根据一实施例的存储器装置200的侧视横截面图。3D存储器装置200可包含：一个(或多个)存储器阵列220(例如如图2A中所展示的220A)、一个(或多个)源极导体201及一个(或多个)互连组件240。在一实施例中，存储器阵列220可电耦合到源极210，且可包含存储器单元215(如图2A中所展示)、控制栅极204及数据线206。在一实施例中，源极导体201可在存储器阵列220上方延伸，且可使用邻近于源极210的一或多个边缘的源极触点230电耦合到源极210。
在一实施例中，互连组件240可垂直于源极导体201延伸且可使用互连触点250电耦合到源极导体201。在一实施例中，互连组件240可在源极210上方延伸。
图5B是根据一实施例的如图5A中所展示的沿着Y1方向的存储器装置200的另一侧视横截面图。在一实施例中，互连触点250可包含单个导电触点。
图5C是根据一实施例的如图5A中所展示的沿着Y2方向的存储器装置200的又一侧视横截面图。在一实施例中，导电源极触点230(如图5A中所展示)可包含：第一触点231，其用以接触源极导体201；第二触点232，其用以接触源极210；及第三触点233，其用以接触第一触点231及第二触点232两者。
图6A是根据一实施例的存储器装置200的侧视横截面图。图6B是根据一实施例的如图6A中所展示的存储器装置200的俯视图。3D存储器装置200可包含：经划分源极210(例如210A及210B)、分别耦合到经划分源极210的存储器阵列220(例如220A及220B)、源极导体201及信号导体(例如，信号线)270。
如图6A及6B中所展示，每一存储器阵列220可包含存储器单元215(如图2A中所展示)、控制栅极204(例如字线WL)及数据线206(例如位线BL)。源极导体201可在存储器阵列220上方延伸，且可使用邻近于至少两个经划分源极210中的每一者的一或多个边缘的源极触点230电耦合到经划分源极210。
在一实施例中，信号导体270可平行于源极导体201延伸。信号导体270可使用信号触点280电耦合到晶体管290的栅极以将控制信号提供到存储器阵列220。在一实施例中，晶体管290可形成于同一半导体衬底295上。半导体衬底295可包含硅或其它半导体材料。
图7是图解说明根据标的物的各种实施例的呈***700的形式的设备的图式。***700可包含：处理器710、存储器装置200、存储器控制器730、图形控制器740、输入及输出(I/O)控制器750、显示器752、键盘754、指向装置756及***装置758。总线760将所有这些装置耦合在一起。时钟产生器770耦合到总线760以通过总线760将时钟信号提供到***700的装置中的至少一者。时钟产生器770可包含在电路板(例如，母板)中的振荡器。***700中所展示的两个或两个以上装置可形成于单个集成电路芯片中。
总线760可为电路板上的互连迹线或可为一或多个电缆。总线760可通过无线方式(例如，通过电磁辐射(举例来说，无线电波))耦合***700的装置。耦合到I/O控制器750的***装置758可为打印机、光学装置(例如CD-ROM及DVD读取器及写入器)、磁性装置读取器及写入器(例如，软盘驱动器)或音频装置(例如麦克风)。
举例来说，如图7中所展示的存储器装置200可为3D“与非”逻辑(NAND)存储器装置。根据本发明的各种实施例，存储器装置200可包括本文中所描述且图2到6中所展示的存储器装置200中的一者。在一实施例中，举例来说，存储器装置200可包括经划分存储器阵列220(例如220A及220B)，经划分存储器阵列220可电耦合到经划分源极210(例如如图2A中所展示的210A及210B)且可共享源极导体201。举例来说，每一存储器阵列220可包含：存储器单元215、一或多个控制栅极204(例如字线WL)、一或多个数据线206(例如位线BL)及经划分源极210中的源极210。源极导体201可在存储器阵列220上方延伸，且可使用邻近于经划分源极210的一或多个边缘的源极触点230电耦合到经划分源极210。
在另一实施例中，存储器装置200可包含仅一个存储器阵列(例如220A)，所述存储器阵列包含仅一个源极210。源极导体201可在存储器阵列220上方延伸，且可使用邻近于源极210的一或多个边缘的源极触点230电耦合到源极210。
如图7中所展示的***700可包含：计算机(例如，桌上型计算机、膝上型计算机、手持式计算机、服务器、Web器具、路由器等)、无线通信装置(例如，蜂窝式电话、无绳电话、呼叫器、个人数字助理等)、计算机相关***设备(例如，打印机、扫描仪、监视器等)、娱乐装置(例如，电视、无线电、立体音响设备、磁带及光碟播放器、磁带录像机、摄录像机、数码相机、MP3(动画专家群组，音频层3)播放器、视频游戏、表等)及类似物。
以上说明及图式图解说明本申请案的一些实施例以使得所属领域的技术人员能够实践本申请案的实施例。其它实施例可并入结构改变、逻辑改变、电改变、过程改变及其它改变。实例仅代表可能的变化。一些实施例的部分及特征可包含于其它实施例的部分及特征中或替代其它实施例的部分及特征。在阅读并理解以上说明后，所属领域的技术人员将即刻明了许多其它实施例。

Claims (1)

1.一种存储器设备，其包括：
第一源极和第二源极；
第一存储器阵列和第二存储器阵列，每一存储器阵列形成于各个源极上方且耦合到各个源极，其中所述存储器阵列中的每一者包含垂直存储器单元串、控制栅极及数据线，所述控制栅极包括耦合至存储器单元的各个群组的相应字线；及
源极导体，其在所述第一存储器阵列和所述第二存储器阵列上方延伸并延所述字线方向延伸，所述源极导体通过相应的第一源极触点和第二源极触点耦合到所述第一源极和所述第二源极，每一源极触点邻近于所述各个源极的边缘，其中延所述字线方向的每一源极的所述边缘与邻近所述边缘并接触每一源极的所述源极触点之间不存在与所述各个源极相关的所述存储器阵列的数据线；
其中所述第一存储器阵列和所述第二存储器阵列内部不存在延伸穿过所述字线的源极布线。
CN201910498552.2A 2014-03-07 2015-03-05 包含具有邻近于源极边缘的源极触点的存储器阵列的设备 Pending CN110265401A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US14/200,348 2014-03-07
US14/200,348 US9263461B2 (en) 2014-03-07 2014-03-07 Apparatuses including memory arrays with source contacts adjacent edges of sources
CN201580019493.6A CN106170863B (zh) 2014-03-07 2015-03-05 包含具有邻近于源极边缘的源极触点的存储器阵列的设备

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN201580019493.6A Division CN106170863B (zh) 2014-03-07 2015-03-05 包含具有邻近于源极边缘的源极触点的存储器阵列的设备

Publications (1)

Publication Number Publication Date
CN110265401A true CN110265401A (zh) 2019-09-20

Family

ID=54018152

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201910498552.2A Pending CN110265401A (zh) 2014-03-07 2015-03-05 包含具有邻近于源极边缘的源极触点的存储器阵列的设备
CN201580019493.6A Active CN106170863B (zh) 2014-03-07 2015-03-05 包含具有邻近于源极边缘的源极触点的存储器阵列的设备

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN201580019493.6A Active CN106170863B (zh) 2014-03-07 2015-03-05 包含具有邻近于源极边缘的源极触点的存储器阵列的设备

Country Status (8)

Country Link
US (3) US9263461B2 (zh)
EP (1) EP3114709A4 (zh)
JP (2) JP6599880B2 (zh)
KR (2) KR101903647B1 (zh)
CN (2) CN110265401A (zh)
SG (1) SG11201607218YA (zh)
TW (2) TWI703710B (zh)
WO (1) WO2015134727A1 (zh)

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9263461B2 (en) 2014-03-07 2016-02-16 Micron Technology, Inc. Apparatuses including memory arrays with source contacts adjacent edges of sources
KR102135181B1 (ko) 2014-05-12 2020-07-17 삼성전자주식회사 반도체 장치 및 이의 제조 방법
JP2017054573A (ja) * 2015-09-11 2017-03-16 株式会社東芝 半導体記憶装置
US9953993B2 (en) * 2016-07-25 2018-04-24 Toshiba Memory Corporation Semiconductor memory device
US10134755B2 (en) 2016-09-16 2018-11-20 Toshiba Memory Corporation Semiconductor memory device
CN106920797B (zh) * 2017-03-08 2018-10-12 长江存储科技有限责任公司 存储器结构及其制备方法、存储器的测试方法
US9773807B1 (en) * 2017-03-10 2017-09-26 Micron Technology, Inc. Conductive components and memory assemblies
KR102403732B1 (ko) * 2017-11-07 2022-05-30 삼성전자주식회사 3차원 비휘발성 메모리 소자
KR102400100B1 (ko) 2017-11-17 2022-05-19 삼성전자주식회사 불휘발성 메모리 장치 및 불휘발성 메모리 장치의 제조 방법
CN107887395B (zh) 2017-11-30 2018-12-14 长江存储科技有限责任公司 Nand存储器及其制备方法
KR102630926B1 (ko) * 2018-01-26 2024-01-30 삼성전자주식회사 3차원 반도체 메모리 소자
KR102639721B1 (ko) 2018-04-13 2024-02-26 삼성전자주식회사 3차원 반도체 메모리 장치
KR102617961B1 (ko) 2018-05-09 2023-12-26 삼성전자주식회사 반도체 장치
KR102543224B1 (ko) 2018-06-08 2023-06-12 삼성전자주식회사 비휘발성 메모리 장치 및 그의 제조 방법
US10923494B2 (en) 2018-11-19 2021-02-16 Micron Technology, Inc. Electronic devices comprising a source below memory cells and related systems
US10566241B1 (en) 2018-11-19 2020-02-18 Micron Technology, Inc. Methods of forming a semiconductor device, and related semiconductor devices and systems
CN111968991A (zh) * 2019-01-18 2020-11-20 长江存储科技有限责任公司 三维存储器件的源极接触结构及该存储器件的制造方法
JP2020145231A (ja) 2019-03-04 2020-09-10 キオクシア株式会社 半導体装置およびその製造方法
US10580795B1 (en) * 2019-08-15 2020-03-03 Micron Technology, Inc. Microelectronic devices including staircase structures, and related memory devices and electronic systems
US11088165B2 (en) * 2019-12-06 2021-08-10 Micron Technology, Inc. Integrated assemblies, and methods of forming integrated assemblies
JP7313486B2 (ja) 2020-01-21 2023-07-24 長江存儲科技有限責任公司 隣接するソースコンタクト構造を有する三次元メモリデバイスおよびこれを形成するための方法
EP3925003A4 (en) 2020-02-20 2022-07-13 Yangtze Memory Technologies Co., Ltd. DRAM MEMORY DEVICE WITH XTACKING ARCHITECTURE
US11424262B2 (en) 2020-03-17 2022-08-23 Micron Technology, Inc. Microelectronic devices including staircase structures, and related memory devices and electronic systems
US11158367B1 (en) 2020-04-10 2021-10-26 Micron Technology, Inc. Semiconductor device protection circuits for protecting a semiconductor device during processing thereof, and associated methods, devices, and systems
CN113903749A (zh) * 2020-05-29 2022-01-07 长江存储科技有限责任公司 垂直存储器件

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060286750A1 (en) * 2005-06-17 2006-12-21 Shenqing Fang Method and system for forming straight word lines in a flash memory array
US20090242968A1 (en) * 2008-03-26 2009-10-01 Kabushiki Kaisha Toshiba Nonvolatile semiconductor memory device and method for manufacturing same
US20090267128A1 (en) * 2008-04-23 2009-10-29 Hiroshi Maejima Three dimensional stacked nonvolatile semiconductor memory
CN101681920A (zh) * 2007-04-03 2010-03-24 美光科技公司 在每一存储器元件周围使用包围式晶体管的具有栅格阵列的可变电阻存储器
JP2010093269A (ja) * 2008-10-09 2010-04-22 Samsung Electronics Co Ltd 垂直型半導体装置及びその形成方法
CN101971324A (zh) * 2008-03-13 2011-02-09 美光科技公司 具有到单个导电柱的一对存储器单元串的存储器阵列
CN102625948A (zh) * 2009-08-25 2012-08-01 美光科技公司 3d存储器装置解码及布线***与方法
CN102986028A (zh) * 2010-07-15 2013-03-20 美光科技公司 具有大致垂直的邻近半导体结构的存储器阵列及其形成
US20130242654A1 (en) * 2008-06-11 2013-09-19 Jae-Sung SIM Memory devices including vertical pillars and methods of manufacturing and operating the same

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW396646B (en) * 1997-09-11 2000-07-01 Lg Semicon Co Ltd Manufacturing method of semiconductor devices
JP2002124585A (ja) 2000-10-17 2002-04-26 Hitachi Ltd 不揮発性半導体記憶装置およびその製造方法
US6667510B2 (en) 2002-02-19 2003-12-23 Silicon Based Technology Corp. Self-aligned split-gate flash memory cell and its contactless memory array
US6734482B1 (en) 2002-11-15 2004-05-11 Micron Technology, Inc. Trench buried bit line memory devices
CN100505268C (zh) * 2005-03-21 2009-06-24 旺宏电子股份有限公司 存储装置以及访问存储器单元的方法
CN101326642A (zh) * 2005-10-04 2008-12-17 尼特罗奈克斯公司 用于宽带应用的氮化镓材料晶体管及方法
JP2009224612A (ja) 2008-03-17 2009-10-01 Toshiba Corp 不揮発性半導体記憶装置、及びその製造方法
JP5086959B2 (ja) * 2008-09-26 2012-11-28 株式会社東芝 不揮発性半導体記憶装置
JP5364336B2 (ja) * 2008-11-04 2013-12-11 株式会社東芝 半導体記憶装置
KR20100052597A (ko) * 2008-11-11 2010-05-20 삼성전자주식회사 수직형 반도체 장치
KR101489458B1 (ko) * 2009-02-02 2015-02-06 삼성전자주식회사 3차원 반도체 소자
JP4856203B2 (ja) * 2009-03-23 2012-01-18 株式会社東芝 不揮発性半導体記憶装置
JP2011003833A (ja) 2009-06-22 2011-01-06 Toshiba Corp 不揮発性半導体記憶装置及びその製造方法
KR101624975B1 (ko) * 2009-11-17 2016-05-30 삼성전자주식회사 3차원 반도체 기억 소자
JP2011187794A (ja) * 2010-03-10 2011-09-22 Toshiba Corp 半導体記憶装置及びその製造方法
KR101682666B1 (ko) 2010-08-11 2016-12-07 삼성전자주식회사 비휘발성 메모리 장치, 그것의 채널 부스팅 방법, 그것의 프로그램 방법 및 그것을 포함하는 메모리 시스템
US8866123B2 (en) 2010-11-22 2014-10-21 Hitachi, Ltd. Non-volatile memory device and production method thereof
US8363476B2 (en) * 2011-01-19 2013-01-29 Macronix International Co., Ltd. Memory device, manufacturing method and operating method of the same
JP2013058592A (ja) * 2011-09-08 2013-03-28 Toshiba Corp 不揮発性半導体記憶装置
US8956968B2 (en) 2011-11-21 2015-02-17 Sandisk Technologies Inc. Method for fabricating a metal silicide interconnect in 3D non-volatile memory
KR20130136249A (ko) * 2012-06-04 2013-12-12 에스케이하이닉스 주식회사 반도체 장치 및 그 제조 방법
US8853818B2 (en) * 2013-02-20 2014-10-07 Macronix International Co., Ltd. 3D NAND flash memory
KR102170770B1 (ko) * 2014-03-03 2020-10-28 삼성전자주식회사 반도체 장치
US9263461B2 (en) 2014-03-07 2016-02-16 Micron Technology, Inc. Apparatuses including memory arrays with source contacts adjacent edges of sources

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060286750A1 (en) * 2005-06-17 2006-12-21 Shenqing Fang Method and system for forming straight word lines in a flash memory array
CN101681920A (zh) * 2007-04-03 2010-03-24 美光科技公司 在每一存储器元件周围使用包围式晶体管的具有栅格阵列的可变电阻存储器
CN101971324A (zh) * 2008-03-13 2011-02-09 美光科技公司 具有到单个导电柱的一对存储器单元串的存储器阵列
US20090242968A1 (en) * 2008-03-26 2009-10-01 Kabushiki Kaisha Toshiba Nonvolatile semiconductor memory device and method for manufacturing same
US20090267128A1 (en) * 2008-04-23 2009-10-29 Hiroshi Maejima Three dimensional stacked nonvolatile semiconductor memory
US20130242654A1 (en) * 2008-06-11 2013-09-19 Jae-Sung SIM Memory devices including vertical pillars and methods of manufacturing and operating the same
JP2010093269A (ja) * 2008-10-09 2010-04-22 Samsung Electronics Co Ltd 垂直型半導体装置及びその形成方法
CN102625948A (zh) * 2009-08-25 2012-08-01 美光科技公司 3d存储器装置解码及布线***与方法
CN102986028A (zh) * 2010-07-15 2013-03-20 美光科技公司 具有大致垂直的邻近半导体结构的存储器阵列及其形成

Also Published As

Publication number Publication date
US10879255B2 (en) 2020-12-29
KR101903647B1 (ko) 2018-10-04
TWI703710B (zh) 2020-09-01
US20150255478A1 (en) 2015-09-10
KR20160132431A (ko) 2016-11-18
JP7053548B2 (ja) 2022-04-12
EP3114709A4 (en) 2018-03-14
TW201935664A (zh) 2019-09-01
US20160163726A1 (en) 2016-06-09
CN106170863B (zh) 2019-07-05
JP6599880B2 (ja) 2019-10-30
WO2015134727A1 (en) 2015-09-11
EP3114709A1 (en) 2017-01-11
KR102227800B1 (ko) 2021-03-16
JP2017511978A (ja) 2017-04-27
TW201547010A (zh) 2015-12-16
US9263461B2 (en) 2016-02-16
JP2020074380A (ja) 2020-05-14
SG11201607218YA (en) 2016-09-29
KR20180108905A (ko) 2018-10-04
US20190115355A1 (en) 2019-04-18
US10050049B2 (en) 2018-08-14
TWI665782B (zh) 2019-07-11
CN106170863A (zh) 2016-11-30

Similar Documents

Publication Publication Date Title
CN106170863B (zh) 包含具有邻近于源极边缘的源极触点的存储器阵列的设备
CN105074923B (zh) 三维存储器的互连
CN103782344B (zh) 包含源极栅极的设备及方法
JP5894261B2 (ja) 多数の層を備える半導体装置および方法
CN108364955A (zh) 具有通过控制栅极的连接件的存储器阵列
JP6760628B2 (ja) Ｎａｎｄメモリにおけるピラー配置
TWI538186B (zh) 陣列扇出通路電晶體結構
CN105742287A (zh) 存储器元件
TWI582965B (zh) 具縮小尺寸串列選擇線元件之三維半導體元件
CN110390119A (zh) 感测放大器的布局图
KR101449932B1 (ko) 레이아웃 면적을 저감하는 플래시 메모리 장치
CN114187948A (zh) 只读存储器阵列结构、芯片、电子设备及编码方法
TW201709424A (zh) 記憶體結構
CN102456408A (zh) 多层单元反或型闪存装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20190920