CN110164975A - 一种积累型碳化硅功率mosfet器件 - Google Patents
一种积累型碳化硅功率mosfet器件 Download PDFInfo
- Publication number
- CN110164975A CN110164975A CN201910231502.8A CN201910231502A CN110164975A CN 110164975 A CN110164975 A CN 110164975A CN 201910231502 A CN201910231502 A CN 201910231502A CN 110164975 A CN110164975 A CN 110164975A
- Authority
- CN
- China
- Prior art keywords
- type
- region
- groove
- zone
- area
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000009825 accumulation Methods 0.000 title claims abstract description 72
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 title claims abstract description 55
- 229910010271 silicon carbide Inorganic materials 0.000 title claims abstract description 55
- 239000000758 substrate Substances 0.000 claims description 26
- 239000002019 doping agent Substances 0.000 claims description 4
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 4
- 239000010931 gold Substances 0.000 claims description 4
- 229910052737 gold Inorganic materials 0.000 claims description 4
- 238000010276 construction Methods 0.000 claims description 3
- 230000000903 blocking effect Effects 0.000 abstract description 11
- 239000004065 semiconductor Substances 0.000 abstract description 7
- 238000011982 device technology Methods 0.000 abstract description 2
- 238000005516 engineering process Methods 0.000 abstract description 2
- 230000005465 channeling Effects 0.000 description 7
- 238000002513 implantation Methods 0.000 description 7
- 239000000463 material Substances 0.000 description 6
- 230000008901 benefit Effects 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 230000005611 electricity Effects 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 239000002210 silicon-based material Substances 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- GPXJNWSHGFTCBW-UHFFFAOYSA-N Indium phosphide Chemical compound [In]#P GPXJNWSHGFTCBW-UHFFFAOYSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- HMDDXIMCDZRSNE-UHFFFAOYSA-N [C].[Si] Chemical compound [C].[Si] HMDDXIMCDZRSNE-UHFFFAOYSA-N 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 230000004075 alteration Effects 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 238000003949 trap density measurement Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
- H01L29/1608—Silicon carbide
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明涉及半导体功率器件技术领域，尤其涉及碳化硅功率半导体器件，具体为一种积累型碳化硅功率MOSFET器件，具有正向阻断能力，使用积累型电子沟道以及电荷补偿等技术，可以提高沟道载流子(电子)迁移率，降低器件的沟道电阻及漂移区电阻，即可以降低器件的特征电阻，优化器件耐压与比导通电阻间的折衷关系。与传统反型层沟道的器件比较，本发明器件具有更低的导通电阻和导通压降，因此具有广阔的应用前景。
Description
技术领域
本发明涉及半导体功率器件技术领域，尤其涉及碳化硅功率半导体器件，具体为一种积累型碳化硅功率MOSFET器件。
背景技术
碳化硅材料与硅材料相比，具有较大的禁带宽度、较高的载流子饱和速率和较大的热导率等优良特性，因此使用碳化硅材料制作的电力电子器件性能远超硅材料。同时，碳化硅材料是唯一可以通过热氧化形成的二氧化硅绝缘层的化合物半导体和宽禁带半导体，这为碳化硅材料制作功率MOSFET(Metal oxide semiconductor field effecttransistor)器件带来了极大的便利，同时也为碳化硅功率MOSFET器件的发展增添优势。
尽管碳化硅器件有诸多优良特性，但是仍有一些不足，一个主要的限制是沟道迁移率与阈值电压的折中，沟道迁移率低、表面陷阱密度高以及更差的表面结构特性，这些都导致了碳化硅功率MOSFET器件的商业化应用变得困难；而使用积累型沟道设计可以获得比反型层沟道设计更好的性能。
积累型MOSFET使用积累型沟道代替传统器件中的反型层沟道，对电子导电型器件而言，与传统反型层电子沟道的器件相比，采用积累型电子沟道的器件可以提高沟道载流子(电子)迁移率，降低器件的沟道电阻，即可以降低器件的特征电阻，同时器件阈值电压也会降低。使用积累型碳化硅功率MOSFET器件结构可以更好的在沟道迁移率和阈值电压间折中；与传统反型层电子沟道的器件相比，积累型碳化硅功率MOSFET器件在可接受的阈值电压下其沟道迁移率更高，具有更低的导通电阻和导通压降，因此具有广阔的应用前景。
发明内容
本发明的目的在于提供一种积累型碳化硅功率MOSFET器件，具有正向阻断能力，使用积累型沟道以及电荷补偿等技术，获得较高的沟道迁移率和较低的导通电阻。
为实现上述发明目的，本发明采用的技术方案如下：
一种积累型碳化硅功率MOSFET器件，包括自下而上依次层叠设置的金属化漏极1、N型漂移区3、金属化源极12，其中，
所述N型漂移区3的下表面为背面结构，所述背面结构包括：N+漏区2，所述N+漏区2与金属化漏极1的上表面形成欧姆接触；
所述N型漂移区3的上表面为正面结构，包括：P型体区4、P型接触区5、N型源区6、第一N型区7、P型埋层8、沟槽9及P型柱区13；所述沟槽9开设于N型漂移区3上表面的一侧，沟槽9内部填充有绝缘层11，且绝缘层11中具有栅电极10，所述栅电极10的下表面深度大于P型体区4的结深；所述P型埋层8位于沟槽9正下方且与沟槽9直接接触；所述P型体区4位于位于N型漂移区3的上方，所述P型接触区5与N型源区6相邻接、且均位于P型体区4的上方，所述P型接触区5与N型源区6的上表面与金属化源极12均形成欧姆接触；所述第一N型区7位于P型体区4和沟槽9之间，其上表面为N型源区6、其下表面与P型体区4的下表面深度相同；所述P型柱区13位于P型体区4的下表面，且P型柱区13的宽度小于或等于P型体区4的宽度，P型柱区13深度小于或等于N型漂移区3的深度。
一种积累型碳化硅功率MOSFET器件，包括自下而上依次层叠设置的金属化漏极1、N型漂移区3、金属化源极12，其中，
所述N型漂移区3的下表面为背面结构，所述背面结构包括：N+漏区2，所述N+漏区2与金属化漏极1的上表面形成欧姆接触；
所述N型漂移区3的上表面为正面结构，包括：P型体区4、P型接触区5、N型源区6、第一N型区7、P型埋层8及沟槽9；所述沟槽9开设于N型漂移区3上表面的一侧，沟槽9内部填充有绝缘层11，且绝缘层11中具有栅电极10，所述栅电极10的下表面深度大于P型体区4的结深；所述P型埋层8位于沟槽9正下方且与沟槽9直接接触；所述金属化源极12为槽形结构，其下表面被依次邻接的P型接触区5、P型体区4、N型源区6包围并直接形成欧姆接触，其中，P型接触区5位于左侧、且下表面与P型体区4处于同一平面，N型源区6位于右侧、且N型源区6与沟槽10直接接触；所述第一N型区7位于P型体区4和沟槽9之间，其上表面为N型源区6、其下表面与P型体区4的下表面深度相同。
进一步的，所述正面结构还包括第二N型区14，所述第二N型区14位于第一N型区7的下方、且其掺杂浓度大于第一N区型7和N型漂移区3，以进一步低器件的导通电阻。
进一步的，为了进一步降低沟道电阻，上述结构还可以进行如下改进，将源极(S)改为接N型源区6，并与N型源区6形成欧姆接触，并将P型体区4和P型接触区5与电极G2连接，并形成欧姆接触。
进一步的，所述正面结构还包括P型柱区13，所述P型柱区13位于P型接触区5与P型体区4的下方，且P型柱区13的宽度小于或等于P型接触区5与P型体区4的总宽度，P型柱区13深度小于或等于N型漂移区3的深度。
进一步的，所述绝缘层11中还设置有埋栅电极15，所述埋栅电极15对应于P型埋层8的上方，所述埋栅电极15在结构中与金属化源极12短接并保持相同电位或外接其它电位。
一种积累型碳化硅功率MOSFET器件，包括：
N型衬底18，
所述N型衬底18上设置有N型漂移区3，所述N型漂移区3的右侧设置有P型阱区17，所述N型漂移区3的左侧设置有N型漏区2，所述N型漂移区3的上方设置有P型掺杂区16、且P型掺杂区16与N型漏区2不接触；
所述P型阱区17上表面设置有相邻接的P型接触区5和N型源区6，所述P型接触区5和N型源区6上表面设置金属化源极12、且形成欧姆接触；
器件表面设有沟槽9，沟槽9内填充有绝缘层11，且绝缘层11中设置有栅电极10；所述沟槽9左表面与P型掺杂区16直接接触、右表面与N型源区6直接接触；
所述沟槽9下表面与P型阱区17之间设置有第一N型区7，所述第一N型区7右表面与N型源区6直接接触、左表面与P型阱区17处于同一平面；
所述N型漏区2上表面设置有金属化漏极1；
所述P型掺杂区16深度不超过沟槽9深度。
进一步的，所述N型漂移区3中还设置P型埋层19，所述P型埋层19右表面与P型阱区17直接接触，左表面与P型掺杂区16处于同一平面，下表面与P型阱区17处于同一平面，厚度小于P型阱区17，使得所述N型漂移区3的厚度大于N型区7的厚度。
进一步的，所述N型衬底18替换为P型衬底20，并在P型衬底20下表面(器件底部)设置金属化源极12。
一种积累型碳化硅功率MOSFET器件，包括：
衬底21，
所述衬底21上设置有P型阱区17，所述P型阱区17上设置有N型漂移区3；
所述N型漂移区3的左侧设置有N型漏区2，所述N型漂移区3的上方设置有P型掺杂区16、且P型掺杂区16与N型漏区2不接触；
器件表面设有沟槽9，沟槽9内填充有绝缘层11，且绝缘层11中设置有栅电极10；所述沟槽9左侧与P型掺杂区16直接接触，所述沟槽9右侧设置有N型源区6、且N型源区6下表面与沟槽9位于同一平面，N型源区6右侧邻接有P型接触区5、且P型接触区5下表面与P型阱区17相接触；所述沟槽9及P型接触区5与P型阱区17之间设置有第一N型区7；
所述N型漏区2上表面设置有金属化漏极1；
所述P型掺杂区16深度不超过沟槽9深度。
进一步的，所述P型掺杂区16和/或P型埋层17设置成变掺杂区，从左至右掺杂剂量逐步增加。
本发明的有益效果为：本发明提供一种积累型碳化硅功率MOSFET器件，相较于现有结构，本发明能够获得更高的沟道迁移率和更低的导通电阻。
附图说明
图1～图10是本发明提供的一种新型积累型碳化硅功率MOSFET器件的剖面结构示意图；
其中，1为金属化漏极，2为N型漏区，3为N型漂移区，4为P型体区，5为P型接触区，6为N型源区，7为N型区，8为P型埋层，9为沟槽，10为栅电极，11为氧化层，12为金属化源极，13为P型柱区，14为第二N型区，15为埋栅电极，16为P型掺杂区，17为P型阱区，18为N型衬底，19为P型埋层，20为P型衬底，21为衬底。
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
实施例1
本实施例提供一种新型积累型碳化硅功率MOSFET器件，其结构如图1所示，包括自下而上依次层叠设置的金属化漏极1、N型漂移区3、金属化源极12，其中，
所述N型漂移区3的下表面为背面结构，所述背面结构包括：N+漏区2，所述N+漏区2与金属化漏极1的上表面形成欧姆接触；
所述N型漂移区3的上表面为正面结构，包括：P型体区4、P型接触区5、N型源区6、第一N型区7、P型埋层8、沟槽9及P型柱区13；所述沟槽9开设于N型漂移区3上表面的一侧，沟槽9内部填充有绝缘层11，且绝缘层11中具有栅电极10，所述栅电极10的下表面深度大于P型体区4的结深；所述P型埋层8位于沟槽9正下方且与沟槽9直接接触；所述P型体区4位于位于N型漂移区3的上方，所述P型接触区5与N型源区6相邻接、且均位于P型体区4的上方，所述P型接触区5与N型源区6的上表面与金属化源极12均形成欧姆接触；所述第一N型区7位于P型体区4和沟槽9之间，其上表面为N型源区6、其下表面与P型体区4的下表面深度相同；所述P型柱区13位于P型体区4的下表面，且P型柱区13的宽度小于或等于P型体区4的宽度，P型柱区13深度小于或等于N型漂移区3的深度。
本实施例的工作原理如下：
本实施例中一种新型积累型碳化硅功率MOSFET器件，其正向导通时的电极连接方式为：金属化源极(S)12接地，金属化漏极(D)1接高电位，栅电极(G)10接高电位。当栅电极10施加相对于源极12的正向偏压达到或超过阈值电压时，在N型区7中靠近氧化层11的侧壁形成积累型沟道；与此同时，当金属化漏极1施加了正向偏压时，电子作为载流子从N型源区6经过N型区7及其中的积累型沟道注入N型漂移区3，接着通过N型漏区2流向金属化漏极1，形成正向导通电流。
本实施例中一种新型积累型碳化硅功率MOSFET器件，其正向阻断时的电极连接方式为：金属化源极12低电位，金属化漏极1接高电位，栅电极10接相对于源极12的低电位或负电位。此时，栅电极10与P型体区4共同耗尽N型区7；P型体区4、P柱区13与N型漂移区3的PN结耐压，耗尽区向下扩展到N型漏区2并在N型漏区2处终结。其中，P柱区13与N型漂移区3形成电荷补偿，可以提高N型漂移区3的掺杂浓度，从而降低器件的导通电阻；P型埋层8可以与N型漂移区3形成横向电场，进一步提高器件的正向阻断时的耐压；同时由于P型埋层8位于沟槽9的底部，可以防止沟槽9的底部发生击穿，提高器件的可靠性。
实施例2
本实施例提供一种新型积累型碳化硅功率MOSFET器件，其结构如图2所示，包括自下而上依次层叠设置的金属化漏极1、N型漂移区3、金属化源极12，其中，
所述N型漂移区3的下表面为背面结构，所述背面结构包括：N+漏区2，所述N+漏区2与金属化漏极1的上表面形成欧姆接触；
所述N型漂移区3的上表面为正面结构，包括：P型体区4、P型接触区5、N型源区6、第一N型区7、P型埋层8及沟槽9；所述沟槽9开设于N型漂移区3上表面的一侧，沟槽9内部填充有绝缘层11，且绝缘层11中具有栅电极10，所述栅电极10的下表面深度大于P型体区4的结深；所述P型埋层8位于沟槽9正下方且与沟槽9直接接触；所述金属化源极12为槽形结构，其下表面被依次邻接的P型接触区5、P型体区4、N型源区6包围并直接形成欧姆接触，其中，P型接触区5位于左侧、且下表面与P型体区4处于同一平面，N型源区6位于右侧、且N型源区6与沟槽10直接接触；所述第一N型区7位于P型体区4和沟槽9之间，其上表面为N型源区6、其下表面与P型体区4的下表面深度相同。
本实施例的工作原理如下：
本实施例中一种新型积累型碳化硅功率MOSFET器件，其正向导通时的电极连接方式为：金属化源极12接地，金属化漏极1接高电位，栅电极10接高电位。当栅电极10施加的正向偏压达到阈值电压时，在N型区7中靠近氧化层11的侧壁形成积累型沟道；与此同时，当金属化漏极1施加了正向偏压时，电子从N型漏区2流向金属化漏极1。至此，电子作为载流子从N型源区12经过N型区7及其中的积累型沟道注入N型漂移区3，接着通过N型漏区2流向金属化漏极1，形成正向导通电流。
本实施例中一种新型积累型碳化硅功率MOSFET器件，其正向阻断时的电极连接方式为：金属化源极12接低电位，金属化漏极1接高电位，栅电极10接相对于源极12为低或负的电位。此时，栅电极10与P型体区4共同耗尽N型区7；P型区4、P型区5和P型埋层8与N型漂移区3的PN结耐压，耗尽区向下扩展到N型漏区2并在N型漏区2处终结。另外，由于P型埋层8位于沟槽9的底部，可以防止沟槽9的底部发生击穿，提高器件的可靠性。
实施例3
本实施例提供一种新型积累型碳化硅功率MOSFET器件，其结构如图3所示，其与实施例2的区别在于：所述正面结构还包括第二N型区14，所述第二N型区14位于第一N型区7的下方、且其掺杂浓度大于第一N区型7和N型漂移区3，以进一步低器件的导通电阻；
实施例4
本实施例提供一种新型积累型碳化硅功率MOSFET器件，其结构如图4所示，其与实施例3的区别在于：为了进一步降低沟道电阻，上述结构还可以进行如下改进，将源极(S)改为接N型源区6，并与N型源区6形成欧姆接触，并将P型体区4和P型接触区5与电极G2连接，并形成欧姆接触；
这样器件变为一个双栅结构，正向导通时，G和G2均加相对于源极为高电位，当栅电极10和12施加的正向偏压达到阈值电压时，不仅在N型区7中靠近氧化层11的侧壁形成积累型沟道，同时整个N型区7均可导电，这样进一步降低了沟道电阻，以及降低了整个器件的导通电阻。
需要说明的是，实施例2同样可以采用如本实施例的双栅结构。
实施例5
本实施例提供一种新型积累型碳化硅功率MOSFET器件，其结构如图5所示，其与实施例2的区别在于：所述正面结构还包括P型柱区13，所述P型柱区13位于P型接触区5与P型体区4的下方，且P型柱区13的宽度小于或等于P型接触区5与P型体区4的总宽度，P型柱区13深度小于或等于N型漂移区3的深度。
本实施例的工作原理如下：
本实施例中一种新型积累型碳化硅功率MOSFET器件，其正向导通时的电极连接方式为：金属化源极12接低电位，金属化漏极1接高电位，栅电极10接相对于源极12为高电位。当栅电极10施加的正向偏压达到阈值电压时，在N型区7中靠近氧化层11的侧壁形成积累型沟道；与此同时，当金属化漏极1施加了正向偏压时，电子从N型漏区2流向金属化漏极1。至此，电子作为载流子从N型源区12经过N型区7及其中的积累型沟道注入N型漂移区3，接着通过N型漏区2流向金属化漏极1，形成正向导通电流。
本实施例中一种新型积累型碳化硅功率MOSFET器件，其正向阻断时的电极连接方式为：金属化源极12接低电位，金属化漏极1接高电位，栅电极10接相对于源极12为低或负的电位。此时，栅电极10与P型体区4共同耗尽N型区7；P型区4、P型区5和P型埋层8与分别N型漂移区3形成的PN结耐压，P柱区13与N型漂移区3形成电荷补偿，进一步增大耐压；耗尽区向下扩展到N型漏区2并在N型漏区2处终结。另外由于P型埋层8位于沟槽9的底部，可以防止沟槽9的底部发生击穿，提高器件的可靠性。
实施例6
本实施例提供一种新型积累型碳化硅功率MOSFET器件，其结构如图6所示，其与实施例1的区别在于，所述绝缘层11中还设置有埋栅电极15，所述埋栅电极15对应于P型埋层8的上方，所述埋栅电极15在结构中与金属化源极12短接并保持相同电位或外接其它电位。
本实施例的工作原理为：
本例的一种新型积累型碳化硅功率MOSFET器件，其正向导通时的电极连接方式为：金属化源极12接低电位，金属化漏极1接高电位，栅电极10接相对于源极12为高电位。多晶硅埋栅电极15接源极12或接高于源极电位的外部电位。当栅电极10施加相对于源极12的正向偏压达到阈值电压时，在N型区7中靠近氧化层11的侧壁形成积累型沟道；与此同时，当金属化漏极1施加了正向偏压时，电子从N型漏区2流向金属化漏极1。至此，电子作为载流子从N型源区12经过N型区7及其中的积累型沟道注入N型漂移区3，接着通过N型漏区2流向金属化漏极1，形成正向导通电流。
本例的一种新型积累型碳化硅功率MOSFET器件，其正向阻断时的电极连接方式为：金属化源极12接低电位，金属化漏极1接高电位，栅电极10接相对于源极12为低或负的电位，多晶硅埋栅电极15接源极12或接高于源极电位的外部电位。此时，栅电极10与P型体区4共同耗尽N型区7；栅电极15通过功函数差辅助耗尽N型漂移区3；P型体区4、P型埋层8分别与N型漂移区3的PN结耐压，耗尽区向下扩展到N型漏区2并在N型漏区2处终结。另外，由于P型埋层8位于沟槽9的底部，可以防止沟槽9的底部发生击穿，提高器件的可靠性。
需要说明的是，本实施例同样可以包括第二N型区14(同实施例3相同)，以进一步低器件的导通电阻。
实施例7
本实施例提供一种新型积累型碳化硅功率MOSFET器件，其结构如图7所示，包括：
N型衬底18，
所述N型衬底18上设置有N型漂移区3，所述N型漂移区3的右侧设置有P型阱区17，所述N型漂移区3的左侧设置有N型漏区2，所述N型漂移区3的上方设置有P型掺杂区16、且P型掺杂区16与N型漏区2不接触；
所述P型阱区17上表面设置有相邻接的P型接触区5和N型源区6，所述P型接触区5和N型源区6上表面设置金属化源极12、且形成欧姆接触；
器件表面设有沟槽9，沟槽9内填充有绝缘层11，且绝缘层11中设置有栅电极10；所述沟槽9左表面与P型掺杂区16直接接触、右表面与N型源区6直接接触；
所述沟槽9下表面与P型阱区17之间设置有第一N型区7，所述第一N型区7右表面与N型源区6直接接触、左表面与P型阱区17处于同一平面；
所述N型漏区2上表面设置有金属化漏极1；
所述P型掺杂区16深度不超过沟槽9深度。
进一步的，所述P型掺杂区16可设置成变掺杂的，即从左至右掺杂剂量逐步增加，以实现在最短的横向表面耐压区实现最大的横向耐压。
本实施例的工作原理如下：
本实施例中一种新型积累型碳化硅功率MOSFET器件，其正向导通时的电极连接方式为：金属化源极12接参考地，金属化漏极1接高电位，栅电极10接高相对于源极12的高电位。当栅电极10施加相对于源极12的正向偏压达到或超过阈值电压时，在N型区7中靠近氧化层11的侧壁形成积累型沟道；与此同时，当金属化漏极1施加了正向偏压时，电子从N型漏区2流向金属化漏极1。至此，电子作为载流子从N型源区6经过N型区7及其中的积累型沟道注入N型漂移区3，接着通过N型漏区2流向金属化漏极1，形成正向导通电流。
本实施例中一种新型积累型碳化硅功率MOSFET器件，其正向阻断时的电极连接方式为：金属化源极12接参考地，金属化漏极1接高电位，栅电极10接相对于源极的低电位或负电位。此时，栅电极10与P型阱区17共同耗尽N型区7，导电沟道被夹断；P型阱区17与P型掺杂区16的分别与N型漂移区3形成反偏PN结，耗尽线随着漏极1的电位增加不断向N型漏区2和N型衬底18扩展，耗尽区向左扩展到N型漏区2并在N型漏区2处终结。
实施例8
本实施例提供一种新型积累型碳化硅功率MOSFET器件，其结构如图8所示，其与实施例7的区别在于：所述N型漂移区3中还设置P型埋层19，所述P型埋层19右表面与P型阱区17直接接触，左表面与P型掺杂区16处于同一平面，下表面与P型阱区17处于同一平面，厚度小于P型阱区17，使得所述N型漂移区3的厚度大于N型区7的厚度；
进一步的，所述P型掺杂区16和P型埋层19均可设置成变掺杂的，或其中之一设置成变掺杂的，即从左至右掺杂剂量逐步增加，以实现在最短的横向表面耐压区实现最大的横向耐压。
本实施例的工作原理如下：
本实施例中的一种新型积累型碳化硅功率MOSFET器件，其正向导通时的电极连接方式为：金属化源极12接低电位(参考地)，金属化漏极1接高电位，栅电极10接相对于源极12高电位。当栅电极10施加相对于源极12的正向偏压达到或超过阈值电压时，在N型区7中靠近氧化层11的侧壁形成积累型沟道；与此同时，当金属化漏极1施加了正向偏压时，电子从N型漏区2流向金属化漏极1。至此，电子作为载流子从N型源区6经过N型区7及其中的积累型沟道注入N型漂移区3，接着通过N型漏区2流向金属化漏极1，形成正向导通电流。
本例的一种新型积累型碳化硅功率MOSFET器件，其正向阻断时的电极连接方式为：金属化源极12接低电位(参考地)，金属化漏极1接高电位，栅电极10接相对于源极12低电位或负电位。此时，栅电极10与P型阱区17共同耗尽N型区7，导电沟道被夹断；N型漂移区3在P型掺杂区16和P型埋层19的作用下被耗尽；P型阱区17与P型埋层19会将N型衬底18部分耗尽，耗尽区向左扩展到N型漏区2并在N型漏区2处终结。
实施例9
本实施例提供一种新型积累型碳化硅功率MOSFET器件，其结构如图9所示，其与实施例7的区别在于：所述N型衬底18替换为P型衬底20，并在P型衬底20下表面(器件底部)设置金属化源极12。
本实施例的工作原理如下：
本实施例中一种新型积累型碳化硅功率MOSFET器件，其正向导通时的电极连接方式为：金属化源极12接低电位(参考地)，金属化漏极1接高电位，栅电极10接相对于源极12接高电位。当栅电极10施加的正向偏压达到或超过阈值电压时，在N型区7中靠近氧化层11的侧壁形成积累型沟道；与此同时，当金属化漏极1施加了正向偏压时，电子从N型漏区2流向金属化漏极1。至此，电子作为载流子从N型源区6经过N型区7及其中的积累型沟道注入N型漂移区3，接着通过N型漏区2流向金属化漏极1，形成正向导通电流。
本实施例中一种新型积累型碳化硅功率MOSFET器件，其正向阻断时的电极连接方式为：金属化源极12接低电位(参考地)，金属化漏极1接高电位，栅电极10接相对于源极12接低电位。此时，栅电极10与P型阱区17共同耗尽N型区7，沟道被夹断；P型阱区17、P型掺杂区16，将N型漂移区3耗尽或部分耗尽，以承受耐压；耗尽区向左最多扩展到N型漏区2并在N型漏区2处终结。
实施例10
本实施例提供一种新型积累型碳化硅功率MOSFET器件，其结构如图10所示，包括：
衬底21，
所述衬底21上设置有P型阱区17，所述P型阱区17上设置有N型漂移区3；
所述N型漂移区3的左侧设置有N型漏区2，所述N型漂移区3的上方设置有P型掺杂区16、且P型掺杂区16与N型漏区2不接触；
器件表面设有沟槽9，沟槽9内填充有绝缘层11，且绝缘层11中设置有栅电极10；所述沟槽9左侧与P型掺杂区16直接接触，所述沟槽9右侧设置有N型源区6、且N型源区6下表面与沟槽9位于同一平面，N型源区6右侧邻接有P型接触区5、且P型接触区5下表面与P型阱区17相接触；所述沟槽9及P型接触区5与P型阱区17之间设置有第一N型区7；
所述N型漏区2上表面设置有金属化漏极1；
所述P型掺杂区16深度不超过沟槽9深度。
进一步的，所述P型掺杂区16和/或P型阱区17可设置成变掺杂的，即从左至右掺杂剂量逐步增加，以实现在最短的横向表面耐压区实现最大的横向耐压。
本实施例的工作原理如下：
本实施例中一种新型积累型碳化硅功率MOSFET器件，其正向导通时的电极连接方式为：金属化源极12接低电位(参考地)，金属化漏极1接高电位，栅电极10接相对于源极12的高电位。当栅电极10施加相对于源极12的正向偏压达到或超过阈值电压时，在N型区7中靠近氧化层11的侧壁形成积累型沟道；与此同时，当金属化漏极1施加了正向偏压时，电子从N型漏区2流向金属化漏极1。至此，电子作为载流子从N型源区6经过N型区7及其中的积累型沟道注入N型漂移区3，接着通过N型漏区2流向金属化漏极1，形成正向导通电流。
本实施例中一种新型积累型碳化硅功率MOSFET器件，其正向阻断时的电极连接方式为：金属化源极12接低电位(参考地)，金属化漏极1接高电位，栅电极10接相对于源极12的低电位或负电位。此时，栅电极10与P型阱区17共同耗尽N型区7；P型掺杂区16、P型阱区17将N型区3耗尽或部分耗尽，以承受耐压，耗尽区向左最多扩展到N型漏区2并在N型漏区2处终结。
上述所有实施例中器件中的碳化硅材料可以替换为硅、砷化镓、磷化铟或锗硅半导体材料。
以上所述，仅为本发明的具体实施方式，本说明书中所公开的任一特征，除非特别叙述，均可被其他等效或具有类似目的的替代特征加以替换；所公开的所有特征、或所有方法或过程中的步骤，除了互相排斥的特征和/或步骤以外，均可以任何方式组合。
Claims (11)
1.一种积累型碳化硅功率MOSFET器件，包括自下而上依次层叠设置的金属化漏极1、N型漂移区3、金属化源极12，其中，
所述N型漂移区3的下表面为背面结构，所述背面结构包括：N+漏区2，所述N+漏区2与金属化漏极1的上表面形成欧姆接触；
所述N型漂移区3的上表面为正面结构，包括：P型体区4、P型接触区5、N型源区6、第一N型区7、P型埋层8、沟槽9及P型柱区13；所述沟槽9开设于N型漂移区3上表面的一侧，沟槽9内部填充有绝缘层11，且绝缘层11中具有栅电极10，所述栅电极10的下表面深度大于P型体区4的结深；所述P型埋层8位于沟槽9正下方且与沟槽9直接接触；所述P型体区4位于位于N型漂移区3的上方，所述P型接触区5与N型源区6相邻接、且均位于P型体区4的上方，所述P型接触区5与N型源区6的上表面与金属化源极12均形成欧姆接触；所述第一N型区7位于P型体区4和沟槽9之间，其上表面为N型源区6、其下表面与P型体区4的下表面深度相同；所述P型柱区13位于P型体区4的下表面，且P型柱区13的宽度小于或等于P型体区4的宽度，P型柱区13深度小于或等于N型漂移区3的深度。
2.一种积累型碳化硅功率MOSFET器件，包括自下而上依次层叠设置的金属化漏极1、N型漂移区3、金属化源极12，其中，
所述N型漂移区3的下表面为背面结构，所述背面结构包括：N+漏区2，所述N+漏区2与金属化漏极1的上表面形成欧姆接触；
所述N型漂移区3的上表面为正面结构，包括：P型体区4、P型接触区5、N型源区6、第一N型区7、P型埋层8及沟槽9；所述沟槽9开设于N型漂移区3上表面的一侧，沟槽9内部填充有绝缘层11，且绝缘层11中具有栅电极10，所述栅电极10的下表面深度大于P型体区4的结深；所述P型埋层8位于沟槽9正下方且与沟槽9直接接触；所述金属化源极12为槽形结构，其下表面被依次邻接的P型接触区5、P型体区4、N型源区6包围并直接形成欧姆接触，其中，P型接触区5位于左侧、且下表面与P型体区4处于同一平面，N型源区6位于右侧、且N型源区6与沟槽10直接接触；所述第一N型区7位于P型体区4和沟槽9之间，其上表面为N型源区6、其下表面与P型体区4的下表面深度相同。
3.按权利要求2所述积累型碳化硅功率MOSFET器件，其特征在于，所述正面结构还包括第二N型区14，所述第二N型区14位于第一N型区7的下方、且其掺杂浓度大于第一N区型7和N型漂移区3。
4.按权利要求书2所述的积累型碳化硅MOSFET器件，其特征在于，将源极(S)改为接N型源区6，并与N型源区6形成欧姆接触，并将P型体区4和P型接触区5与电极G2连接，并形成欧姆接触。
5.按权利要求2所述积累型碳化硅功率MOSFET器件，其特征在于，所述正面结构还包括P型柱区13，所述P型柱区13位于P型接触区5与P型体区4的下方，且P型柱区13的宽度小于或等于P型接触区5与P型体区4的总宽度，P型柱区13深度小于或等于N型漂移区3的深度。
6.按权利要求1～5任一所述积累型碳化硅功率MOSFET器件，其特征在于，所述绝缘层11中还设置有埋栅电极15，所述埋栅电极15对应于P型埋层8的上方，所述埋栅电极15在结构中与金属化源极12短接并保持相同电位或外接其它电位。
7.一种积累型碳化硅功率MOSFET器件，包括：
N型衬底18，
所述N型衬底18上设置有N型漂移区3，所述N型漂移区3的右侧设置有P型阱区17，所述N型漂移区3的左侧设置有N型漏区2，所述N型漂移区3的上方设置有P型掺杂区16、且P型掺杂区16与N型漏区2不接触；
所述P型阱区17上表面设置有相邻接的P型接触区5和N型源区6，所述P型接触区5和N型源区6上表面设置金属化源极12、且形成欧姆接触；
器件表面设有沟槽9，沟槽9内填充有绝缘层11，且绝缘层11中设置有栅电极10；所述沟槽9左表面与P型掺杂区16直接接触、右表面与N型源区6直接接触；
所述沟槽9下表面与P型阱区17之间设置有第一N型区7，所述第一N型区7右表面与N型源区6直接接触、左表面与P型阱区17处于同一平面；
所述N型漏区2上表面设置有金属化漏极1；
所述P型掺杂区16深度不超过沟槽9深度。
8.按权利要求7所述积累型碳化硅功率MOSFET器件，其特征在于，所述N型漂移区3中还设置P型埋层19，所述P型埋层19右表面与P型阱区17直接接触，左表面与P型掺杂区16处于同一平面，下表面与P型阱区17处于同一平面，厚度小于P型阱区17，使得所述N型漂移区3的厚度大于N型区7的厚度。
9.按权利要求7所述积累型碳化硅功率MOSFET器件，其特征在于，所述N型衬底18替换为P型衬底20，并在P型衬底20下表面(器件底部)设置金属化源极12。
10.一种积累型碳化硅功率MOSFET器件，包括：
衬底21，
所述衬底21上设置有P型阱区17，所述P型阱区17上设置有N型漂移区3；
所述N型漂移区3的左侧设置有N型漏区2，所述N型漂移区3的上方设置有P型掺杂区16、且P型掺杂区16与N型漏区2不接触；
器件表面设有沟槽9，沟槽9内填充有绝缘层11，且绝缘层11中设置有栅电极10；所述沟槽9左侧与P型掺杂区16直接接触，所述沟槽9右侧设置有N型源区6、且N型源区6下表面与沟槽9位于同一平面，N型源区6右侧邻接有P型接触区5、且P型接触区5下表面与P型阱区17相接触；所述沟槽9及P型接触区5与P型阱区17之间设置有第一N型区7；
所述N型漏区2上表面设置有金属化漏极1；
所述P型掺杂区16深度不超过沟槽9深度。
11.按权利要求7～10任一所述积累型碳化硅功率MOSFET器件，其特征在于，所述P型掺杂区16和/或P型埋层17设置为变掺杂区，从左至右掺杂剂量逐步增加。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910231502.8A CN110164975A (zh) | 2019-03-26 | 2019-03-26 | 一种积累型碳化硅功率mosfet器件 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910231502.8A CN110164975A (zh) | 2019-03-26 | 2019-03-26 | 一种积累型碳化硅功率mosfet器件 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN110164975A true CN110164975A (zh) | 2019-08-23 |
Family
ID=67638935
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910231502.8A Pending CN110164975A (zh) | 2019-03-26 | 2019-03-26 | 一种积累型碳化硅功率mosfet器件 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN110164975A (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112382655A (zh) * | 2020-11-12 | 2021-02-19 | 中国科学院半导体研究所 | 一种宽禁带功率半导体器件及制备方法 |
| CN113299748A (zh) * | 2021-05-25 | 2021-08-24 | 重庆伟特森电子科技有限公司 | 一种积累型沟道结构的T-gate沟槽碳化硅晶体管及其制作方法 |
| WO2021232806A1 (zh) * | 2020-05-18 | 2021-11-25 | 华润微电子（重庆）有限公司 | 沟槽栅金属氧化物半导体场效应管及其制备方法 |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6600192B1 (en) * | 1998-10-09 | 2003-07-29 | The Kansai Electric Power Co., Inc. | Vertical field-effect semiconductor device with buried gate region |
| US20090114969A1 (en) * | 2007-11-06 | 2009-05-07 | Denso Corporation | Silicon carbide semiconductor device and related manufacturing method |
| US20100140702A1 (en) * | 2008-12-05 | 2010-06-10 | Il-Yong Park | Semiconductor device and manufacturing method thereof |
| CN102347372A (zh) * | 2010-07-26 | 2012-02-08 | 英飞凌科技奥地利有限公司 | 常关型场效应晶体管及其制造方法和编程功率场效应晶体管的方法 |
| US8330186B2 (en) * | 2008-07-30 | 2012-12-11 | Maxpower Semiconductor, Inc. | Lateral devices containing permanent charge |
| CN104701381A (zh) * | 2015-03-03 | 2015-06-10 | 南京邮电大学 | 一种p柱区阶梯掺杂的二维类sj/resurf ldmos器件及其制造方法 |
| US20160043199A1 (en) * | 2014-08-07 | 2016-02-11 | Kabushiki Kaisha Toshiba | Method of manufacturing semiconductor device |
| CN107026203A (zh) * | 2015-12-14 | 2017-08-08 | 现代自动车株式会社 | 半导体器件及其制造方法 |
-
2019
- 2019-03-26 CN CN201910231502.8A patent/CN110164975A/zh active Pending
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6600192B1 (en) * | 1998-10-09 | 2003-07-29 | The Kansai Electric Power Co., Inc. | Vertical field-effect semiconductor device with buried gate region |
| US20090114969A1 (en) * | 2007-11-06 | 2009-05-07 | Denso Corporation | Silicon carbide semiconductor device and related manufacturing method |
| US8330186B2 (en) * | 2008-07-30 | 2012-12-11 | Maxpower Semiconductor, Inc. | Lateral devices containing permanent charge |
| US20100140702A1 (en) * | 2008-12-05 | 2010-06-10 | Il-Yong Park | Semiconductor device and manufacturing method thereof |
| CN102347372A (zh) * | 2010-07-26 | 2012-02-08 | 英飞凌科技奥地利有限公司 | 常关型场效应晶体管及其制造方法和编程功率场效应晶体管的方法 |
| US20160043199A1 (en) * | 2014-08-07 | 2016-02-11 | Kabushiki Kaisha Toshiba | Method of manufacturing semiconductor device |
| CN104701381A (zh) * | 2015-03-03 | 2015-06-10 | 南京邮电大学 | 一种p柱区阶梯掺杂的二维类sj/resurf ldmos器件及其制造方法 |
| CN107026203A (zh) * | 2015-12-14 | 2017-08-08 | 现代自动车株式会社 | 半导体器件及其制造方法 |
Non-Patent Citations (1)
| Title |
|---|
| 杨晓红等: "《热点专利技术分析与运用 第3辑》", 30 September 2017, 国家知识产权局专利局专利审查协作江苏中心 * |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2021232806A1 (zh) * | 2020-05-18 | 2021-11-25 | 华润微电子（重庆）有限公司 | 沟槽栅金属氧化物半导体场效应管及其制备方法 |
| CN112382655A (zh) * | 2020-11-12 | 2021-02-19 | 中国科学院半导体研究所 | 一种宽禁带功率半导体器件及制备方法 |
| CN113299748A (zh) * | 2021-05-25 | 2021-08-24 | 重庆伟特森电子科技有限公司 | 一种积累型沟道结构的T-gate沟槽碳化硅晶体管及其制作方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN108389902B (zh) | 一种含有背面槽栅的逆导型igbt | |
| CN105742346B (zh) | 双***沟槽栅电荷存储型rc-igbt及其制造方法 | |
| CN110459599A (zh) | 具有深埋层的纵向浮空场板器件及制造方法 | |
| US20080035992A1 (en) | Semiconductor device | |
| CN102420251A (zh) | 一种具有非均匀浮岛结构的vdmos器件 | |
| CN104103690B (zh) | 半导体器件和用于生产该半导体器件的方法 | |
| CN101950759A (zh) | 一种Super Junction VDMOS器件 | |
| CN109904155B (zh) | 一种集成高速反向续流二极管的碳化硅mosfet器件 | |
| CN110164975A (zh) | 一种积累型碳化硅功率mosfet器件 | |
| CN108461537B (zh) | 一种沟槽栅电荷存储型igbt及其制作方法 | |
| US20150357450A1 (en) | Charge reservoir igbt top structure | |
| CN115295547A (zh) | 一种低损耗可逆导的碳化硅场效应功率晶体管器件 | |
| CN104835836A (zh) | 一种具有双电场调制的横向超结双扩散金属氧化物半导体场效应管 | |
| CN109148591A (zh) | 一种集成肖特基二极管的碳化硅槽栅mos器件 | |
| CN109860303A (zh) | 一种积累型沟道的绝缘栅功率器件 | |
| CN109087952A (zh) | 具有低比导通电阻的分离栅vdmos器件及制造方法 | |
| CN109860171A (zh) | 集成高速反向续流二极管的双极型碳化硅半导体功率器件 | |
| CN103956381B (zh) | 一种mos栅控晶闸管 | |
| CN108155225A (zh) | 恒流器件及其制造方法 | |
| CN108899369A (zh) | 一种石墨烯沟道碳化硅功率半导体晶体管 | |
| CN109119476A (zh) | 具有体内场板的分离栅vdmos器件及其制造方法 | |
| CN102694010A (zh) | 半导体元件 | |
| CN103441151B (zh) | 一种低正向压降的二极管 | |
| CN108389895A (zh) | 基于超结的集成功率器件及其制造方法 | |
| CN108231898A (zh) | 一种低导通电阻的碳化硅功率半导体器件 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20190823 |