CN103441151B - 一种低正向压降的二极管 - Google Patents

Abstract

本发明公布了一种低正向压降的二极管结构，采用N型积累型MOSFET，通过MOSFET的体效应作用降低二极管势垒。当外加很小的正向电压时，在N⁺重掺杂区下方以及栅氧化层和N型轻掺杂区界面处形成电子积累的薄层，形成电子电流,进一步降低二极管正向压降；随着外加电压增大，P⁺重掺杂区、N^—外延区和N⁺衬底构成的PiN二极管开启，提供大电流。反向时阻断时，MOSFET截止，PN结快速耗尽，利用反偏PN结来承担反向耐压。N型积累型MOSFET沟道长度由N⁺重掺杂区和N^—外延区间的N型轻掺杂区长度决定。本发明采用槽栅结构，节省器件面积。另外本发明可采用单个或多个元胞集成，多个并联元胞可共用同一个终端，易于和常规电路集成，大大减小版图面积，降低工艺成本。

Description

一种低正向压降的二极管

技术领域

本发明属于半导体功率器件技术领域，涉及一种低正向压降的二极管。

背景技术

二极管是最早使用和最基础的电力电子器件，它推动电力电子技术的产生和发展，无论是现代高压功率半导体器件绝缘栅双极晶体管（Insulated Gate BipolarTransistor 简称IGBT）还是早期晶闸管控制***中都不会缺少功率二极管。目前商业化的功率二极管以PiN功率二极管和肖特基势垒功率二极管（Schottky Barrier Diode）为主。PiN有着耐高压、大电流、低泄漏电流和低导通损耗的优点，PiN的本征区掺杂浓度比较低，在正向导电时容易形成大注入，电导调制效应在漂移区中产生的大量少数载流子降低了器件的关断速度，限制了电力电子***向高频化方向发展。肖特基二极管利用金属与半导体接触形成的金属-半导体结原理制作，正向开启电压较小，由于是多数载流子导电，正向电流较大，而且肖特基势垒功率二极管没有少子存储效应，有着极高的开关频率。但其串联的漂移区电阻有着与器件耐压成2.5次方的矛盾关系，阻碍了肖特基势垒功率二极管的高压大电流应用，另外肖特基势垒功率二极管极差的高温特性、大的泄漏电流和软击穿特性，使得硅肖特基势垒功率二极管通常只工作在250V以下的电压范围内。为了提高功率二极管性能，业内提出了结势垒控制二极管（Junction Barrier controlled Schottky 简称JBS），混合PiN/肖特基二极管（Merged P-i-N/Schottky 简称MPS）,MOS控制二极管（Metal OxideSemiconductor Controlled Diode）等器件，这些器件结合了PN结二极管和肖特基二极管的优点，在一定程度上降低了二极管的开启电压。

发明内容

本发明公布了一种低正向压降的二极管结构，采用N型积累型MOSFET，该N型积累型MOSFET的漏极和多晶硅栅极短接，共同构成低正向压降二极管的阳极，N⁺ 衬底构成低正向二极管的阴极。通过MOSFET的体效应作用使得该二极管的势垒较普通二极管低。当外加很小的正向电压时，在N⁺重掺杂区下方和氧化层和N型轻掺杂区界面处形成电子积累的薄层，形成电子电流，使得二极管正向压降大大降低；随着外加电压的增大，P⁺ 重掺杂区、N^—外延区和N⁺ 衬底构成PiN二极管，使得器件可以提供大电流。反向时阻断时，MOSFET截止，PN结快速耗尽，利用反偏PN结来承担反向耐压。

采用本发明，一方面，漂移区内引入N⁺重掺杂区，提供电子，形成电子电流。另一方面，积累型MOSFET沟道长度由N⁺ 重掺杂区和N^—外延区间的N型轻掺杂区长度决定，易于控制；P型区采用重掺杂，形成重掺杂的欧姆接触的同时提供大量空穴。此外，本发明采用槽栅结构，元胞结构可以做的更小，节省器件面积。同时，本发明可采用单个或多个元胞集成，多个并联元胞可共用同一个终端，不仅易于和常规电路集成，而且大大减小版图面积，进一步降低工艺成本。

本发明为实现上述目的，采用如下技术方案：

一种低正向压降的二极管，其特征在于：包括N⁺ 衬底，金属化阴极由N⁺ 衬底引出，N⁺ 衬底上面为N^—-外延层；N^—外延层顶部具有一个P型重掺杂区，P型重掺杂区的一侧具有N⁺ 重掺杂区，其中P型重掺杂区的深度大于N⁺ 重掺杂区的深度；P型重掺杂区的一侧还具有一个N型轻掺杂区，所述N⁺ 重掺杂区与N型轻掺杂区相邻；P型重掺杂区和N^—外延层形成PN结；N^—外延层顶部具有通过栅氧化层与其隔离的多晶硅栅电极，N⁺ 重掺杂区和N型轻掺杂区通过栅氧化层与多晶硅栅隔离；金属化阳极位于器件顶部，覆盖所有P型重掺杂区、N⁺ 重掺杂区、栅氧化层和多晶硅栅。

该器件采用N型积累型MOSFET，该N型积累型MOSFET的漏极和多晶硅栅极短接，共同构成低正向压降二极管的阳极，N⁺ 衬底构成低正向二极管的阴极。其中N⁺ 重掺杂区为MOSFET的漏极，多晶硅栅为MOSFET的栅极，N⁺衬底为MOSFET的源极。

其进一步特征在于：N⁺ 重掺杂区、N型轻掺杂区、N^—外延区与N⁺ 衬底形成N型积累型MOSFET的电子通路。P型重掺杂区与N^—外延区和N⁺ 衬底形成二极管结构。

进一步的：N型积累型MOSFET的沟道长度由N⁺ 重掺杂区和N^—外延区间的N型轻掺杂区长度决定。

进一步的：N型轻掺杂区结深可根据耐压和开启电压要求灵活调节。

进一步的：所述P型重掺杂区掺杂浓度大于5×10¹⁷cm^-3。

一种低正向压降的二极管延伸结构：所述N^—外延层和N⁺ 衬底之间还具有N型缓冲区。

另外一种低正向压降的二极管延伸结构：所述N型轻掺杂区可替换为P型区，根据不同电压和电流要求，调整分区P阱的深度和浓度来满足要求。

本发明的优点如下：

1、本发明可集成单个或多个元胞结构，多个并联的元胞可共用同一个终端结构，易于和常规电路集成，同时大大减小版图面积。

2、本发明可以是平面栅、槽栅等结构。

3、本发明采用N型积累型MOSFET，通过MOSFET的体效应作用使得该二极管的势垒较普通二极管低。当外加很小的正向电压时，在N⁺重掺杂区下方和氧化层和N型轻掺杂区界面处形成电子积累的薄层，形成电子电流，使得二极管正向压降大大降低；随着外加电压的增大，P⁺ 重掺杂区、N^—外延区和N⁺ 衬底构成PiN二极管，使得器件可以提供大电流。反向时阻断时，MOSFET截止，PN结快速耗尽，利用反偏PN结来承担反向耐压。仿真数据表明，开启电压小于0.3V，反向击穿电压可达140V。

4、本发明可根据不同的电压电流范围调整N型轻掺杂区的浓度，N型区可通注入砷、磷等施主杂质得到。

5、P型重掺杂区和N⁺重掺杂区的结深只差可与N型轻掺杂区结深不同，即N型轻掺杂区结深可根据耐压和开启电压要求灵活调节。

6、N型积累型MOSFET的沟道长度由N⁺ 重掺杂区和N^—外延区间的N型轻掺杂区长度决定，可根据耐压和开启电压的不同要求进行调节，增加器件设计的灵活度。

7、本发明提出的P型重掺杂区，形成重掺杂的欧姆接触的同时提供大量空穴。

8、本发明提出的N⁺重掺杂区，为MOSFET的提供电子，形成电子电流。

附图说明

图1是本发明一种低正向压降的二极管器件结构示意图。

图2是本发明一种低正向压降的二极管器件平面栅结构。

图3是本发明的低正向压降的二极管的一种延伸结构。

图4是本发明的低正向压降的二极管的另外一种种延伸结构。

图5是图4中延伸结构的平面栅结构。

图6是本发明低正向压降的二极管器件仿真示意图。

图7是肖特基二极管器件仿真示意图。

图8是PiN二极管器件仿真示意图。

图9是在相同N^-外延浓度（2.5×10¹⁵cm^-3）和厚度（10µm）下本发明提供的低正向压降的二极管和PiN二极管、肖特基功率二极管正向曲线的比较。

图10是在相同N外延浓度（2.5×10¹⁵cm^-3）和厚度（10µm）下本发明提供的低正向压降的二极管和PiN二极管、肖特基功率二极管反向泄漏电流的比较。

具体实施方式

本发明提出的低正向压降的二极管，采用N型积累型MOSFET，该N型积累型MOSFET的漏极和多晶硅栅极短接，共同构成低正向压降二极管的阳极，N⁺ 衬底构成低正向二极管的阴极。该器件通过MOSFET的体效应作用使得二极管的势垒较普通二极管低。当外加很小的正向电压时，在N⁺ 重掺杂区下方和氧化层和N型轻掺杂区界面处形成电子积累的薄层，形成电子电流，使得二极管正向压降大大降低；随着外加电压的增大，P⁺重掺杂区、N^—外延区和N⁺ 衬底构成PIN二极管，使得器件可以提供大电流。反向时阻断时，MOSFET截止，PN结快速耗尽，利用反偏PN结来承担反向耐压。

如图1所示，所述低正向压降的二极管包括半导体包括N⁺ 衬底7，位于N⁺ 衬底7背面的金属化阴极8和位于N⁺ 衬底7正面的N^-外延层4；N^—外延层4顶部具有一个P型重掺杂区3，P型重掺杂区3右侧上部是一个N型重掺杂区2，P型重掺杂区3的深度大于N型重掺杂区2的深度；P型重掺杂区3右侧下部是N型轻掺杂区9，本发明在仿真中N型轻掺杂区9的掺杂浓度和N^—外延层4相同；P型重掺杂区3和N^—外延层4形成PN结；N^—外延层4顶部右侧是多晶硅栅5，栅氧化层6包围多晶硅栅电极5，N型重掺杂区2和多晶硅栅5通过栅氧化层6相隔离；金属化阳极1位于器件顶层，覆盖所有P型重掺杂区3、N型重掺杂区2、栅氧化层6和多晶硅栅5。

所述低正向压降的二极管采用N型积累型MOSFET，该N型积累型MOSFET的漏极和多晶硅栅5极短接，共同构成低正向压降二极管的阳极1，N⁺ 衬底7构成低正向二极管的阴极8。其中N⁺重掺杂区2为MOSFET的漏极，多晶硅栅5为MOSFET的栅极，N⁺衬底7为MOSFET的源极。

所述低正向压降的二极管，N⁺ 重掺杂区2、N型轻掺杂区9、N^—外延区4与N⁺ 衬底7形成N型积累型MOSFET的电子通路。 P型重掺杂区3与N^—外延区4和N⁺ 衬底7形成二极管结构。

所述低正向压降的二极管，N型积累型MOSFET的沟道长度由N⁺ 重掺杂区2和N^—外延区4间的N型轻掺杂区9长度决定。

所述低正向压降的二极管的P型重掺杂区3和N⁺ 重掺杂区2的结深之差可与N型轻掺杂区9结深不同，即N型轻掺杂区9结深可根据耐压和开启电压要求灵活调节。

所述低正向压降的二极管P型重掺杂区3掺杂浓度较高，大于5×10¹⁷cm^-，一方面可以直接形成重掺杂的欧姆接触，另一方面可提供大量空穴。

所述低正向压降的二极管在N^—外延层4顶部引入N⁺ 重掺杂区2, 为MOSFET的漏极，提供电子，形成电子电流。

所述低正向压降的二极管可以根据不同电压和电流的要求调整的N型轻掺杂区的深度和浓度。

所述低正向压降的二极管采用槽栅结构，形成的纵向沟道，沟道长度易于控制，元胞结构可以做的更小，节省器件面积。

借助MEDICI仿真软件对所提供的如图1所示的低正向压降的二极管进行仿真，仿真半个元胞结构，仿真器件参数为：P型重掺杂区3浓度为：1×10¹⁹cm^-3， 从顶部金属阳极8到P型重掺杂区3底部厚度为2.0µm；N⁺重掺杂区2浓度为：1×10²⁰cm^-3，厚度为0.2µm；N型轻掺杂区9宽度为：0.12µm；左侧栅氧化层6厚度为：0.04µm，下侧栅氧化层6厚度为：0.04µm；N^—外延层浓度为：2.5×10¹⁵cm^-3，从P型重掺杂区3底部到N⁺ 衬底7上部深度为：10µm；N⁺衬底区7掺杂浓度为：2.5×10²⁰cm^-3，厚度为：0.5µm；仿真半个元胞宽度为：1.44µm。

本发明的工作原理可以描述如下：

所述低正向压降的二极管器件可采用槽栅、平面栅等结构，这些结构的工作原理都是相似的。

N⁺重掺杂区2提供电子，辅助耗尽N轻掺杂区9。P型重掺杂一次注入形成纵向沟道，沟道长度为P型重掺杂区3的深度。P型重掺杂区3在形成重掺杂欧姆接触的同时，提供大量空穴。本发明采用N型积累型MOSFET，N⁺ 重掺杂区2为MOSFET的漏极，多晶硅栅5为MOSFET的栅极，N⁺ 衬底区7为MOSFET的源极。该N型积累型MOSFET的漏极和多晶硅栅极短接，共同构成低正向压降二极管的阳极1，N⁺ 衬底构成低正向二极管的阴极8。当金属阳极1加很小的正压，金属阴极8接地时，N⁺ 重掺杂区2和N^—外延层4相连通，形成导电沟道。 P型重掺杂区3加正压，即N型积累型MOSFET的体区接高电位，和金属阴极8相连的N^—外延层4不加压，即MOSFET的源区为低电位，体源电压V_BS为正，由体效应可知，阈值电压绝对值相比于体源电压为零时越大，积累型沟道内的电荷变多，导通电流增加，在两个N⁺ 重掺杂区2下方以及栅氧化层6 底部与N^—外延层4界面处形成电子积累的薄层，这有利于进一步降低器件的开启电压。即当正向偏置小于P型重掺杂区3和N⁺重掺杂区2之间的寄生PN结的势垒电压时，N型积累型MOSFET也会开启，器件处于正向导通状态，所以低正向压降的二极管的所需的开启电压比较低。

P⁺ 重掺杂区3、N^—外延区4和N⁺ 衬底7分别构成PIN二极管的P区、I区、N区，随着外加电压的增大，PIN结构中的P区与N区之间的电势大于PiN二极管的内建电势，P⁺ 重掺杂区3向N^—外延区4注入空穴，同时N^—外延区4向P⁺重掺杂区3注入空穴，PiN二极管开启，使得器件有大量电流流过。

当外加反向偏置时，阴极和阳极之间存在电势差，由P型重掺杂区3和N^-外延层4构成的PN结开始耗尽。P型重掺杂区3的掺杂浓度远大于N^—外延层4的掺杂浓度，反偏耗尽层主要向N^-外延层4扩展，P型重才掺杂区3耗尽N^—外延层4。PN结快速耗尽，承受反偏电压，超势垒二极管的反向漏电流由PN结决定，能够大大减小反向泄漏电流的大小。

图2是本发明提供的一种低正向压降的二极管器件平面栅结构。其中多晶硅栅5和栅氧化层6做在器件顶部，形成平面栅结构。器件的形成横向沟道，沟道长度由N型轻掺杂区9的宽度决定，在获得同样击穿电压下，此结构需要更长的P型重掺杂区3，器件所需面积比较大。

图3是本发明提供的低正向压降的二极管的一种延伸结构，其中N^-外延层4和N⁺衬底7之间还具有N型缓冲区11。同样，该延伸结构也可以做成平面结构。

图4是本发明提供的低正向压降的二极管的另外一种种延伸结构，将图1中本发明的N型轻掺杂区9换成P型区10。P型重掺杂区3和P型区10共同构成分区P阱，可根据不同电压和电流要求，调整分区P阱的深度和浓度来满足要求，P型区可通过硼注入得到。该延伸结构也可以做成平面结构。

图5是图4中延伸结构的平面栅结构。其中多晶硅栅5和栅氧化层6做在器件顶部，形成平面栅结构。器件的形成横向沟道，沟道长度由P型轻掺杂区10的宽度决定，在获得同样击穿电压下，此结构需要更长的P型重掺杂区3，器件所需面积比较大。

图6是本发明提供的低正向压降的二极管器件仿真示意图。

图7是肖特基二极管器件仿真示意图。器件顶部采用肖特基接触，功函数为4.9。N外延浓度为2.5×10¹⁵cm^-3，厚度为10µm。

图8是PiN二极管器件仿真示意图。 器件N外延浓度为2.5×10¹⁵cm^-3，厚度为10µm。

图9是在相同N外延浓度（2.5×10¹⁵cm^-3）和厚度（10µm）下本发明提供的低正向压降的二极管和二极管、肖特基功率二极管正向曲线的比较。由于低正向压降的二极管的开启主要是通过N型积累型MOSFET的沟道导通而是电流通过，所以开启电压较低。通过对比可以看出，本发明提供的低正向压降的二极管的开启电压约为2.5V，明显优于PiN二极管和肖特基二极管的正向特性。

图10是在相同N外延浓度（2.5×10¹⁵cm^-3）和厚度（10µm）下本发明提供的低正向压降的二极管和PiN二极管、肖特基功率二极管反向泄漏电流的比较。本发明所提供的低正向压降的二极管在关态时，通过反偏PN结的耗尽来承受耐压，降低了二极管的反向漏电流。

Claims (4)

1.一种低正向压降的二极管，其特征在于：包括N⁺ 衬底（7），金属化阴极（8）由N⁺ 衬底（7）引出，N⁺ 衬底（7）上面为N^—外延层（4）；N^—外延层（4）顶部具有一个P型重掺杂区（3），P型重掺杂区（3）的一侧具有N⁺ 重掺杂区（2），其中P型重掺杂区（3）的深度大于N⁺ 重掺杂区（2）的深度；P型重掺杂区（3）的一侧还具有一个N型轻掺杂区（9），所述N⁺ 重掺杂区（2）与N型轻掺杂区（9）相邻，根据不同的电压电流范围调整N型轻掺杂区（9）的浓度，P型重掺杂区（3）和N⁺重掺杂区（2）的结深之差与N型轻掺杂区（9）结深相同或不同，即N型轻掺杂区（9）结深根据耐压和开启电压要求调节；P型重掺杂区（3）和N^—外延层（4）形成PN结；N^—外延层（4）顶部具有通过栅氧化层（6）与其隔离的多晶硅栅电极（5），N⁺ 重掺杂区（2）和N型轻掺杂区（9）通过栅氧化层（6）与多晶硅栅电极（5）隔离；金属化阳极（1）位于器件顶部，覆盖所有P型重掺杂区（3）、N⁺ 重掺杂区（2）、栅氧化层（6）和多晶硅栅电极（5）；

N⁺ 重掺杂区（2）、N型轻掺杂区（9）、N^—外延层（4）与N⁺ 衬底（7）形成N型积累型MOSFET的电子通路；P型重掺杂区（3）与N^—外延层（4）和N⁺ 衬底（7）形成PiN二极管结构；

所述N型积累型MOSFET沟道长度由N⁺ 重掺杂区（2）和N^—外延层（4）间的N型轻掺杂区（9）长度决定。

2.如权利要求1所述的低正向压降的二极管，其特征在于：所述P型重掺杂区（3）掺杂浓度大于5×10¹⁷cm^-3。

3.如权利要求1所述的低正向压降的二极管，其特征在于：所述N^—外延层（4）和N⁺衬底（7）之间还具有N型缓冲区（11）。

4.如权利要求1所述的低正向压降的二极管，其特征在于：所述N型轻掺杂区（9）替换为为P型区（10），P型重掺杂区（3）和P型区（10）共同构成分区P阱，通过调整分区P阱的深度和浓度来满足不同电压和电流要求，所述P型区（10）可通过注入包括硼的受主杂质得到。