CN109860171A - 集成高速反向续流二极管的双极型碳化硅半导体功率器件 - Google Patents
集成高速反向续流二极管的双极型碳化硅半导体功率器件 Download PDFInfo
- Publication number
- CN109860171A CN109860171A CN201910098138.2A CN201910098138A CN109860171A CN 109860171 A CN109860171 A CN 109860171A CN 201910098138 A CN201910098138 A CN 201910098138A CN 109860171 A CN109860171 A CN 109860171A
- Authority
- CN
- China
- Prior art keywords
- type
- region
- anode
- oxide layer
- cathodic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 37
- 230000004888 barrier function Effects 0.000 claims abstract description 33
- 238000001465 metallisation Methods 0.000 claims description 112
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 3
- 230000008859 change Effects 0.000 claims description 3
- 229910052751 metal Inorganic materials 0.000 claims description 3
- 239000002184 metal Substances 0.000 claims description 3
- 229910052760 oxygen Inorganic materials 0.000 claims description 3
- 239000001301 oxygen Substances 0.000 claims description 3
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 abstract description 31
- 229910010271 silicon carbide Inorganic materials 0.000 abstract description 31
- 238000011084 recovery Methods 0.000 abstract description 4
- 238000011982 device technology Methods 0.000 abstract description 2
- 230000002093 peripheral effect Effects 0.000 abstract 1
- 238000009825 accumulation Methods 0.000 description 18
- 230000000694 effects Effects 0.000 description 12
- 238000010586 diagram Methods 0.000 description 10
- 239000000463 material Substances 0.000 description 9
- 230000001939 inductive effect Effects 0.000 description 7
- 230000009471 action Effects 0.000 description 6
- 230000015572 biosynthetic process Effects 0.000 description 6
- 230000000903 blocking effect Effects 0.000 description 4
- 230000005684 electric field Effects 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 238000010276 construction Methods 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- GPXJNWSHGFTCBW-UHFFFAOYSA-N Indium phosphide Chemical compound [In]#P GPXJNWSHGFTCBW-UHFFFAOYSA-N 0.000 description 2
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 239000002210 silicon-based material Substances 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 230000004075 alteration Effects 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 238000003763 carbonization Methods 0.000 description 1
- 230000001413 cellular effect Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
Landscapes
- Electrodes Of Semiconductors (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
本发明属于半导体功率器件技术领域，涉及碳化硅功率半导体器件，具体为集成高速反向续流二极管的双极型碳化硅半导体功率器件，用以实现碳化硅功率器件与反向续流二极管的集成，集成的肖特基势垒FWD可以实现较低的二极管导通压降和减少反向恢复时间和损耗。本发明可以较好地降低碳化硅功率半导体器件的应用成本和减少器件应用时的***器件数，具有较大的应用价值。
Description
技术领域
本发明属于半导体功率器件技术领域，尤其涉碳化硅功率半导体器件，具体为集成高速反向续流二极管的双极型碳化硅半导体功率器件。
背景技术
碳化硅材料与硅材料相比，具有较大的禁带宽度、较高的载流子饱和速率和较大的热导率等优良特性，因此使用碳化硅材料制作的电力电子器件性能远超硅材料；采用碳化硅材料制作的功率器件具有更低的导通损耗、开关损耗以及更好的电压阻断能力，因此具有广阔的应用前景。
通常，大部分功率器件被用在带有感性负载的开关电路中，这就需要给功率器件反并联续流二极管(Free-wheeling diode，FWD)。传统的做法是在功率器件外部并联一个FWD，或是将FWD和功率器件封装在一起；而对于碳化硅功率器件而言，由于常规碳化硅PN结二极管的导通压降较高，同时对于功率器件而言，具有一层较厚且掺杂浓度较低的漂移区，因此，利用功率器件体身制作的反向续流的PIN二极管具有更高的导通压降、反向恢复时间和损耗。
发明内容
本发明的目的在于提供一种集成高速反向续流二极管的双极型碳化硅半导体功率器件，用以实现碳化硅功率器件与FWD的集成，同时降低集成的碳化硅二极管导通压降和减少反向恢复时间和损耗。
为实现上述发明目的，本发明技术方案如下：
一种集成高速反向续流二极管的双极型碳化硅半导体功率器件，包括自上而下依次层叠设置的金属化阴极1、N型漂移区2、金属化阳极3，其中：
所述N型漂移区2的下表面为背面结构，所述背面结构包括：N型缓冲层4、N型阳极区17、P型阳极区18；所述N型阳极区17与P型阳极区18相邻接、且均位于N型缓冲层4下方，两者与金属化阳极的上表面形成欧姆接触；
所述N型漂移区2的上表面为正面结构，所述正面结构包括：第一P型区5、P型阴极区6、第一N型区7、第二P型区8、第二N型区12、沟槽9及沟槽内的氧化层10和栅极11；所述沟槽9开设于N型漂移区2上表面的一侧，所述沟槽9内部填充有氧化层10，且氧化层10中设置有栅极11、氧化层10下方设置有第二P型区8；所述第一P型区5位于N型漂移区2的上方，所述P型阴极区6与第一N型区7相邻接、且均位于第一P型区5的上方，所述P型阴极区6与第一N型区7的上方与金属化阴极1形成欧姆接触，所述第一P型区5、第一N型区7均与氧化层10相接触；所述第二N型区12贯穿第一P型区5与P型阴极区6，且第二N型区12的上方与金属化阴极1形成肖特基势垒接触，下方与N型漂移区相接触。
进一步的，所述器件还包括第三N型区13，所述第三N型区13上、下分别与第一N型区7、N型漂移区2相接触，左、右分别与第一P型区5、氧化层10相接触。
一种集成高速反向续流二极管的双极型碳化硅半导体功率器件，包括自上而下依次层叠设置的金属化阴极(K)、N型漂移区、金属化阳极(A)，其中：
所述N型漂移区2的下表面为背面结构，所述背面结构包括：N型缓冲层4、N型阳极区17、P型阳极区18；所述N型阳极区17与P型阳极区18相邻接、且均位于N型缓冲层4下方，两者与金属化阳极的上表面形成欧姆接触；
所述N型漂移区2的上表面为正面结构，所述正面结构包括：第一P型阴极区6-1、第二P型阴极区6-2、第一N型区7、第二P型区8、第二N型区12、第一沟槽9及沟槽内的氧化层10和栅极11、第二沟槽15；所述第一沟槽9开设于N型漂移区2上表面的一侧，所述第一沟槽9内部填充有氧化层10，且氧化层10中设置有栅极11、氧化层10下方设置有第二P型区8；所述第二沟槽15开设于N型漂移区2上表面的另一侧，所述第一P型阴极区6-1和第二P型阴极区6-2分别位于所述第二沟槽的下方和侧方，所述第一N型区7位于第二P型阴极区6-2与氧化层之间，所述第一P型阴极区6-1、第二P型阴极区6-2与第一N型区7的上方均与金属化源极1形成欧姆接触；所述第二N型区12设置于第一P型阴极区6-1与第二P型阴极区6-2之间，与第一P型阴极区6-1、第二P型阴极区6-2、第一N型区7、氧化层10均相接触，且上方与金属化源极1形成肖特基势垒接触，下方与N型漂移区相接触。
进一步的，所述器件还包括第一P型区5，所述第一P型区5上、下分别与第一N型区7、第二N型区12相接触，左、右分别与第二P型阴极区6-2、氧化层10相接触。
上述集成高速反向续流二极管的双极型碳化硅半导体功率器件，所述器件还包括第三P型区14，第三P型区14设置于第二P型区8的下方。
一种集成高速反向续流二极管的双极型碳化硅半导体功率器件，包括自上而下依次层叠设置的金属化源极1、N型漂移区2、金属化漏极3，其中：
所述N型漂移区2的下表面为背面结构，所述背面结构包括：N型缓冲层4、N型阳极区17、P型阳极区18；所述N型阳极区17与P型阳极区18相邻接、且均位于N型缓冲层4下方，两者与金属化阳极的上表面形成欧姆接触；
所述N型漂移区2的上表面为正面结构，所述正面结构包括：第一P型区5、P型源极区6、第一N型区7、第二N型区12、第四N型区16、氧化层10及栅极11；所述第一P型区5位于N型漂移区2的上方，所述P型源极区6与第一N型区7相邻接、且均位于第一P型区5中，所述P型源极区6与第一N型区7的上方与金属化源极1形成欧姆接触；所述第二N型区12与第四N型区16分别位于第一P型区5两侧，且第二N型区12的上方与金属化源极1形成肖特基势垒接触；所述氧化层位于第四N型区16上方、且与第一P型区5相接触，所述氧化层10上方设置栅极11。
作为优选方式，器件中的碳化硅材料替换为硅、砷化镓、磷化铟或锗硅半导体材料。
本发明的有益效果为：
本发明提供一种集成高速反向续流二极管的双极型碳化硅半导体功率器件，为了实现碳化硅功率器件与FWD的集成，同时降低碳化硅二极管导通压降和减少反向恢复时间和损耗，本发明提出了在碳化硅功率器件元胞中集成肖特基势垒二极管的新结构。与此同时，为了降低SiC反型层沟道电阻，本发明中部分器件结构还使用积累型沟道代替传统器件中的反型层沟道，对电子导电型器件而言，与传统反型层电子沟道的器件相比，采用积累型电子沟道的器件沟道可以提高沟道载流子(电子)迁移率，降低器件的沟道电阻，即可以降低器件的特征电阻，同时器件阈值电压也会降低。使用积累型绝缘栅半导体场效应晶体管结构可以更好的在沟道迁移率和阈值电压间折中；与传统反型层电子沟道的器件相比，积累型绝缘栅半导体场效应晶体管器件在可接受的阈值电压下其沟道迁移率更高，具有更低的导通电阻和导通压降，因此本发明中的器件新结构具有广阔的应用前景。
对于槽栅碳化硅器件栅氧的保护，可以通过在槽栅底部离子注入P型杂质，在槽栅底部形成P型屏蔽结构，减小栅氧化层底部拐角处的电场集中效应，使电场尖峰从栅氧处转移到P型屏蔽层与N型漂移区形成的PN结中，从而减小氧化层处的电场大小，提高器件的耐压和可靠性。
功率半导体器件的耐压是通过器件中一层较低掺杂的半导体材料实现的，其掺杂浓度与厚度决定器件的耐压大小，也决定器件的导通电阻的大小。当掺杂浓度较低时，器件耐压更高，但导通电阻随之增大。采用超结结构可以有效改善这方面的折中，通过设计P柱和N柱组成复合缓冲层的浓度和宽度，当复合缓冲层耗尽时，P柱和N柱之间产生的电场大部分被相互抵消，因此其掺杂浓度可以高于通常的耐压区，并减小器件的导通电阻。
对于双极型器件而言，将底部同时扔有N+和P+区，既能实现器件的电导调制，同时又能在反向时为FWD提供电流通路。
综上，本发明提供的结构可以获得较高的沟道迁移率、较低的导通电阻，集成了反向续流的肖特基势垒二极管，提高了器件的集成度和应用成本。
附图说明
图1为实施例1中集成高速反向续流二极管的双极型碳化硅半导体功率器件结构示意图。
图2为实施例1中优化元胞面积后的集成高速反向续流二极管的双极型碳化硅半导体功率器件结构示意图。
图3为实施例2中集成高速反向续流二极管的积累型沟道双极型碳化硅半导体功率器件结构示意图。
图4为实施例2中优化元胞面积后的集成高速反向续流二极管的积累型沟道双极型碳化硅半导体功率器件结构示意图。
图5为实施例3中采用电荷补偿原理的集成高速反向续流二极管的双极型碳化硅半导体功率器件结构示意图。
图6为实施例4中采用电荷补偿原理的集成高速反向续流二极管的积累型沟道双极型碳化硅半导体功率器件结构示意图。
图7为实施例5中集成高速反向续流二极管的且采用沟槽型阴极区和积累型沟道的双极型碳化硅半导体功率器件结构示意图。
图8为实施例6中集成高速反向续流二极管的且采用沟槽型阴极区的双极型碳化硅半导体功率器件结构示意图。
图9为实施例7中集成高速反向续流二极管的沟槽型双极型碳化硅半导体功率器件结构示意图。
图10为实施例8中集成高速反向续流二极管的平面栅双极型碳化硅半导体功率器件结构示意图。
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
实施例1
本实施例提供一种新型集成高速反向续流二极管的反型层沟道的绝缘栅功率器件，其结构如图1所示，包括自上而下依次层叠设置的金属化阴极1、N型漂移区2、金属化阳极3，其中：
所述N型漂移区2的下表面为背面结构，所述背面结构包括：N型缓冲层4、N型阳极区17、P型阳极区18；所述N型阳极区17与P型阳极区18相邻接、且均位于N型缓冲层4下方，两者与金属化阳极的上表面形成欧姆接触；
所述N型漂移区2的上表面为正面结构，所述正面结构包括：第一P型区5、P型阴极区6、第一N型区7、第二P型区8、第二N型区12、沟槽9及沟槽内的氧化层10和栅极11；所述沟槽9开设于N型漂移区2上表面的一侧，所述沟槽9内部填充有氧化层10，且氧化层10中设置有栅极11、氧化层10下方设置有第二P型区8；所述第一P型区5位于N型漂移区2的上方，所述P型阴极区6与第一N型区7相邻接、且均位于第一P型区5的上方，所述P型阴极区6与第一N型区7的上方与金属化阴极1形成欧姆接触，所述第一P型区5、第一N型区7均与氧化层10相接触；所述第二N型区12贯穿第一P型区5与P型阴极区6，且第二N型区12的上方与金属化阴极1形成肖特基势垒接触，下方与N型漂移区相接触。
本实施例的工作原理如下：
本实施例中一种新型集成高速反向续流二极管的反型层沟道的绝缘栅功率器件，在正向导通时的电极连接方式为：金属化阳极(A)接高电位，金属化阴极(K)接低电位，栅极(G)接相对于金属化阴极(K)的高电位；当栅极(G)相对于金属化阴极(K)施加的正向偏压达到或超过器件的阈值电压时，在第一P型区5中靠近氧化层10侧壁形成反型层沟道；与此同时，若金属化阳极(A)施加了相对于金属化阴极(K)的正向偏压，电子则从金属化阴极(K)经第一N型区7和第一P型区5，流入N型漂移区2，并流往N型缓冲层4，最终通过N型阳极区17到达金属化阳极(A)，形成正向导通电流。在P型阳极区18上方的N型缓冲层4中，由于电子的横向流动形成横向压降，P型阳极区18与N型缓冲层4形成的PN结部分导通，起到电导调制作用。此时，空穴由P型阳极区18注入N型缓冲层4，经N型漂移区2流入第一P型区5，最后通过P型阴极区6到达金属化阴极(K)。在正向导通时，第二N型区12在两侧第一P型区5和P型阴极区6共同作用下被耗尽，几乎没有电子经第二N型区12流入N型漂移区2。
在器件阻断时的电极连接方式为：金属化阳极(A)接高电位，金属化阴极(K)接低电位，栅极(G)接相对于金属化阴极(K)的零或负电位；此时，第一P型区5中无反型层形成，即未形成导电沟道；第二N型区12在两侧第一P型区5和P型阴极区6共同作用下被耗尽；第一P型区5和第二P型区8与N型漂移区2的PN结共同耐压，耗尽区向下扩展并可能耗尽到N型漏极区4并在N型漏极区4处终结。第二P型区8位于沟槽氧化层10的底部，可以防止氧化层的底部发生击穿，提高氧化层的可靠性。
而当器件由导通状态转为被阻断的瞬间，在感性负载感生反向电动势的作用下，金属化阳极(A)的电位相对于金属化阴极(K)的电位为负电位；设置第一P型区5的浓度及第二N型区12的宽度，使得第二N型区12此时不完全耗尽，从而金属化阴极(K)与第二N型区12形成的肖特基势垒二极管(SBD)导通，起到反向续流的作用。此时，电子电流流通的路径为：电子由金属化阳极(A)通过N型阳极区17注入N型缓冲层4，流经N型缓冲层4、N型漂移区2和第二N型区12，最终到达金属化阴极(K)。由于金属化阴极(K)与第二N型区12形成的肖特基势垒二极管的两侧均有P型区(第一P型区5和P型阴极区6)，因此，实际上该肖特基势垒二极管(SBD)与结型势垒肖特基二极管(JBS)的工作原理相类似。
进一步的，本实施例中，所述第二N型区12贯穿第一P型区5与P型阴极区6，在极端情况下，即第二N型区12位于第一P型区5与P型阴极区6的一侧，如图2所示，此时，能够进一步减少器件的元胞面积，进而降低器件的比导通电阻，其工作原理及实现功能与本实施例完全相同。
实施例2
本实施例提供一种新型集成高速反向续流二极管的积累型沟道的绝缘栅功率器件，其结构如图3所示，其与实施例1的区别在于，所述器件还包括第三N型区13，所述第三N型区13上、下分别与第一N型区7、N型漂移区2相接触，左、右分别与第一P型区5、氧化层10相接触。
本实施例的工作原理如下：
本实施例中一种新型集成高速反向续流二极管的积累型沟道的绝缘栅功率器件，在正向导通时的电极连接方式为：金属化阳极(A)接高电位，金属化阴极(K)接低电位，栅极(G)接相对于金属化阴极(K)的高电位；当栅极(G)相对于金属化阴极(K)施加的正向偏压达到或超过器件的阈值电压时，在第三N型区13中靠近氧化层10侧壁形成积累型沟道；与此同时，若金属化阳极(A)施加了相对于金属化阴极(K)的正向偏压，电子则从金属化阴极(K)经第一N型区7和第三N型区13，流入N型漂移区2，并流往N型缓冲层4，最终通过N型阳极区18到达金属化阳极(A)3，形成正向导通电流。在P型阳极区19上方的N型缓冲层4中，由于电子的横向流动形成横向压降，P型阳极区18与N型缓冲层4形成的PN结部分导通，起到电导调制作用。此时，空穴由P型阳极区18注入N型缓冲层4，经N型漂移区2分别流入第一P型区5，最后通过P型阴极区6到达金属化阴极(K)。在正向导通时，第二N型区12在两侧第一P型区5和P型阴极区6共同作用下被耗尽，几乎没有电子经第二N型区12流入N型漂移区2。
在器件阻断时的电极连接方式为：金属化阳极(A)接高电位，金属化阴极(K)接低电位，栅极(G)接相对于金属化阴极(K)的零或负电位；此时，栅极(G)与第一P型区5共同耗尽第三N型区13，即导电沟道被夹断；第二N型区12在两侧第一P型区5和P型阴极区6共同作用下被耗尽；第一P型区5和第二P型区8与N型漂移区2的PN结共同耐压，耗尽区向下扩展并可能耗尽到N型漏极区4并在N型漏极区4处终结。此外，第二P型区8位于沟槽氧化层10的底部，可以防止氧化层的底部发生击穿，提高氧化层的可靠性。
而当器件由导通状态转为被阻断的瞬间，在感性负载感生反向电动势的作用下，金属化阳极(A)的电位相对于金属化阴极(K)的电位为负电位。设置第一P型区5的浓度及第二N型区12的宽度，使得第二N型区12此时不完全耗尽，从而金属化源极(S)与第二N型区12形成的肖特基势垒二极管(SBD)导通，起到反向续流的作用。此时，电子电流流通的路径为：电子由金属化阳极(A)通过N型阳极区17注入N型缓冲层4，流经N型缓冲层4、N型漂移区2和第二N型区12，最终到达金属化阴极(K)。由于金属化阴极(K)与第二N型区12形成的肖特基势垒二极管的两侧均有P型区(第一P型区5和P型阴极区6)，因此，实际上该肖特基势垒二极管(SBD)与结型势垒肖特基二极管(JBS)的工作原理相类似。
进一步的，本实施例中，所述第二N型区12贯穿第一P型区5与P型阴极区6，在极端情况下，即第二N型区12位于第一P型区5与P型阴极区6的一侧，如图4所示，此时，能够进一步减少器件的元胞面积，进而降低器件的比导通电阻，其工作原理及实现功能与本实施例完全相同。
实施例3
本实施例提供一种新型集成高速反向续流二极管的反型层沟道的绝缘栅功率器件，其结构如图5所示，其与实施例1的区别在于，所述器件还包括第三P型区14，第三P型区14设置于第二P型区8的下方。
本实施例器件工作原理与实施例1相同，其中，在器件阻断时，第一P型区5、第二P型区8、第三P型区14与N型漂移区2的PN结共同耐压，引入第三P型区14，能够更高的帮组器件耐压，同时，在阻断耐压不变的条件下，能降低正向导通是的导通电阻。
实施例4
本实施例提供一种新型集成高速反向续流二极管的积累型沟道的绝缘栅功率器件，其结构如图6所示，其与实施例2的区别在于，所述器件还包括第三P型区14，第三P型区14设置于第二P型区8的下方。
本实施例器件工作原理与实施例2相同，其中，在器件阻断时，第一P型区5、第二P型区8、第三P型区14与N型漂移区2的PN结共同耐压，引入第三P型区14，能够更高的帮组器件耐压，同时，在阻断耐压不变的条件下，能降低正向导通是的导通电阻。
实施例5
本实施例提供一种新型集成高速反向续流二极管的积累型沟道的绝缘栅功率器件，其结构如图7所示，包括自上而下依次层叠设置的金属化阴极(K)、N型漂移区、金属化阳极(A)，其中：
所述N型漂移区2的下表面为背面结构，所述背面结构包括：N型缓冲层4、N型阳极区17、P型阳极区18；所述N型阳极区17与P型阳极区18相邻接、且均位于N型缓冲层4下方，两者与金属化阳极的上表面形成欧姆接触；
所述N型漂移区2的上表面为正面结构，所述正面结构包括：第一P型阴极区6-1、第二P型阴极区6-2、第一N型区7、第二P型区8、第二N型区12、第一沟槽9及沟槽内的氧化层10和栅极11、第二沟槽15；所述第一沟槽9开设于N型漂移区2上表面的一侧，所述第一沟槽9内部填充有氧化层10，且氧化层10中设置有栅极11、氧化层10下方设置有第二P型区8；所述第二沟槽15开设于N型漂移区2上表面的另一侧，所述第一P型阴极区6-1和第二P型阴极区6-2分别位于所述第二沟槽的下方和侧方，所述第一N型区7位于第二P型阴极区6-2与氧化层之间，所述第一P型阴极区6-1、第二P型阴极区6-2与第一N型区7的上方均与金属化源极1形成欧姆接触；所述第二N型区12设置于第一P型阴极区6-1与第二P型阴极区6-2之间，与第一P型阴极区6-1、第二P型阴极区6-2、第一N型区7、氧化层10均相接触，且上方与金属化源极1形成肖特基势垒接触，下方与N型漂移区相接触。
本实施例的工作原理如下：
本实施例中一种新型集成高速反向续流二极管的积累型沟道的绝缘栅功率器件，在正向导通时的电极连接方式为：金属化阳极(A)接高电位，金属化阴极(K)接低电位，栅极(G)接相对于金属化阴极(K)的高电位；当栅极(G)相对于金属化阴极(K)施加的正向偏压达到或超过器件的阈值电压时，在第二N型区12中靠近氧化层10侧壁形成积累型沟道；与此同时，若金属化阳极(A)施加了相对于金属化阴极(K)的正向偏压，电子则从金属化源极(S)经第一N型区7和第二N型区12，流入N型漂移区2，并流往N型漏极区4，最终到达金属化阳极(A)，形成正向导通电流。在P型阳极区18上方的N型缓冲层4中，由于电子的横向流动形成横向压降，P型阳极区18与N型缓冲层4形成的PN结部分导通，起到电导调制作用。此时，空穴由P型阳极区18注入N型缓冲层4，经N型漂移区2分别流入第一P型阴极区6-1、第二P型阴极区6-2，最后到达金属化阴极(K)。在正向导通时，第二N型区12左侧在第一P型阴极区6-1与第二P型阴极区6-2共同作用下被耗尽，几乎没有电子由金属化源极(S)直接从第二N型区12左侧流入N型漂移区2。
在器件阻断时的电极连接方式为：金属化阳极(A)接高电位，金属化阴极(K)接低电位，栅极(G)接相对于金属化阴极(K)的零或负电位；此时，第二N型区12中靠近氧化层10侧壁无积累层形成，即无法形成导电沟道；第二N型区12在第一P型阴极区6-1、第二P型阴极区6-2和第二P型区8共同作用下被耗尽；第一P型阴极区6-1、第二P型区8与N型漂移区2的PN结共同耐压，耗尽区向下扩展并可能耗尽到N型缓冲层4并在N型缓冲层4处终结。此外，第二P型区8位于沟槽氧化层10的底部，可以防止氧化层的底部发生击穿，提高氧化层的可靠性。
而当器件由导通状态转为被阻断的瞬间，在感性负载感生反向电动势的作用下，金属化阳极(A)的电位相对于金属化阴极(K)的电位为负电位；设置第一P型阴极区6-1、第二P型阴极区6-2的浓度及区域大小，使得第二N型区12此时不完全耗尽，从而金属化阴极(K)与第二N型区12形成的肖特基势垒二极管(SBD)导通，起到反向续流的作用。此时，电子电流流通的路径为：电子由金属化阳极(A)通过N型阳极区17注入N型缓冲层4，经N型缓冲层4、N型漂移区2和第二N型区12，最终到达金属化阴极(K)。由于金属化源极(S)与第二N型区12形成的肖特基势垒二极管的两侧均有P型区(第一P型阴极区6-1、第二P型阴极区6-2)，因此，实际上该肖特基势二极管(SBD)与结型势垒肖特基二极管(JBS)的工作原理相类似。
同理，所述器件还可以包括第三P型区14，第三P型区14设置于第二P型区8的下方；在器件阻断时，第一P型阴极区6-1、第二P型区8、第三P型区14与N型漂移区2的PN结共同耐压引入第三P型区14，能够更高的帮组器件耐压，同时，在阻断耐压不变的条件下，能降低正向导通是的导通电阻。
实施例6
本实施例提供一种新型集成高速反向续流二极管的绝缘栅功率器件，其结构如图8所示，其与实施例5的区别在于，所述器件还包括第一P型区5，所述第一P型区5上、下分别与第一N型区7、第二N型区12相接触，左、右分别与第二P型阴极区6-2、氧化层10相接触。
本实施例的工作原理如下：
本实施例中一种新型集成高速反向续流二极管的绝缘栅功率器件，在正向导通时的电极连接方式为：金属化阳极(A)接高电位，金属化阴极(K)接低电位，栅极(G)接相对于金属化阴极(K)的高电位；当栅极(G)相对于金属化阴极(K)施加的正向偏压达到或超过器件的阈值电压时，在第一P型区5中靠近氧化层10侧壁形成反型层沟道，而在第二N型区12中靠近氧化层10侧壁形成积累型沟道；与此同时，若金属化阳极(A)施加了相对于金属化阴极(K)的正向偏压，电子则从金属化阴极(K)经第一N型区7、第一P型区5、第二N型区12，流入N型漂移区2，并流往N型缓冲层4，最终通过N型阳极区17到达金属化阳极(A)，形成正向导通电流。在P型阳极区18上方的N型缓冲层4中，由于电子的横向流动形成横向压降，P型阳极区18与N型缓冲层4形成的PN结部分导通，起到电导调制作用。此时，空穴由P型阳极区18注入N型缓冲层4，经N型漂移区2分别流入第一P型阴极区6-1、第二P型阴极区6-2、第一P型区5，最后到达金属化阴极(K)。在正向导通时，第二N型区12左侧在第一P型阴极区6-1、第二P型阴极区6-2、第一P型区5共同作用下被耗尽，几乎没有电子由金属化源极(S)直接从第二N型区12左侧流入N型漂移区2。
在器件阻断时的电极连接方式为：金属化阳极(A)接高电位，金属化阴极(K)接低电位，栅极(G)接相对于金属化阴极(K)的零或负电位；此时，第一P型区5中靠近氧化层10侧壁无反型层沟道形成，第二N型区12中靠近氧化层10侧壁无积累层形成，即无法形成导电沟道；第二N型区12在第一P型阴极区6-1、第二P型阴极区6-2、第一P型区5和第二P型区8共同作用下被耗尽；第一P型阴极区6-1、第二P型区8与N型漂移区2的PN结共同耐压，耗尽区向下扩展并可能耗尽到N型缓冲层4并在N型缓冲层4处终结。此外，第二P型区8位于沟槽氧化层10的底部，可以防止氧化层的底部发生击穿，提高氧化层的可靠性。
而当器件由导通状态转为被阻断的瞬间，在感性负载感生反向电动势的作用下，金属化阳极(A)的电位相对于金属化阴极(K)的电位为负电位；置第一P型阴极区6-1、第二P型阴极区6-2、第一P型区5的浓度及区域大小，使得第二N型区12此时不完全耗尽，从而金属化阴极(K)与第二N型区12形成的肖特基势垒二极管(SBD)导通，起到反向续流的作用。此时，电子电流流通的路径为：电子由金属化阳极(A)通过N型阳极区17注入N型缓冲层4，经N型缓冲层4、N型漂移区2和第二N型区12，最终到达金属化阴极(K)。由于金属化源极(S)与第二N型区12形成的肖特基势垒二极管的两侧均有P型区(第一P型阴极区6-1、第二P型阴极区6-2、第一P型区5)，因此，实际上该肖特基势二极管(SBD)与结型势垒肖特基二极管(JBS)的工作原理相类似。
同理，所述器件还可以包括第三P型区14，其作用与其他实施例相同。
实施例7
本实施例提供一种新型集成高速反向续流二极管的积累型沟道的绝缘栅功率器件，其结构如图9所示，其与实施例6的区别在于，所述第二N型区12贯穿第一P型阴极区6-1，且第二N型区12的上方与金属化源极1形成肖特基势垒接触，下方与N型漂移区相接触。
本实施例的工作原理如下：
本实施例中一种新型集成高速反向续流二极管的绝缘栅功率器件，在正向导通时的电极连接方式为：金属化阳极(A)接高电位，金属化阴极(K)接低电位，栅极(G)接相对于金属化阴极(K)的高电位；当栅极(G)相对于金属化阴极(K)施加的正向偏压达到或超过器件的阈值电压时，在第一P型区5中靠近氧化层10侧壁形成反型层沟道；与此同时，若金属化阳极(A)施加了相对于金属化阴极(K)的正向偏压，电子则从金属化源极(S)经第一N型区7、第一P型区5，流入N型漂移区2，并流往N型缓冲层4，最终通过N型阳极区17到达金属化阳极(A)，形成正向导通电流。在P型阳极区18上方的N型缓冲层4中，由于电子的横向流动形成横向压降，P型阳极区18与N型缓冲层4形成的PN结部分导通，起到电导调制作用。此时，空穴由P型阳极区18注入N型缓冲层4，经N型漂移区2分别流入第一P型阴极区6-1、第二P型阴极区6-2、第一P型区5，最后到达金属化阴极(K)。在正向导通时，第二N型区12被两侧第一P型阴极区6-1作用下被耗尽，几乎没有电子由金属化源极(S)直接从第二N型区12左侧流入N型漂移区2。
在器件阻断时的电极连接方式为：金属化阳极(A)接高电位，金属化阴极(K)接低电位，栅极(G)接相对于金属化阴极(K)的零或负电位；此时，第一P型区5中靠近氧化层10侧壁无反型层沟道形成，即无法形成导电沟道；第二N型区12在第一P型阴极区6-1作用下被耗尽；第一P型阴极区6-1、第二P型阴极区6-2、第一P型区5和第二P型区8与N型漂移区2的PN结共同耐压，耗尽区向下扩展并可能耗尽到N型漏极区4并在N型漏极区4处终结。此外，第二P型区8位于沟槽氧化层10的底部，可以防止氧化层的底部发生击穿，提高氧化层的可靠性。
而当器件由导通状态转为被阻断的瞬间，在感性负载感生反向电动势的作用下，金属化阳极(A)的电位相对于金属化阴极(K)的电位为负电位；设置第一P型阴极区6-1的浓度及区域大小，使得第二N型区12此时不完全耗尽，从而金属化阴极(K)与第二N型区12形成的肖特基势垒二极管(SBD)导通，起到反向续流的作用。此时，电子电流流通的路径为：电子由金属化阳极(A)通过N型阳极区17注入N型缓冲层4，经N型缓冲层4、N型漂移区2和第二N型区12，最终到达金属化阴极(K)。由于金属化阴极(K)与第二N型区12形成的肖特基势垒二极管的两侧均有P型区(第一P型阴极区6-1)，因此，实际上该肖特基势二极管(SBD)与结型势垒肖特基二极管(JBS)的工作原理相类似。
进一步的，本实施例中，所述第二N型区12贯穿第一P型阴极区6-1，在极端情况下，即第二N型区12位于第一P型阴极区6-1的一侧，此时，能够进一步减少器件的元胞面积，进而降低器件的比导通电阻，其工作原理及实现功能与本实施例完全相同。
同理，所述器件还可以包括第三P型区14，其作用与其他实施例相同。
实施例8
本实施例提供一种新型集成高速反向续流二极管的绝缘栅功率器件，其结构如图10所示，包括自上而下依次层叠设置的金属化源极1、N型漂移区2、金属化漏极3，其中：
所述N型漂移区2的下表面为背面结构，所述背面结构包括：N型缓冲层4、N型阳极区17、P型阳极区18；所述N型阳极区17与P型阳极区18相邻接、且均位于N型缓冲层4下方，两者与金属化阳极的上表面形成欧姆接触；
所述N型漂移区2的上表面为正面结构，所述正面结构包括：第一P型区5、P型源极区6、第一N型区7、第二N型区12、第四N型区16、氧化层10及栅极11；所述第一P型区5位于N型漂移区2的上方，所述P型源极区6与第一N型区7相邻接、且均位于第一P型区5中，所述P型源极区6与第一N型区7的上方与金属化源极1形成欧姆接触；所述第二N型区12与第四N型区16分别位于第一P型区5两侧，且第二N型区12的上方与金属化源极1形成肖特基势垒接触；所述氧化层位于第四N型区16上方、且与第一P型区5相接触，所述氧化层10上方设置栅极11。
本实施例的工作原理如下：
本实施例中一种新型集成高速反向续流二极管的绝缘栅功率器件，在正向导通时的电极连接方式为：金属化漏极(D)接高电位，金属化源极(S)接低电位，栅极(G)接相对于金属化源极(S)的高电位；当栅极(G)相对于金属化源极(S)施加的正向偏压达到或超过器件的阈值电压时，在第一P型区5中靠近氧化层10处形成反型层沟道；与此同时，若金属化漏极(D)施加了相对于金属化源极(S)的正向偏压，电子则从金属化源极(S)经第一N型区7、第一P型区5和第四N型区16，流入N型漂移区2，并流往N型漏极区4，最终到达金属化漏极(D)，形成正向导通电流。在P型阳极区18上方的N型缓冲层4中，由于电子的横向流动形成横向压降，P型阳极区18与N型缓冲层4形成的PN结部分导通，起到电导调制作用。此时，空穴由P型阳极区18注入N型缓冲层4，经N型漂移区2流入第一P型区5，最后通过P型源极区6到达金属化源极(S)。在正向导通时，第二N型区12在P型源极区6与第一P型区5共同作用下被耗尽，几乎没有电子由金属化源极(S)直接从第二N型区12流入N型漂移区2。
在器件阻断时的电极连接方式为：金属化漏极(D)接高电位，金属化源极(S)接低电位，栅极(G)接相对于金属化源极(S)的零或负电位；此时，第一P型区5中靠近氧化层10处无反型层形成，即无法形成导电沟道；第二N型区12在P型源极区6与第一P型区5共同作用下被耗尽；P型源极区6、第一P型区5与第二N型区12的PN结、第一P型区5与N型漂移区2的PN结共同耐压，耗尽区向下扩展并可能耗尽到N型漏极区4并在N型漏极区4处终结。
而当器件由导通状态转为被阻断的瞬间，在感性负载感生反向电动势的作用下，金属化漏极(D)的电位相对于金属化源极(S)的电位为负电位；设置P型源极区6与第一P型区5的浓度及区域大小，使得第二N型区12此时不完全耗尽，从而金属化源极(S)与第二N型区12形成的肖特基势垒二极管(SBD)导通，起到反向续流的作用。此时，电子电流流通的路径为：电子由金属化漏极(D)通过N型阳极区17注入N型缓冲层4，流经N型缓冲层4、N型漂移区2和第二N型区12，最终到达金属化源极(S)。由于金属化源极(S)与第二N型区12形成的肖特基势垒二极管的右侧有P型区，因此，实际上该肖特基势二极管(SBD)与结型势垒肖特基二极管(JBS)的工作原理相类似。
以上所述，仅为本发明的具体实施方式，器件中的碳化硅材料也可替换为硅、砷化镓、磷化铟或锗硅等半导体材料。本说明书中所公开的任一特征，除非特别叙述，均可被其他等效或具有类似目的的替代特征加以替换；所公开的所有特征、或所有方法或过程中的步骤，除了互相排斥的特征和/或步骤以外，均可以任何方式组合。
Claims (7)
1.集成高速反向续流二极管的双极型碳化硅半导体功率器件，包括自上而下依次层叠设置的金属化阴极1、N型漂移区2、金属化阳极3，其中：
所述N型漂移区2的下表面为背面结构，所述背面结构包括：N型缓冲层4、N型阳极区17、P型阳极区18；所述N型阳极区17与P型阳极区18相邻接、且均位于N型缓冲层4下方，两者与金属化阳极的上表面形成欧姆接触；
所述N型漂移区2的上表面为正面结构，所述正面结构包括：第一P型区5、P型阴极区6、第一N型区7、第二P型区8、第二N型区12、沟槽9及沟槽内的氧化层10和栅极11；所述沟槽9开设于N型漂移区2上表面的一侧，所述沟槽9内部填充有氧化层10，且氧化层10中设置有栅极11、氧化层10下方设置有第二P型区8；所述第一P型区5位于N型漂移区2的上方，所述P型阴极区6与第一N型区7相邻接、且均位于第一P型区5的上方，所述P型阴极区6与第一N型区7的上方与金属化阴极1形成欧姆接触，所述第一P型区5、第一N型区7均与氧化层10相接触；所述第二N型区12贯穿第一P型区5与P型阴极区6，且第二N型区12的上方与金属化阴极1形成肖特基势垒接触，下方与N型漂移区相接触。
2.按权利要求1所述集成高速反向续流二极管的双极型碳化硅半导体功率器件，其特征在于，所述器件还包括第三N型区13，所述第三N型区13上、下分别与第一N型区7、N型漂移区2相接触，左、右分别与第一P型区5、氧化层10相接触。
3.集成高速反向续流二极管的双极型碳化硅半导体功率器件，包括自上而下依次层叠设置的金属化阴极(K)、N型漂移区、金属化阳极(A)，其中：
所述N型漂移区2的下表面为背面结构，所述背面结构包括：N型缓冲层4、N型阳极区17、P型阳极区18；所述N型阳极区17与P型阳极区18相邻接、且均位于N型缓冲层4下方，两者与金属化阳极的上表面形成欧姆接触；
所述N型漂移区2的上表面为正面结构，所述正面结构包括：第一P型阴极区6-1、第二P型阴极区6-2、第一N型区7、第二P型区8、第二N型区12、第一沟槽9及沟槽内的氧化层10和栅极11、第二沟槽15；所述第一沟槽9开设于N型漂移区2上表面的一侧，所述第一沟槽9内部填充有氧化层10，且氧化层10中设置有栅极11、氧化层10下方设置有第二P型区8；所述第二沟槽15开设于N型漂移区2上表面的另一侧，所述第一P型阴极区6-1和第二P型阴极区6-2分别位于所述第二沟槽的下方和侧方，所述第一N型区7位于第二P型阴极区6-2与氧化层之间，所述第一P型阴极区6-1、第二P型阴极区6-2与第一N型区7的上方均与金属化源极1形成欧姆接触；所述第二N型区12设置于第一P型阴极区6-1与第二P型阴极区6-2之间，与第一P型阴极区6-1、第二P型阴极区6-2、第一N型区7、氧化层10均相接触，且上方与金属化源极1形成肖特基势垒接触，下方与N型漂移区相接触。
4.按权利要求3所述集成高速反向续流二极管的双极型碳化硅半导体功率器件，其特征在于，所述器件还包括第一P型区5，所述第一P型区5上、下分别与第一N型区7、第二N型区12相接触，左、右分别与第二P型阴极区6-2、氧化层10相接触。
5.集成高速反向续流二极管的双极型碳化硅半导体功率器件，包括自上而下依次层叠设置的金属化阴极(K)、N型漂移区、金属化阳极(A)，其中：
所述N型漂移区2的下表面为背面结构，所述背面结构包括：N型缓冲层4、N型阳极区17、P型阳极区18；所述N型阳极区17与P型阳极区18相邻接、且均位于N型缓冲层4下方，两者与金属化阳极的上表面形成欧姆接触；
所述N型漂移区2的上表面为正面结构，所述正面结构包括：第一P型阴极区6-1、第二P型阴极区6-2、第一N型区7、第二P型区8、第二N型区12、第一P型区5、第一沟槽9及沟槽内的氧化层10和栅极11、第二沟槽15；所述第一沟槽9开设于N型漂移区2上表面的一侧，所述第一沟槽9内部填充有氧化层10，且氧化层10中设置有栅极11、氧化层10下方设置有第二P型区8；所述第二沟槽15开设于N型漂移区2上表面的另一侧，所述第一P型阴极区6-1和第二P型阴极区6-2分别位于所述第二沟槽的下方和侧方，所述第一N型区7位于第二P型阴极区6-2与氧化层之间，所述第一P型阴极区6-1、第二P型阴极区6-2与第一N型区7的上方均与金属化源极1形成欧姆接触；所述第一P型区5上、下分别与第一N型区7、第二N型区12相接触，左、右分别与第二P型阴极区6-2、氧化层10相接触；所述第二N型区12贯穿第一P型阴极区6-1，且第二N型区12的上方与金属化源极1形成肖特基势垒接触，下方与N型漂移区相接触。
6.按权利要求1～5任一所述集成高速反向续流二极管的双极型碳化硅半导体功率器件，其特征在于，所述器件还包括第三P型区14，第三P型区14设置于第二P型区8的下方。
7.集成高速反向续流二极管的双极型碳化硅半导体功率器件，包括自上而下依次层叠设置的金属化源极1、N型漂移区2、金属化漏极3，其中：
所述N型漂移区2的下表面为背面结构，所述背面结构包括：N型缓冲层4、N型阳极区17、P型阳极区18；所述N型阳极区17与P型阳极区18相邻接、且均位于N型缓冲层4下方，两者与金属化阳极的上表面形成欧姆接触；
所述N型漂移区2的上表面为正面结构，所述正面结构包括：第一P型区5、P型源极区6、第一N型区7、第二N型区12、第四N型区16、氧化层10及栅极11；所述第一P型区5位于N型漂移区2的上方，所述P型源极区6与第一N型区7相邻接、且均位于第一P型区5中，所述P型源极区6与第一N型区7的上方与金属化源极1形成欧姆接触；所述第二N型区12与第四N型区16分别位于第一P型区5两侧，且第二N型区12的上方与金属化源极1形成肖特基势垒接触；所述氧化层位于第四N型区16上方、且与第一P型区5相接触，所述氧化层10上方设置栅极11。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910098138.2A CN109860171B (zh) | 2019-01-31 | 2019-01-31 | 集成高速反向续流二极管的双极型碳化硅半导体功率器件 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910098138.2A CN109860171B (zh) | 2019-01-31 | 2019-01-31 | 集成高速反向续流二极管的双极型碳化硅半导体功率器件 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN109860171A true CN109860171A (zh) | 2019-06-07 |
| CN109860171B CN109860171B (zh) | 2021-03-30 |
Family
ID=66897249
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910098138.2A Active CN109860171B (zh) | 2019-01-31 | 2019-01-31 | 集成高速反向续流二极管的双极型碳化硅半导体功率器件 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN109860171B (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110998861A (zh) * | 2019-10-18 | 2020-04-10 | 香港应用科技研究院有限公司 | 带有沟槽肖特基二极管和异质结栅极的碳化硅屏蔽型mosfet |
| CN112420694A (zh) * | 2020-11-06 | 2021-02-26 | 电子科技大学 | 集成反向肖特基续流二极管的可逆导碳化硅jfet功率器件 |
| CN113130627A (zh) * | 2021-04-13 | 2021-07-16 | 电子科技大学 | 一种集成沟道二极管的碳化硅鳍状栅mosfet |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9024330B2 (en) * | 2013-02-15 | 2015-05-05 | Toyota Jidosha Kabushiki Kaisha | Semiconductor device and manufacturing method thereof |
| CN107785415A (zh) * | 2017-10-27 | 2018-03-09 | 电子科技大学 | 一种soi‑rc‑ligbt器件及其制备方法 |
| CN108183131A (zh) * | 2017-12-05 | 2018-06-19 | 中国电子科技集团公司第五十五研究所 | 一种集成sbd结构的单侧mos型器件制备方法 |
| CN108321196A (zh) * | 2018-02-05 | 2018-07-24 | 电子科技大学 | 一种沟槽栅电荷存储型igbt及其制作方法 |
-
2019
- 2019-01-31 CN CN201910098138.2A patent/CN109860171B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9024330B2 (en) * | 2013-02-15 | 2015-05-05 | Toyota Jidosha Kabushiki Kaisha | Semiconductor device and manufacturing method thereof |
| CN107785415A (zh) * | 2017-10-27 | 2018-03-09 | 电子科技大学 | 一种soi‑rc‑ligbt器件及其制备方法 |
| CN108183131A (zh) * | 2017-12-05 | 2018-06-19 | 中国电子科技集团公司第五十五研究所 | 一种集成sbd结构的单侧mos型器件制备方法 |
| CN108321196A (zh) * | 2018-02-05 | 2018-07-24 | 电子科技大学 | 一种沟槽栅电荷存储型igbt及其制作方法 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110998861A (zh) * | 2019-10-18 | 2020-04-10 | 香港应用科技研究院有限公司 | 带有沟槽肖特基二极管和异质结栅极的碳化硅屏蔽型mosfet |
| CN110998861B (zh) * | 2019-10-18 | 2022-03-22 | 香港应用科技研究院有限公司 | 功率晶体管及其制造方法 |
| CN112420694A (zh) * | 2020-11-06 | 2021-02-26 | 电子科技大学 | 集成反向肖特基续流二极管的可逆导碳化硅jfet功率器件 |
| CN113130627A (zh) * | 2021-04-13 | 2021-07-16 | 电子科技大学 | 一种集成沟道二极管的碳化硅鳍状栅mosfet |
Also Published As
| Publication number | Publication date |
|---|---|
| CN109860171B (zh) | 2021-03-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10658503B2 (en) | Diode, semiconductor device, and MOSFET | |
| CN109904155B (zh) | 一种集成高速反向续流二极管的碳化硅mosfet器件 | |
| CN104538446B (zh) | 一种双向mos型器件及其制造方法 | |
| CN108389901A (zh) | 一种载流子存储增强型超结igbt | |
| CN105742346B (zh) | 双***沟槽栅电荷存储型rc-igbt及其制造方法 | |
| CN113130627B (zh) | 一种集成沟道二极管的碳化硅鳍状栅mosfet | |
| CN112420694B (zh) | 集成反向肖特基续流二极管的可逆导碳化硅jfet功率器件 | |
| CN108389902A (zh) | 一种含有背面槽栅的逆导型igbt | |
| CN105870178B (zh) | 一种双向igbt器件及其制造方法 | |
| CN108899370A (zh) | 集成电阻区的vdmos器件 | |
| CN107195678B (zh) | 一种载流子存储增强的超结igbt | |
| CN113471290B (zh) | 隧穿辅助导通的硅/碳化硅异质结mosfet功率器件 | |
| CN104701380B (zh) | 一种双向mos型器件及其制造方法 | |
| CN105789289B (zh) | 一种双向igbt器件及其制造方法 | |
| CN109860171A (zh) | 集成高速反向续流二极管的双极型碳化硅半导体功率器件 | |
| CN105993076B (zh) | 一种双向mos型器件及其制造方法 | |
| CN112687744B (zh) | 平面型碳化硅逆阻mosfet器件及其制备方法 | |
| CN109449202A (zh) | 一种逆导双极型晶体管 | |
| CN115188814B (zh) | 一种rc-jgbt器件及其制作方法 | |
| CN115295547A (zh) | 一种低损耗可逆导的碳化硅场效应功率晶体管器件 | |
| CN115881797A (zh) | 一种碳化硅器件及其制备方法 | |
| CN210805778U (zh) | 一种SiC-MOS器件结构 | |
| CN103956381B (zh) | 一种mos栅控晶闸管 | |
| CN102779839A (zh) | 一种具有深能级杂质注入的绝缘栅双极性晶体管 | |
| CN117497579B (zh) | 碳化硅igbt的结构、制造方法及电子设备 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20240313 Address after: 614000 No.3, Nanxin East Road, high tech Zone, Leshan City, Sichuan Province Patentee after: LESHAN SHARE ELECTRONIC Co.,Ltd. Country or region after: China Address before: 611731, No. 2006, West Avenue, Chengdu hi tech Zone (West District, Sichuan) Patentee before: University of Electronic Science and Technology of China Country or region before: China |
|
| TR01 | Transfer of patent right |