CN110112221A - 一种能够抑制局部电迁移现象的结型势垒肖特基二极管 - Google Patents

一种能够抑制局部电迁移现象的结型势垒肖特基二极管 Download PDF

Info

Publication number
CN110112221A
CN110112221A CN201910458057.9A CN201910458057A CN110112221A CN 110112221 A CN110112221 A CN 110112221A CN 201910458057 A CN201910458057 A CN 201910458057A CN 110112221 A CN110112221 A CN 110112221A
Authority
CN
China
Prior art keywords
schottky diode
junction barrier
type ion
barrier schottky
ion injection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201910458057.9A
Other languages
English (en)
Inventor
汤晓燕
范鑫
宋庆文
袁昊
何晓宁
张玉明
张艺蒙
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xidian University
Original Assignee
Xidian University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xidian University filed Critical Xidian University
Priority to CN201910458057.9A priority Critical patent/CN110112221A/zh
Publication of CN110112221A publication Critical patent/CN110112221A/zh
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861Diodes
    • H01L29/872Schottky diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明公开了一种能够抑制局部电迁移现象的结型势垒肖特基二极管,包括N‑外延层;若干P型离子注入区,间隔设置于N‑外延层中,且相邻两个P型离子注入区之间的间隔从结型势垒肖特基二极管的边缘至中心按照第一趋势或第二趋势逐渐减小;第一金属层,位于N‑外延层上表面,且P型离子注入区与第一金属层的交界面、N‑外延层与第一金属层的交界面均为肖特基接触。本发明所提出的结型势垒肖特基二极管的相邻两个P型离子注入区之间的间隔从结型势垒肖特基二极管的边缘至中心逐渐减小,从而在保证反向漏电流和正向导通电阻没有退化的前提下,减小了结型势垒肖特基二极管的温度差,有效抑制了局部电迁移现象的发生。

Description

一种能够抑制局部电迁移现象的结型势垒肖特基二极管
技术领域
本发明属于半导体技术领域,具体涉及一种能够抑制局部电迁移现象的结型势垒肖特基二极管。
背景技术
宽带隙半导体材料碳化硅具有较大的禁带宽度,较高的临界击穿电场,高热导率和高电子饱和漂移速度等优良物理和化学特性,适合制作高温、高压、大功率、抗辐照的半导体器件。
在功率电子领域中,JBS二极管(结型势垒肖特基二极管,Junction BarrierSchottky Diode)已被广泛应用,其具有良好的正向导通特性、反向漏电流小等特点。
但是由于JBS二极管不同位置所接触的封装面积不同,导致JBS二极管不同位置的散热条件不同,最终导致JBS二极管中心温度大于其周围区域温度,而这个温度差会导致JBS二极管不同位置载流子迁移率不同,电流分布不均匀,JBS二极管出现局部电迁移现象,从而影响JBS二极管的可靠性。
发明内容
为了解决现有技术中存在的上述问题,本发明提供了一种能够抑制局部电迁移现象的结型势垒肖特基二极管。本发明要解决的技术问题通过以下技术方案实现:
一种能够抑制局部电迁移现象的结型势垒肖特基二极管,包括:
N-外延层;
若干所述P型离子注入区,间隔设置于所述N-外延层中,且相邻两个所述P型离子注入区之间的间隔从所述结型势垒肖特基二极管的边缘至中心按照第一趋势或第二趋势逐渐减小;
第一金属层,位于所述N-外延层上表面,且所述P型离子注入区与所述第一金属层的交界面为肖特基接触或欧姆接触,所述N-外延层与所述第一金属层的交界面为肖特基接触。
在本发明的一个实施例中,所述第一趋势为相邻两个所述P型离子注入区之间的间隔从所述结型势垒肖特基二极管的边缘至中心依次减小。
在本发明的一个实施例中,所述第二趋势为相邻两个所述P型离子注入区之间的间隔从所述结型势垒肖特基二极管的边缘至中心的每M个所述间隔减小一次,其中,M大于等于2。
在本发明的一个实施例中,所述P型离子注入区的深度相同。
在本发明的一个实施例中,所述P型离子注入区的宽度相同。
在本发明的一个实施例中,还包括SiO2隔离介质层,位于所述N-外延层和所述第一金属层之间,且位于所述N-外延层的端部。
在本发明的一个实施例中,还包括N+衬底层,位于所述N-外延层下表面。
在本发明的一个实施例中,还包括第三金属层,位于所述N+衬底层下表面。
本发明的有益效果:
本发明所提出的结型势垒肖特基二极管的相邻两个P型离子注入区之间的间隔从结型势垒肖特基二极管的边缘至中心逐渐减小,从而在保证反向漏电流和正向导通电阻没有退化的前提下,减小了结型势垒肖特基二极管的温度差,有效抑制了局部电迁移现象的发生,提高了结型势垒肖特基二极管的性能和可靠性。
以下将结合附图及实施例对本发明做进一步详细说明。
附图说明
图1是本发明实施例提供的一种能够抑制局部电迁移现象的结型势垒肖特基二极管的结构示意图;
图2是本发明实施例提供的另一种能够抑制局部电迁移现象的结型势垒肖特基二极管的结构示意图;
图3是本发明实施例提供的一种能够抑制局部电迁移现象的结型势垒肖特基二极管的俯视示意图。
具体实施方式
下面结合具体实施例对本发明做进一步详细的描述,但本发明的实施方式不限于此。
实施例一
请参见图1,图1是本发明实施例提供的一种能够抑制局部电迁移现象的结型势垒肖特基二极管的结构示意图,本实施例提供一种能够抑制局部电迁移现象的结型势垒肖特基二极管,该结型势垒肖特基二极管包括:
N-外延层3;
若干所述P型离子注入区4,间隔设置于所述N-外延层3中,且相邻两个所述P型离子注入区4之间的间隔从所述结型势垒肖特基二极管的边缘至中心按照第一趋势或第二趋势逐渐减小;
第一金属层6,位于所述N-外延层3上表面,且所述P型离子注入区4与所述第一金属层6的交界面为肖特基接触或欧姆接触,所述N-外延层3与所述第一金属层6的交界面为肖特基接触。
进一步地,所述N-外延层3是磷材料与碳化硅材料的掺杂,其中,磷材料的掺杂浓度根据所需结型势垒肖特基二极管的击穿电压确定,例如:所述结型势垒肖特基二极管的击穿电压为1200V时,所述磷掺杂浓度为1×1015/cm-3
进一步地,所述N-外延层3的厚度根据所需结型势垒肖特基二极管的击穿电压确定,例如:所述结型势垒肖特基二极管的击穿电压为1200V时,所述N-外延层2的厚度为10μm。
进一步地,本实施例的第一金属层6例如可以为金属镍或者金属钛,其厚度为50-100nm。
进一步地,在第一金属层6上还可以设置一层第二金属层,所述第二金属层为金属Al或者Ag,其厚度为2-5μm。
具体地,P型离子注入区4与第一金属层6的交界面所形成的肖特基接触为第一肖特基接触区7或欧姆接触区,N-外延层3与第一金属层6的交界面所形成的肖特基接触为第二肖特基接触区8,相邻两个P型离子注入区4之间的间隔d从结型势垒肖特基二极管的边缘至中心按照第一趋势或第二趋势逐渐减小,即第二肖特基接触区8的肖特基接触面积从结型势垒肖特基二极管的边缘至中心按照第一趋势或第一趋势逐渐减小。
第二肖特基接触区8的肖特基接触面积从结型势垒肖特基二极管的边缘至中心按照第一趋势或第二趋势逐渐减小,即JBS原胞从所述结型势垒肖特基二极管的边缘至中心按照第三趋势或第四趋势逐渐减小,每个JBS原胞为由一个P型离子注入区4的中心线至与其相邻的P型离子注入区4的中心线构成的区域。
本实施例所提出的结型势垒肖特基二极管的相邻两个P型离子注入区之间的间隔从结型势垒肖特基二极管的边缘至中心逐渐减小,从而在保证反向漏电流和正向导通电阻没有退化的前提下,减小了结型势垒肖特基二极管的温度差,有效抑制了局部电迁移现象的发生,提高了结型势垒肖特基二极管的性能和可靠性。
进一步地,本实施例的第一金属层6例如可以为金属镍或者金属钛。
在一个实施例中,所述第一趋势为相邻两个所述P型离子注入区4之间的间隔从所述结型势垒肖特基二极管的边缘至中心依次减小,即从结型势垒肖特基二极管的边缘至中心的每个第二肖特基接触区8的肖特基接触面积依次减小。例如,请参见图2,图2中结型势垒肖特基二极管共设置有10个P型离子注入区4,则共包括9个第二肖特基接触区8,将从左至右的9个第二肖特基接触区8的肖特基接触面积依次记为WS1、WS2、WS3、WS4、WS5、WS6、WS7、WS8、WS9,当其满足第一趋势变化时,该结型势垒肖特基二极管的第二肖特基接触区8的肖特基接触面积满足如下关系:
WS1>WS2>WS3>WS4>WS5<WS6<WS7<WS8<WS9
在一个实施例中,所述第二趋势为相邻两个所述P型离子注入区之间的间隔从所述结型势垒肖特基二极管的边缘至中心的每M个所述间隔减小一次,其中,M大于等于2,即从结型势垒肖特基二极管的边缘至中心的每M个第二肖特基接触区的肖特基接触面积减小一次。例如,结型势垒肖特基二极管共设置有10个P型离子注入区4,则共包括9个第二肖特基接触区8,将从左至右的9个第二肖特基接触区8的肖特基接触面积依次记为WS1、WS2、WS3、WS4、WS5、WS6、WS7、WS8、WS9,当其满足第二趋势变化时,其M取2,该结型势垒肖特基二极管的第二肖特基接触区8的肖特基接触面积满足如下关系:
WS1=WS2>WS3=WS4>WS5<WS6=WS7<WS8=WS9
本实施例的M还可以取其它值,例如为3、4或5等,本实施例不对其做具体限定,本领域技术人员可以根据实际需求进行选择。
本实施例通过第二肖特基接触区8的肖特基接触面积从结型势垒肖特基二极管的边缘至中心按照第一趋势或第二趋势逐渐减小的方式,不仅在保证结型势垒肖特基二极管的反向漏电流和正向导通电阻没有退化的前提下,还减小了结型势垒肖特基二极管的温度差,使得结型势垒肖特基二极管不同位置的载流子的迁移率相同,使得电流分布均匀,从而有效抑制了结型势垒肖特基二极管的局部电迁移现象的发生,提高了结型势垒肖特基二极管的可靠性。
本实施例的P型离子注入区4的形成方式可以是离子注入的方式,也可以是通过在结型势垒肖特基二极管对应位置生长氧化层掩模形成。
进一步地,P型离子注入区4的掺杂浓度例如可以为大于等于1*1017cm-3
进一步地,P型离子注入区4的宽度相同,例如可以为大于等于2μm。
进一步地,P型离子注入区4的深度相同,例如可以为大于等于0.9μm。
进一步地,相邻两个P型离子注入区4之间的距离例如可以为大于等于2μm。
进一步地,请参见图3,P型离子注入区4的形状可以是条形、矩形或正方形,还可以为其它形状,本实施例不对P型离子注入区4的形状做具体的限定。
在一个实施例中,本实施例的结型势垒肖特基二极管还可以包括SiO2隔离介质层5,位于所述N-外延层3和所述第一金属层6之间,且位于所述N-外延层3的端部。
优选地,SiO2隔离介质层5的厚度为200-500nm。
在一个实施例中,本实施例的结型势垒肖特基二极管还包括N+衬底层2,位于所述N-外延层3下表面。
在一个实施例中,本实施例的结型势垒肖特基二极管还包括第三金属层1,位于所述N+衬底层2下表面。
优选地,所述N+衬底层2是高掺杂的n型碳化硅,所述n型碳化硅是磷材料与碳化硅材料的掺杂,其磷材料的掺杂浓度为≥1×1019/cm-3
优选地,所述N+衬底层2的厚度为200μm-500μm。
在一个实施例中,本实施例的结型势垒肖特基二极管还包括第三金属层1,位于所述N+衬底层2下表面,且第三金属层1与N+衬底层2形成欧姆接触。
优选地,所述第三金属层1为金属Ni,其厚度为50-100nm。
进一步地,在第三金属层1的下表面还可以设置一层第四金属层,第四金属层可以为Ti/Ni/Ag的金属依次堆叠形成,其厚度为2-5μm。
本实施例可以用所述铜或者铝导线从所述第二金属的表面Ag层引出来后形成所述阴极。
本实施例所提出的结型势垒肖特基二极管的相邻两个P型离子注入区之间的间隔从结型势垒肖特基二极管的边缘至中心逐渐减小,从而在保证反向漏电流和正向导通电阻没有退化的前提下,减小了结型势垒肖特基二极管的温度差,有效抑制了局部电迁移现象的发生,提高了结型势垒肖特基二极管的性能和可靠性。
在本发明的描述中,需要理解的是,术语“中心”、“纵向”、“横向”、“长度”、“宽度”、“厚度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”、“顺时针”、“逆时针”等指示的方位或位置关系为基于附图所示的方位或位置关系,仅是为了便于描述本发明和简化描述,而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作,因此不能理解为对本发明的限制。
此外,术语“第一”、“第二”仅用于描述目的,而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此,限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本发明的描述中,“多个”的含义是两个或两个以上,除非另有明确具体的限定。
在本说明书的描述中,参考术语“一个实施例”、“一些实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。在本说明书中,对上述术语的示意性表述不必须针对的是相同的实施例或示例。而且,描述的具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。此外,本领域的技术人员可以将本说明书中描述的不同实施例或示例进行接合和组合。
以上内容是结合具体的优选实施方式对本发明所作的进一步详细说明,不能认定本发明的具体实施只局限于这些说明。对于本发明所属技术领域的普通技术人员来说,在不脱离本发明构思的前提下,还可以做出若干简单推演或替换,都应当视为属于本发明的保护范围。

Claims (8)

1.一种能够抑制局部电迁移现象的结型势垒肖特基二极管,其特征在于,包括:
N-外延层;
若干所述P型离子注入区,间隔设置于所述N-外延层中,且相邻两个所述P型离子注入区之间的间隔从所述结型势垒肖特基二极管的边缘至中心按照第一趋势或第二趋势逐渐减小;
第一金属层,位于所述N-外延层上表面,且所述P型离子注入区与所述第一金属层的交界面为肖特基接触或欧姆接触,所述N-外延层与所述第一金属层的交界面为肖特基接触。
2.根据权利要求1所述的肖特基二极管,其特征在于,所述第一趋势为相邻两个所述P型离子注入区之间的间隔从所述结型势垒肖特基二极管的边缘至中心依次减小。
3.根据权利要求1所述的肖特基二极管,其特征在于,所述第二趋势为相邻两个所述P型离子注入区之间的间隔从所述结型势垒肖特基二极管的边缘至中心的每M个所述间隔减小一次,其中,M大于等于2。
4.根据权利要求1所述的肖特基二极管,其特征在于,所述P型离子注入区的深度相同。
5.根据权利要求1所述的肖特基二极管,其特征在于,所述P型离子注入区的宽度相同。
6.根据权利要求1所述的肖特基二极管,其特征在于,还包括SiO2隔离介质层,位于所述N-外延层和所述第一金属层之间,且位于所述N-外延层的端部。
7.根据权利要求1所述的肖特基二极管,其特征在于,还包括N+衬底层,位于所述N-外延层下表面。
8.根据权利要求7所述的肖特基二极管,其特征在于,还包括第三金属层,位于所述N+衬底层下表面。
CN201910458057.9A 2019-05-29 2019-05-29 一种能够抑制局部电迁移现象的结型势垒肖特基二极管 Pending CN110112221A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910458057.9A CN110112221A (zh) 2019-05-29 2019-05-29 一种能够抑制局部电迁移现象的结型势垒肖特基二极管

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910458057.9A CN110112221A (zh) 2019-05-29 2019-05-29 一种能够抑制局部电迁移现象的结型势垒肖特基二极管

Publications (1)

Publication Number Publication Date
CN110112221A true CN110112221A (zh) 2019-08-09

Family

ID=67492933

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910458057.9A Pending CN110112221A (zh) 2019-05-29 2019-05-29 一种能够抑制局部电迁移现象的结型势垒肖特基二极管

Country Status (1)

Country Link
CN (1) CN110112221A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113937168A (zh) * 2020-07-13 2022-01-14 珠海格力电器股份有限公司 碳化硅结势垒肖特基半导体器件及其制造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080277669A1 (en) * 2007-05-10 2008-11-13 Denso Corporation SiC semiconductor having junction barrier Schottky device
JP2010003841A (ja) * 2008-06-19 2010-01-07 Toyota Motor Corp 縦型のショットキーダイオード
CN109244146A (zh) * 2018-11-09 2019-01-18 无锡新洁能股份有限公司 优化热分布的碳化硅肖特基二极管及其制造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080277669A1 (en) * 2007-05-10 2008-11-13 Denso Corporation SiC semiconductor having junction barrier Schottky device
JP2010003841A (ja) * 2008-06-19 2010-01-07 Toyota Motor Corp 縦型のショットキーダイオード
CN109244146A (zh) * 2018-11-09 2019-01-18 无锡新洁能股份有限公司 优化热分布的碳化硅肖特基二极管及其制造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113937168A (zh) * 2020-07-13 2022-01-14 珠海格力电器股份有限公司 碳化硅结势垒肖特基半导体器件及其制造方法
WO2022011983A1 (zh) * 2020-07-13 2022-01-20 珠海格力电器股份有限公司 碳化硅结势垒肖特基半导体器件及其制造方法

Similar Documents

Publication Publication Date Title
JP4314277B2 (ja) SiCショットキー障壁半導体装置
US10396162B2 (en) Silicon carbide semiconductor device
CN109786464A (zh) 具有缓冲区的半导体器件
JP2003523086A (ja) 半導体デバイスおよび半導体デバイス用の材料を製造する方法
CN110098264A (zh) 一种结型势垒肖特基二极管
CN106601789B (zh) 一种氮化镓基肖特基势垒整流器
US20150287840A1 (en) Semiconductor device
CN104981909A (zh) 具有改进的沟槽保护的基于沟槽的器件
CN110197853A (zh) 一种结势垒肖特基二极管
CN104465793B (zh) 肖特基势垒二极管和用于制造肖特基势垒二极管的方法
KR200470297Y1 (ko) 쇼트키 다이오드 구조
CN103208529B (zh) 半导体二极管以及用于形成半导体二极管的方法
CN110112221A (zh) 一种能够抑制局部电迁移现象的结型势垒肖特基二极管
US20210098579A1 (en) Schottky diode with high breakdown voltage and surge current capability using double p-type epitaxial layers
CN110098263A (zh) 一种槽型结型势垒肖特基二极管
US11316052B2 (en) Junction barrier schottky diode
CN110164982A (zh) 一种结型势垒肖特基二极管
CN110197852A (zh) 一种半沟槽离子注入的混合PiN肖特基二极管
JP2012182405A (ja) 半導体整流装置
US10854762B2 (en) Semiconductor device
CN110212023B (zh) 一种能够减小反向漏电流的结型势垒肖特基二极管
CN107275382A (zh) 一种基于台面多区复合jte终端结构的器件及其制作方法
CN110212021A (zh) 一种集成金属氧化物半导体的混合PiN肖特基二极管
CN110190117A (zh) 一种改善正向特性的槽型混合PiN肖特基二极管
CN110164983A (zh) 一种从中心到边缘肖特基接触逐渐增大的结型势垒肖特基二极管

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20190809

RJ01 Rejection of invention patent application after publication