CN110164983A - 一种从中心到边缘肖特基接触逐渐增大的结型势垒肖特基二极管 - Google Patents

一种从中心到边缘肖特基接触逐渐增大的结型势垒肖特基二极管 Download PDF

Info

Publication number
CN110164983A
CN110164983A CN201910459859.1A CN201910459859A CN110164983A CN 110164983 A CN110164983 A CN 110164983A CN 201910459859 A CN201910459859 A CN 201910459859A CN 110164983 A CN110164983 A CN 110164983A
Authority
CN
China
Prior art keywords
schottky
center
edge
schottky diode
type ion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201910459859.1A
Other languages
English (en)
Inventor
汤晓燕
范鑫
宋庆文
袁昊
何晓宁
张玉明
张艺蒙
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xidian University
Original Assignee
Xidian University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xidian University filed Critical Xidian University
Priority to CN201910459859.1A priority Critical patent/CN110164983A/zh
Publication of CN110164983A publication Critical patent/CN110164983A/zh
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861Diodes
    • H01L29/872Schottky diodes
    • H01L29/8725Schottky diodes of the trench MOS barrier type [TMBS]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明公开了一种从中心到边缘肖特基接触逐渐增大的结型势垒肖特基二极管,包括:N外延层、若干P型离子注入区和第一金属层,其中,若干P型离子注入区设置于N外延层内表面,且每个P型离子注入区表面的中心位置均设置有一沟槽,第一金属层设置于N外延层上、且覆盖P型离子注入区,相邻两个P型离子注入区之间的N外延层与第一金属层形成第一肖特基接触区,第一肖特基接触区的面积从结型势垒肖特基二极管的中心至边缘逐渐增大。本发明的第一肖特基接触区的面积从结型势垒肖特基二极管的中心至边缘逐渐增大,保证反向漏电流和正向导通电阻没有退化,减小了器件中心与边缘的温度差,有效抑制了局部电迁移现象的发生,从而提高了器件的可靠性。

Description

一种从中心到边缘肖特基接触逐渐增大的结型势垒肖特基二 极管
技术领域
本发明属于半导体技术领域,具体涉及一种从中心到边缘肖特基接触逐渐增大的结型势垒肖特基二极管。
背景技术
宽带隙半导体材料碳化硅具有较大的禁带宽度,较高的临界击穿电场,高热导率和高电子饱和漂移速度等优良物理和化学特性,适合制作高温,高压,大功率,抗辐照的半导体器件。在功率电子领域中,JBS(Junction barrier schottky diode,结势垒肖特基二极管)二极管已被广泛应用,它具有良好正向导通特性,反向漏电流小等特点。
相比于传统的结型势垒肖特基二极管,槽型结型势垒肖特基二极管(TJBS,TrenchJunction barrier schottky diode)由于减小了肖特基区的电场,所以二极管漏电流明显减小。
但由于TJBS二极管不同位置所接触的封装面积不同,导致TJBS二极管不同位置的散热条件不同,最终导致TJBS二极管中心温度大于TJBS二极管周围温度。这个温度差会导致TJBS二极管不同位置载流子迁移率不同,电流分布不均匀,TJBS二极管出现局部电迁移现象,影响器件可靠性。
发明内容
为了解决现有技术中存在的上述问题,本发明提供了一种从中心到边缘肖特基接触逐渐增大的结型势垒肖特基二极管。本发明要解决的技术问题通过以下技术方案实现:
一种从中心到边缘肖特基接触逐渐增大的结型势垒肖特基二极管,包括:N-外延层、若干P型离子注入区和第一金属层,其中,
若干所述P型离子注入区设置于所述N-外延层内表面,且每个所述P型离子注入区表面的中心位置均设置有一沟槽,第一金属层设置于所述N-外延层上、且覆盖所述P型离子注入区,相邻两个所述P型离子注入区之间的N-外延层与所述第一金属层形成第一肖特基接触区,第一肖特基接触区的面积从所述结型势垒肖特基二极管的中心至边缘逐渐增大。
在本发明的一个实施例中,所述第一肖特基接触区的面积从所述结型势垒肖特基二极管的中心到边缘逐个依次增大。
在本发明的一个实施例中,所述第一肖特基接触区的面积从所述结型势垒肖特基二极管的中心至边缘每隔n个所述第一肖特基接触区增大一次,其中,n为大于等于2的整数。
在本发明的一个实施例中,所有所述沟槽的宽度和深度均相等。
在本发明的一个实施例中,所有所述P型离子注入区的深度均相等。
在本发明的一个实施例中,所述P型离子注入区与所述第一金属层形成第二肖特基接触区或欧姆接触区。
在本发明的一个实施例中,还包括N+衬底层,位于所述N-外延层的下表面。
在本发明的一个实施例中,还包括两个二氧化硅隔离层,分别位于所述N-外延层两端的表面。
在本发明的一个实施例中,还包括第二金属层,位于所述第一金属层上。
本发明的有益效果:
本发明的第一肖特基接触区的面积从结型势垒肖特基二极管的中心至边缘逐渐增大,在保证反向漏电流和正向导通电阻没有退化的前提下,减小了器件中心与边缘的温度差,有效抑制了局部电迁移现象的发生,从而提高了器件的可靠性。
以下将结合附图及实施例对本发明做进一步详细说明。
附图说明
图1是本发明实施例提供的一种从中心到边缘肖特基接触逐渐增大的结型势垒肖特基二极管的结构示意图;
图2是本发明实施例提供的一种从中心到边缘肖特基接触逐渐增大的结型势垒肖特基二极管的结构示意图;
图3是本发明实施例提供的一种从中心到边缘肖特基接触逐渐增大的结型势垒肖特基二极管的俯视图。
具体实施方式
下面结合具体实施例对本发明做进一步详细的描述,但本发明的实施方式不限于此。
实施例一
请参见图1,图1是本发明实施例提供的一种从中心到边缘肖特基接触逐渐增大的结型势垒肖特基二极管的结构示意图。本发明实施例提供一种从中心到边缘肖特基接触逐渐增大的结型势垒肖特基二极管,该结型势垒肖特基二极管包括:N+衬底层1、N-外延层2、若干P型离子注入区3、两个二氧化硅隔离层5、第一金属层6和第二金属层8。
具体地,所述N+衬底层1是高掺杂的n型碳化硅,所述n型碳化硅是磷材料与碳化硅材料的掺杂,其磷材料的掺杂浓度为≥1×1019/cm-3
进一步地,所述n型碳化硅的厚度为200μm-500μm。
进一步地,在所述高掺杂的n型碳化硅下表面生长一层第一金属后形成欧姆接触区,再在第一金属下表面生长一层第二金属,之后在第二金属的表面用导线引出来后形成阴极。
优选地,所述第一金属为金属Ni,其厚度为50-100nm;
优选地,所述第二金属为Ti/Ni/Ag的金属依次堆叠形成,其厚度为2-5μm。
优选地,所述导线可以是金属铜或者铝,用所述铜或者铝导线从所述第二金属的表面Ag层引出来后形成所述阴极。
具体地,N-外延层2,位于所述N+衬底层1上。
进一步地,所述N-外延层2是磷材料与碳化硅材料的掺杂,其中,磷材料的掺杂浓度根据所需结型势垒肖特基二极管的击穿电压确定,例如:所述结型势垒肖特基二极管的击穿电压为1200V时,所述磷掺杂浓度为1×1015/cm-3
进一步地,所述N-外延层2的厚度根据所需结型势垒肖特基二极管的击穿电压确定,例如:所述结型势垒肖特基二极管的击穿电压为1200V时,所述N-外延层2的厚度为10μm。
具体地,若干所述P型离子注入区3设置于所述N-外延层2内表面,且每个所述P型离子注入区3表面的中心位置均设置有一沟槽4。
所述P型离子注入区3与所述第一金属层6形成第二肖特基接触区或欧姆接触区。
进一步地,所有所述沟槽4的宽度D、深度P1均对应相等。
优选地,所述沟槽4的深度P1≥1μm,所述沟槽4的宽度D≤5μm;
优选地,所述沟槽4的宽度D为2.5μm。
进一步地,所述沟槽4的结深即所述沟槽4的深度。
优选地,所述P型离子注入区3的深度P2≥2.5μm。
优选地,所有所述P型离子注入区3的宽度DP相等,且其宽度DP≤6.2μm。
优选地,请参见图3,所述P型离子注入区3的注入形状包括长方形和正方形。
具体地,两个二氧化硅隔离层5,分别位于N-外延层2两端的表面。
优选地,所述二氧化硅隔离层6的厚度为200-500nm。
具体地,第一金属层6设置于所述N-外延层2上、且覆盖所述P型离子注入区3,相邻两个所述P型离子注入区3之间的N-外延层2与所述第一金属层6形成第一肖特基接触区7,第一肖特基接触区7的面积从所述结型势垒肖特基二极管的中心至边缘逐渐增大。
进一步地,所述第一肖特基接触区7的面积从所述结型势垒肖特基二极管的中心至边缘逐个依次增大。例如,请参见图2,该结型势垒肖特基二极管设置有10个P型离子注入区3,并将第一肖特基接触区7的面积从结型势垒肖特基二极管的左侧至右侧分别记为WS1-WS9,其中,第一肖特基接触区7的面积关系为:WS1>WS2>WS3>WS4>WS5<WS6<WS7<WS8<WS9,即第一肖特基接触区7的面积从所述结型势垒肖特基二极管的中心至边缘逐个依次增大。
进一步地,所述第一肖特基接触区7的面积从所述结型势垒肖特基二极管的中心至边缘每隔n个所述第一肖特基接触区7增大一次,其中,n为大于等于2的整数。例如,请再次参见图2,该结型势垒肖特基二极管设置有10个P型离子注入区3,且n取值为2,并将第一肖特基接触区7的面积从结型势垒肖特基二极管的左侧至右侧分别记为WS1-WS9,其中,所述第一肖特基接触区7的面积关系为:WS1=WS2>WS3=WS4>WS5<WS6=WS7<WS8=WS9,即所述第一肖特基接触区7的面积从所述结型势垒肖特基二极管的中心至边缘每隔2个所述第一肖特基接触区7增大一次。本发明的实施方式不限于此,n也可以取值为3、4或5等,只要满足第一肖特基接触区7的面积是从器件中心到器件边缘增大即可。
优选地,所述第一金属层6为金属Ti,其厚度为50-100nm。
具体地,第二金属层8,位于所述第一金属层6上。
优选地,所述第二金属层为金属Al或者Ag,其厚度为2-5μm。
本实施例的第一肖特基接触区的面积从结型势垒肖特基二极管的中心至边缘逐渐增大,减小了结型势垒肖特基二极管中心的肖特基接触面积,增加结型势垒肖特基二极管边缘的肖特基接触面积,从而减小结型势垒肖特基二极管的中心与边缘的温度差,同时在没有增大反向漏电流的前提下,改善了结型势垒肖特基二极管正向工作时的导通电阻特性,提高了器件的性能和可靠性。
在本发明的描述中,需要理解的是,术语“中心”、“纵向”、“横向”、“长度”、“宽度”、“厚度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”、“顺时针”、“逆时针”等指示的方位或位置关系为基于附图所示的方位或位置关系,仅是为了便于描述本发明和简化描述,而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作,因此不能理解为对本发明的限制。
此外,术语“第一”、“第二”仅用于描述目的,而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此,限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本发明的描述中,“多个”的含义是两个或两个以上,除非另有明确具体的限定。
在本说明书的描述中,参考术语“一个实施例”、“一些实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。在本说明书中,对上述术语的示意性表述不必须针对的是相同的实施例或示例。而且,描述的具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。此外,本领域的技术人员可以将本说明书中描述的不同实施例或示例进行接合和组合。
以上内容是结合具体的优选实施方式对本发明所作的进一步详细说明,不能认定本发明的具体实施只局限于这些说明。对于本发明所属技术领域的普通技术人员来说,在不脱离本发明构思的前提下,还可以做出若干简单推演或替换,都应当视为属于本发明的保护范围。

Claims (9)

1.一种从中心到边缘肖特基接触逐渐增大的结型势垒肖特基二极管,其特征在于,包括:N-外延层(2)、若干P型离子注入区(3)和第一金属层(6),其中,
若干所述P型离子注入区(3)设置于所述N-外延层(2)内表面,且每个所述P型离子注入区(3)表面的中心位置均设置有一沟槽(4),第一金属层(6)设置于所述N-外延层(2)上、且覆盖所述P型离子注入区(3),相邻两个所述P型离子注入区(3)之间的N-外延层(2)与所述第一金属层(6)形成第一肖特基接触区(7),第一肖特基接触区(7)的面积从所述结型势垒肖特基二极管的中心至边缘逐渐增大。
2.根据权利要求1所述的肖特基二极管,其特征在于,所述第一肖特基接触区(7)的面积从所述结型势垒肖特基二极管的中心到边缘逐个依次增大。
3.根据权利要求1所述的肖特基二极管,其特征在于,所述第一肖特基接触区(7)的面积从所述结型势垒肖特基二极管的中心至边缘每隔n个所述第一肖特基接触区(7)增大一次,其中,n为大于等于2的整数。
4.根据权利要求1所述的肖特基二极管,其特征在于,所有所述沟槽(4)的宽度和深度均相等。
5.根据权利要求1所述的肖特基二极管,其特征在于,所有所述P型离子注入区(3)的深度均相等。
6.根据权利要求1所述的肖特基二极管,其特征在于,所述P型离子注入区(3)与所述第一金属层(6)形成第二肖特基接触区或欧姆接触区。
7.根据权利要求1所述的肖特基二极管,其特征在于,还包括N+衬底层(1),位于所述N-外延层(2)的下表面。
8.根据权利要求1所述的肖特基二极管,其特征在于,还包括两个二氧化硅隔离层(5),分别位于所述N-外延层(2)两端的表面。
9.根据权利要求1所述的肖特基二极管,其特征在于,还包括第二金属层(8),位于所述第一金属层(6)上。
CN201910459859.1A 2019-05-29 2019-05-29 一种从中心到边缘肖特基接触逐渐增大的结型势垒肖特基二极管 Pending CN110164983A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910459859.1A CN110164983A (zh) 2019-05-29 2019-05-29 一种从中心到边缘肖特基接触逐渐增大的结型势垒肖特基二极管

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910459859.1A CN110164983A (zh) 2019-05-29 2019-05-29 一种从中心到边缘肖特基接触逐渐增大的结型势垒肖特基二极管

Publications (1)

Publication Number Publication Date
CN110164983A true CN110164983A (zh) 2019-08-23

Family

ID=67630160

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910459859.1A Pending CN110164983A (zh) 2019-05-29 2019-05-29 一种从中心到边缘肖特基接触逐渐增大的结型势垒肖特基二极管

Country Status (1)

Country Link
CN (1) CN110164983A (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010003841A (ja) * 2008-06-19 2010-01-07 Toyota Motor Corp 縦型のショットキーダイオード
CN106298469A (zh) * 2015-05-13 2017-01-04 国网智能电网研究院 一种SiC JBS器件的离子注入方法
US20180358478A1 (en) * 2017-06-09 2018-12-13 AZ Power, Inc Trench type junction barrier schottky diode with voltage reducing layer and manufacturing method thereof

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010003841A (ja) * 2008-06-19 2010-01-07 Toyota Motor Corp 縦型のショットキーダイオード
CN106298469A (zh) * 2015-05-13 2017-01-04 国网智能电网研究院 一种SiC JBS器件的离子注入方法
US20180358478A1 (en) * 2017-06-09 2018-12-13 AZ Power, Inc Trench type junction barrier schottky diode with voltage reducing layer and manufacturing method thereof

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
袁昊 等: "1200V 4H-SiC结势垒肖特基二极管温度特性研究", 《大功率变流技术》 *

Similar Documents

Publication Publication Date Title
JP5787853B2 (ja) 電力用半導体装置
US20130248882A1 (en) Semiconductor device
CN105720053A (zh) 半导体器件和方法
CN104981909A (zh) 具有改进的沟槽保护的基于沟槽的器件
US20210151429A1 (en) Semiconductor device
JP5482701B2 (ja) 半導体素子
CN110098264A (zh) 一种结型势垒肖特基二极管
CN103227193A (zh) 具有边缘终端结构的半导体器件
CN103208529B (zh) 半导体二极管以及用于形成半导体二极管的方法
US11810958B2 (en) Transistor component having gate electrodes and field electrodes
CN110197853A (zh) 一种结势垒肖特基二极管
KR200470297Y1 (ko) 쇼트키 다이오드 구조
US9613951B2 (en) Semiconductor device with diode
US11276771B2 (en) Semiconductor device
US11316052B2 (en) Junction barrier schottky diode
WO2018000551A1 (zh) 半导体结构、半导体组件及功率半导体器件
CN110212023A (zh) 一种能够减小反向漏电流的结型势垒肖特基二极管
CN110197852A (zh) 一种半沟槽离子注入的混合PiN肖特基二极管
CN110098263A (zh) 一种槽型结型势垒肖特基二极管
CN110164982A (zh) 一种结型势垒肖特基二极管
CN110164983A (zh) 一种从中心到边缘肖特基接触逐渐增大的结型势垒肖特基二极管
CN106784023B (zh) 一种结势垒肖特基二极管
CN110112221A (zh) 一种能够抑制局部电迁移现象的结型势垒肖特基二极管
CN207409500U (zh) 一种半导体器件
CN110190117A (zh) 一种改善正向特性的槽型混合PiN肖特基二极管

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20190823

RJ01 Rejection of invention patent application after publication