CN109244146A - 优化热分布的碳化硅肖特基二极管及其制造方法 - Google Patents
优化热分布的碳化硅肖特基二极管及其制造方法 Download PDFInfo
- Publication number
- CN109244146A CN109244146A CN201811332676.5A CN201811332676A CN109244146A CN 109244146 A CN109244146 A CN 109244146A CN 201811332676 A CN201811332676 A CN 201811332676A CN 109244146 A CN109244146 A CN 109244146A
- Authority
- CN
- China
- Prior art keywords
- type
- electric current
- zone
- current inhibition
- inhibition zone
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000009826 distribution Methods 0.000 title claims abstract description 43
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 15
- 230000005764 inhibitory process Effects 0.000 claims abstract description 89
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 claims abstract description 47
- 238000000407 epitaxy Methods 0.000 claims abstract description 46
- 229910010271 silicon carbide Inorganic materials 0.000 claims abstract description 45
- 239000000758 substrate Substances 0.000 claims abstract description 14
- 238000005457 optimization Methods 0.000 claims description 15
- 239000012535 impurity Substances 0.000 claims description 12
- 238000000034 method Methods 0.000 claims description 7
- 239000002184 metal Substances 0.000 claims description 3
- 238000000926 separation method Methods 0.000 claims description 2
- 239000004065 semiconductor Substances 0.000 abstract description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 239000004744 fabric Substances 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 238000012856 packing Methods 0.000 description 3
- 238000013459 approach Methods 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000005611 electricity Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000003471 anti-radiation Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 230000036541 health Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000009776 industrial production Methods 0.000 description 1
- 230000035800 maturation Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 239000002210 silicon-based material Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 230000003442 weekly effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/872—Schottky diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
- H01L29/6606—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明涉及半导体技术领域，具体公开了一种优化热分布的碳化硅肖特基二极管及其制造方法，其中：自下而上依次设置阴极电机、N型碳化硅衬底、N型外延层和阳极电极，所述N型外延层的上表面中部形成电流抑制区，所述电流抑制区中间隔地分布多个第二P型阱区，所述电流抑制区周围的N型外延层上表面间隔地分布多个第一P型阱区，所述第二P型阱区在电流抑制区中的面积占比大于第一P型阱区在芯片去除电流抑制区上的面积占比。本发明通过降低芯片中央的电流密度，明显降低了芯片中央的温度，因此使得芯片温度分布均匀，提高器件的额定电流。
Description
技术领域
本发明涉及半导体技术领域，尤其涉及一种优化热分布的碳化硅肖特基二极管及其制造方法。
背景技术
功率器件及其模块为实现多种形式电能之间转换提供了有效的途径，在国防建设、交通运输、工业生产、医疗卫生等领域得到了广泛应用。自上世纪50年代第一款功率器件应用以来，每一代功率器件的推出，都使得能源更为高效地转换和使用。
传统功率器件及模块由硅基功率器件主导，主要以晶闸管、功率PIN器件、功率双极结型器件、功率MOSFET以及绝缘栅场效应晶体管等器件为主，在全功率范围内均得到了广泛的应用，以其悠久历史、十分成熟的设计技术和工艺技术占领了功率半导体器件的主导市场。然而，随着功率半导体技术发展的日渐成熟，硅基功率器件其特性已逐渐逼近其理论极限。研究人员在硅基功率器件狭窄的优化空间中努力寻求更佳参数的同时，也注意到了SiC、GaN等第三代宽带隙半导体材料在大功率、高频率、耐高温、抗辐射等领域中优异的材料特性。
碳化硅(SiC)材料凭借其优良的性能成为了国际上功率半导体器件的研究热点。碳化硅(SiC)相比传统的硅材料具有禁带宽度大、击穿场强高、热导率高等优势。禁带宽度大使碳化硅的本征载流子浓度低，从而减小了器件的反向电流；高的击穿场强可以大大提高功率器件的反向击穿电压，并且可以降低器件导通时的电阻；高热导率可以大大提高器件可以工作的最高工作温度；并且在众多高功率应用场合，比如：高速铁路、混合动力汽车、智能高压直流输电等领域，碳化硅基器件均被赋予了很高的期望。同时，碳化硅功率器件能够有效降低功率损耗，故此被誉为带动“新能源革命”的“绿色能源”器件。
目前，碳化硅功率器件主要包括二极管和MOSFET。对于碳化硅二极管，额定电流是指能够长期连续工作的电流，现有的碳化硅二极管在导通电流时，芯片中央的电流密度高于芯片边缘，这导致芯片中央的温度高于芯片边缘，这种电流分布不均匀的现象会严重降低器件的额定电流。故而，亟需一种能使得芯片温度分布均匀的碳化硅肖特基二极管结构，以克服现有技术所存在的不足。
发明内容
为了解决现有技术中存在的不足，本发明提供一种优化热分布的碳化硅肖特基二极管及其制造方法，能够明显抑制芯片中央电流集中的现象，从而使得芯片中央的温度下降。
根据本发明提供的技术方案，本发明的第一方面，提供一种优化热分布的碳化硅肖特基二极管，所述优化热分布的碳化硅肖特基二极管的元胞结构包括：自下而上依次设置阴极电极，N型碳化硅衬底，N型外延层和阳极电极；所述N型外延层的上表面中部形成电流抑制区，所述电流抑制区中间隔地分布多个第二P型阱区，相邻两个第二P型阱区之间形成第二N型阱区；所述电流抑制区周围的N型外延层上表面间隔地分布多个第一P型阱区，相邻两个所述第一P型阱区之间形成第一N型阱区。
进一步地，所述第二P型阱区在电流抑制区中的面积占比为a，第一P型阱区在芯片去除电流抑制区上的面积占比为b，所述a大于b。
进一步地，所述电流抑制区在整个芯片内的面积占比为10%至90%。
作为本发明的第二方面，提供一种优化热分布的碳化硅肖特基二极管的制造方法，所述优化热分布的碳化硅肖特基二极管的制造方法具体包括以下步骤：
S1：提供N型碳化硅衬底；
S2：采用外延工艺，在所述N型碳化硅衬底的上表面生长出N型外延层；
S3：在所述N型外延层的上表面上注入P型杂质，从而由N型外延层的上表面向内形成第一N型阱区、第二N型阱区、第一P型阱区和第二P型阱区； 第二P型阱区和第二N型阱区共同形成电流抑制区；
S4：在所述N型碳化硅衬底的下表面和阱区上表面上淀积金属形成电极。
进一步地，所述电流抑制区位于N型外延层的上表面中部；所述第二P型阱区和第二N型阱区在电流抑制区中间隔交替分布；第一N型阱区和第一P型阱区在电流抑制区的外周间隔交替分布。
进一步地，所述S3具体包括以下步骤：
S310：在所述N型外延层的上表面中部形成电流抑制区，在所述电流抑制区位置处的N型外延层上表面上注入P型杂质，从而形成第二P型阱区和第二N型阱区，所述第二P型阱区和第二N型阱区在N型外延层中间隔交替分布；
S320：在所述电流抑制区周围的N型外延层上表面上注入P型杂质，从而形成第一P型阱区和第一N型阱区，所述第一P型阱区和第一N型阱区在电流抑制区周围间隔交替分布。
进一步地，所述电流抑制区在整个芯片内的面积占比为10%至90%。
进一步地，第二P型阱区在电流抑制区中的面积占比为a，第一P型阱区在芯片去除电流抑制区上的面积占比为b，所述a大于b。
从以上所述可以看出，本发明提供的优化热分布的碳化硅肖特基二极管及其制造方法，与现有技术相比具备以下优点：由于本发明包括位于芯片中部电流抑制区的第二P型阱区和位于电流抑制区周围的所述第一P型阱区，并且第二P型阱区在电流抑制区中的面积占比为a，第一P型阱区在芯片去除电流抑制区上的面积占比为b，所述a大于b，从而使得在器件导通电流时，电流抑制区内的电流密度小于其***的电流密度，通过这种手段能够明显抑制芯片中央电流集中的现象，从而使得芯片中央的温度下降。通过控制电流抑制区的大小或者第二P型阱区在所述电流抑制区内的面积占比，可以调节芯片中央的温度，合适的电流抑制区占比可以使得芯片表面的温度达到均匀状态。这样，在同样的封装形式下，本发明由于热分布更加的均匀，因此能够获得更大的额定电流。
附图说明
图1为第一P型阱区和第二P型阱区结构的第一种实施例。
图2为第一P型阱区和第二P型阱区结构的第二种实施例。
图3为第一P型阱区和第二P型阱区结构的第三种实施例。
图4为对本发明第二方面步骤S2中制得碳化硅N型外延层的剖视结构示意图。
图5为对本发明第二方面步骤S4中形成的第二P型阱区、N型阱区、第一P型阱区的剖视结构示意图。
图6为为本发明第二方面步骤S5阳极电极与阴极电极的剖视结构示意图，是沿着图1中的AA’截得的剖视结构示意图。
1. 阴极电极，2. N型碳化硅衬底，3. N型外延层，4. 第一P型阱区，5. 第二P型阱区，6. 第二N型阱区，7. 阳极电极，8. 电流抑制区，9. 第一N型阱区，10. 阱区上表面。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照附图，对本发明进一步详细说明。
作为本发明的第一方面，如图1至图6所示，提供优化热分布的碳化硅肖特基二极管，所述优化热分布的碳化硅肖特基二极管的元胞结构包括自下而上依次设置：阴极电极1、N型碳化硅衬底2、N型外延层3和阳极电极7，所述N型外延层3的上表面中部形成电流抑制区8，所述电流抑制区8中均匀间隔地分布多个第二P型阱区5，相邻两个第二P型阱区5之间形成第二N型阱区6；从而使得在电流抑制区8中，所述第二P型阱区5与第二N型阱区6交替分布。所述电流抑制区8周围的N型外延层3上表面均匀间隔地分布多个第一P型阱区4，相邻两个所述第一P型阱区4之间形成第一N型阱区9，从而使得在电流抑制区8周围的N型外延层3上表面上第一P型阱区4与第一N型阱区9交替分布。
对于第一P型阱区4和第二P型阱区5结构的第一种实施例：如图1所示，所述电流抑制区8为方形，并且所述电流抑制区8在整个芯片内的面积占比为10%。每个所述第二P型阱区5为条状，相邻第二P型阱区5相间隔，使得所有第二P型阱区5在电流抑制区8中呈条纹状分布；每个所述第一P型阱区4为条状，所有第一P型阱区4在电流抑制区8周围呈条纹状分布，并且所述第一P型阱区4与第二P型阱区5相连。
对于第一P型阱区4和第二P型阱区5结构的第二种实施例：如图2所示，所述电流抑制区8为方形，并且所述电流抑制区8在整个芯片内的面积占比为90%。每个所述第二P型阱区5为条状，第二P型阱区5相交错分布使得所有第二P型阱区5在电流抑制区8中呈网格状分布；每个所述第一P型阱区4为条状，第一P型阱区4相交错分布使得所有第一P型阱区4在电流抑制区8周围呈网格状分布，并且所述第一P型阱区4与第二P型阱区5相连。
对于第一P型阱区4和第二P型阱区5结构的第三种实施例：如图3所示，所述电流抑制区8为方形，并且所述电流抑制区8在整个芯片内的面积占比为30%。每个所述第二P型阱区5为条状，每个所述第二P型阱区5为块状，相邻的第二P型阱区5相间隔；每个所述第一P型阱区4为块状，相邻的第一P型阱区4相间隔。
对于上述第一P型阱区4和第二P型阱区5结构的第一种实施例至第二种实施例：第二P型阱区5在电流抑制区8中的面积占比为a，第一P型阱区4在芯片去除电流抑制区8上的面积占比为b，所述a大于b。
可以理解的是：由于本发明包括位于芯片中部电流抑制区8的第二P型阱区5和位于电流抑制区8周围的所述第一P型阱区4，并且第二P型阱区5在电流抑制区8中的面积占比为a，第一P型阱区4在芯片去除电流抑制区8上的面积占比为b，所述a大于b，从而使得在器件导通电流时，电流抑制区8内的电流密度小于其***的电流密度，通过这种手段能够明显抑制芯片中央电流集中的现象，从而使得芯片中央的温度下降。通过控制电流抑制区8的大小或者第二P型阱区5在所述电流抑制区8内的面积占比，可以调节芯片中央的温度，合适的电流抑制区8占比可以使得芯片表面的温度达到均匀状态。这样，在同样的封装形式下，本发明由于热分布更加的均匀，因此能够获得更大的额定电流。
作为本发明的第二方面，提供优化热分布的碳化硅肖特基二极管的制造方法，所述优化热分布的碳化硅肖特基二极管的制造方法包括以下步骤：
S1：提供N型碳化硅衬底2；
S2：采用外延工艺，在所述N型碳化硅衬底2的上表面生长出N型外延层3；
S3：在所述N型外延层3的上表面上注入P型杂质，从而由N型外延层3的上表面向内形成第一N型阱区9、第二N型阱区6、第一P型阱区4和第二P型阱区5； 第二P型阱区5和第二N型阱区6共同形成电流抑制区8；
S4：在所述N型碳化硅衬底的下表面和阱区上表面10上淀积金属形成电极。对于步骤S3具体包括以下实施方式：
第一种实施方式其如图1所示，具体包括以下步骤：
S310：在所述N型外延层3的上表面中部形成电流抑制区8，在所述电流抑制区8位置处的N型外延层3上表面上注入P型杂质，从而形成条状第二P型阱区5和条状第二N型阱区6，所述第二P型阱区5和第二N型阱区6在N型外延层3中间隔交替分布；
S320：在所述电流抑制区8周围的N型外延层3上表面上注入P型杂质，从而形成条状第一P型阱区4和条状第一N型阱区9，所述第一P型阱区4和第一N型阱区9在电流抑制区8周围间隔交替分布，从而形成条纹状的结构分布。
第二种实施方式其如图2所示，具体包括以下步骤：S310：在所述N型外延层3的上表面中部形成电流抑制区8，在所述电流抑制区8位置处的N型外延层3上表面上注入P型杂质，从而形成条状第二P型阱区5和条状第二N型阱区6；所述第二P型阱区5和第二N型阱区6在N型外延层3中间隔交替分布；第二P型阱区5相交错形成网状结构；
S320：在所述电流抑制区8周围的N型外延层3上表面上注入P型杂质，从而形成条状第一P型阱区4和条状第一N型阱区9，所述第一P型阱区4和第一N型阱区9在电流抑制区8周围间隔交替分布，第一P型阱区4相交错形成网状结构。
第三种实施方式为其如图3所示，具体包括以下步骤：
S310：在所述N型外延层3的上表面中部形成电流抑制区8，在所述电流抑制区8位置处的N型外延层3上表面上注入P型杂质，从而形成块状第二P型阱区5和块状第二N型阱区6；所述第二P型阱区5和第二N型阱区6在N型外延层3中间隔交替分布；相邻的第二P型阱区5相间隔，相邻的第二N型阱区6相间隔；
S320：在所述电流抑制区8周围的N型外延层3上表面上注入P型杂质，从而形成块状第一P型阱区4和块状第一N型阱区9，所述第一P型阱区4和第一N型阱区9在电流抑制区8周围间隔交替分布；相邻的第一P型阱区4相间隔，相邻的第一N型阱区9相间隔。
对于步骤S3的第一种实施方式至第三种实施方式：第二P型阱区5在电流抑制区8中的面积占比为a，第一P型阱区4在芯片去除电流抑制区8上的面积占比为b，所述a大于b。
可以理解的是：由于本发明包括位于芯片中部电流抑制区8的第一P型阱区4和位于电流抑制区8周围的所述第二P型阱区5，并且第二P型阱区5在电流抑制区8中的面积占比为a，第一P型阱区4在芯片去除电流抑制区8上的面积占比为b，所述a大于b，从而使得在器件导通电流时，电流抑制区8内的电流密度小于其***的电流密度，通过这种手段能够明显抑制芯片中央电流集中的现象，从而使得芯片中央的温度下降。通过控制电流抑制区8的大小或者第二P型阱区5在所述电流抑制区8内的面积占比，可以调节芯片中央的温度，合适的电流抑制区8占比可以使得芯片表面的温度达到均匀状态。这样，在同样的封装形式下，本发明由于热分布更加的均匀，因此能够获得更大的额定电流。
所属领域的普通技术人员应当理解：以上所述仅为本发明的具体实施例而已，并不用于限制本发明，凡在本发明的主旨之内，所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
Claims (8)
1.一种优化热分布的碳化硅肖特基二极管，其特征在于，所述优化热分布的碳化硅肖特基二极管的元胞结构包括：自下而上依次设置阴极电极（1），N型碳化硅衬底（2），N型外延层（3）和阳极电极（7）；所述N型外延层（3）的上表面中部形成电流抑制区（8），所述电流抑制区（8）中间隔地分布多个第二P型阱区（5），相邻两个第二P型阱区（5）之间形成第二N型阱区（6）；所述电流抑制区（8）周围的N型外延层（3）上表面间隔地分布多个第一P型阱区（4），相邻两个所述第一P型阱区（4）之间形成第一N型阱区（9）。
2.如权利要求1所述的优化热分布的碳化硅肖特基二极管，其特征在于，所述第二P型阱区（5）在电流抑制区（8）中的面积占比为a，第一P型阱区（4）在芯片去除电流抑制区（8）上的面积占比为b，所述a大于b。
3.如权利要求1所述的优化热分布的碳化硅肖特基二极管，其特征在于，所述电流抑制区（8）在整个芯片内的面积占比为10%至90%。
4.一种优化热分布的碳化硅肖特基二极管的制造方法，其特征在于，所述优化热分布的碳化硅肖特基二极管的制造方法具体包括以下步骤：
S1：提供N型碳化硅衬底（1）；
S2：采用外延工艺，在所述N型碳化硅衬底（1）的上表面生长出N型外延层（3）；
S3：在所述N型外延层（3）的上表面上注入P型杂质，从而由N型外延层（3）的上表面向内形成第一N型阱区（9）、第二N型阱区（6）、第一P型阱区（4）和第二P型阱区（5）； 第二P型阱区（5）和第二N型阱区（6）共同形成电流抑制区（8）；
S4：在所述N型碳化硅衬底的下表面和阱区上表面（10）上淀积金属形成电极。
5.如权利要求4所述的优化热分布的碳化硅肖特基二极管的制造方法，其特征在于，所述电流抑制区（8）位于N型外延层（3）的上表面中部；所述第二P型阱区（5）和第二N型阱区（6）在电流抑制区（8）中间隔交替分布；第一N型阱区（9）和第一P型阱区（4）在电流抑制区（8）的外周间隔交替分布。
6.如权利要求4所述的优化热分布的碳化硅肖特基二极管的制造方法，其特征在于，所述S3具体包括以下步骤：
S310：在所述N型外延层（3）的上表面中部形成电流抑制区（8），在所述电流抑制区（8）位置处的N型外延层（3）上表面上注入P型杂质，从而形成第二P型阱区（5）和第二N型阱区（6），所述第二P型阱区（5）和第二N型阱区（6）在N型外延层（3）中间隔交替分布；
S320：在所述电流抑制区（8）周围的N型外延层（3）上表面上注入P型杂质，从而形成第一P型阱区（4）和第一N型阱区（9），所述第一P型阱区（4）和第一N型阱区（9）在电流抑制区（8）周围间隔交替分布。
7.如权利要求4所述的优化热分布的碳化硅肖特基二极管的制造方法，其特征在于，所述电流抑制区（8）在整个芯片内的面积占比为10%至90%。
8.如权利要求4所述的优化热分布的碳化硅肖特基二极管的制造方法，其特征在于，第二P型阱区（5）在电流抑制区（8）中的面积占比为a，第一P型阱区（4）在芯片去除电流抑制区（8）上的面积占比为b，所述a大于b。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811332676.5A CN109244146A (zh) | 2018-11-09 | 2018-11-09 | 优化热分布的碳化硅肖特基二极管及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811332676.5A CN109244146A (zh) | 2018-11-09 | 2018-11-09 | 优化热分布的碳化硅肖特基二极管及其制造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN109244146A true CN109244146A (zh) | 2019-01-18 |
Family
ID=65077765
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201811332676.5A Pending CN109244146A (zh) | 2018-11-09 | 2018-11-09 | 优化热分布的碳化硅肖特基二极管及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN109244146A (zh) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110112221A (zh) * | 2019-05-29 | 2019-08-09 | 西安电子科技大学 | 一种能够抑制局部电迁移现象的结型势垒肖特基二极管 |
| CN110212023A (zh) * | 2019-05-29 | 2019-09-06 | 西安电子科技大学 | 一种能够减小反向漏电流的结型势垒肖特基二极管 |
| CN111628008A (zh) * | 2019-02-27 | 2020-09-04 | 无锡华润微电子有限公司 | 碳化硅肖特基二极管 |
| CN111682069A (zh) * | 2020-06-05 | 2020-09-18 | 南京晟芯半导体有限公司 | 一种SiC金属氧化物半导体场效应晶体管芯片 |
| CN113937168A (zh) * | 2020-07-13 | 2022-01-14 | 珠海格力电器股份有限公司 | 碳化硅结势垒肖特基半导体器件及其制造方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010003841A (ja) * | 2008-06-19 | 2010-01-07 | Toyota Motor Corp | 縦型のショットキーダイオード |
| CN102084487A (zh) * | 2008-05-21 | 2011-06-01 | 克里公司 | 具有电流浪涌能力的结势垒肖特基二极管 |
| JP2012156154A (ja) * | 2011-01-21 | 2012-08-16 | Mitsubishi Electric Corp | 電力用半導体装置 |
| CN208819891U (zh) * | 2018-11-09 | 2019-05-03 | 无锡新洁能股份有限公司 | 优化热分布的碳化硅肖特基二极管 |
-
2018
- 2018-11-09 CN CN201811332676.5A patent/CN109244146A/zh active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102084487A (zh) * | 2008-05-21 | 2011-06-01 | 克里公司 | 具有电流浪涌能力的结势垒肖特基二极管 |
| JP2010003841A (ja) * | 2008-06-19 | 2010-01-07 | Toyota Motor Corp | 縦型のショットキーダイオード |
| JP2012156154A (ja) * | 2011-01-21 | 2012-08-16 | Mitsubishi Electric Corp | 電力用半導体装置 |
| CN208819891U (zh) * | 2018-11-09 | 2019-05-03 | 无锡新洁能股份有限公司 | 优化热分布的碳化硅肖特基二极管 |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111628008A (zh) * | 2019-02-27 | 2020-09-04 | 无锡华润微电子有限公司 | 碳化硅肖特基二极管 |
| CN110112221A (zh) * | 2019-05-29 | 2019-08-09 | 西安电子科技大学 | 一种能够抑制局部电迁移现象的结型势垒肖特基二极管 |
| CN110212023A (zh) * | 2019-05-29 | 2019-09-06 | 西安电子科技大学 | 一种能够减小反向漏电流的结型势垒肖特基二极管 |
| CN111682069A (zh) * | 2020-06-05 | 2020-09-18 | 南京晟芯半导体有限公司 | 一种SiC金属氧化物半导体场效应晶体管芯片 |
| CN113937168A (zh) * | 2020-07-13 | 2022-01-14 | 珠海格力电器股份有限公司 | 碳化硅结势垒肖特基半导体器件及其制造方法 |
| WO2022011983A1 (zh) * | 2020-07-13 | 2022-01-20 | 珠海格力电器股份有限公司 | 碳化硅结势垒肖特基半导体器件及其制造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN109244146A (zh) | 优化热分布的碳化硅肖特基二极管及其制造方法 | |
| TWI521718B (zh) | 接面位障蕭特基二極體嵌於金氧半場效電晶體單元陣列之整合元件 | |
| CN102754213A (zh) | 半导体装置 | |
| CN107256864A (zh) | 一种碳化硅TrenchMOS器件及其制作方法 | |
| CN208819891U (zh) | 优化热分布的碳化硅肖特基二极管 | |
| CN107425068B (zh) | 一种碳化硅Trench MOS器件及其制作方法 | |
| CN107256884B (zh) | 一种碳化硅功率二极管器件及其制作方法 | |
| CN208706654U (zh) | 一种SiC功率器件终端 | |
| CN108231866B (zh) | 一种提高浪涌能力的碳化硅肖特基二极管结构及制备方法 | |
| CN208608203U (zh) | 一种高浪涌电流能力碳化硅二极管 | |
| CN109037356B (zh) | 一种高耐压的碳化硅肖特基二极管及其制造方法 | |
| CN109087940A (zh) | 一种SiC功率器件终端及其制作方法 | |
| CN208608204U (zh) | 高浪涌电流能力碳化硅二极管 | |
| CN111653609A (zh) | 具有阶梯形结构的jbs两级管器件结构及其制造方法 | |
| CN108735823A (zh) | 一种二极管及其制作方法 | |
| CN208738262U (zh) | 一种高耐压的碳化硅肖特基二极管 | |
| CN114823857B (zh) | 一种碳化硅器件类结横向变掺杂结终端结构及其制备方法 | |
| CN114944421B (zh) | 一种沟槽型碳化硅绝缘栅场效应晶体管及其制作方法 | |
| CN108695396A (zh) | 一种二极管及其制作方法 | |
| CN109192789B (zh) | 高浪涌电流能力碳化硅二极管及其制作方法 | |
| CN106601792A (zh) | 一种氮化镓高电子迁移率晶体管及其制备方法 | |
| CN208819890U (zh) | 一种碳化硅肖特基二极管 | |
| CN109192780A (zh) | 一种横向mosfet器件及其制备方法 | |
| CN109192790A (zh) | 一种碳化硅肖特基二极管及其制造方法 | |
| CN111584618A (zh) | 具有阶梯环结构的肖特基两级管及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |