CN110197853A - 一种结势垒肖特基二极管 - Google Patents
一种结势垒肖特基二极管 Download PDFInfo
- Publication number
- CN110197853A CN110197853A CN201910458056.4A CN201910458056A CN110197853A CN 110197853 A CN110197853 A CN 110197853A CN 201910458056 A CN201910458056 A CN 201910458056A CN 110197853 A CN110197853 A CN 110197853A
- Authority
- CN
- China
- Prior art keywords
- ion injection
- type ion
- edge
- epitaxial layer
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000004888 barrier function Effects 0.000 title claims abstract description 39
- 238000002347 injection Methods 0.000 claims abstract description 82
- 239000007924 injection Substances 0.000 claims abstract description 82
- 239000000758 substrate Substances 0.000 claims abstract description 18
- 230000009467 reduction Effects 0.000 claims abstract description 14
- 230000005611 electricity Effects 0.000 claims description 3
- 238000002955 isolation Methods 0.000 claims description 3
- 125000006850 spacer group Chemical group 0.000 abstract description 10
- 230000002401 inhibitory effect Effects 0.000 abstract 1
- 150000002500 ions Chemical class 0.000 description 68
- 239000002184 metal Substances 0.000 description 12
- 229910052751 metal Inorganic materials 0.000 description 12
- 230000008859 change Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 239000000243 solution Substances 0.000 description 4
- 238000002360 preparation method Methods 0.000 description 3
- 229910001316 Ag alloy Inorganic materials 0.000 description 2
- 229910000990 Ni alloy Inorganic materials 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 229910052681 coesite Inorganic materials 0.000 description 2
- 229910052906 cristobalite Inorganic materials 0.000 description 2
- 125000004122 cyclic group Chemical group 0.000 description 2
- 238000001755 magnetron sputter deposition Methods 0.000 description 2
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 2
- 229910010271 silicon carbide Inorganic materials 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 229910052709 silver Inorganic materials 0.000 description 2
- 229910052682 stishovite Inorganic materials 0.000 description 2
- 229910052905 tridymite Inorganic materials 0.000 description 2
- 206010037660 Pyrexia Diseases 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000012512 characterization method Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 230000004069 differentiation Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000004744 fabric Substances 0.000 description 1
- 230000017525 heat dissipation Effects 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- XZWYZXLIPXDOLR-UHFFFAOYSA-N metformin Chemical compound CN(C)C(=N)NC(N)=N XZWYZXLIPXDOLR-UHFFFAOYSA-N 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000002156 mixing Methods 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 239000013049 sediment Substances 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
- H01L29/0688—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions characterised by the particular shape of a junction between semiconductor regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
- H01L29/6609—Diodes
- H01L29/66143—Schottky diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/872—Schottky diodes
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明涉及一种结势垒肖特基二极管，自上而下依次包括阳极电极层、隔离介质层、N‑外延层、N+衬底层和阴极电极层，其中，在N‑外延层的上表面设置有P型离子注入区；相邻P型离子注入区的间距从N‑外延层的上表面中心至边缘呈减小趋势；并且P型离子注入区的深度从N‑外延层的上表面中心至边缘呈减小趋势。该结势垒肖特基二极管通过使相邻P型离子注入区的间距从器件中心至边缘呈减小趋势，且P型离子注入区深度从器件中心至边缘呈减小趋势，使得器件肖特基接触区的面积从中心至边缘逐渐减小，从而减小了器件中心处与边缘处的温度差，有效抑制了局部电迁移现象的发生，提高器件的可靠性。
Description
技术领域
本发明属于电子元器件技术领域，具体涉及一种结势垒肖特基二极管。
背景技术
肖特基势垒二极管是利用金属与半导体之间的接触势垒进行工作的器件，适合在低压和大电流输出场合用作高频整流、检波和混频，在高速逻辑电路中用作箝位。结势垒肖特基二极管(Juction barrier Schottky，JBS)是在普通肖特基二极管的漂移区集成了多个PN结栅的器件。在功率电子领域中，JBS二极管已被广泛应用，其具有良好正向导通特性和反向漏电流小等特点。
在现有的JBS二极管结构中，不同位置处肖特基接触面积的大小是相同的。然而，由于JBS芯片不同位置所接触的封装面积不同，导致JBS芯片不同位置处的散热条件不同，导致JBS芯片中心温度大于芯片周围温度。这个温度差会导致JBS芯片不同位置载流子迁移率不同，电流分布不均匀，出现局部电迁移的现象，从而影响JBS二极管的器件可靠性。
发明内容
为了解决现有技术中存在的上述问题，本发明提供了一种结势垒肖特基二极管。本发明要解决的技术问题通过以下技术方案实现：
本发明提供了一种结势垒肖特基二极管，自上而下依次包括阳极电极层、隔离介质层、N-外延层、N+衬底层和阴极电极层，其中，
在所述N-外延层的上表面设置有多个P型离子注入区；
相邻所述P型离子注入区的间距从所述N-外延层的上表面中心至边缘呈减小趋势；并且
所述P型离子注入区的深度从所述N-外延层的上表面中心至边缘呈减小趋势。
在本发明的一个实施例中，多个所述P型离子注入区均为同心的环形结构。
在本发明的一个实施例中，多个所述P型离子注入区均为矩形，并且在所述N-外延层的上表面分布成阵列结构。
在本发明的一个实施例中，相邻所述P型离子注入区的间距从所述N-外延层的上表面中心至边缘以连续方式减小。
在本发明的一个实施例中，相邻所述P型离子注入区的间距从所述N-外延层的上表面中心至边缘以阶梯方式减小。
在本发明的一个实施例中，多个所述P型离子注入区的深度从所述N-外延层的上表面中心至边缘以连续方式减小。
在本发明的一个实施例中，多个所述P型离子注入区的深度从所述N-外延层的上表面中心至边缘以阶梯方式减小。
在本发明的一个实施例中，所述N-外延层与所述阳极电极层之间形成N型肖特基接触区，每个所述P型离子注入区与所述阳极电极层之间均形成P型肖特基接触区。
在本发明的一个实施例中，相邻所述P型离子注入区的间距≥2μm。
在本发明的一个实施例中，每个所述P型离子注入区6的深度均≥1.5μm。
与现有技术相比，本发明的有益效果在于：
本发明的结势垒肖特基二极管，通过使相邻P型离子注入区的间距从器件中心至边缘呈减小趋势，P型离子注入区的深度从器件中心至边缘呈减小趋势，使得器件中心位置处肖特基接触区的面积大于器件边缘位置处肖特基接触区的面积，从而在保证反向漏电流和正向导通电阻没有退化的前提下，减小了器件中心处和边缘处的温度差，有效抑制了局部电迁移现象的发生，提高器件的可靠性。
附图说明
图1是本发明实施例提供的一种结势垒肖特基二极管的结构示意图；
图2是本发明实施例提供的一种结势垒肖特基二极管的尺寸标注图；
图3是本发明实施例提供的另一种结势垒肖特基二极管的尺寸标注图；
图4本发明实施例提供的一种示出了P型离子注入区分布情况的俯视示意图；
图5本发明实施例提供的另一种示出了P型离子注入区分布情况的俯视示意图；
图6a-图6e是本发明实施例提供的一种结势垒肖特基二极管的制备过程示意图。
附图标记如下：
1-阳极电极层；2-隔离介质层；3-N-外延层；4-N+衬底层；5-阴极电极层；6-P型离子注入区；7-N型肖特基接触区；8-P型肖特基接触区；9-欧姆接触区。
具体实施方式
为了进一步阐述本发明为达成预定发明目的所采取的技术手段及功效，以下结合附图及具体实施方式，对依据本发明提出的结势垒肖特基二极管进行详细说明。
有关本发明的前述及其他技术内容、特点及功效，在以下配合附图的具体实施方式详细说明中即可清楚地呈现。通过具体实施方式的说明，可对本发明为达成预定目的所采取的技术手段及功效进行更加深入且具体地了解，然而所附附图仅是提供参考与说明之用，并非用来对本发明的技术方案加以限制。
应当说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的物品或者设备中还存在另外的相同要素。
实施例一
请参见图1，图1是本发明实施例提供的一种结势垒肖特基二极管的结构示意图。该结势垒肖特基二极管自上而下依次包括阳极电极层1、隔离介质层2、N-外延层3、N+衬底层4和阴极电极层5，其中，在N-外延层3的上表面设置有多个P型离子注入区6。
隔离介质层2环绕在N-外延层3上表面的边缘四周，多个所述P型离子注入区6均开设在N-外延层3位于隔离介质层2内侧的表面上。在本实施例中，隔离介质层2由SiO2材料制成，厚度在200-500nm范围内。阳极电极层1设置在N-外延层3上表面未被隔离介质层2覆盖的区域以及隔离介质层2的上表面，并且覆盖在P型离子注入区7的表面上。
进一步地，在本实施例中，N-外延层3与阳极电极层1之间形成N型肖特基接触区7；每个P型离子注入区6与阳极电极层1之间均形成P型肖特基接触区8；而N+衬底层4与阴极电极层5的接触表面之间形成欧姆接触区9。
更进一步地，阳极电极层1由两层金属构成，其中，上层金属为2-5μm的Al或Ag，下层金属为厚度50-100nm的Ti，也就是说，下层金属Ti直接覆盖在N-外延层3和P型离子注入区6上，并在与N-外延层3的交界面形成P型肖特基接触区7，在与P型离子注入区6的交界面形成N型肖特基接触区8。
N-外延层3的厚度及掺杂浓度可以根据器件的导体特性和击穿特性具体进行选择，通常在10-30μm范围内。例如，当要求器件的击穿电压为1200V时，N-外延层3的厚度可选择为10μm。N+衬底层4通常为高掺杂的N型碳化硅衬底。
阴极电极层5同样由两层金属构成，其中，上层金属为厚度50-100nm的金属Ni，下层金属为厚度2-5μm的Ti/Ni/Ag合金，也就是说，上层金属Ni直接与N+衬底层4接触，并在与N+衬底层4的交界面形成欧姆接触区9。
进一步地，相邻P型离子注入区6的间距从N-外延层3的上表面中心至边缘呈减小趋势，且多个所述P型离子注入区6的深度从所述N-外延层3的上表面中心至边缘呈减小趋势，而每个P型离子注入区6的其他尺寸，例如宽度和长度均相等。
在JBS器件中，不同位置所接触的封装面积不同，使得JBS器件不同位置的散热条件不同。由于N型肖特基接触区的面积越大，JBS器件的电流密度越大，JBS器件的功率越大，因此发热也越严重。使相邻P型离子注入区的间距从器件中心至边缘呈减小趋势，并使多个P型离子注入区的深度从器件中心至边缘呈减小趋势，从而同时减小了从器件中心至边缘N-外延层3与阳极电极层1之间形成N型肖特基接触区7以及P型离子注入区6与阳极电极层1之间形成P型肖特基接触区8，较小了从器件中心至边缘肖特基接触区域的总面积，利用JBS器件边缘处散热特性好的特点，可以有效降低器件边缘处的温度。
然而，如果单纯减小边缘处的肖特基接触区的面积会导致该JBS器件的正向特性削弱，因此本实施例的结势垒肖特基二极管相邻P型离子注入区的间距从N-外延层3的上表面中心至边缘逐渐减小，从而使得P型肖特基接触区7的面积从中心至边缘逐渐减小，在保证反向漏电流和正向导通电阻没有退化的前提下，减小了JBS器件的中心和边缘的温度差，有效抑制了局部电迁移现象的发生，从而提高了器件的可靠性；另一方面，多个P型离子注入区的深度从所述N-外延层的上表面中心至边缘逐渐减小，在保证减小温度差和正向不褪化的前提下，减小了JBS器件的反向漏电流，而且可使器件中心肖特基接触的面积更大。
进一步地，请参见图2，图2是本发明实施例提供的一种结势垒肖特基二极管的尺寸标注图。在本实施例中，P型离子注入区6的间距从N-外延层3的上表面中心至边缘以连续方式减小。如图所示，P型肖特基接触区6的宽度从左至右依次用WS1、WS2、WS3、WS4、WS5、WS6、WS7、WS8和WS9表示，在本实施例中，P型肖特基接触区6的宽度大小关系为WS1<WS2<WS3<WS4<WS5>WS6>WS7>WS8>WS9。相邻P型肖特基接触区6的间距大于等于2μm，即WS1≥3μm，WS9≥3μm。
进一步地，在本实施例中，多个所述P型离子注入区6的深度从N-外延层3的上表面中心至边缘以连续方式减小。如图所示，P型肖特基接触区7的宽度从左至右依次用DP1、DP2、DP3、DP4、DP5、DP6、DP7、DP8和DP9表示，在本实施例中，P型肖特基接触区8的宽度大小关系为DP1<DP2<DP3<DP4<DP5＝DP6>DP7>DP8>DP9>DP10。所有P型离子注入区6的深度均大于等于1.5μm，即DP1≥1.5μm，DP10≥1.5μm。
本实施例的结势垒肖特基二极管，多个P型离子注入区的深度从器件中心至边缘连续减小，即P型肖特基接触区7的宽度从中心到边缘连续增大，通过增大中心的P型肖特基接触区7的面积，减小边缘的P型肖特基接触区7的面积，在保证反向漏电流和正向导通电阻没有退化的前提下，减小了所述JBS器件的温度差，有效抑制了局部电迁移现象的发生，从而提高了器件的可靠性。此外，多个P型离子注入区的深度从所述N-外延层的上表面中心至边缘连续减小，在保证减小温度差和正向不褪化的前提下，减小了JBS器件的反向漏电流，而且可使器件中心肖特基接触的面积更大。
进一步地，请参见图4，图4是本发明实施例提供的一种示出了P型离子注入区分布情况的俯视示意图。在本实施例中，多个所述P型离子注入区6均为同心的环状结构。所述P型离子注入区6从中间到两边间距逐渐减小，使得位于相邻P型离子注入区6之间的P型肖特基接触区7的面积逐渐减小。请参见图5，图5是本发明实施例提供的另一种示出了P型离子注入区的俯视示意图。在其他实施例中，多个所述P型离子注入区6均为矩形，并且在所述N-外延层3的上表面分布成阵列结构。所述P型离子注入区6之间的间距从中间到四周间距逐渐减小，使得位于相邻P型离子注入区6之间的P型肖特基接触区7的面积逐渐减小。
本实施例的结势垒肖特基二极管，通过增大器件中心位置处的相邻P型肖特基接触区的间距，减小器件边缘位置处的相邻P型肖特基接触区的间距，在保证反向漏电流和正向导通电阻没有退化的前提下，减小了结势垒肖特基二极管的温度差，有效抑制了局部电迁移现象的发生，从而提高器件的可靠性。
实施例二
在上述实施例的基础上，本实施例提供了P型肖特基接触区的另一种分布方式。请参见图3，图3是本发明实施例提供的另一种结势垒肖特基二极管的尺寸标注图。在本实施例中，相邻P型离子注入区6的间距从N-外延层3的上表面中心至边缘以阶梯方式减小。如图所示，P型肖特基接触区8的宽度从左至右依次用W1、W2、W3、W4、W5、W6、W7、W8和W9表示，在本实施例中，P型肖特基接触区7的宽度大小关系为W1＝W2<W3＝W4<W5>W6＝W7>W8＝S9，相邻沟槽结构6的间距大于等于3μm。即W1≥3μm，W9≥3μm。
进一步地，在本实施例中，多个所述P型离子注入区6的深度从N-外延层3的上表面中心至边缘以阶梯方式减小。如图所示，P型肖特基接触区7的宽度从左至右依次用D1、D2、D3、D4、D5、D6、D7、D8、D9和D10表示，在本实施例中，P型肖特基接触区8的宽度大小关系为DP1＝DP2<DP3＝DP4<DP5＝DP6>DP7＝DP8>DP9＝DP10。P型离子注入区6的深度均大于等于1.5μm，即DP1≥1.5μm，DP10≥1.5μm。
本实施例的结势垒肖特基二极管，相邻P型离子注入区6的间距，即P型肖特基接触区7的宽度从中心到边缘阶梯式减小，即可以将器件从中心到边缘分割成若干个区域，在同一区域内，相邻P型肖特基接触区7的间距内，在不同区域内，相邻P型肖特基接触区7的间距通常不同，且越靠近中心处的区域内，相邻P型的间距越大。所述区域中所包括的P型离子注入区的数量可以根据需求确定和调整。这样，从总体变化趋势来看，相邻P型的间距，即P型肖特基接触区7的宽度从中心到边缘逐渐增大，通过增大中心的P型肖特基接触区7的面积，减小边缘的P型肖特基接触区7的面积，在保证反向漏电流和正向导通电阻没有退化的前提下，减小了所述JBS器件的温度差，有效抑制了局部电迁移现象的发生，从而提高了器件的可靠性。
进一步地，请参见图5，图5是本发明实施例提供的另一种示出了P型离子注入区分布情况的俯视示意图。在本实施例中，多个所述P型离子注入区6均为矩形，并且在所述N-外延层3的上表面分布成阵列结构。相邻P型离子注入区6之间的间距从中间到四周间距逐渐减小，使得位于相邻P型离子注入区6之间的P型肖特基接触区7的面积逐渐减小。
此外，多个所述P型离子注入区6也可以为同心的环状结构。
需要说明的是，对于P型离子注入区6的间距，包括两种变化方案：连续变化和阶梯状变化；对于P型离子注入区6的深度，同样包括两种变化方案：连续变化和阶梯状变化。P型离子注入区6的间距和深度的变化趋势可以任意进行组合形成新的技术方案，而形成的所有技术方案均包括在本发明的保护范围内。
例如，当相邻P型离子注入区6的间距从所述N-外延层3的上表面中心至边缘以连续方式减小时，多个所述P型离子注入区6的深度从N-外延层3的上表面中心至边缘可以以连续方式减小，也可以以阶梯方式减小；当相邻P型离子注入区6的间距从所述N-外延层3的上表面中心至边缘以阶梯方式减小时，多个所述P型离子注入区6的深度从N-外延层3的上表面中心至边缘可以以连续方式减小，也可以以阶梯方式减小。
接着，请参见图6a-图6e，图6a-图6e是本发明实施例提供的一种结势垒肖特基二极管的制备过程示意图。本实施例的结势垒肖特基二极管的制备方法具体包括以下步骤：
步骤1：提供N+衬底层4并在N+衬底层4的上表面外延生长N-外延层3。具体地，请参见图6a，选择高掺杂的N型碳化硅衬底片作为N+衬底层4，首先对N+衬底层4进行RCA标准清洗，再在其上表面外延生长厚度为10-30μm的N-外延层3。
步骤2：在N-外延层3的上表面形成P型离子注入区。具体地，请参见图6b，首先，淀积2μm的SiO2作为阻挡层；其次，通过光刻和刻蚀形成P型离子注入区6的注入窗口，所述注入窗口之间的间距从所述结型势垒肖特基二极管的边缘到中心逐渐增大；最后在注入窗口中形成P型离子注入区6。在本实施例中，由于P型离子注入区6的深度不同，对于不同深度的P型离子注入区6，可以通过多次离子注入形成，也可以是通过不同器件位置生长不同厚度的氧化层掩模形成。
步骤3：在N+衬底层4的下表面形成阴极电极层5，具体地，请参见图6c，在N+衬底层4的下表面通过磁控溅射的方式溅射一层厚度50-100nm的金属Ni，再溅射一层厚度2-5μm的Ti/Ni/Ag合金，形成阴极电极层5，N+衬底层2与阴极电极层5的接触区为欧姆接触区10。
步骤4：在N-外延层3的上表面边缘形成隔离介质层2，具体地，请参见图6d，在N-外延层3上淀积一层厚度为200-500nm的SiO2隔离介质层2，通过光刻掩模腐蚀所述SiO2隔离介质层，形成隔离介质层2，使得所述隔离介质层2环绕在N-外延层3上表面的四周。
步骤5：形成阳极电极层1。具体地，请参见图6e，在N-外延层3上方通过磁控溅射的方式溅射厚度50-100nm的Ti，再溅射2-5μm的Al或Ag，形成阳极电极层1，其中，下层金属Ti直接覆盖在N-外延层3、SiO2隔离介质层和P型离子注入区7上，并在与N-外延层3的交界面形成P型肖特基接触区8，在与P型离子注入区7的交界面形成N型肖特基接触区9。
在本发明的描述中，需要理解的是，术语“中心”、“纵向”、“横向”、“长度”、“宽度”、“厚度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”、“顺时针”、“逆时针”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。
在本发明中，除非另有明确的规定和限定，第一特征在第二特征之“上”或之“下”可以包括第一和第二特征直接接触，也可以包括第一和第二特征不是直接接触而是通过它们之间的另外的特征接触。而且，第一特征在第二特征“之上”、“上方”和“上面”包括第一特征在第二特征正上方和斜上方，或仅仅表示第一特征水平高度高于第二特征。第一特征在第二特征“之下”、“下方”和“下面”包括第一特征在第二特征正下方和斜下方，或仅仅表示第一特征水平高度小于第二特征。
以上内容是结合具体的优选实施方式对本发明所作的进一步详细说明，不能认定本发明的具体实施只局限于这些说明。对于本发明所属技术领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干简单推演或替换，都应当视为属于本发明的保护范围。
Claims (10)
1.一种结势垒肖特基二极管，其特征在于，自上而下依次包括阳极电极层(1)、隔离介质层(2)、N-外延层(3)、N+衬底层(4)和阴极电极层(5)，其中，
在所述N-外延层(3)的上表面设置有多个P型离子注入区(6)；
相邻所述P型离子注入区(6)的间距从所述N-外延层(3)的上表面中心至边缘呈减小趋势；
所述P型离子注入区(6)的深度从所述N-外延层(3)的上表面中心至边缘呈减小趋势。
2.根据权利要求1所述的结势垒肖特基二极管，其特征在于，多个所述P型离子注入区(6)均为同心的环形结构。
3.根据权利要求1所述的结势垒肖特基二极管，其特征在于，多个所述P型离子注入区(6)均为矩形，并且在所述N-外延层(3)的上表面分布成阵列结构。
4.根据权利要求1所述的结势垒肖特基二极管，其特征在于，相邻所述P型离子注入区(6)的间距从所述N-外延层(3)的上表面中心至边缘以连续方式减小。
5.根据权利要求1所述的结势垒肖特基二极管，其特征在于，相邻所述P型离子注入区(6)的间距从所述N-外延层(3)的上表面中心至边缘以阶梯方式减小。
6.根据权利要求1所述的结势垒肖特基二极管，其特征在于，多个所述P型离子注入区(6)的深度从所述N-外延层(3)的上表面中心至边缘以连续方式减小。
7.根据权利要求1所述的结势垒肖特基二极管，其特征在于，多个所述P型离子注入区(6)的深度从所述N-外延层(3)的上表面中心至边缘以阶梯方式减小。
8.根据权利要求1所述的结势垒肖特基二极管，其特征在于，所述N-外延层(3)与所述阳极电极层(1)之间形成N型肖特基接触区(7)，每个所述P型离子注入区(6)与所述阳极电极层(1)之间均形成P型肖特基接触区(8)。
9.根据权利要求1所述的结势垒肖特基二极管，其特征在于，相邻所述P型离子注入区(6)的间距≥2μm。
10.根据权利要求1-9中任一项所述的结势垒肖特基二极管，其特征在于，每个所述P型离子注入区(6)的深度均≥1.5μm。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910458056.4A CN110197853A (zh) | 2019-05-29 | 2019-05-29 | 一种结势垒肖特基二极管 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910458056.4A CN110197853A (zh) | 2019-05-29 | 2019-05-29 | 一种结势垒肖特基二极管 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN110197853A true CN110197853A (zh) | 2019-09-03 |
Family
ID=67753435
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910458056.4A Pending CN110197853A (zh) | 2019-05-29 | 2019-05-29 | 一种结势垒肖特基二极管 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN110197853A (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112531007A (zh) * | 2019-09-19 | 2021-03-19 | 中国科学院长春光学精密机械与物理研究所 | 具有梯度深度p型区域的结势垒肖特基二极管及制备方法 |
| CN112820643A (zh) * | 2020-12-28 | 2021-05-18 | 中国电子科技集团公司第十三研究所 | 氧化镓sbd的制备方法及结构 |
| CN113809072A (zh) * | 2021-07-26 | 2021-12-17 | 浙江芯国半导体有限公司 | 一种包含肖特基二极管的电路及相关应用 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010003841A (ja) * | 2008-06-19 | 2010-01-07 | Toyota Motor Corp | 縦型のショットキーダイオード |
| US20140175457A1 (en) * | 2012-12-20 | 2014-06-26 | Industrial Technology Research Institute | Sic-based trench-type schottky device |
| CN106935661A (zh) * | 2017-01-23 | 2017-07-07 | 西安电子科技大学 | 垂直型肖特基二极管及其制作方法 |
| CN107331616A (zh) * | 2017-06-19 | 2017-11-07 | 中国科学院微电子研究所 | 一种沟槽结势垒肖特基二极管及其制作方法 |
-
2019
- 2019-05-29 CN CN201910458056.4A patent/CN110197853A/zh active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010003841A (ja) * | 2008-06-19 | 2010-01-07 | Toyota Motor Corp | 縦型のショットキーダイオード |
| US20140175457A1 (en) * | 2012-12-20 | 2014-06-26 | Industrial Technology Research Institute | Sic-based trench-type schottky device |
| CN106935661A (zh) * | 2017-01-23 | 2017-07-07 | 西安电子科技大学 | 垂直型肖特基二极管及其制作方法 |
| CN107331616A (zh) * | 2017-06-19 | 2017-11-07 | 中国科学院微电子研究所 | 一种沟槽结势垒肖特基二极管及其制作方法 |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112531007A (zh) * | 2019-09-19 | 2021-03-19 | 中国科学院长春光学精密机械与物理研究所 | 具有梯度深度p型区域的结势垒肖特基二极管及制备方法 |
| CN112820643A (zh) * | 2020-12-28 | 2021-05-18 | 中国电子科技集团公司第十三研究所 | 氧化镓sbd的制备方法及结构 |
| CN112820643B (zh) * | 2020-12-28 | 2022-11-08 | 中国电子科技集团公司第十三研究所 | 氧化镓sbd的制备方法及结构 |
| CN113809072A (zh) * | 2021-07-26 | 2021-12-17 | 浙江芯国半导体有限公司 | 一种包含肖特基二极管的电路及相关应用 |
| CN113809072B (zh) * | 2021-07-26 | 2024-04-02 | 浙江芯国半导体有限公司 | 一种包含肖特基二极管的电路及相关应用 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10937784B2 (en) | Method of manufacturing a semiconductor device | |
| JP2667477B2 (ja) | ショットキーバリアダイオード | |
| US11658241B2 (en) | Vertical trench gate MOSFET with integrated Schottky diode | |
| CN110197853A (zh) | 一种结势垒肖特基二极管 | |
| CN104425569B (zh) | 半导体器件、结型场效应晶体管和垂直场效应晶体管 | |
| JP4282972B2 (ja) | 高耐圧ダイオード | |
| CN110098264A (zh) | 一种结型势垒肖特基二极管 | |
| CN109786464A (zh) | 具有缓冲区的半导体器件 | |
| US10056501B2 (en) | Power diode with improved reverse-recovery immunity | |
| CN107026209A (zh) | 基于氧化镓的结势垒肖特基二极管及其制备方法 | |
| US20150287840A1 (en) | Semiconductor device | |
| CN110600535A (zh) | 一种肖特基二极管芯片及其制备方法 | |
| US20190027563A1 (en) | Semiconductor cell structure and power semiconductor device | |
| US20240063311A1 (en) | Gan-based trench metal oxide schottky barrier diode and preparation method therefor | |
| KR200470297Y1 (ko) | 쇼트키 다이오드 구조 | |
| CN104465793A (zh) | 肖特基势垒二极管和用于制造肖特基势垒二极管的方法 | |
| CN212725323U (zh) | 一种碳化硅mps器件 | |
| US11316052B2 (en) | Junction barrier schottky diode | |
| CN110098263A (zh) | 一种槽型结型势垒肖特基二极管 | |
| CN104124151A (zh) | 一种沟槽结构肖特基势垒二极管及其制作方法 | |
| CN110197852A (zh) | 一种半沟槽离子注入的混合PiN肖特基二极管 | |
| US10854762B2 (en) | Semiconductor device | |
| CN110164982A (zh) | 一种结型势垒肖特基二极管 | |
| CN110112221A (zh) | 一种能够抑制局部电迁移现象的结型势垒肖特基二极管 | |
| CN110212023B (zh) | 一种能够减小反向漏电流的结型势垒肖特基二极管 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20190903 |