CN110010499B - 一种具有电磁屏蔽功能的射频芯片***级封装工艺 - Google Patents

一种具有电磁屏蔽功能的射频芯片***级封装工艺 Download PDF

Info

Publication number
CN110010499B
CN110010499B CN201811176851.6A CN201811176851A CN110010499B CN 110010499 B CN110010499 B CN 110010499B CN 201811176851 A CN201811176851 A CN 201811176851A CN 110010499 B CN110010499 B CN 110010499B
Authority
CN
China
Prior art keywords
insulating layer
copper
rdl
layer
thickness
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201811176851.6A
Other languages
English (en)
Other versions
CN110010499A (zh
Inventor
冯光建
丁祥祥
刘长春
马飞
程明芳
郭丽丽
郑赞赞
郁发新
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zhejiang Jimaike Microelectronics Co Ltd
Original Assignee
Zhejiang Jimaike Microelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zhejiang Jimaike Microelectronics Co Ltd filed Critical Zhejiang Jimaike Microelectronics Co Ltd
Priority to CN201811176851.6A priority Critical patent/CN110010499B/zh
Publication of CN110010499A publication Critical patent/CN110010499A/zh
Application granted granted Critical
Publication of CN110010499B publication Critical patent/CN110010499B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/52—Mounting semiconductor bodies in containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明公开了一种具有电磁屏蔽功能的射频芯片***级封装工艺，包括如下步骤：101）盖板处理步骤、102）铜柱处理步骤、103）制作空腔步骤、104）底座处理步骤、105）封装步骤；本发明提供在不增加成本和占用面积的情况下，实现了射频芯片间的电磁屏蔽功能的一种具有电磁屏蔽功能的射频芯片***级封装工艺。

Description

一种具有电磁屏蔽功能的射频芯片***级封装工艺
技术领域
本发明涉及半导体技术领域，更具体的说，它涉及一种具有电磁屏蔽功能的射频芯片***级封装工艺。
背景技术
随着芯片尺寸的逐渐缩小，传统的单片式封装工艺已经从原来的插槽式过渡到BGA，再到WLCSP最后到Fan-out，但是随着***级功能模块的提出，***级封装的方式又逐渐取代了过去的单片式，通过载体，把不同材质和不同功能的芯片集成到一个较小的区域，减少了芯片的单位占用面积，缩短了信号互联线，同时有利于产品的组装。
然而对于通信行业来讲，高频的射频芯片逐渐替代了原来的低频产品，这样射频芯片与射频芯片之间，射频芯片与其他功能芯片之间以及射频***级模块跟其他射频***级模块之间的电磁波干扰问题就越来越被重视起来。
为了应对这个问题，电磁屏蔽层的增加是目前的主流手段，也是防止电磁波污染所必须的防护手段，一般IC芯片塑胶体是不导电的，对电磁场几乎没有屏蔽作用。目前比较多的是在封装体外面放置金属屏蔽罩，这种方式屏蔽性能好，但是比重大，占用面积大，成本高，且不耐腐蚀。
发明内容
本发明克服了现有技术的不足，提供在不增加成本和占用面积的情况下，实现了射频芯片间的电磁屏蔽功能的一种具有电磁屏蔽功能的射频芯片***级封装工艺。
本发明的技术方案如下：
一种具有电磁屏蔽功能的射频芯片***级封装工艺，结构上包括盖板和底座，具体处理包括如下步骤：
101)盖板处理步骤：通过光刻、刻蚀工艺在盖板表面制作TSV孔，TSV孔直径范围在1um到1000um，深度在10um到1000um；在盖板上方设置绝缘层，绝缘层厚度范围在10nm到100um之间；在绝缘层上方设置种子层，种子层厚度范围在1nm到100um，种子层本身为一层或多层结构，种子层采用是钛、铜、铝、银、钯、金、铊、锡、镍中的一种或者多种；通过电镀铜，使铜金属充满TSV 孔，并且在200到500度温度下进行密化，通过CMP工艺使盖板表面的铜去除，只留下填铜；
在盖板的表面制作整面金属层，其包括制作绝缘层，绝缘层厚度范围在10nm 到1000um，通过光刻、干法刻蚀工艺开窗，使金属层和TSV孔内的铜柱的一端连接；
102)铜柱处理步骤：在盖板的铜柱没有露出的一端进行减薄，通过研磨、湿法腐蚀和干法刻蚀的工艺使铜柱另一端露出，在露出的铜柱表面覆盖绝缘层，绝缘层厚度范围在10nm到1000um，通过光刻、刻蚀工艺在绝缘层表面开窗，开窗后使铜柱露出；
103)制作空腔步骤：在底座上通过光刻、干法蚀刻制作空腔，空腔形状为立方形、圆柱形或者半球形，其尺寸范围为10um到10000um，此处尺寸包括立方形的长宽高或者圆柱形、半球形的直径、高度；在盖板设置空腔的一面上制作绝缘层，绝缘层厚度范围在10nm到100um之间；在绝缘层上方设置种子层，种子层厚度范围在1nm到100um，种子层本身为一层或多层结构，种子层采用是钛、铜、铝、银、钯、金、铊、锡、镍中的一种或者多种；
通过电镀铜使铜金属覆盖空腔表面，CMP工艺使盖板表面铜去除只剩下绝缘层，再通过光刻、干法刻蚀，去掉TSV孔中铜柱露头部分的绝缘层；在盖板上有空腔的一面通过光刻、电镀工艺制作RDL、键合金属，使焊盘高度范围达到 10nm至1000um，键合金属采用铜，铝，镍，银，金，锡中的一种或几种，键合金属结构为一层或多层，其厚度范围为10nm到1000um；
104)底座处理步骤：通过光刻、刻蚀工艺在底座表面制作TSV孔，TSV孔直径范围在1um到1000um，深度在10um到1000um；在底座上方设置绝缘层，绝缘层厚度范围在10nm到100um之间；在绝缘层上方设置种子层，种子层厚度范围在1nm到100um，种子层本身为一层或多层结构，种子层采用是钛、铜、铝、银、钯、金、铊、锡、镍中的一种或者多种；通过电镀铜，使铜金属充满TSV 孔，并且在200到500度温度下进行密化，通过CMP工艺使盖板表面的铜去除，只留下填铜；
底座表面制作RDL，其过程包括制作绝缘层，绝缘层厚度范围在10nm到 1000um，其采用氧化硅或者氮化硅；通过光刻、干法刻蚀工艺开窗，使底座的 RDL和TSV孔的铜柱一端连接；其焊盘和RDL位于同一面，即位于TSV孔的铜柱露出的一端；底座无金属的一面进行减薄，通过研磨、湿法腐蚀和干法刻蚀的工艺使铜柱另一端露出；在露出的铜柱表面覆盖绝缘层，绝缘层厚度范围在10nm 到1000um，通过光刻、刻蚀工艺在绝缘层表面开窗，开窗后使铜柱露出；并在底座的表面制作RDL；
105)封装步骤：把功能芯片通过共晶键合的方式置于底座的焊盘上，通过打线工艺将功能芯片的管脚跟底座的焊盘联通，其中功能芯片厚度在50um到 600um之间；再通过晶圆键合的方式把盖板和底座键合在一起，切割得到最终的模组；其中键合温度范围在200到500度。
进一步的，步骤101)盖板上方通过沉积氧化硅或者氮化硅作为绝缘层，或者直接热氧化形成绝缘层。
进一步的，步骤101)盖板的金属层包括RDL，RDL与铜柱顶端不连通。
进一步的，步骤103)中光刻、电镀工艺制作RDL包括制作绝缘层，绝缘层厚度范围在10nm到1000um，其材质威氧化硅或者氮化硅；再通过光刻、电镀在硅片表面制作RDL，RDL包括走线和键合。
进一步的，在RDL表面覆盖绝缘层，在绝缘层上开窗露出焊盘，RDL的金属采用铜，铝，镍，银，金，锡其中的一种或几种，RDL本身结构为一层或多层，其厚度范围为10nm到1000um；焊盘开窗10um到10000um直径。
本发明相比现有技术优点在于：本发明利用硅空腔结构，在硅空腔内部做金属层，通过晶圆键合形成具有完全金属罩的密闭环境，为射频芯片打造单一的电磁屏蔽环境，在不增加成本和占用面积的情况下，实现了射频芯片间，射频芯片和功能芯片以及***级模块跟其他模块之间的电磁屏蔽。
附图说明
图1为本发明的盖板制作TSV孔的结构图；
图2为本发明的盖板的铜柱处理和制作空腔的结构图；
图3为本发明的底座处理的结构图；
图4为本发明的封装后的结构图；
图5为本发明的盖板的结构图；
图6为本发明的底座初步处理的结构图；
图7为本发明的安装上功能芯片的底座的结构图；
图8为本发明的另一种封装后的结构图。
图中标识：盖板101、盖板TSV孔102、底座201、底座TSV孔202、功能芯片203。
具体实施方式
下面详细描述本发明的实施方式，其中自始至终相同或类似的标号表示相同或类似的元件或类似功能的元件。下面通过参考附图描述的实施方式是示例性的，仅用于解释本发明而不能作为对本发明的限制。
本技术领域技术人员可以理解的是，除非另外定义，这里使用的所有术语 (包括技术术语和科技术语)具有与本发明所属领域中的普通技术人员的一般理解相同的意义。还应该理解的是，诸如通用字典中定义的那些术语应该被理解为具有与现有技术的上下文中的意义一致的意义，并且除非像这里一样的定义，不会用理想化或过于正式的含义来解释。
各实施方式中提到的有关于步骤的标号，仅仅是为了描述的方便，而没有实质上先后顺序的联系。各具体实施方式中的不同步骤，可以进行不同先后顺序的组合，实现本发明的发明目的。
下面结合附图和具体实施方式对本发明进一步说明。
实施例1：
如图1至图8所示，一种具有电磁屏蔽功能的射频芯片***级封装工艺，结构上包括盖板101和底座201，具体处理包括如下步骤：
101)盖板101处理步骤：通过光刻、刻蚀工艺在盖板101表面制作盖板TSV 孔102，盖板TSV孔102直径范围在1um到1000um，深度在10um到1000um；在盖板101上方设置绝缘层，绝缘层厚度范围在10nm到100um之间；盖板101上方通过沉积氧化硅或者氮化硅作为绝缘层，或者直接热氧化形成绝缘层。在绝缘层上方设置种子层，种子层厚度范围在1nm到100um，种子层本身为一层或多层结构，种子层采用是钛、铜、铝、银、钯、金、铊、锡、镍中的一种或者多种；通过电镀铜，使铜金属充满盖板TSV孔102，并且在200到500度温度下进行密化，通过CMP工艺使盖板101表面的铜去除，只留下填铜；
在盖板101的表面制作整面金属层，其包括制作绝缘层，绝缘层厚度范围在10nm到1000um，通过光刻、干法刻蚀工艺开窗，使金属层和盖板TSV孔102 内的铜柱的一端连接；盖板101的金属层包括RDL，RDL与铜柱顶端不连通。
具体如图1所示，通过光刻，刻蚀工艺在盖板101硅片表面制作盖板TSV孔102，盖板TSV孔102直径范围在1um到1000um，深度在10um到1000um；在硅片上方沉积氧化硅或者氮化硅等绝缘层，或者直接热氧化，绝缘层厚度范围在10nm到100um 之间；通过物理溅射，磁控溅射或者蒸镀工艺在绝缘层上方制作种子层，种子层厚度范围在1nm到100um，其可以是一层也可以是多层，金属材质可以是钛、铜、铝、银、钯、金、铊、锡、镍等；
通过电镀铜，使铜金属充满TSV，200到500度温度下密化使铜更致密；铜CMP 工艺使硅片表面铜去除，使硅片表面只剩下填铜；硅片表面绝缘层可以用干法刻蚀或者湿法腐蚀工艺去除；硅片表面绝缘层也可以保留；
在硅片的表面制作整面金属层(此金属层可以包括RDL)，其过程包括制作绝缘层，绝缘层厚度范围在10nm到1000um，其材质可以是氧化硅或者氮化硅；通过光刻，干法刻蚀工艺开窗，使金属层和TSV铜柱一端连接；
通过光刻，电镀工艺在硅片表面制作整面金属层或者特殊图形的RDL；RDL 也可以跟铜柱顶端不连通；
102)铜柱处理步骤：在盖板101的铜柱没有露出的一端进行减薄，通过研磨、湿法腐蚀和干法刻蚀的工艺使铜柱另一端露出，在露出的铜柱表面覆盖绝缘层，绝缘层厚度范围在10nm到1000um，其材质可以是氧化硅或者氮化硅；通过光刻、刻蚀工艺在绝缘层表面开窗，开窗后使铜柱露出；
103)制作空腔步骤：在盖板101上通过光刻、干法蚀刻制作空腔，空腔形状为立方形、圆柱形或者半球形，其尺寸范围为10um到10000um，此处尺寸包括立方形、长宽高或者圆柱形、半球形的直径、高度；在盖板101设置空腔的一面上制作绝缘层，绝缘层厚度范围在10nm到100um之间；在绝缘层上方设置种子层，种子层厚度范围在1nm到100um，种子层本身为一层或多层结构，种子层采用是钛、铜、铝、银、钯、金、铊、锡、镍中的一种或者多种；
通过电镀铜使铜金属覆盖空腔表面，CMP工艺使盖板101表面铜去除只剩下绝缘层，再通过光刻、干法刻蚀，去掉盖板TSV孔102中铜柱露头部分的绝缘层；在盖板101上有空腔的一面通过光刻、电镀工艺制作RDL、键合金属，使焊盘高度范围达到10nm至1000um，键合金属采用铜，铝，镍，银，金，锡中的一种或几种，键合金属结构为一层或多层，其厚度范围为10nm到1000um；其中 RDL包括制作绝缘层，绝缘层厚度范围在10nm到1000um，其材质威氧化硅或者氮化硅；再通过光刻、电镀在硅片表面制作RDL，RDL包括走线和键合。在RDL 表面覆盖绝缘层，在绝缘层上开窗露出焊盘，RDL的金属采用铜，铝，镍，银，金，锡其中的一种或几种，RDL本身结构为一层或多层，其厚度范围为10nm到 1000um；焊盘开窗10um到10000um直径。
即具体上通过光刻和干法刻蚀在晶圆上制作空腔，空腔可以是立方形，倒梯形，也可以是圆柱形或者半球形；其尺寸范围在10um到10000um之间，此处尺寸包括立方形，倒梯形的长宽高或者圆柱形，半球形的直径或高度；在有空腔的一面沉积氧化硅或者氮化硅等绝缘层，或者直接热氧化，绝缘层厚度范围在10nm到100um之间；通过物理溅射，磁控溅射或者蒸镀工艺在绝缘层上方制作种子层，种子层厚度范围在1nm到100um，其可以是一层也可以是多层，金属材质可以是钛、铜、铝、银、钯、金、铊、锡、镍等；
通过电镀铜，使铜金属覆盖空腔表面，铜CMP工艺使硅片表面铜去除，使硅片表面只剩下绝缘层；光刻，刻蚀，去掉TSV铜柱露头部分的绝缘层，可以用干法刻蚀或者湿法腐蚀工艺去除；在有空腔的一面通过光刻和电镀工艺制作RDL，其过程包括制作绝缘层，绝缘层厚度范围在10nm到1000um，其材质可以是氧化硅或者氮化硅；通过光刻，电镀工艺在硅片表面制作RDL；RDL包括走线和键合功能；
具体的，也可以在RDL表面覆盖绝缘层，在绝缘层上开窗露出焊盘；此处RDL 金属可以是铜，铝，镍，银，金，锡等材料，可以是一层也可以是多层，其厚度范围为10nm到1000um；焊盘开窗10um到10000um直径；
也可以不在空腔表面金属上覆盖绝缘层，直接通过光刻，电镀工艺在硅片表面制作RDL或键合焊盘；
再者通过光刻、电镀工艺在硅片表面制作键合金属，焊盘高度范围在10nm 到1000um，金属可以是铜，铝，镍，银，金，锡等材料，可以是一层也可以是多层，其厚度范围为10nm到1000um；
104)底座201处理步骤：通过光刻、刻蚀工艺在底座201表面制作底座TSV 孔202，底座TSV孔202直径范围在1um到1000um，深度在10um到1000um；在底座201上方设置绝缘层，绝缘层厚度范围在10nm到100um之间；在绝缘层上方设置种子层，种子层厚度范围在1nm到100um，种子层本身为一层或多层结构，种子层采用是钛、铜、铝、银、钯、金、铊、锡、镍中的一种或者多种；通过电镀铜，使铜金属充满底座TSV孔202，并且在200到500度温度下进行密化，通过CMP工艺使底座201表面的铜去除，只留下填铜；
底座201表面制作RDL，其过程包括制作绝缘层，绝缘层厚度范围在10nm 到1000um，其采用氧化硅或者氮化硅；通过光刻、干法刻蚀工艺开窗，使底座 201的RDL和底座TSV孔202的铜柱一端连接；其焊盘和RDL位于同一面，即位于底座TSV孔202的铜柱露出的一端；底座201无金属的一面进行减薄，通过研磨、湿法腐蚀和干法刻蚀的工艺使铜柱另一端露出；在露出的铜柱表面覆盖绝缘层，绝缘层厚度范围在10nm到1000um，通过光刻、刻蚀工艺在绝缘层表面开窗，开窗后使铜柱露出；并在底座201的表面制作RDL；在RDL表面覆盖绝缘层，在绝缘层上开窗露出焊盘，RDL的金属采用铜，铝，镍，银，金，锡其中的一种或几种，RDL本身结构为一层或多层，其厚度范围为10nm到1000um；焊盘开窗10um到10000um直径。
具体如图3所示，通过光刻，刻蚀工艺在底座201硅片表面制作底座TSV 孔202，底座TSV孔202直径范围在1um到1000um，深度在10um到1000um；在硅片上方沉积氧化硅或者氮化硅等绝缘层，或者直接热氧化，绝缘层厚度范围在10nm到100um之间；通过物理溅射，磁控溅射或者蒸镀工艺在绝缘层上方制作种子层，种子层厚度范围在1nm到100um，其可以是一层也可以是多层，金属材质可以是钛、铜、铝、银、钯、金、铊、锡、镍等；
通过电镀铜，使铜金属充满底座TSV孔202，200到500度温度下密化使铜更致密；铜CMP工艺使硅片表面铜去除，使硅片表面只剩下填铜；硅片表面绝缘层可以用干法刻蚀或者湿法腐蚀工艺去除；硅片表面绝缘层也可以保留；
在底座201硅片的表面制作RDL，其过程如上所述，即包括制作绝缘层，绝缘层厚度范围在10nm到1000um，其材质可以是氧化硅或者氮化硅；通过光刻，干法刻蚀工艺开窗，使RDL和TSV铜柱一端连接；通过光刻，电镀工艺在硅片表面制作RDL；RDL包括走线和键合功能；
具体的其也可以在RDL表面覆盖绝缘层，在绝缘层上开窗露出焊盘；此处 RDL金属可以是铜，铝，镍，银，金，锡等材料，可以是一层也可以是多层，其厚度范围为10nm到1000um；焊盘开窗10um到10000um直径；
通过光刻，电镀工艺在硅片表面制作键合金属，焊盘高度范围在10nm到 1000um，金属可以是铜，铝，镍，银，金，锡等材料，可以是一层也可以是多层，其厚度范围为10nm到1000um；
此处焊盘和RDL是一面的，位于TSV铜柱露出的一端；
对底座201晶圆没有制作金属工艺的一面进行减薄，通过研磨，湿法腐蚀和干法刻蚀的工艺使铜柱另一端露出；在露出的铜柱表面覆盖绝缘层，绝缘层厚度范围在10nm到1000um，其材质可以是氧化硅或者氮化硅；通过光刻，刻蚀工艺在绝缘层表面开窗，开窗后使铜柱露出；
在底座201硅片的表面制作RDL，其过程包括制作绝缘层，绝缘层厚度范围在10nm到1000um，其材质可以是氧化硅或者氮化硅；通过光刻，电镀工艺在硅片表面制作RDL；RDL包括走线和键合功能；
也可以在RDL表面覆盖绝缘层，在绝缘层上开窗露出焊盘；此处RDL金属可以是铜，铝，镍，银，金，锡等材料，可以是一层也可以是多层，其厚度范围为10nm到1000um；焊盘开窗10um到10000um直径；
通过光刻，电镀工艺在硅片表面制作键合金属，焊盘高度范围在10nm到 1000um，金属可以是铜，铝，镍，银，金，锡等材料，可以是一层也可以是多层，其厚度范围为10nm到1000um；
105)封装步骤：把功能芯片203通过共晶键合的方式置于底座201的焊盘上，通过打线工艺将功能芯片203的管脚跟底座201的焊盘联通，其中功能芯片203厚度在50um到600um之间；再通过晶圆键合的方式把盖板101和底座201 键合在一起，切割得到最终的模组；其中键合温度范围在200到500度。即如图4所示，通过晶圆键合的工艺把盖板101晶圆通过焊盘金属熔融键合盖在底座201晶圆上，此处键合温度范围在200到500度；切割键合晶圆成单个封装结构，通过焊接的形式置于基板或PCB板的凸出导电柱上完成电磁屏蔽功能的射频芯片***级封装结构的联通；切割键合晶圆成单个的封装模组。
实施例2为另一种结构上的具体实施方式，具体包括如下步骤：
具体实施方式2包括：
201)制作带空腔结构和焊盘的盖板101；
如图5所示，通过光刻，刻蚀工艺在盖板101硅片表面沉积氧化硅或者氮化硅等绝缘层，或者直接热氧化，绝缘层厚度范围在10nm到100um之间；通过物理溅射，磁控溅射或者蒸镀工艺在绝缘层上方制作种子层，种子层厚度范围在1nm到100um，其可以是一层也可以是多层，金属材质可以是钛、铜、铝、银、钯、金、铊、锡、镍等；
通过光刻和电镀工艺在晶圆表面制作焊盘，然后通过光刻和干法刻蚀在晶圆上制作空腔，空腔可以是立方形，倒梯形也可以是圆柱形或者半球形；其尺寸范围在10um到10000um之间，此处尺寸包括立方形，倒梯形的长宽高或者圆柱形，半球形的直径或高度；
也可以在有空腔的一面沉积氧化硅或者氮化硅等绝缘层，或者直接热氧化，绝缘层厚度范围在10nm到100um之间；光刻，刻蚀，去掉焊盘部分的绝缘层，可以用干法刻蚀或者湿法腐蚀工艺去除；
B：在底座201晶圆上制作凹槽，TSV和RDL结构；
如图6所示，在底座201硅片表面通过干法刻蚀的方法制作出凹槽，凹槽可以是立方形，倒梯形也可以是圆柱形或者半球形；其尺寸范围在10um到 10000um之间，此处尺寸包括立方形，倒梯形的长宽高或者圆柱形，半球形的直径或高度；此步骤的硅片包括4，6，8，12寸晶圆，厚度范围为200um到2000um，也可以是其他材质，包括玻璃，石英，碳化硅，氧化铝等无机材料，也可以是环氧树脂，聚氨酯等有机材料，其主要功能是提供支撑作用。
在硅片上方沉积氧化硅或者氮化硅等绝缘层，或者直接热氧化，绝缘层厚度范围在10nm到100um之间；通过物理溅射，磁控溅射或者蒸镀工艺在绝缘层上方制作种子层，种子层厚度范围在1nm到100um，其可以是一层也可以是多层，金属材质可以是钛、铜、铝、银、钯、金、铊、锡、镍等；
电镀铜，使凹槽表面铺满铜金属层，层厚度在100nm到100um之间，铜CMP 工艺使硅片表面铜去除，使硅片表面只剩下填铜；硅片表面绝缘层可以用干法刻蚀或者湿法腐蚀工艺去除；硅片表面绝缘层也可以保留；
通过光刻，刻蚀工艺在硅片表面制作TSV孔，孔直径范围在1um到1000um，深度在10um到1000um；在硅片上方沉积氧化硅或者氮化硅等绝缘层，绝缘层厚度范围在10nm到100um之间；通过物理溅射，磁控溅射或者蒸镀工艺在绝缘层上方制作种子层，种子层厚度范围在1nm到100um，其可以是一层也可以是多层，金属材质可以是钛、铜、铝、银、钯、金、铊、锡、镍等；
电镀铜，使铜金属充满TSV，200到500度温度下密化使铜更致密；铜CMP 工艺使硅片表面铜去除，使硅片表面只剩下填铜；硅片表面绝缘层可以用干法刻蚀或者湿法腐蚀工艺去除；硅片表面绝缘层也可以保留；
在硅片的表面制作RDL，其过程包括制作绝缘层，绝缘层厚度范围在10nm 到1000um，其材质可以是氧化硅或者氮化硅；通过光刻，干法刻蚀工艺开窗，使RDL和TSV铜柱一端连接；通过光刻，电镀工艺在硅片表面制作RDL；RDL包括走线和键合功能；RDL可以包括散热金属块，如果金属块厚度要求特殊，则要再通过通过种子层溅射，光刻，电镀以及去种子层等工艺制作散热金属块，散热金属快和TSV铜柱一端连接；
也可以在RDL表面覆盖绝缘层，在绝缘层上开窗露出焊盘；此处RDL金属可以是铜，铝，镍，银，金，锡等材料，可以是一层也可以是多层，其厚度范围为10nm到1000um；焊盘开窗10um到10000um直径；
通过光刻，电镀工艺在硅片表面制作键合金属，焊盘高度范围在10nm到 1000um，金属可以是铜，铝，镍，银，金，锡等材料，可以是一层也可以是多层，其厚度范围为10nm到1000um；
此处焊盘可以是一面的也可以是两面都有，RDL可以是一面的，也可以是两面都有；
此处结构可以先做凹槽，也可以做完TSV，RDL之后再做凹槽。
C：把功能芯片203置于底座201晶圆的凹槽内，通过打线工艺使芯片和底座201晶圆的焊盘联通；用晶圆级键合的工艺使上盖晶圆和底座201晶圆键合在一起，切割得到单个模组。
如图7所示，把功能芯片203焊接在底座201晶圆上，打线引出信号；如图8所示，通过晶圆键合的工艺把盖板101通过焊盘金属熔融键合盖在底座201 晶圆上，此处键合温度范围在200到500度；切割键合晶圆成单个封装结构，通过焊接的形式置于基板或PCB板的凸出导电柱上完成侧面散热型密闭射频芯片封装结构的联通；
以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员，在不脱离本发明构思的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明保护范围内。

Claims (5)

1.一种具有电磁屏蔽功能的射频芯片***级封装工艺，其特征在于，所述封装包括盖板和底座，具体处理包括如下步骤：
101）盖板处理步骤：通过光刻、刻蚀工艺在盖板表面制作TSV孔，TSV孔直径范围在1um到1000um，深度在10um到1000um；在盖板上方设置绝缘层，绝缘层厚度范围在10nm到100um之间；在绝缘层上方设置种子层，种子层厚度范围在1nm到100um，种子层本身为一层或多层结构，种子层采用是钛、铜、铝、银、钯、金、铊、锡、镍中的一种或者多种；通过电镀铜，使铜金属充满TSV孔，并且在200到500度温度下进行密化，通过CMP工艺使盖板表面的铜去除，只留下填铜；
在盖板的表面制作整面金属层，其包括制作绝缘层，绝缘层厚度范围在10nm到1000um，通过光刻、干法刻蚀工艺开窗，使金属层和TSV孔内的铜柱的一端连接；
102）铜柱处理步骤：在盖板的铜柱没有露出的一端进行减薄，通过研磨、湿法腐蚀和干法刻蚀的工艺使铜柱另一端露出，在露出的铜柱表面覆盖绝缘层，绝缘层厚度范围在10nm到1000um，通过光刻、刻蚀工艺在绝缘层表面开窗，开窗后使铜柱露出；
103）制作空腔步骤：在底座上通过光刻、干法蚀刻制作空腔，空腔形状为立方形、圆柱形或者半球形，其尺寸范围为10um到10000um，此处尺寸包括立方形的长宽高或者圆柱形、半球形的直径、高度；在盖板设置空腔的一面上制作绝缘层，绝缘层厚度范围在10nm到100um之间；在绝缘层上方设置种子层，种子层厚度范围在1nm到100um，种子层本身为一层或多层结构，种子层采用是钛、铜、铝、银、钯、金、铊、锡、镍中的一种或者多种；
通过电镀铜使铜金属覆盖空腔表面，CMP工艺使盖板表面铜去除只剩下绝缘层，再通过光刻、干法刻蚀，去掉TSV孔中铜柱露头部分的绝缘层；在盖板上有空腔的一面通过光刻、电镀工艺制作RDL、键合金属，使焊盘高度范围达到10nm至1000um，键合金属采用铜，铝，镍，银，金，锡中的一种或几种，键合金属结构为一层或多层，其厚度范围为10nm到1000um；
104）底座处理步骤：通过光刻、刻蚀工艺在上底座表面制作TSV孔，TSV孔直径范围在1um到1000um，深度在10um到1000um；在底座上方设置绝缘层，绝缘层厚度范围在10nm到100um之间；在绝缘层上方设置种子层，种子层厚度范围在1nm到100um，种子层本身为一层或多层结构，种子层采用是钛、铜、铝、银、钯、金、铊、锡、镍中的一种或者多种；通过电镀铜，使铜金属充满TSV孔，并且在200到500度温度下进行密化，通过CMP工艺使盖板表面的铜去除，只留下填铜；
底座表面制作RDL，其过程包括制作绝缘层，绝缘层厚度范围在10nm到1000um，其采用氧化硅或者氮化硅；通过光刻、干法刻蚀工艺开窗，使底座的RDL和TSV孔的铜柱一端连接；其焊盘和RDL位于同一面，即位于TSV孔的铜柱露出的一端；底座无金属的一面进行减薄，通过研磨、湿法腐蚀和干法刻蚀的工艺使铜柱另一端露出；在露出的铜柱表面覆盖绝缘层，绝缘层厚度范围在10nm到1000um，通过光刻、刻蚀工艺在绝缘层表面开窗，开窗后使铜柱露出；并在底座的表面制作RDL；
105）封装步骤：把功能芯片通过共晶键合的方式置于底座的焊盘上，通过打线工艺将功能芯片的管脚跟底座的焊盘联通，其中功能芯片厚度在50um到600um之间；再通过晶圆键合的方式把盖板和底座键合在一起，切割得到最终的模组；其中键合温度范围在200到500度。
2.根据权利要求1所述的一种具有电磁屏蔽功能的射频芯片***级封装工艺，其特征在于：步骤101）盖板上方通过沉积氧化硅或者氮化硅作为绝缘层，或者直接热氧化形成绝缘层。
3.根据权利要求1所述的一种具有电磁屏蔽功能的射频芯片***级封装工艺，其特征在于：步骤101）盖板的金属层包括RDL，RDL与铜柱顶端不连通。
4.根据权利要求1所述的一种具有电磁屏蔽功能的射频芯片***级封装工艺，其特征在于：步骤103）中光刻、电镀工艺制作RDL包括制作绝缘层，绝缘层厚度范围在10nm到1000um，其材质为氧化硅或者氮化硅；再通过光刻、电镀在硅片表面制作RDL，RDL包括走线和键合块。
5.根据权利要求1或权利要求4所述的一种具有电磁屏蔽功能的射频芯片***级封装工艺，其特征在于：在RDL表面覆盖绝缘层，在绝缘层上开窗露出焊盘，RDL的金属采用铜，铝，镍，银，金，锡其中的一种或几种，RDL本身结构为一层或多层，其厚度范围为10nm到1000um；焊盘开窗10um到10000um直径。
CN201811176851.6A 2018-10-10 2018-10-10 一种具有电磁屏蔽功能的射频芯片***级封装工艺 Active CN110010499B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201811176851.6A CN110010499B (zh) 2018-10-10 2018-10-10 一种具有电磁屏蔽功能的射频芯片***级封装工艺

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811176851.6A CN110010499B (zh) 2018-10-10 2018-10-10 一种具有电磁屏蔽功能的射频芯片***级封装工艺

Publications (2)

Publication Number Publication Date
CN110010499A CN110010499A (zh) 2019-07-12
CN110010499B true CN110010499B (zh) 2021-01-22

Family

ID=67164863

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811176851.6A Active CN110010499B (zh) 2018-10-10 2018-10-10 一种具有电磁屏蔽功能的射频芯片***级封装工艺

Country Status (1)

Country Link
CN (1) CN110010499B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112786454B (zh) * 2021-01-12 2022-08-16 中国电子科技集团公司第五十八研究所 一种具有电磁屏蔽功能的射频芯片封装方法及封装结构

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101282594A (zh) * 2008-04-10 2008-10-08 苏州敏芯微电子技术有限公司 具有双面贴装电极的微机电传声器的封装结构
CN101552263A (zh) * 2009-05-18 2009-10-07 中国电子科技集团公司第十三研究所 芯片圆片级封装及其封装方法
CN203503623U (zh) * 2013-10-21 2014-03-26 安徽北方芯动联科微***技术有限公司 基于导电柱圆片级封装的单片集成式mems芯片
CN108083223A (zh) * 2018-01-15 2018-05-29 杭州臻镭微波技术有限公司 一种硅基三维异构集成的射频微***及其制造方法
US20180278231A1 (en) * 2017-03-24 2018-09-27 Dror Hurwitz Single Crystal Piezoelectric RF Resonators and Filters

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101282594A (zh) * 2008-04-10 2008-10-08 苏州敏芯微电子技术有限公司 具有双面贴装电极的微机电传声器的封装结构
CN101552263A (zh) * 2009-05-18 2009-10-07 中国电子科技集团公司第十三研究所 芯片圆片级封装及其封装方法
CN203503623U (zh) * 2013-10-21 2014-03-26 安徽北方芯动联科微***技术有限公司 基于导电柱圆片级封装的单片集成式mems芯片
US20180278231A1 (en) * 2017-03-24 2018-09-27 Dror Hurwitz Single Crystal Piezoelectric RF Resonators and Filters
CN108083223A (zh) * 2018-01-15 2018-05-29 杭州臻镭微波技术有限公司 一种硅基三维异构集成的射频微***及其制造方法

Also Published As

Publication number Publication date
CN110010499A (zh) 2019-07-12

Similar Documents

Publication Publication Date Title
CN110010563B (zh) 一种底部散热型射频芯片转接板封装工艺
CN110010548B (zh) 一种底部带焊盘的空腔结构制作方法
CN110010500B (zh) 一种高度集成的射频芯片***级封装工艺
CN110010490B (zh) 一种纵向互联的射频立方体结构的制作工艺
CN111952196B (zh) 凹槽芯片嵌入工艺
CN111952243B (zh) 一种凹槽芯片嵌入工艺
CN110010502B (zh) 一种射频芯片的***级封装工艺
CN110010484B (zh) 一种插孔式超深tsv互联的射频芯片***级封装工艺
CN110010478B (zh) 一种具有电磁屏蔽功能的射频微***及成型工艺
CN110010482B (zh) 一种基于柔性电路板的密闭型射频芯片封装工艺
CN110010504B (zh) 一种具有电磁屏蔽功能的射频模块制作工艺
CN110010480B (zh) 一种晶圆级的射频芯片电磁屏蔽封装工艺
CN110739231A (zh) 一种三维堆叠射频光模块制作方法
CN110010499B (zh) 一种具有电磁屏蔽功能的射频芯片***级封装工艺
CN110010487B (zh) 一种立式焊接的射频芯片***级封装工艺
CN110190376B (zh) 一种天线结合液冷散热结构的射频***级封装模块及其制作方法
WO2024045731A1 (zh) 一种三维封装结构及其制备方法
CN110010495B (zh) 一种高密度侧壁互联方法
CN110010475B (zh) 一种射频芯片***级封装的散热模块制作工艺
CN110010481B (zh) 一种密闭型***级光电模块封装方式和工艺
CN111341668A (zh) 一种射频芯片在硅空腔中的嵌入方法
CN110010593B (zh) 一种三维堆叠***级封装工艺
CN111403354A (zh) 一种完全塑封天线的封装结构的倒装工艺
CN110010477B (zh) 一种侧面散热型密闭射频芯片封装工艺
CN110010543B (zh) 一种射频芯片扇出型***级封装工艺

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant