CN109656293B - 电源电路 - Google Patents

Abstract

提供有一种电源电路，该电源电路能够稳定内部电源电压并确保负载电路的正常操作。根据一个实施例，电源电路包括：调节器，使用输入的输入电压生成输出电压；电压检测电路，检测所述输出电压；和钳位电路，基于所述输出电压输出内部电源电压，并且在所述输出电压大于预定的第一电压的第一故障中，输出被抑制到所述第一电压或更低电压的所述内部电源电压；其中所述钳位电路将所述内部电源电压输出到逻辑电路，所述逻辑电路以所述第一电压或更低电压的所述内部电源电压操作，以及当检测到所述第一故障时，所述电压检测电路将所述第一故障输出到所述逻辑电路。

Description

电源电路

相关申请的交叉引用

2017年10月10日提交的日本专利申请No.2017-196716的公开内容，包括说明书、附图和摘要，通过引用被整体并入本文。

技术领域

本发明涉及电源电路，并且例如涉及集成电路的内部电源电路。

背景技术

日本未审查专利申请公开No.2009-080653公开了一种内部电源电路，其能够响应于负载电路的波动而提供足够的驱动电流。上述公开中的内部电源电路包括调节器，使得可以根据反馈控制将内部电源电压提供为等于参考电压。当负载电路的功耗快速增加时，电路响应于快速变化而快速向负载电路提供更大的电流。这可以抑制内部电源电压的下降。

发明内容

当在调节器中发生故障时，在日本未审查专利申请公开No.2009-080653中的内部电源电路中输出电压升高；因此，不能保证负载电路的正常操作。

根据说明书和附图的描述，其他问题和新颖特征将是显而易见的。

根据一个实施例，一种电源电路包括：调节器，使用输入的输入电压生成输出电压；电压检测电路，检测所述输出电压；和钳位电路，基于所述输出电压输出内部电源电压，并且在所述输出电压大于预定的第一电压的第一故障的情况下，输出被抑制到所述第一电压或更低电压的内部电源电压。在上述电源电路中，所述钳位电路将所述内部电源电压输出到逻辑电路，所述逻辑电路以所述第一电压或更低电压的内部电源电压工作，并且当检测到所述第一故障时，所述电压检测电路将所述第一故障输出到所述逻辑电路。

根据一个实施例，可以提供一种能够稳定内部电源电压并确保负载电路的正常操作的电源电路。

附图说明

图1是示出电源电路的结构的框图。

图2是示出根据第一实施例的电源电路的框图。

图3是示出根据第一实施例的电源电路的细节的框图。

图4是示出根据第一实施例的电源电路中的电压设置范围的视图。

图5是示出根据第二实施例的电源电路的框图。

图6是示出根据第二实施例的电源电路的细节的框图。

图7是示出根据第二实施例的电源电路中的电压设置范围的视图。

图8是示出根据第三实施例的电源电路的框图。

图9是示出根据第三实施例的电源电路中的BIST处的电压设置范围的视图。

具体实施方式

为了清楚描述，适当地省略和简化以下描述和附图。在每个附图中，相同的附图标记用于相同的元件，并且根据需要省略重复的描述。

首先，将描述发明人等人发现的电源电路中的内部电源电压升高的原因。这将阐明根据一个实施例的电源电路。

图1是示出电源电路的结构的框图。如图1所示，电源电路100包括调节器110和电压检测电路120。电源电路100是例如安装在半导体器件中的内部电源电路，以供给用于操作诸如逻辑电路140的负载电路的输出电压VDD。

调节器110响应于输入电压VIN生成预定的输出电压VDD。输入电压VIN是从电池供给的比较高的电压。输入电压VIN例如12[V]到18[V]；然而，输入电压VIN不限于此。调节器110的输出电压VDD的一部分被反馈到调节器110。因此，电源电路100包括负反馈放大器。

调节器110的输出电压VDD成为用于操作负载电路的电源。负载电路是诸如逻辑电路140和AMP电路的半导体器件的内部电路。输出电压VDD被设置为处于一电压处，所述电压根据所述绝对最大额定值和逻辑操作区域以及依赖于作为负载电路的逻辑电路140的处理的操作速度。电压检测电路120监视输出电压VDD。

考虑到包括电源电路100的整个半导体器件和使用半导体器件的***的功能安全性，即使在调节器110中发生随机硬件故障(单个故障)的情况下，***的功能也优选地在安全的情况下操作。在图1所示的电源电路100中，当在调节器110中发生故障时，输出电压VDD变为非常高的电压。例如，假设输出电压VDD升高到输入电压VIN。这可能超过逻辑电路140的耐受电压，导致异常操作和故障并损害***的安全性。

作为调节器110的故障，考虑例如在调节器110内形成的输出晶体管的漏极和源极之间发生短路，以及用于生成输出电压VDD的反馈电阻器的一部分被短路。在这些故障的情况下，输出电压VDD可能升高到输入电压VIN的电平。

通常，电源电路100具有监视输出电压VDD的电压检测电路120。当输出电压VDD变为异常高电压时，电压检测电路120通过串行***接口(SPI)通过逻辑电路140将其通知给外部微型计算机。在这些故障的模式中，逻辑电路140可能已经由于高输出电压VDD而发生故障。因此，在某些情况下，难以将电压异常通知给微型计算机。

稍后描述的实施例将描述能够提供稳定的内部电源电压的电源电路，使得即使在随机硬件故障(单个故障)的情况下，***的功能也可以安全地工作。

第一实施例

将描述根据第一实施例的电源电路。首先，将描述电源电路的概要。图2是示出根据第一实施例的电源电路的框图。如图2所示，电源电路1包括调节器10、电压检测电路20和钳位电路30。

调节器10使用输入电压VIN生成预定的输出电压VDD。输入电压VIN从电池供给的电压。调节器10的输出电压VDD的一部分被反馈到调节器10。因此，电源电路1包括负反馈放大器。

电压检测电路20耦合到调节器10。电压检测电路20接收从调节器10供给的输出电压VDD。电压检测电路20检测输出电压VDD。当检测到所检测的输出电压VDD大于预定电压的故障时，电压检测电路20将故障输出到逻辑电路40。逻辑电路40例如使用SPI将上述故障通知给外部诸如微型计算机。

钳位电路30耦合到调节器10。钳位电路30接收从调节器10供给的输出电压VDD。钳位电路30耦合到逻辑电路40。钳位电路30基于输出电压VDD输出内部电源电压VDDINT。内部电源电压VDDINT用于负载电路，如逻辑电路40、AMP控制电路和偏置电路。内部电源电压VDDINT变为包括在负载电路中的低耐压元件的电源。

作为钳位电路30的示例，采用使用MOSFET的栅极钳位结构和二极管钳位结构。在独立于调节器10的电路中形成钳位电路。钳位电路30不在正常模式下操作。正常模式意味着调节器10生成预定电压或更低电压的输出电压VDD的正常情况。在正常模式中，从调节器10供给的输出电压VDD等于内部电源电压VDDINT(输出电压VDD＝内部电源VDDINT)。

另一方面，在输入的输出电压VDD大于预定电压的异常情况下，钳位电路30将被抑制到预定电压或更低电压的内部电源电压VDDINT输出到逻辑电路40。当输出电压VDD大于预定电压时，例如，在调节器10中发生随机硬件故障。预定电压例如是逻辑电路40的绝对最大额定值或更低的电压。此外，预定电压是用于操作逻辑电路的电压。据此，钳位电路30成为用于将内部电源电压VDDINT抑制到预定电压的钳位部件。

通过使从调节器10供给的输出电压VDD经过钳位电路30，逻辑电路40可以以绝对最大额定值或更低的电压操作。据此，即使在调节器10中的随机硬件故障(单个故障)的情况下，内部电源电压VDDINT也可以被限制为逻辑电路40的绝对最大额定值或更低的电压。结果，以预定电压或更低的电压操作的逻辑电路40不受调节器10的故障的影响。可以确保逻辑电路40的正常操作。

接下来，具体描述电源电路1。图3是示出根据第一实施例的电源电路1的细节的框图。如图3所示，电源电路1包括调节器10、多个电压检测电路21和22、钳位电路30和电阻器R11至R16。电源电路1可以包括除了在操作中必要出现的那些电路之外的其他电路。

调节器10包括运算放大器11和输出晶体管12。输入电压VIN耦合到运算放大器11的正电极端子。运算放大器11的负电源端子接地。参考电压Vref11耦合到(+)输入端子。参考电压Vref11从例如未示出的参考电压生成电路被供给。

输出电压VDD的一部分耦合到(-)输入端子。因此，调节器10包括反馈输出电压VDD的一部分的负反馈放大器。运算放大器11的输出被耦合到输出晶体管12的栅极。

输出晶体管12的输入侧耦合到输入电压VIN。输出晶体管12的栅极耦合到运算放大器11的输出。输出晶体管12的输出侧耦合到钳位电路30。据此，输出电压VDD被供给到钳位电路30。输出晶体管12是例如N型MOS晶体管。

输出晶体管12的输出侧通过具有预定电阻值的电阻器R11和R12接地。运算放大器11的(-)输入端子耦合到电阻器R11和电阻器R12的接触点N11。据此，输出电压VDD的一部分通过用作反馈电阻器的电阻器R11和R12反馈到调节器10。具体地，从输出晶体管12供给的输出电压VDD的一部分被通过反馈电阻器R11和R12反馈到负反馈放大器的(-)输入端子。据此，从调节器10供给的输出电压VDD保持在操作逻辑电路40的电压电平处。例如，供给下式(1)中所示的输出电压VDD。输出电压VDD例如是3.3[V]。

VDD＝Vref11·(R11+R12)/R12 (1)

电源电路1可以包括多个电压检测电路20。例如，电压检测电路20包括过电压检测电路21和低电压检测电路22。过电压检测电路21通过预定电阻器R13耦合到输出晶体管12的输出侧。输出晶体管12的输出侧通过预定电阻器R13和R14接地。过电压检测电路21耦合到电阻器R13和电阻器R14之间的接触点N12。

当检测到输出电压VDD大于预定电压的故障时，过电压检测电路21将故障输出到逻辑电路40。逻辑电路40将故障通知给外部。

具体地，过电压检测电路21包括例如比较器。电阻器R13和R14工作为梯形电阻器。过电压检测电路21通过电阻器R13和R14将输出电压VDD分压。将分压后的输出电压VDD与参考电压进行比较。当输出电压VDD变为预定电压(例如，6.0[V])时，使比较器的输出反相。过电压检测电路21将经反相的输出输出到逻辑电路40。用于过电压检测电路21的参考电压优选地从参考电压生成电路被供给，所述参考电压生成电路独立于供给调节器10的参考电压的电路。

低电压检测电路22可以耦合到钳位电路30。低电压检测电路22通过电阻器R15耦合到钳位电路30。钳位电路30通过电阻器R15和R16接地。低电压检测电路22被耦合到电阻器R15和电阻器R16之间的接触点N13。因此，电阻器R15和R16工作为梯形电阻器。低电压检测电路22检测从钳位电路30供给的内部电源电压VDDINT。当低电压检测电路22检测到内部电源电压VDDINT小于预定电压的故障时，将故障输出到逻辑电路40。逻辑电路40将故障通知到外部。逻辑电路40通过SPI将故障通知到外部微型计算机。

在钳位电路30中的随机硬件故障(单个故障)的情况下，钳位电路30有时在基于输出电压VDD输出预定内部电源电压VDDINT时出现故障。在这种情况下，内部电源VDDINT变得小于预定电压。检测内部电源电压VDDINT的低电压检测电路22将钳位电路30的故障输出到逻辑电路40。逻辑电路40使用SPI将故障通知给外部微型计算机。例如，根据上电复位(POR)强制停止每个电源。

图4是示出根据第一实施例的电源电路中的电压设置范围的视图。如图4所示，设置钳位电路30工作的电压范围、调节器10的输出电压VDD、过电压检测电路21的检测范围以及低电压检测电路22的检测范围，使得内部电源电压VDDINT可以在逻辑电路40的正常操作范围内。

逻辑电路40的正常操作范围例如是2.00[V]至5.40[V]。设置调节器10的输出电压VDD，以便正常操作逻辑电路40。当调节器10的输出电压VDD设置为3.3[V]±3[％]时，从调节器10供给的输出电压VDD例如在3.20[V]至3.40[V]的电压范围内。在调节器10的正常操作期间，逻辑电路40可以正常操作。

接着，设置钳位电路30工作的电压范围。由于逻辑电路40的正常操作范围是2.00[V]至5.40[V]，所以钳位电路30被设置为将内部电源电压VDDINT抑制到5.40[V]或更低。利用预定电压作为第一电压，选择逻辑电路40的正常操作范围中的上限电压。当操作钳位电路30的输出电压VDD设置为4.5[V]±20[％]时，钳位电路30钳位输出电压VDD并且输出的内部电源电压VDDINT处于3.60[V]至5.40[V]的电压范围内。

即使当根据调节器10的故障供给大于第一电压的输出电压VDD时，也可以将内部电源电压VDDINT抑制到逻辑电路40的绝对最大额定电压或更低电压。如上所述，在输出电压VDD大于第一电压的异常情况下，从钳位电路30供给的内部电源电压VDDINT是逻辑电路40中包括的低耐压元件的绝对最大额定电压或更低电压。更优选地，在异常情况下从钳位电路30供给的内部电源电压VDDINT是逻辑电路40的正常操作范围中的上限电压或更低。

此外，钳位电路30被设置为在调节器10的正常操作期间以大于输出电压VDD的电压开始操作。例如，调节器10的输出电压VDD例如在3.20[V]至3.40[V]的电压范围内。在开始操作之后从钳位电路30供给的内部电源电压VDDINT处于3.60[V]至5.40[V]的电压范围内。因此，在调节器正常工作期间从调节器10供给的输出电压VDD(3.20[V]至3.40[V])小于在调节器10的异常情况下从钳位电路30供给的内部电源电压VDDINT(3.60[V]至5.40[V])。

过电压检测电路21被设置为检测大于逻辑电路40的正常操作范围的输出电压VDD。例如，过电压检测电压被设置为5.75[V]，并且检测范围被设置为5.60[V]至5.90[V]。当检测到检测范围内的输出电压VDD时，过电压检测电路21将故障输出到逻辑电路40。

低电压检测电路22被设置为检测低于调节器10的输出电压VDD的内部电源电压VDDINT。例如，作为第二电压，选择低于调节器10的输出电压VDD的电压。例如，低电压检测电压被设置为2.85[V]，检测范围被设置为2.70[V]至3.00[V]。当检测到检测范围内的内部电源电压VDDINT时，低电压检测电路22将故障输出到逻辑电路40。

接下来，将描述该实施例的效果。

根据该实施例的电源电路1包括用于将内部电源电压VDDINT抑制到预定电压或更低电压的钳位电路30。因此，可以稳定内部电源电压VDDINT，并且可以确保诸如逻辑电路40的负载电路的正常操作。

在调节器10的正常操作模式中，钳位电路30操作的电压范围被设置为大于输出电压VDD。因此，在调节器10中的随机硬件故障的情况下，可以确保操作钳位电路30。

此外，从钳位电路30供给的内部电源电压VDDINT被设置为逻辑电路40中包括的低耐压元件的绝对最大额定电压或更低电压。因此，即使在故障时间，逻辑电路40也可以正常操作。

当检测到故障时，电压检测电路20将故障输出到逻辑电路40，并且逻辑电路40将故障通知给外部。因此，考虑到功能安全，可以通知故障。

调节器10包括负反馈放大器，输出电压VDD的一部分被反馈到该负反馈放大器。据此，可以抑制输出电压VDD的波动，从而提高输出电压VDD的稳定性。

钳位电路30形成在独立于调节器10的电路中。据此，即使在调节器10中的随机硬件故障的情况下，钳位电路30也可以将内部电源电压VDDINT抑制到逻辑电路40正常操作的预定电压或更低电压。

第二实施例

接下来，将描述根据第二实施例的电源电路。图5是示出根据第二实施例的电源电路的框图。如图5所示，根据第二实施例的电源电路2包括主调节器50、子调节器60和电压检测电路20。

子调节器60根据输入的输入电压VIN生成预定的输出电压VDD。主调节器50被耦合到子调节器60。主调节器50接收从子调节器60供给的输出电压VDD。在正常模式中，子调节器60不工作。子调节器60响应于输入的输入电压VIN而输出等于输入电压VIN的输出电压VDD(输出电压VDD＝输入电压VIN)。

主调节器50耦合到逻辑电路40。主调节器50使用输出电压VDD生成预定的内部电源电压VDDINT。主调节器50输出内部电源电压VDDINT到逻辑电路40。内部电源电压VDDINT例如用于诸如逻辑电路40、AMP控制电路和偏置电路的内部电路。内部电源电压VDDINT成为逻辑电路40中包括的低耐压元件的电源。内部电源电压VDDINT的一部分被反馈到主调节器50与子调节器60。据此，主调节器50和子调节器60包括反馈内部电源电压VDDINT的一部分的负反馈放大器。

电压检测电路20耦合到主调节器50。电压检测电路20接收从主调节器50供给的内部电源电压VDDINT。电压检测电路20检测该内部电源电压VDDINT。当监视的内部电源电压VDDINT变得大于预定电压时，电压检测电路20将故障输出到逻辑电路40。逻辑电路40通过SPI将故障通知给外部微型计算机。

当主调节器50正常时，主调节器50生成预定电压或更低电压的内部电源电压。当主调节器50具有随机硬件故障时，主调节器50输出大于预定电压的内部电源电压VDDINT。因此，它变为处于内部电源电压VDDINT大于预定电压的异常状态。

在异常状态的情况下，主调节器50自动切换到子调节器60。子调节器60生成输出电压VDD，使得内部电源电压VDDINT可以被抑制到预定电压或更低电压。据此，内部电源电压VDDINT被限制在逻辑电路40的低耐压元件的绝对最大额定电压或更低电压。因此，子调节器60成为用于将内部电源电压VDDINT抑制到预定电压的钳位部件。

当主调节器50发生故障时，电压检测电路20检测内部电源电压VDDINT的变化。在正常模式下从主调节器50供给的内部电源电压VDDINT小于在异常模式下根据子调节器60的操作供给的内部电源电压VDDINT。当子调节器60操作时电压检测电路20检测内部电源电压VDDINT。据此，电压检测电路20检测由主调节器50的故障引起的故障。电压检测电路20将故障提供到逻辑电路40。逻辑电路40将故障通知到外部。

据此，该实施例的电源电路2具有两个独立的调节器。此外，在主调节器50中的随机硬件故障(单个故障)的情况下，子调节器60将内部电源电压VDDINT限制为逻辑电路40的绝对最大额定电压或更低电压。这可以抑制逻辑电路40中的故障并确保逻辑电路40的正常操作。

与根据第一实施例的电源电路1相比，根据第二实施例的电源电路2可以应对低耐压元件的降低电压。根据精细工艺规则，降低了电源电路2的操作电压。更低电压操作的程度依赖于形成电源电路2的低耐压元件的绝对最大额定值、逻辑电路操作的电压范围以及逻辑电路的操作速度。

第一实施例中的钳位电路30处于使用二极管钳位结构和MOSFET的栅极钳位结构中。在这种结构的情况下，形成钳位电路30的元件的特性的波动引起从钳位电路30提供的内部电源电压VDDINT的相对大的波动。因此，在钳位电路30的情况下，难以应对较低的电压。

在第一实施例中，正常操作中的电压被设置为3.3[V]，而绝对最大额定值被设置为7.0[V]。使钳位电路30应对该电压设置相对容易。即使当钳位电路30的输出具有20％的波动时，钳位电路30也可以应对绝对最大额定值7.0[V]或更低电压。

另一方面，难以使钳位电路30应对具有根据精细工艺规则减小的低耐压元件的绝对最大额定值的逻辑电路40。根据钳位电路30的输出宽度，有可能超过绝对最大额定值。

相反，根据第二实施例的电源电路2包括主调节器50和子调节器60，代替钳位电路30。调节器可以提供更少波动的稳定输出。因此，电源电路2可以应对逻辑电路40，其中低耐压元件的绝对最大额定值减小。

接下来，将描述根据第二实施例的电源电路2的细节。图6是示出根据第二实施例的电源电路的细节的框图。如图6所示，第二实施例的电源电路2包括主调节器50、子调节器60、过电压检测电路21、低电压检测电路22和电阻器R21至R28。主调节器50包括运算放大器51和输出晶体管52。子调节器60包括运算放大器61和输出晶体管62。电压检测电路20包括过电压检测电路21和低电压检测电路22。

在子调节器60中，输入电压VIN耦合到运算放大器61的正侧上的电极端子。运算放大器61的负侧上的电源端子接地。参考电压Vref21耦合到(+)输入端子。参考电压Vref21例如从未示出的参考电压生成电路被供给。

从主调节器50提供的内部电源VDDINT的一部分耦合到运算放大器61的(-)输入端子。运算放大器61的输出耦合到输出晶体管62的栅极。

输出晶体管62的输入侧耦合到输入电压VIN。输出晶体管62的栅极耦合到子调节器60中的运算放大器61的输出。输出晶体管62的输出侧耦合到主调节器50中的输出晶体管52的输入侧。

在主调节器50中，运算放大器51的正侧上的电极端子耦合到输入电压VIN。运算放大器51的负侧上的电源端子接地。参考电压Vref22耦合到(+)输入端子。参考电压Vref22例如从未示出的参考电压生成电路被供给。

从主调节器50提供的内部电源VDDINT的一部分耦合到运算放大器51的(-)输入端子。运算放大器51的输出被耦合到输出晶体管52的栅极。

输出晶体管52的输入侧耦合到输出晶体管62的输出侧。据此，输出电压VDD被提供给输出晶体管52的输入侧。输出晶体管52的栅极耦合到主调节器50中的运算放大器51的输出。输出晶体管52的输出侧耦合到包括逻辑电路40的内部电路。因此，内部电源电压VDDINT被提供给逻辑电路40。

此外，输出晶体管52的输出侧通过电阻器R21和R22接地。运算放大器51的(-)输入端子耦合到电阻器R21和电阻器R22之间的接触点N21。据此，输出晶体管52的输出通过反馈电阻器R21和R22反馈到运算放大器51。接触点N21通过开关SW21和电阻器R23接地。

此外，输出晶体管52的输出侧通过电阻器R24和R25接地。运算放大器61的(-)输入端子耦合到电阻器R24和电阻器R25之间的接触点N22。据此，输出晶体管52的输出通过反馈电阻器R24和R25反馈到运算放大器61。

两个调节器都是如下这样的负反馈放大器，其中内部电源电压VDDINT的一部分被反馈到子调节器60中的运算放大器61的(-)输入端子和主调节器50中的运算放大器51的(-)输入端子。因此，电源电路2被形成为具有两个串联连接的调节器(从属连接)的结构，其中考虑到功能安全性，子调节器60被添加到主调节器50。主调节器50与子调节器60被设计为反馈内部电源电压VDDINT。子调节器60和主调节器50独立地形成。换句话说，例如，所使用的参考电压Vref21和Vref22以及参考电流被设计为在彼此独立的单独电路中运行。

在正常操作模式中，子调节器60不操作。输出晶体管62处于全开(全ON)状态。因此，电源电路2仅与主调节器50一起操作。电源电路2生成预定电压的内部电源电压VDDINT。

另一方面，在主调节器50发生故障的情况下，它自动切换到子调节器60。子调节器60将内部电源电压VDDINT限制至包括在逻辑电路40中的低耐压元件的绝对最大额定电压或更低电压。

作为主调节器50的故障，例如，当输出晶体管52固定为导通时，反馈电阻器R21至R22的一部分被短路到接地侧。在该故障的情况下，内部电源电压VDDINT升高。然而，当内部电源电压VDDINT变为子调节器60的设置电压时，子调节器60开始操作。内部电源VDDINT被抑制到绝对最大额定电压或更低电压。结果，从电源电路2提供的内部电源VDDINT保持在逻辑电路40正常操作的电压电平处。

主调节器50响应于输入电压VIN而输出下式(2)所示的内部电源电压VDDINT。

VDDINT＝Vref22·(R21+R22)/R22 (2)

子调节器60响应于输入电压VIN而输出下式(3)所示的内部电源电压VDDINT。

VDDINT＝Vref21·(R24+R25)/R25 (3)

从主调节器50提供的内部电源电压VDDINT与从子调节器60提供的输出电压VDD之间的关系如下。

从主调节器50提供的电压电平<从子调节器60提供的电压电平<低耐压元件的绝对最大额定值 (4)

当在形成主调节器50、参考电压电路和输出反馈电阻器R21和R22的运算放大器51和输出晶体管52中发生单个故障时，内部电源电压VDDINT由子调节器60限制。据此，内部电源电压VDDINT被抑制到在逻辑电路40中包括的低耐压元件的绝对最大额定值或更低电压。

子调节器60也形成在负反馈放大器中，内部电源电压VDDINT被反馈到该负反馈放大器。当子调节器60操作时，子调节器60可以输出抑制波动的内部电源电压VDDINT。

低电压检测电路22通过电阻器R26耦合到输出晶体管52的输出侧。输出晶体管52的输出侧通过包括电阻器R26至R28的梯形电阻器接地。低电压检测电路22被耦合到电阻器R26和电阻器R27之间的接触点N23。低电压检测电路22检测内部电源电压VDDINT。当检测到内部电源电压VDDINT小于预定电压的这种故障时，低电压检测电路22将故障输出到逻辑电路40。逻辑电路40通过SPI将故障通知到外部微型计算机。

此外，过电压检测电路21通过电阻器R26和R27耦合到输出晶体管52的输出侧。过电压检测电路21耦合到电阻器R27和R28之间的接触点N24。过电压检测电路21检测内部电源电压VDDINT。当检测到内部电源电压VDDINT大于预定电压的这种故障时，过电压检测电路21将故障输出到逻辑电路40。逻辑电路40通过SPI将故障通知到外部微型计算机。

具体地，过电压检测电路21和低电压检测电路22包括例如比较器。例如，过电压检测电路21和低电压检测电路22通过电阻器R26至R28对内部电源电压VDDINT进行分压。将分压的内部电源电压VDDINT与参考电压进行比较。当内部电源电压VDDINT变为预定电压时，比较器的输出反相。过电压检测电路21和低电压检测电路22输出反相输出到逻辑电路40。电压检测电路20的参考电压优选地从与供给调节器10的参考电压的电路独立的参考电压生成电路供给。

图7是示出根据第二实施例的电源电路中的电压设置的视图。如图7所示，设置从主调节器50供给的内部电源电压VDDINT、子调节器60工作的电压范围以及过电压检测电路21和低电压检测电路22的检测范围，使得内部电源电压VDDINT可以在逻辑电路40的正常操作范围内。

逻辑电路40的正常操作范围是例如2.00[V]至4.00[V]。首先，设置从主调节器50供给的内部电源电压VDDINT，使得逻辑电路40可以正常操作。当主调节器50的内部电源VDDINT设置为3.30[V]±3％时，从主调节器50供给的内部电源电压VDDINT例如在3.21[V]至3.39[V]的电压范围内。在主调节器50的正常操作期间，逻辑电路40也可以正常操作。另一方面，在主调节器50的电压范围中的上限值被定义为第三电位的情况下，当内部电源电压VDDINT大于第三电压时，主调节器50异常。

接下来，设置子调节器60操作的电压范围。由于逻辑电路40的正常操作范围是2.00[V]到4.00[V]，所以子调节器60被设置为将内部电源电压VDDINT抑制到4.00[V]或更低电压。例如，在将操作子调节器60的内部电源电压VDDINT设置为3.85[V]±3％的情况下，子调节器60将内部电源VDDINT输出为处于3.74[V]至3.97[V]的电压范围内。在子调节器60的电压范围的上限被定义为第四电位的情况下，当主调节器50发生故障时，子调节器60生成输出电压，使得内部电源电压VDDINT可以被抑制到第四电压或更低电压。第四电压大于第三电压。

因此，即使在主调节器50出现问题的情况下，也可以将内部电源电压VDDINT抑制到逻辑电路40的绝对最大额定电压或更低电压。

在主调节器50的正常操作期间，子调节器60被设置为以大于内部电源电压VDDINT的电压开始操作。例如，主调节器50的内部电源电压VDDINT处于3.21[V]至3.39[V]的电压范围内。此外，子调节器60的内部电源电压VDDINT处于3.74[V]至3.97[V]的电压范围内。因此，在主调节器50的正常操作期间从主调节器50提供的第三电压或更低电压的内部电源电压VDDINT小于在主调节器50的异常操作中从子调节器60的操作提供的内部电源电压VDDINT。

过电压检测电路21被设置为以大于主调节器50的内部电源电压VDDINT的电压进行检测。例如，过电压检测电压设置为3.55[V]，检测范围设置为3.40[V]至3.70[V]。当内部电源电压VDDINT由于主调节器50的问题而上升时，过电压检测电路21检测异常内部电源电压VDDINT并将异常状态输出到逻辑电路40。逻辑电路40使用SPI将上述异常通知到外部微型计算机。

低电压检测电路22被设置为以小于主调节器50的内部电源电压VDDINT的电压进行检测。例如，低电压检测电压设置为2.85[V]，检测范围设置为2.70[V]至3.00[V]。低电压检测电路22通知异常内部电源电压VDDINT并将故障输出到逻辑电路40。逻辑电路40使用SPI将故障通知到外部微型计算机。

此外，当根据精细工艺使低耐压元件的绝对最大额定值变低时，不仅过电压检测电路21和低电压检测电路22而且还有检测内部电源电压的模数转换器(ADC)23可用于对内部电源电压VDDINT执行电压诊断。据此，可以精细地设置故障时的检测电压范围。

可以通过周期性地检测子调节器60的状态来检测子调节器60的随机硬件故障。例如，如图6所示，开关SW21用于进行内置自测试(BIST)。在这种情况下，反馈电阻器R21至R23变为可变电阻器，其能够使由主调节器50生成的内部电源电压VDDINT大于预定电压。然后，改变(升高)主调节器50中的运算放大器51的电压电平。据此，子调节器60的操作开始，然后可以根据过电压检测电路21、低电压检测电路22和ADC23的电压状态来诊断运算放大器61的电压状态。

备选地，子调节器60可以设置有用于检测运算放大器61的电流的电流检测电路24，并且电流检测电路24可以检测子调节器60的问题。电流检测电路24在子调节器60的故障时通过逻辑电路40通知故障。

接下来，将描述该实施例的效果。

本实施例的电源电路2包括子调节器60，用于将内部电源电压VDDINT抑制到预定电压或更低电压的目的。结果，可以稳定内部电源电压VDDINT，并且可以确保诸如逻辑电路40的负载电路的正常操作。

子调节器60工作的电压范围设置为大于在主调节器50的正常操作期间提供的内部电源电压VDDINT。在主调节器50中的随机硬件故障的情况下，内部电源电压VDDINT可以确实地被抑制到预定电压或更低电压。

在子调节器60的操作期间提供的内部电源电压VDDINT被设置为逻辑电路40中包括的低耐压元件的绝对最大额定电压或更低电压。结果，在有问题时，逻辑电路40也可以正常操作。

当过电压检测电路21和低电压检测电路22检测到故障时，它们将故障输出到逻辑电路40，并且逻辑电路40将故障通知给外部。结果，考虑到功能安全性，可以通知故障。

主调节器50和子调节器60包括负反馈放大器，内部电源电压VDDINT的一部分被反馈到该反馈放大器。这可以抑制内部电源电压VDDINT的波动并改善内部电源电压VDDINT的稳定性。

通过使用BIST，可以检测到子调节器60的问题。例如，作为在第一实施例中检测钳位电路30的问题的结构，例如，使钳位电路30本身冗余以降低故障率。然而，在这种情况下，它们在芯片上的占用面积变大。相反，在根据第二实施例的电源电路2中，子调节器60可以被原样使用，并且因此，不需要增大芯片上的占用面积。此外，使用BIST，可以在电源电路2的操作期间检测问题。

除了过电压检测电路21和低电压检测电路22之外，ADC 23可以进行电压诊断，并且电流检测电路24可以检测故障。据此，可以检测主调节器50和子调节器60的问题。

子调节器60和主调节器50分别形成在独立电路中。用于调节器和电压检测电路20的每个参考电压彼此独立。据此，即使在主调节器50中的随机硬件故障的情况下，子调节器60也可以输出正常操作逻辑电路40的内部电源电压VDDINT。除此之外的结构和效果包括在第一实施例中。

第三实施例

将描述第三实施例。图8是示出根据第三实施例的电源电路的框图。如图8所示，电源电路3包括主调节器50、子调节器60、过电压检测电路21、低电压检测电路22和电阻器R31至R39。主调节器50包括运算放大器51和输出晶体管52。子调节器60包括运算放大器61、输出晶体管62、检测晶体管63以及过电流检测电路25。

在子调节器60中，输入电压VIN耦合到运算放大器61的正侧上的电极端子。运算放大器61的负侧上的电源端子接地。参考电压Vref31耦合到运算放大器61的(+)输入端子。参考电压Vref31例如从未示出的参考电压生成电路供给。

从主调节器50供给的内部电源VDDINT的一部分耦合到运算放大器61的(-)输入端子。运算放大器61的输出被耦合到输出晶体管62的栅极和检测晶体管63的栅极。

输出晶体管62和检测晶体管63例如是PMOS晶体管。输出晶体管62的输入侧耦合到输入电压VIN。输出晶体管62的栅极耦合到子调节器60中的运算放大器61的输出。输出晶体管62的输出侧耦合到主调节器50中的输出晶体管52的输入侧。

检测晶体管63的输入侧耦合到输入电压VIN。检测晶体管63的栅极耦合到子调节器60中的运算放大器61的输出。检测晶体管63的输出侧耦合到过电流检测电路25。

在主调节器50中，输入电压VIN耦合到运算放大器51的正侧上的电极端子。运算放大器51的负侧上的电源端子接地。参考电压Vref32耦合到运算放大器51的(+)输入端子。参考电压Vref32例如从未示出的参考电压生成电路被供给。

从主调节器50提供的内部电源电压VDDINT的一部分耦合到运算放大器51的(-)输入端子。运算放大器51的输出耦合到输出晶体管52的栅极。

输出晶体管52的输入侧耦合到输出晶体管62的输出侧。据此，输出晶体管52的输入侧接收输出电压VDD。输出晶体管52的栅极耦合到主调节器50中的运算放大器51的输出。输出晶体管52的输出侧耦合到诸如逻辑电路40的内部电路。据此，内部电源电压VDDINT被提供给逻辑电路40。

输出晶体管52的输出侧通过电阻器R31和R32接地。运算放大器51的(-)输入端子耦合到电阻器R31和R32之间的接触点N31。接触点N 31通过开关SW31和电阻器R33接地。

此外，输出晶体管52的输出侧通过电阻器R34至R38接地。运算放大器61的(-)输入端子耦合到电阻器R34和R35与电阻器R36至R38之间的接触点N32。

低电压检测电路22通过电阻器R34耦合到输出晶体管52的输出侧。输出晶体管52的输出侧通过包括电阻器R34至R38的梯形电阻器接地。低电压检测电路22耦合到电阻器R34和电阻器R35之间的接触点N33。低电压检测电路22检测内部电源电压VDDINT。当检测到内部电源电压VDDINT小于预定电压的这种故障时，低电压检测电路22将故障输出到逻辑电路40。逻辑电路40通过SPI将故障通知到外部微型计算机。此外，开关SW32和电阻器R39与电阻器R34并联耦合。

过电压检测电路21通过电阻器R34至R36耦合到输出晶体管52的输出侧。过电压检测电路21被耦合到电阻器R36和电阻器R37之间的接触点N34。过电压检测电路21检测内部电源电压VDDINT。当检测到内部电源电压VDDINT大于预定电压的这种故障时，过电压检测电路21将故障输出到逻辑电路40。

过电压检测电路21和低电压检测电路22包括例如比较器。例如，过电压检测电路21和低电压检测电路22通过电阻器R34至R38对内部电源电压VDDINT进行分压。将分压的内部电源电压VDDINT与参考电压进行比较。当内部电源电压VDDINT变为预定电压时，比较器的输出被反相。过电压检测电路21和低电压检测电路22将经反相的输出输出到逻辑电路40。过电压检测电路21专用的参考电压优选地从参考电压生成电路被供给，所述参考电压生成电路独立于为主调节器50提供参考电压的电路。

反馈电阻器R31至R38是可变电阻器，其能够使由主调节器50生成的内部电源电压VDDINT大于由子调节器60生成的输出电压。因此，根据使用开关SW31和SW32的BIST，可以使从主调节器50和子调节器60供给的内部电源电压VDDINT反相。

图9是示出根据第三实施例的电源电路中的BIST处的电压设置范围的图。如图9所示，在BIST时，当主调节器50的内部电源VDDINT设置为3.60[V]±3％时，从主调节器50提供的内部电源电压VDDINT例如是处于3.49[V]至3.71[V]的电压范围内。当子调节器60的内部电源VDDINT设置为3.30[V]±3％时，子调节器60输出的内部电源电压VDDINT例如是处于3.20[V]至3.40的电压范围内。

如上所述，根据BIST方法，由主调节器50和子调节器60输出的每个内部电源电压VDDINT被改变，因此检测子调节器60的问题。即使当绝对最大额定值根据集成电路的小型化变为较低电压时，BIST方法也可以检测子调节器60的问题。

接下来，将描述该实施例的效果。在该实施例中，反馈电阻器R31至R38是可变电阻器。因此，通过使从每个调节器供给的每个内部电源电压VDDINT反相，可以检测子调节器60的问题。

此外，用于通过过电压检测电路21和低电压检测电路22来比较内部电源电压VDDINT的梯形电阻器R34至R38可以与子调节器60共用作为反馈电阻器。换句话说，电压检测电路21和22可以通过梯形电阻器R34至R38检测内部电源电压VDDINT，并且子调节器60可以通过梯形电阻器R34至R38反馈内部电源电压VDDINT的一部分。在这种情况下，可以减小电源电路3在芯片上的占用面积。

子调节器60包括过电流检测电路25，过电流检测电路25检测来自检测晶体管63的输出的过电流。据此，即使在子调节器60出现问题的情况下，上述电路也可以检测到该问题以避免短路和接地故障。

输出晶体管52和62可以以PMOS结构形成。因此，如第一至第三实施例所示，输出晶体管52和62可以是NMOS或可以是PMOS，并且一般晶体管可以用于调节器。除这些之外的其他结构和效果被包括在第一和第二实施例的描述中。

虽然已经基于实施例描述了由发明人等人提出的本发明，但是本发明不限于上述实施例，不用说，可以在不脱离本发明精神的范围内进行各种修改。

Claims (11)

1.一种电源电路，包括：

子调节器，使用输入的输入电压生成输出电压；

主调节器，使用所述输出电压生成内部电源电压；和

电压检测电路，检测所述内部电源电压，

其中，在所述内部电源电压大于预定的第三电压的第三故障中，所述子调节器生成所述输出电压，使得所述内部电源电压被抑制到大于所述第三电压的第四电压或更低电压，

其中所述主调节器将所述内部电源电压输出到逻辑电路，所述逻辑电路以所述第四电压或更低电压的所述内部电源电压操作，以及

其中，当检测到所述第三故障时，所述电压检测电路将所述第三故障输出到所述逻辑电路，并且所述逻辑电路将所述第三故障通知给外部，

其中，所述主调节器包括第一负反馈放大器和第一输出晶体管，所述第一负反馈放大器的输出耦合到所述第一输出晶体管的栅极，

其中，所述子调节器包括第二负反馈放大器和第二输出晶体管，所述第二负反馈放大器的输出耦合到所述第二输出晶体管的栅极，

其中，所述第一输出晶体管的输出通过第一反馈电阻器反馈到所述第一负反馈放大器，

其中，所述第一输出晶体管的所述输出通过第二反馈电阻器反馈到所述第二负反馈放大器，以及

其中所述第一反馈电阻器和所述第二反馈电阻器被耦合到所述第一输出晶体管的所述输出。

2.根据权利要求1所述的电路，

其中，在所述主调节器生成所述第三电压或更低电压的所述内部电源电压的正常情况下，所述内部电源电压小于所述第三故障中的所述内部电源电压。

3.根据权利要求1所述的电路，

其中，在第三故障中被抑制到所述第四电压或更低电压的所述内部电源电压是所述逻辑电路中包括的低耐压元件的绝对最大额定电压或更低电压。

4.根据权利要求1所述的电路，

其中，所述电压检测电路包括过电压检测电路和低电压检测电路，

其中，当检测到所述第三故障时，所述过电压检测电路将所述第三故障输出到所述逻辑电路，以及

其中，当检测到所述内部电源电压小于预定的第五电压的第四故障时，所述低电压检测电路将所述第四故障输出到所述逻辑电路。

5.根据权利要求1所述的电路，

其中，所述第一反馈电阻器是可变电阻器，所述可变电阻器能够使所述主调节器生成的所述内部电源电压大于所述第三电压。

6.根据权利要求1所述的电路，

其中，所述子调节器包括检测所述第二负反馈放大器的电流的电流检测电路。

7.根据权利要求1所述的电路，

其中，所述第二反馈电阻器是可变电阻器，所述可变电阻器能够使所述主调节器生成的所述内部电源电压大于所述子调节器生成的所述输出电压。

8.根据权利要求1所述的电路，

其中所述子调节器包括：

检测晶体管，耦合到所述第二负反馈放大器的输出，和

过电流检测电路，检测来自所述检测晶体管的输出的过电流。

9.根据权利要求1所述的电路，

其中，所述第一负反馈放大器中使用的参考电压独立于所述第二负反馈放大器中使用的参考电压。

10.根据权利要求1所述的电路，还包括：

ADC，检测所述内部电源电压。

11.根据权利要求1的所述电路，

其中，所述第二反馈电阻器是梯形电阻器，以及

其中，所述电压检测电路通过所述梯形电阻器检测所述内部电源电压。

Images