JP2003084828A - 負荷制御装置 - Google Patents

負荷制御装置

Info

Publication number
JP2003084828A
JP2003084828A JP2001272204A JP2001272204A JP2003084828A JP 2003084828 A JP2003084828 A JP 2003084828A JP 2001272204 A JP2001272204 A JP 2001272204A JP 2001272204 A JP2001272204 A JP 2001272204A JP 2003084828 A JP2003084828 A JP 2003084828A
Authority
JP
Japan
Prior art keywords
signal
abnormality
circuit
load
level
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2001272204A
Other languages
English (en)
Inventor
Tomohiko Gonda
友彦 権田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nissan Motor Co Ltd
Original Assignee
Nissan Motor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nissan Motor Co Ltd filed Critical Nissan Motor Co Ltd
Priority to JP2001272204A priority Critical patent/JP2003084828A/ja
Publication of JP2003084828A publication Critical patent/JP2003084828A/ja
Withdrawn legal-status Critical Current

Links

Landscapes

  • Testing And Monitoring For Control Systems (AREA)

Abstract

(57)【要約】 【課題】 異常をアナログ信号で送信するとともに、緊
急度の高い異常を検出した場合、瞬時に負荷駆動を停止
させることができる負荷駆動装置を提供する。 【解決手段】 駆動信号生成部21で生成された駆動信
号で負荷3内の負荷を駆動する。異常検知回路(13〜
16)は、駆動時の異常をそれぞれ検出する。F/S状
態出力回路17は、検出された異常とその種別をアナロ
グ信号として種別信号を送信するとともに、緊急度の高
い過電流、過電圧が検出された場合、ディジタル信号と
して緊急度信号を送信する。緊急度信号が送信された場
合は、そのエッジが検出され、OR回路5、バッファ4
によって、負荷駆動が停止される。異常部位判定部22
では、緊急度信号と種別信号に基づいて、異常の種別を
判定する。これによって、簡単な配線で異常時の信号を
送信できるとともに、緊急度が高い異常の場合には、直
ちに負荷駆動を停止させることができる。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、負荷制御装置に関
する。
【0002】
【従来の技術】負荷制御装置は、負荷駆動時の異常を検
出するために、それぞれの異常に対応して複数の異常検
出手段を備える場合がある。このような負荷制御装置で
は、複数の異常検出手段をそれぞれ個別に例えば制御用
のマイクロコンピュータに接続して検出情報を出力する
と、マイクロコンピュータには、異常検出手段と同じ数
のポートを備える必要があり、また、各ポートと接続す
るための配線も多数になり、コスト高になる。
【0003】これに対して、例えば特開2000−27
9361号公報では、異常検出手段として用いられた複
数の異常検出スイッチの検出状態に応じて、電圧が異な
るアナログ信号を生成し、このアナログ信号をCPUに
出力し、CPUではアナログ信号を解析することによっ
て、異常の種別を特定し、対応する制御を行う技術が開
示されている。各異常検出手段の検出状態を異なる電圧
で対応させたアナログ信号で送信することによって、C
PU側では、1つのアナログポートを用意すればよく、
CPUと接続するには1本の配線で行うことができるか
ら、コストダウンになる。
【0004】
【発明が解決しようとする課題】しかしながら、上記の
ような方法では、信号が送信されてから、CPUで異常
が特定されるまでの時間が長いという問題がある。図1
4は、上記従来例における異常検出スイッチの状態とC
PUのアナログポートに入力されたアナログ信号の電圧
の変化を示す図である。異常検出するためのスイッチ
1、2、3がそれぞれオンしたときに、CPUに入力さ
れる信号電位は、CPUのアナログポートに接続される
ノイズフィルタにより、図示の曲線のように変化する。
【0005】ここで、例えば一番低い電位に設定されて
いるスイッチ3がオンしているのを判定するため、アナ
ログポートの入力電圧は曲線3のように、スイッチ1オ
ン、スイッチ2オンを判定するための検出電圧範囲を通
過するので、例えば、経過時間Tlから時間T2の間で
判定した場合、スイッチ3がオンしているにも関わら
ず、電圧がまだスイッチ1の判定電圧範囲内にあること
によって、スイッチ1がオンしていると誤判定してしま
う。
【0006】また、経過時間T2から時間T3の間で判
定した場合、スイッチ2がオンしていると誤判定してし
まう。このように、スイッチ3がオンしていると判定す
るには、少なくとも経過時間T3が必要で、バラツキな
どを考慮して、安定して判定を行うためには安定時間T
が必要となる。また、CPUでは、電圧の判定などにも
時間がかかるので、負荷駆動を停止するなどの処理を瞬
時に行うことができない。
【0007】図15は、CPUのアナログポートに入力
された信号電圧によりCPUが複数の異常検出スイッチ
の状態を特定し、負荷制御を行うタイムチャートであ
る。時刻t1で、スイッチがオンしたときの信号電圧が
アナログポートに入力されると、CPUでは、電圧が安
定するための時間T1を経過してから、入力電圧の読み
込み、その後、スイッチの状態の判定、駆動を停止
するなどの負荷制御信号の出力を行うため、異常を示
す信号が出力されてから、制御が行われるまで、時間T
2がかかることになる。
【0008】このように、複数の異常検出手段を備えた
負荷駆動制御装置において、各異常検出手段の検出状態
に応じて、電圧が異なるアナログ信号をCPUのアナロ
グポートに入力する場合は、CPUでは、異常検出手段
の検出状態を瞬時に特定することが不可能である。この
ため、異常検出手段によっては、緊急に駆動を停止しな
ければならない故障を瞬時に処理することができない問
題が生じる。本発明は、上記従来の問題点に鑑み、異常
を特定するための信号を少ない配線で送信できるととも
に、緊急に駆動を停止しなければならないような異常が
生じた場合、瞬時に駆動を停止する処理ができる負荷制
御装置を提供することを目的としている。
【0009】
【課題を解決するための手段】請求項1記載の発明は、
負荷を駆動する駆動手段と、該駆動手段を制御する制御
手段と、前記駆動手段から異なる異常を検出可能な異常
検出手段部と、該検出された異常を前記制御手段に出力
する異常信号出力手段とを有して、前記異常信号出力手
段は、異常の種別を特定するための種別信号を出力する
とともに、駆動停止処理が必要な緊急度の高い異常が検
出された場合、緊急度信号を出力し、前記制御手段は、
受信した前記種別信号に基づいて異常の種別を特定し、
対応する制御を行うとともに、前記緊急度信号を受信し
た場合には、直ちに、前記駆動手段の駆動を停止させる
ように制御するものとした。
【0010】 請求項2記載の発明は、前記制御手段
が、前記種別信号によって異常の種別を特定すると、異
常の種別に応じて前記駆動手段の駆動量を低減させる制
御を行い、駆動量を低減しても、異常が続いた場合に
は、駆動を停止させる制御を行うものとした。
【0011】請求項3記載の発明は、前記種別信号が、
異常の種別に応じて異なる電圧で対応させたアナログ信
号であり、前記緊急度信号は、ディジタル信号であるも
のとした。
【0012】請求項4記載の発明は、前記種別信号が異
常がない場合は所定の電位を維持し、異常を検出した場
合には異常の種別に対応して電位が変化するデジタル信
号であるものとした。
【0013】請求項5記載の発明は、前記種別信号が、
異常がない場合の電位を前記制御手段に印加される電源
電位とグランド電位の中間電位とし、緊急度の高い異常
を検出した場合は、前記中間電位から電源電位に立上
り、緊急度の低い異常を検出した場合には、前記中間電
位からグランド電位に立下がり、前記異常を検出した場
合の前記種別信号の電位変化方向を前記緊急度信号とし
て用いるものとした。
【0014】
【発明の効果】請求項1記載の発明では、異常検出手段
部は、例えば異なる異常に対応して複数の異常検出手段
を備えて異常を検出し、異常信号出力手段は、検出され
た異常とその種別を判定するための種別信号を送信する
とともに、緊急に駆動を停止する必要のある異常が検出
された場合には、緊急度信号を制御手段に送信する。制
御手段では、種別信号に基づいて異常の種別を判定する
とともに、緊急度信号を受信した場合には、直ちに負荷
駆動を停止させる。
【0015】緊急度信号は、種別信号に比べて情報量が
少なく、短時間で送受信することができるから、種別信
号から異常の種別を判定し、判定した結果で、負荷駆動
を停止させるより、短い時間で処理を行うことができ
る。種別信号は、異常の種別の特定や緊急性のない制御
に用いるから、例えばそれぞれの異常に対応し、異なる
電圧で対応させたアナログ信号を用いることができ、異
常信号を送信するための配線が簡単になる。
【0016】請求項2記載の発明では、制御手段は、異
常の種別信号に基づいて、異常の種別の特定を行うとと
もに、必要に応じて駆動手段の駆動量を低減させ、駆動
量を低減しても、異常が続いた場合には、負荷の駆動を
停止させるから、異常によって装置が破損することを防
止しつつ、負荷駆動を維持し、一時的な異常で負荷駆動
が停止されることを防ぐ効果が得られる。
【0017】請求項3記載の発明では、緊急度信号はデ
ィジタル信号で、種別信号は異常の種別に応じて異なる
電圧で対応させたアナログ信号であるから、簡単な配線
で、異常信号を送信できるとともに、緊急度信号はディ
ジタル信号のため、電圧が安定するまで待つことなく信
号検出することができるから、瞬時に負荷駆動を停止さ
せることができる。
【0018】請求項4記載の発明では、種別信号は異常
がない場合、所定の電位で、異常を検出した場合には異
常の内容に対応して電位が変化するデジタル信号である
から、複数の異常情報に対して、簡単な配線で送信する
ことができる。また、電位の立上りや立下りなどの電位
変化の方向を緊急度信号として利用することも可能にな
る。
【0019】請求項5記載の発明では、ディジタル信号
としての種別信号は、緊急度の高い異常を検出した場合
は、制御手段に印加される電源電位とグランド電位の中
間電位から電源電位に立上り、緊急度の低い異常を検出
した場合には、中間電位からグランド電位に立下がり、
種別信号の電位変化方向を緊急度信号として用いること
により、種別信号と緊急度信号を同じ配線から、送信す
ることができる。配線がもっとも簡単になる。
【0020】
【発明の実施の形態】次に、発明の実施の形態を実施例
により説明する。図1は、実施例の構成の全体を示すブ
ロック図である。負荷制御装置は、ドライバ駆動IC
1、CPU2、負荷駆動部3、バッファ部4、OR回路
5、エッジ検出回路6から構成される。5つのドライバ
駆動回路11の出力となっているドライバ駆動IC1の
端子b1〜b5に、5つのバッファからなるバッファ部
4が接続され、各バッファの出力端子には負荷駆動部3
が接続される。負荷駆動部3は、各ドライバ駆動回路1
1により駆動されるドライバ32と負荷31を有してい
る。
【0021】ドライバ駆動IC1の端子a1〜a5がC
PU2の端子c1〜c5に接続され、CPU2は、機能
上、負荷駆動部3内の各負荷を駆動するための駆動信号
を生成する駆動信号生成部21を備え、生成された駆動
信号GK1〜GK5は端子c1〜c5からドライバ駆動
回路11に出力される。ドライバ駆動回路11は各駆動
信号を増幅するとともに、バッファ4を介して、負荷駆
動部3のドライバ32に出力して、負荷31を駆動させ
る。
【0022】ドライバ駆動IC1には、各ドライバ32
が駆動時の異常を検出するため、異常検出手段部として
過電流検知回路13、過電圧検知回路14、過温度検知
回路15、低電圧検知回路16と、各異常検知回路の検
出状態を送信するためのF/S状態出力回路17で構成
される異常検出回路12が備えられている。F/S状態
出力回路17は、各異常検出回路の検出状態に異なる電
圧で対応させた種別信号FSSと、緊急に駆動を停止す
る必要のある過電流または過電圧が検出されたときに出
力される緊急度信号FSFを生成し、緊急度信号FSF
は端子a6からエッジ検出回路6を介してCPU2の端
子c6に出力される。種別信号FSSは、端子a7から
CPU2の端子c7に出力される。F/S状態出力回路
17は、ロジック回路18とD/A変換回路19からな
っている。
【0023】CPU2は、異常部位判定部22と駆動停
止部24を有し、異常部位判定部22は、端子c6か
ら、エッジ検出回路6から緊急度信号FSFを入力する
とともに、A/D変換回路23を介して端子c7から、
種別信号FSSを入力し、異常とその種別の判定を行
う。駆動停止部24は、判定された異常の種別に基づい
て制御信号を駆動信号生成部21および端子c8に出力
する。端子c8とエッジ検出回路6の出力に、OR回路
5が接続され、OR回路5の出力がバッファ4の制御端
に接続されているから、エッジ検出回路6の出力状態ま
たは端子c8からの信号で、バッファ4がオフし、ドラ
イバ32による負荷31の駆動を停止させることができ
る。
【0024】図2は、異常検出回路12の構成を示す図
である。ロジック回路18は、(a)に示すように、O
R回路18aとロジック回路18bからなり、緊急性の
高い過電流または過電圧を検出する過電流検知回路13
または過電圧検知回路14が異常を検知した場合は、O
R回路18aが‘Hレベル’の緊急度信号FSFを出力
する。ロジック回路18bは、異常検知回路(13〜1
6)が異常を検知していない場合には、出力Dlで‘H
レベル’、D2で‘Lレベル’、D3で‘Lレベル’の
信号を出力する。
【0025】過電流検知回路13または過温度検知回路
15が異常を検知した場合には、出力Dlで‘Lレベ
ル’、D2で‘Hレベル’、D3で‘Lレベル’の信号
を出力する。過電圧検知回路14または低電圧検知回路
16が異常を検知した場合には、出力Dlで‘Lレベ
ル’、D2で‘Lレベル’、D3で‘Hレベル’の信号
を出力する。出力D1、D2、D3の信号は、D/A変
換回路19に出力され、ここで、各信号のレベルに応じ
て電圧が異なるアナログ信号である種別信号FSSが出
力される。
【0026】図2の(b)は、出力D1、D2、D3と
D/A変換回路19の出力電圧の関係を示す。ずなわ
ち、出力D1が‘Hレベル’で、D2、D3が‘Lレベ
ル’の場合は、出力電圧がグランド電圧である。D1、
D3が‘Lレベル’で、D2が‘Hレベル’の場合は、
電源電圧VDDの半分であるVDD/2である。出力D
1、D2が‘Lレベル’で、D3が‘Hレベル’の場合
は、電源電圧VDDである。
【0027】図3は、エッジ検出回路6を示す図であ
る。エッジ検知回路6は、立上りエッジ検出回路61
と、立下りエッジ検出回路62と、ラッチ回路63から
なり、立上りエッジ検出回路61と、立下りエッジ検出
回路62にはドライバ駆動IC1の異常検出回路12か
らの緊急度信号FSFが入力され、立上りエッジ検出回
路61が緊急度信号の立上りを検出した場合は、ラッチ
回路63がセットされ、立下りエッジ検出回路62が緊
急度信号の立下りを検出した場合には、ラッチ回路63
がリセットされる。 したがって、緊急度信号が入力さ
れた場合は、エッジ検出回路6がセットされ、緊急度信
号が入力されなくなると、リセットされる。
【0028】図4は、上記回路における異常を検出した
場合のタイムチャートである。時刻t1で、過電流検知
回路13が異常を検出した場合、エッジ検知回路6には
‘Hレベル’の緊急度信号FSFが入力され、エッジ検
知回路6がセットされて出力EDが‘Hレベル’とな
る。このため、OR回路5からは、‘Hレベル’の信号
DROがバッファ部4の制御端に出力され、バッファ部
4がオフすることによって、負荷駆動が直ちに停止され
る。
【0029】またこの際、CPU2の異常部位判定部2
2で、エッジ検出回路6の状態から、緊急度信号が出力
されたと判定し、駆動停止部24が駆動信号生成部21
に駆動信号(GK1〜5)の出力を停止させる。一方、
異常の検出にしたがって、ドライバ駆動IC1内のD/
A変換回路19から、CPU2の端子c7に電圧がVD
D/2の種別信号FSSが出力される。CPU2では、
異常部位判定部22と駆動停止部24によって、A/D
変換回路23でA/D変換された電圧の読み込み
(1)、電圧の判定(2)、負荷制御(3)を行って、
異常が過電流であると特定し、端子c8に‘Hレベル’
の駆動停止信号DRFを出力する。
【0030】負荷の駆動が停止されたことによって、時
刻t2で、駆動電流が低下し過電流状態が解消される
と、エッジ検出回路6がリセットされ、出力EDが‘L
レベル’となる。そして、時刻t3で、信号電圧がグラ
ンド電圧であると判定されると、駆動停止信号DRFの
出力が停止され、負荷の駆動が再び行われる。
【0031】時刻t4で、過電圧検知回路14が、異常
を検出した場合も、上記と同じように、緊急度信号FS
Fが出力され、負荷の駆動は直ちにオフされ、異常部位
特定部22が、異常を過電圧と特定する。
【0032】一方、時刻t7で、過温度検知回路15が
異常を検出した場合、エッジ検出回路6がリセットされ
た状態で、負荷の駆動は直ちに停止されない。またこの
際、種別信号FSSの電圧はVDD/2となり、CPU
2によりA/D読み込み(1)、電圧判定(2)を経
て、時刻t8で異常状態が過温度と特定される。この場
合、異常が過温度のため、装置は直ちに破損することは
ないため、CPU2の駆動停止部24が、負荷の駆動量
を低減する信号を駆動信号生成に21に出力し、駆動量
(GK)を低減させて、装置の保護を行う。そして、時
刻t9で、過温度の異常が検出されなくなると、駆動量
を低減する信号の出力が停止され、通常の駆動量で、負
荷駆動が行われる。
【0033】また、時刻t10で、低電圧検知回路16
が異常を検出した場合も、負荷駆動は直ちは停止されな
い。時刻t11で異常状態が低電圧と特定されると、負
荷の駆動量を低減し、装置を保護する。一方で、例えば
時刻t13で、低電圧の異常が生じて、時刻t14で駆
動量を低減しても、低電圧の状況が改善されずに、ΔT
時間経過以上、異常を検出し続けた場合は、装置が破損
する可能性があるため、時刻t15で駆動を停止する。
【0034】本実施例は、以上のように構成され、負荷
駆動を停止する必要のある異常が検出された場合は、デ
ィジタル信号である緊急度信号を出力するから、すぐに
そのような異常が検出されたことを特定することがで
き、直ちに負荷の駆動を停止させることができる。緊急
度の低い異常が検出された場合には、アナログ信号であ
る種別信号から異常の種別を判定し、駆動量を低減する
措置で対応させる。駆動量を低減しても、異常が続いた
場合には、駆動を停止するから、複数の異常信号に対し
て、緊急度信号と種別信号を送信するだけの配線でよ
く、配線を簡単にすることができるとともに、緊急性の
高い異常の場合は、瞬時に駆動を停止させることができ
る。
【0035】次に、第2の実施例について説明する。第
1の実施例では、ドライブ駆動信号の発生や異常部位の
判定などはCPUで行うが、本実施例では、CPUの代
わりに負荷制御ICを用いて行うようにしている。図5
は、第2の実施例の構成の全体を示すブロック図であ
る。負荷制御IC7は、ドライバ駆動回路71と、F/
S回路72を備えている。ドライバ駆動回路71では、
負荷を駆動するための駆動信号GK1〜GK5を生成
し、端子c1〜c5からドライバ駆動IC1のドライバ
駆動回路11に出力する。F/S回路72は、F/S状
態判別回路73とF/S信号処理回路74からなってい
る。F/S状態判別回路73は、エッジ検出回路、電圧
判定回路を有し、F/S信号処理回路74は、ロジック
回路、タイマー回路、レジスタを有している。本実施例
では、負荷制御IC7以外は、第1の実施例と同じ構成
である。
【0036】図6は、F/S回路72の構成を示す図で
ある。F/S状態判別回路73には、種別信号FSSと
緊急度信号FSFが入力されるが、緊急度信号FSFを
入力とするエッジ検出回路78は、緊急度信号の立上り
を検出した場合セットされ、立下りを検出した場合には
リセットされる。電圧判定回路79は、コンパレータ7
9a、79bで、種別信号FSSの電位を判定する。
【0037】図7は、電圧判定回路79における種別信
号FSSと出力AD1、AD2の出力状態を示す図であ
る。種別信号電位がGND電位からVDD/5電位の間
は、出力AD1で‘Lレベル’、AD2で‘Lレベ
ル’、の信号を出力する。 VDD/5電位からVDD
×4/5電位の間は、ADlで‘Lレベル’、AD2で
‘Hレベル’の信号を出力し、VDD×4/5電位から
VDD電位の間は、ADlで‘Hレベル’、AD2で
‘Hレベル’の信号を出力する。
【0038】F/S状態判別回路73に接続されるロジ
ック回路75は、OR回路75dと負荷低減回路75a
を有し、緊急度信号FSFが入力された場合、エッジ検
出回路78はセットされ、出力EDが‘Hレベル’とな
り、OR回路75dから‘Hレベル’のDRO信号が出
力されることにより、負荷駆動が直ちに停止される。
【0039】ロジック回路75では、異常判断ロジック
回路75cが、電圧判定回路79の出力ADl、AD2
の電圧と、エッジ検知回路78の出力信号EDの電圧に
より、異常を判断する。すなわち、エッジ検知回路78
の出力が‘Lレベル’、ADlが‘Lレベル’、AD2
が‘Hレベル’の場合、過温度検知回路15が異常を検
知したと判断し、エッジ検知回路からの出力EDが‘L
レベル’、ADlが‘Hレベル’、AD2が‘Hレベ
ル’の場合、低電圧検知回路16が異常を検知したと判
断する。
【0040】そして、エッジ検知回路の出力EDが‘H
レベル’、ADlが‘Lレベル’、AD2が‘Hレベ
ル’の場合、過電流検知回路13が異常を検知したと判
断し、エッジ検知回路からの出力EDが‘Hレベル’、
ADlが‘Hレベル’、AD2が‘Hレベル’の場合、
過電圧検知回路14が異常を検知したと判断する。
【0041】異常判断ロジック回路75cが判断した異
常は、レジスタ回路77によって保持され、外部からの
確認ができるようにするが、過温度検知回路15および
低電圧検知回路16が異常を検出したと判断した場合に
は、OR回路75bによって負荷低減回路75aから駆
動量の低減信号DRCがドライバ駆動回路71に出力さ
れ、負荷の駆動量が低減される。タイマー回路76は、
過温度検知回路15および低電圧検知回路16が異常を
検出したと判断された場合には、設定された時間をカウ
ントし、設定時間を過ぎても、異常が検出され続けた場
合、駆動停止信号をOR回路75dに出力する。
【0042】図8は、上記回路における異常検出時のタ
イムチャートである。時刻t1で、過電流を検出した場
合、‘Hレベル’の緊急度信号FSFが出力されるた
め、エッジ検知回路78は、セットされ、出力EDが
‘Hレベル’となることによって、OR回路75dから
信号DROが出力され、バッファ4がオフすることによ
って、負荷駆動が直ちに停止される。
【0043】またこの際、ドライバ駆動回路71は、直
ちに、駆動信号GK1〜GK5の出力を停止する。そし
て、時刻t2で過電流が検出されなくなると、エッジ検
出回路78がリセットされることによって、駆動信号が
再び出力され、負荷駆動が行われる。またこのとき、種
別信号FSSの電圧はVDD/2となり、ロジック回路
75により異常状態が過電流であると特定され、レジス
タ回路77で判定結果が保持される
【0044】また、緊急性の高い過電圧検知回路14が
異常を検出した場合でも、上記同様に例えば、時刻t3
で緊急度信号が入力されると、負荷駆動は直ちに停止さ
れ、そして、異常状態が過電圧であると特定され、レジ
スタ回路77で判定結果が保持される。
【0045】時刻t5で、緊急性の低い過温度検知回路
15が異常を検出した場合、エッジ検出回路78はリセ
ットされたままであるため、負荷駆動は直ちに停止され
ない。またこの際、種別信号の電圧はVDD/2とな
り、時刻t6でロジック回路75により、異常状態が過
温度と特定され、負荷低減回路75aが駆動量低減信号
を出力して、負荷駆動量を低減させて、装置の保護を図
る。そして、時刻t7で、異常が検出されなくなると、
駆動量が回復され、通常の駆動が行われる。
【0046】また、時刻t8で、緊急性の低い低電圧を
検出した場合でも、負荷駆動は直ちは停止されず、そし
て、時刻t9で異常状態が過電圧であると特定され、ド
ライバの駆動量を低減して、装置の保護を行う。一方
で、例えば時刻t11で、異常を検出し、時刻t12
で、駆動量を低減する制御を行っても、異常がタイマー
回路の設定時間ΔT以上に、異常が続いた場合、タイマ
ー回路が‘Hレベル’の信号を出力し、時刻t13で負
荷駆動を停止させる。本実施例によっても、第1の実施
例と同様に、緊急度の高い異常を検出した場合は、負荷
駆動を直ちに停止させることができる。また、異常信号
を送信するための配線を簡単にすることができる。
【0047】次に、第3の実施例を説明する。図9は、
第3の実施例の構成の全体を示すブロック図である。負
荷制御装置は、ドライバ駆動IC9、負荷制御IC8、
バッファ部4、負荷駆動部3から構成される。負荷制御
IC8の端子c1〜c5がそれぞれドライバ駆動IC9
の端子a1〜a5と接続され、ドライバ駆動IC9の端
子b1〜b5がバッファ4を介して、負荷駆動部3と接
続される。バッファ4および負荷駆動部3は、第1、2
の実施例と同じである。
【0048】負荷制御IC8は、ドライバ駆動回路81
と、F/S回路82を備え、ドライバ駆動回路81から
は、負荷駆動信号GK1〜GK5が端子c1〜c5に出
力され、これはドライバ駆動IC9において端子a1〜
a5からドライバ駆動回路11に入力される。ドライバ
駆動回路11で増幅された駆動信号は、端子b1〜b5
からバッファ4を介して負荷駆動部3に出力され、負荷
駆動が行われる。
【0049】ドライバ駆動IC9には、ドライバ駆動回
路11以外に、異常検出回路91が備えられ、負荷駆動
時の異常が検出され、端子a6から、負荷制御IC8に
送信される。異常検出回路91は、過電流検知回路1
3、過電圧検知回路14、過温度検知回路15、低電圧
検知回路16と、F/S状態シリアル送信回路92から
構成される。
【0050】図10は、異常検出回路91の構成を示す
図である。F/S状態シリアル送信回路92は、ロジッ
ク回路93とパラレル/シリアル変換回路94からな
り、電流検知回路13と、過電圧検知回路14と、過温
度検知回路15と、低電圧検知回路16の検出状態がロ
ジック回路93に入力される。ロジック回路93は、図
2におけるロジック回路18と同じ構成で、緊急性の高
い過電流または過電圧が検出された場合は、緊急度信号
FSFを出力する。異常検知回路(13〜16)が異常
を検知していない場合には、出力Dlで‘Hレベル’、
D2で‘Lレベル’、D3で‘Lレベル’の信号を出力
する。
【0051】過電流または過温度が検出された場合に
は、出力Dlで‘Lレベル’、D2で‘Hレベル’、D
3で‘Lレベル’の信号を出力する。過電圧または過電
圧が検出された場合には、出力Dlで‘Lレベル’、D
2で‘Lレベル’、D3で‘Hレベル’の信号を出力す
る。出力D1、D2、D3の信号と、緊急度信号FSF
は、F/S状態シリアル送信回路94内のレジスタ回路
97に入力される。
【0052】レジスタ回路97はロジック回路93か
ら、出力D1、D2、D3の信号と、緊急度信号FSF
を保持する。パラレル/シリアル変換回路98はレジス
タ回路からのパラレルな出力信号をシリアルな信号に変
換し負荷制御IC8に信号を出力する。
【0053】図11は、パラレル/シリアル変換回路9
8の出力と入力の関係を示す図である。パラレル/シリ
アル変換回路98は、緊急度信号FSFが入力された場
合は、出力D1、D2、D3の出力が、‘Hレベル’、
‘Lレベル’、‘Lレベル’のときに、VDD/2の電
圧を出力する。出力D1、D2、D3の出力が、‘Lレ
ベル’、‘Hレベル’、‘Lレベル’のときには、VD
D/2からVDDまで立上り、その後スタートメッセー
ジ(SOM)として所定時間VDDレベルの電圧を出
力する。さらに、SOM後、データ1(DT1)とし
て所定時間GNDレベルの電圧を出力し、次にデータ2
(以後DT2)として所定時間VDDレベルの電圧を
出力する。最後にエンドオフメッセージ(以後EOM)
としてGNDレベルの電圧を所定時間出力する。
【0054】出力D1、D2、D3の出力が、‘Lレベ
ル’、‘Lレベル’、‘Hレベル’のときには、VDD
/2からVDDまで立上り、その後SOMとして所定
時間VDDレベルの電圧を出力する。さらに、SOM
後、DT1、DT2、EOMとしてGNDレベル
の電圧を所定時間出力する。
【0055】また、緊急度信号が出力されない場合に
は、出力D1、D2、D3の出力が、‘Hレベル’、
‘Lレベル’、‘Lレベル’のときに、VDD/2の電
圧を出力する。出力D1、D2、D3の出力が、‘Lレ
ベル’、‘Hレベル’、‘Lレベル’のときには、VD
D/2からVDDまで立下り、その後SOMとして所
定時間GNDレベルの電圧を出力する。さらに、SOM
後、DT1として所定時間VDDレベルの電圧を出力
し、次にDT2、EOMとしてGNDレベルの電圧
を所定時間出力する。
【0056】出力D1、D2、D3の出力が、‘Lレベ
ル’、‘Lレベル’、‘Hレベル’のときには、VDD
/2からVDDまで立下り、その後SOMとして所定
時間GNDレベルの電圧を出力する。さらに、SOM
後、DT1、DT2として、所定時間VDDレベル
の電圧を出力した後、EOMとしてGNDレベルの電
圧を所定時間出力する。
【0057】次に、負荷制御IC8におけるF/S回路
について説明する。図12は、F/S回路の構成を示す
図である。F/S回路82は、エッジ検出回路83、ロ
ジック回路84、F/S状態シリアル受信回路85、タ
イマー回路86、レジスタ回路87から構成される。エ
ッジ検出回路83は、ドライバ駆動IC9内のF/S状
態シリアル送信回路92から出力されるシリアル信号の
信号SERから、立上りエッジを検出すると、ラッチ回
路83aによりセットされるが、シリアル信号のSOM
の立上り以外のエッジ検出の場合には、F/S状態シリ
アル受信回路85からのリセット信号LREにてセット
されない。したがって、エッジ検出回路83は、過電流
または過電圧が検出された場合のみ、‘Hレベル’のL
Q信号を出力する。
【0058】‘Hレベル’のLQ信号が出力された場
合、OR回路84cからは、DRO信号が出力され、バ
ッファ4により直ちに負荷駆動が停止される。また、こ
のDRO信号は、ドライバ駆動回路81にも出力され、
駆動信号の出力を停止させる。
【0059】F/S状態シリアル受信回路85は、エッ
ジ検出回路83内の立上りエッジ検知回路83bと立下
がりエッジ検知回路83cの出力信号を入力し、エッジ
が検出されない場合、シリアル信号の出力電圧がVDD
/2で一定のため、異常は検出されていないと判断す
る。
【0060】エッジを検出した場合には、立上りエッジ
と立下りエッジの組み合わせで、その間の電圧変化を判
断し、SOM、DTl、DT2、EOMの電圧
状況を判断することによって、異常を特定する。特定さ
れた異常状態は、レジスタ87によって保持される。ま
た、異常は、過温度と低電圧の場合は、OR回路84a
から、‘Hレベル’の信号が出力され、負荷低減回路8
4bが、駆動量低減信号DRCをドライバ駆動回路81
に出力し、駆動量を低減させる。また、このとき、タイ
マー回路86も動作し、設定した時間のカウントを行
う。設定時間が過ぎても、異常状態が続いた場合は、
‘Hレベル’の信号がOR回路84cに出力して、負荷
駆動を停止させる。
【0061】図13は、上記回路における異常検出時の
タイムチャートである。時刻t1で、緊急性の高い過電
流検知回路13が異常を検出した場合、ラッチ回路83
aから‘Hレベル’のLQ信号が出力されるために、O
R回路84c、バッファ4により、負荷駆動は直ちに停
止される。
【0062】またこの際、時刻t2で、F/S状態シリ
アル受信回路85により異常状態が過電流と特定される
と、駆動信号GK(1〜5)の出力が停止される。その
後、時刻t4から、F/S状態シリアル送信回路92か
らの信号電圧がVDD/2の状態がΔT続いた場合、異
常状態が解除されたと判断され、駆動信号が再び出力さ
れるとともに、OR回路84cの出力には、‘Hレベ
ル’のDRO信号が‘Lレベル’に変わり、負荷駆動が
再び行われる。また、時刻t6で、緊急性の高い過電圧
が検出された場合でも、負荷駆動は直ちに停止され、一
定時間経過後のt7で、異常状態が過電圧であると特定
される。
【0063】時刻t11で、緊急性の低い過温度が検出
された場合、ラッチ回路83aからは、LQ信号が出力
されず、負荷駆動は直ちに停止されない。そして、時刻
t13で、F/S状態シリアル受信回路85により異常
状態が過温度と特定される。この場合、過温度のため、
装置が直ちに破損することはないため負荷は直ち停止さ
れないが、駆動量低減信号が、ロジック回路84からド
ライバ駆動回路81に出力され、負荷を駆動するための
駆動信号GK(1〜5)の駆動量が低減され、装置の保
護が図られる。
【0064】また、時刻t15で、緊急性の低い低電圧
が検出された場合も、負荷駆動は直ちには停止されず、
時刻t17からt18の間で、駆動量を低減する措置を
とって装置の保護を図る。
【0065】一方、例えば時刻t20から、駆動量を低
減しても、低電圧状態が設定した時間以上継続した場合
は、装置が破損する可能性があるため、時刻t22で、
タイマー回路86が‘Hレベル’の駆動停止信号を出力
して、負荷駆動を停止させる。
【0066】本実施例によっても、上記第1、2の実施
例と同じ効果を得ることができるとともに、種別信号を
ディジタル信号とし、種別信号において異常を検出した
場合の電位が緊急度に応じて、立上りまたは立下りする
ようにし、種別信号における電位変化方向を緊急度信号
として用いるから、緊急度信号と種別信号を同じ配線か
ら送信することができる。配線がもっとも簡単になる効
果が得られる。
【図面の簡単な説明】
【図1】実施例の構成の全体を示すブロック図である。
【図2】異常検出回路の構成を示す図である。
【図3】エッジ検出回路を示す図である。
【図4】異常を検出した場合のタイムチャートである。
【図5】第2の実施例の構成の全体を示すブロック図で
ある。
【図6】F/S回路の構成を示す図である。
【図7】種別信号FSSと出力AD1、AD2の出力状
態を示す図である。
【図8】第2の実施例における異常検出時のタイムチャ
ートである。
【図9】第3の実施例の構成の全体を示すブロック図で
ある。
【図10】第3の実施例における異常検出回路の構成を
示す図である。
【図11】パラレル/シリアル変換回路の出力と入力の
関係を示す図である。
【図12】負荷駆動ICにおけるF/S回路の構成を示
す図である。
【図13】第3の実施例における異常検出時のタイムチ
ャートである。
【図14】従来例における異常検出スイッチの状態とC
PUのアナログポートに入力されたアナログ信号の電圧
の変化を示す図である。
【図15】従来例における負荷制御を行うタイムチャー
トである。
【符号の説明】
1 ドライバ駆動IC 11 ドライバ駆動回路 12 異常検出回路 13 過電流検知回路 14 過電圧検知回路 15 過温度検知回路 16 低電圧検知回路 17 F/S状態出力回路 18 ロジック回路 18a OR回路 18b ロジック回路 19 D/A変換回路 2 CPU 21 駆動信号生成部 22 異常部位判定部 23 A/D変換回路 24 駆動停止部 3 負荷駆動部 31 負荷 32 ドライバ 4 バッファ部 5 OR回路 6 エッジ検出回路 61 立上りエッジ検出回路 62 立下りエッジ検出回路 63 ラッチ回路 7 F/S状態出力回路 71 ドライバ駆動信号回路 72 F/S回路 73 F/S状態判別回路 74 F/S信号処理回路 75 F/S信号処理回路 75a 負荷低減回路 76 タイマー回路 77 レジスタ回路 78 エッジ検出回路 79 電圧判定回路 79a、79b コンパレータ 8 負荷制御IC 81 ドライバ駆動回路 82 F/S回路 83 エッジ検出回路 83a ラッチ回路 83b 立上りエッジ検知回路 84 ロジック回路 84a OR回路 84b 負荷低減回路 84c OR回路 85 F/S状態シリアル受信回路 86 タイマー回路 87 レジスタ回路 9 ドライバ駆動IC 91 異常検出回路 92 F/S状態シリアル送信回路 93 ロジック回路 94 パラレル/シリアル変換回路 95 OR回路 96 ロジック回路 97 レジスタ回路 98 パラレル/シリアル変換回路

Claims (5)

    【特許請求の範囲】
  1. 【請求項1】 負荷を駆動する駆動手段と、該駆動手段
    を制御する制御手段と、前記駆動手段から異なる異常を
    検出可能な異常検出手段部と、前記検出された異常を前
    記制御手段に出力する異常信号出力手段とを有して、該
    異常信号出力手段は、異常の種別を特定するための種別
    信号を出力するとともに、駆動停止処理が必要な緊急度
    の高い異常が検出された場合、緊急度信号を出力し、前
    記制御手段は、受信した前記種別信号に基づいて異常の
    種別を特定し、対応する制御を行うとともに、前記緊急
    度信号を受信した場合には、直ちに、前記駆動手段の駆
    動を停止させるように制御することを特徴とする負荷制
    御装置。
  2. 【請求項2】 前記制御手段は、前記種別信号によって
    異常の種別を特定すると、異常の種別に応じて前記駆動
    手段の駆動量を低減させる制御を行い、駆動量を低減し
    ても、異常が続いた場合には、駆動を停止させる制御を
    行うことを特徴とする請求項1記載の負荷制御装置。
  3. 【請求項3】 前記種別信号は、異常の種別に応じて異
    なる電圧で対応させたアナログ信号であり、前記緊急度
    信号は、ディジタル信号であることを特徴とする請求項
    1または2記載の負荷制御装置。
  4. 【請求項4】 前記種別信号は、異常がない場合は所定
    の電位を維持し、異常を検出した場合には異常の種別に
    対応して電位が変化するデジタル信号であることを特徴
    とする請求項1または2記載の負荷制御装置。
  5. 【請求項5】 前記種別信号は、異常がない場合の電位
    を前記制御手段に印加される電源電位とグランド電位の
    中間電位とし、緊急度の高い異常を検出した場合は、前
    記中間電位から電源電位に立上り、緊急度の低い異常を
    検出した場合には、前記中間電位からグランド電位に立
    下がり、前記異常を検出した場合の前記種別信号の電位
    変化の方向を前記緊急度信号として用いることを特徴と
    する請求項4記載の負荷駆動装置。
JP2001272204A 2001-09-07 2001-09-07 負荷制御装置 Withdrawn JP2003084828A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001272204A JP2003084828A (ja) 2001-09-07 2001-09-07 負荷制御装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001272204A JP2003084828A (ja) 2001-09-07 2001-09-07 負荷制御装置

Publications (1)

Publication Number Publication Date
JP2003084828A true JP2003084828A (ja) 2003-03-19

Family

ID=19097609

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001272204A Withdrawn JP2003084828A (ja) 2001-09-07 2001-09-07 負荷制御装置

Country Status (1)

Country Link
JP (1) JP2003084828A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004350428A (ja) * 2003-05-22 2004-12-09 Calsonic Kansei Corp 自動車用サーボモータの制御装置
CN105511447A (zh) * 2015-12-10 2016-04-20 广东志高空调有限公司 一种用于云空调线上功能检测的智能测试仪
KR20190040458A (ko) * 2017-10-10 2019-04-18 르네사스 일렉트로닉스 가부시키가이샤 전원 회로

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004350428A (ja) * 2003-05-22 2004-12-09 Calsonic Kansei Corp 自動車用サーボモータの制御装置
CN105511447A (zh) * 2015-12-10 2016-04-20 广东志高空调有限公司 一种用于云空调线上功能检测的智能测试仪
KR20190040458A (ko) * 2017-10-10 2019-04-18 르네사스 일렉트로닉스 가부시키가이샤 전원 회로
CN109656293A (zh) * 2017-10-10 2019-04-19 瑞萨电子株式会社 电源电路
JP2019070948A (ja) * 2017-10-10 2019-05-09 ルネサスエレクトロニクス株式会社 電源回路
KR102562626B1 (ko) * 2017-10-10 2023-08-03 르네사스 일렉트로닉스 가부시키가이샤 전원 회로

Similar Documents

Publication Publication Date Title
EP0854410B1 (en) Power supply system
JP4792655B2 (ja) インテリジェントパワーモジュール
JP2003084828A (ja) 負荷制御装置
KR20180108497A (ko) 감시 회로
US6232734B1 (en) Power module
JP2007185022A (ja) ファン制御装置
JPH10232727A (ja) 電源システム
JPH07236180A (ja) 論理装置を活性化するための装置
JPH102915A (ja) 半導体センサ
US20070201612A1 (en) Fan system and detector thereof
JP3901143B2 (ja) インバータ装置
US7437448B1 (en) Method and device for function selection of a control unit
KR0166771B1 (ko) 피엘씨의 출력 유닛 고장진단회로 및 방법
JP2009271569A (ja) 半導体集積回路及びそれを備えた電子機器
US11115753B2 (en) Sound reproduction device and sound reproduction system
JP2000311025A (ja) クロック信号線制御方式
CN109586618B (zh) 一种用于电气设备的驱动***
JP3358089B2 (ja) 光電スイッチ
JPH11289394A (ja) 信号自動切替装置
KR100374862B1 (ko) 마이컴의 이상제어회로
JPH04172515A (ja) データ読み取り装置
JPH05244722A (ja) Dc電源保護回路
US20070006051A1 (en) Fault diagnosis for power switch using existing current sense outputs
JPH0887938A (ja) ラッチリレー監視装置
JP5430388B2 (ja) 負荷制御回路

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20081202