JP5722697B2 - 保護回路 - Google Patents

Description

本発明は、過電圧から回路を保護する保護回路に関する。

半導体集積回路に利用される回路素子は、耐圧を超える電圧が印加されると正常に機能しなくなったり、最悪の場合には破壊されてしまう恐れがある。そこで、回路を過電圧から保護するための保護回路が設けられる。特許文献1（特開2010-111213号公報）にこのような保護回路が開示されている。

図10は、特許文献1に開示された過電圧保護回路を示す図である。図10において、被保護回路Aに過電圧が印加されないように過電圧保護回路Bが設けられている。通常動作においては、バッテリ電源1から印加された電圧がスイッチ2とPチャネルMOSトランジスタ3とを介して被保護回路Aに印加される。

ここで、バッテリ電源1が過電圧を発生した場合、ツェナーダイオードZDの降伏電圧を超えることによりツェナーダイオードZDに降伏電流が流れる。すると、抵抗R6および抵抗R7によりNPNトランジスタ5のベースの電圧が上がり、NPNトランジスタ5のコレクタ-エミッタ間が低インピーダンスとなる。続いて、抵抗R4および抵抗R5によりPNPトランジスタ4のベースの電圧が下がり、PNPトランジスタ4のコレクタ-エミッタ間が低インピーダンスとなる。

これにより、PチャンネルMOSトランジスタ3がOFFになる。この時、被保護回路Aには、サージ保護抵抗R1を介して電圧が印加されることになる。バッテリ電源1で発生したサージは、サージ保護抵抗R1で消費され、後段の被保護回路が過電圧から保護される。

なお、特許文献2（実開昭62−107527号公報）には、負荷側から生じるサージ電流が外部回路に逆流するのを抑制するためのサージアブソーバ回路が開示されている。

特開2010-111213号公報 実開昭62−107527号公報

しかしながら、特許文献1の構成では、バッテリ電源1に異常が生じた場合、被保護回路Aに印加される電圧は、サージ保護抵抗R1と被保護回路Aとの分圧によって決まる。すると、バッテリ電源1の過電圧が高すぎる場合にサージ保護抵抗R1で消費できる電力が十分でなければ、被保護回路Aが十分に保護されない恐れがある。
逆に、バッテリ電源1の過電圧がそれほど高く無い場合には、被保護回路Aに供給される電圧が低くなり過ぎ、被保護回路Aの駆動が停止してしまう恐れがある。

なお、特許文献2の構成では、電流は制限されるものの、電圧が制限できず、直流電圧的な過電圧が発生した際には、電圧を制限することができない。

本発明の保護回路は、
電源と被保護回路との間に設けられ、被保護回路をサージ電圧から保護する保護回路であって、
電源と被保護回路との間に設けられた電流制限手段と、
前記電流制限手段と電源との間に設けられ、前記電源からの電圧が所定電圧値以上であることを検出した場合には前記電流制限手段の通過電流を制限させる電圧検出手段と、
前記電流制限手段と前記被保護回路との間に設けられ、前記被保護回路に掛かる電圧を所定値以下に制限する電圧制限手段と、を備え、
前記電源からの電圧が前記所定電圧値以上となった場合に前記電流制限手段を通過する電流値は、前記電圧制限手段の許容電流以下になるように設定されている
ことを特徴とする。

この構成により、電源からの電圧が所定電圧値以上となる過電圧が発生したとしても、被保護回路にこの過電圧が掛かるのを防止しつつ、かつ、被保護回路の動作を継続させることができる。

第1実施形態に係る保護回路100を示す図。 入力電圧が通常値である場合の保護回路の動作を説明するための図。 入力電圧Vinに過電圧が発生した場合の保護回路の動作を説明するための図。 入力電圧Vinに過電圧が発生した場合の保護回路の動作を説明するための図。 PチャネルMOSトランジスタのゲート電圧と制限電流との関係を示す図。 PチャネルMOSトランジスタを流れる電流の上限値と第2ツェナーダイオードの電流許容値との関係を示す図。 保護回路の適用例を説明するための図。 短絡によって高電圧が低圧回路に掛かる一例を示す図。 コンパレータX8を設けた場合の回路を示す図。 従来技術を示す図。

以下、本発明の実施の形態を図示するとともに図中の各要素に付した符号を参照して説明する。
（第1実施形態）
図1は、第1実施形態に係る保護回路100を示す図である。
保護回路100は、入力電源（Vin）と被保護回路である低圧回路10との間に設けられる。そして、この保護回路100は、入力電源Vinに過電圧が発生するなどの問題が生じた場合に、低圧回路10をサージ電圧から保護する。まず、保護回路100の回路構成について説明する。

保護回路100は、PチャネルMOSトランジスタ（電流制限手段）MP1と、第1ツェナーダイオード（電圧検出手段）Z1と、第1抵抗R1と、第2ツェナーダイオード（電圧制限手段）Z2と、を備える。

PチャネルMOSトランジスタMP1は、入力電源Vinと低圧回路10との間に設けられている。
具体的には、ソースが入力電源Vin側に接続され、ドレインが低圧回路10側に接続されている。

第1ツェナーダイオードZ1のカソードは、入力電源VinとPチャネルMOSトランジスタMP1のソースとの間に接続されている。第1ツェナーダイオードZ1のアノードは、分岐ノードN1で分岐され、一方は抵抗R1を介して接地されている。分岐ノードN1で分岐された他方は、PチャネルMOSトランジスタMP1のゲートに接続されている。

第2ツェナーダイオードZ2のカソードは、低圧回路10とチャネルMOSトランジスタMP1のドレインとの間に接続されている。また、第2ツェナーダイオードZ2のアノードは、接地されている。

このような構成を備える保護回路100の動作を説明する。
（入力電圧が通常値である場合）
まず、図2を参照しつつ、入力電源からの入力電圧Vinが正常に制御（レギュレート）され、入力電圧Vinが通常値である場合の保護回路100の動作を説明する
入力電圧Vinが通常値である場合、入力電圧Vinの電圧レベルは第1ツェナーダイオードZ1および第2ツェナーダイオードZ2の降伏電圧より低い電圧である。したがって、これら第1ツェナーダイオードZ1および第2ツェナーダイオードZ2に電流は流れない。

第1ツェナーダイオードZ1に電流が流れないので、PチャネルMOSトランジスタMP1のゲート電圧VGは接地電源レベルになり、PチャネルMOSトランジスタMP1はフルオン状態になる。すると、低圧回路10に入力される電圧は、入力電源電圧Vinにほぼ同電位となる。

（過電圧が発生した場合）
次に、入力電源に生じた何らかのトラブルによって入力電圧Vinが所定電圧値以上となる過電圧が発生した場合の保護回路の動作を図3、図4を参照しながら説明する。
入力電圧Vinに過電圧が発生した場合、入力電圧Vinの電圧レベルが上昇し、第1ツェナーダイオードZ1および第2ツェナーダイオードZ2の降伏電圧を超える。

もう少し細かく説明すると、入力電圧Vinが上昇するとき、まず第1ツェナーダイオードZ1が反応してブレークダウンする。
これにより、低圧回路10への入力電圧VDは第1ツェナーダイオードZ1の降伏電圧に抑えられる（図4のタイミングT1参照）。

第1ツェナーダイオードZ1がブレークダウンすると、第1ツェナーダイオードZ1に電流が流れ、PチャネルMOSトランジスタMP1のゲート電圧VGが上昇する。

このとき、VG?Vin−Vz1となる。
そして、入力電圧Vinが上昇しても、PチャネルMOSトランジスタMP1のゲート−ソース間電圧Vgsは、Vgs?Vz1となってほぼ一定に保たれる。
これにより、PチャネルMOSトランジスタMP1がフルオンからハーフオンとなり、PチャネルMOSトランジスタMP1を流れる電流I3が制限される。

上記の関係を図5に表す。すなわち、入力電圧Vinが上昇し続けると、PチャネルMOSトランジスタMP1のドレイン-ソース間電圧Vdsは当然上昇していくことになる。しかし、ゲート−ソース間電圧VgsがVgs?Vz1に制限されるので、図5に示すように、入力電圧Vinの増大に関わらず、PチャネルMOSトランジスタMP1を流れる電流I3が所定の上限値に制限されることになるのである。

入力電圧Vinの上昇がさらに続いたとする。
入力電圧Vinの上昇がさらに続くと、低圧回路10への入力電圧VDが上昇していき、過電圧である入力電圧Vinに徐々に近づいていってしまうことになる。しかしながら、低圧回路10への入力電圧VDが第2ツェナーダイオードD2の降伏電圧を超えると、第2ツェナーダイオードZ2が反応してブレークダウンする。これにより、低圧回路10への入力電圧VDは第2ツェナーダイオードZ2の降伏電圧に抑えられる（図4のタイミングT2参照）。

ただし、ツェナーダイオードは、許容電流を超えると降伏電圧を超えて電圧が上昇する。
したがって、入力電圧Vinが上昇を続けると、低圧回路10の入力電圧VDは、第2ツェナーダイオードZ2の降伏電圧を超え、さらに、過電圧である入力電圧Vinに徐々に近づいていってしまうことになる（図4参照）。

この点、本実施形態では、PチャネルMOSトランジスタMP1を流れる電流I3が制限されるので、この電流I3をツェナーダイオードZ2の許容電流よりも小さくなるように調整しておくことで、低圧回路10への入力電圧VDを十分に抑えることができる。すなわち、前述のように、PチャネルMOSトランジスタMP1を流れる電流I3は入力電圧Vinによらず一定の上限値に抑えられる。したがって、図6に示すように、PチャネルMOSトランジスタMP1を流れる電流I3の上限値が第2ツェナーダイオードZ2の電流許容値以下になるように設定する。これにより、低圧回路10の入力電圧VDを、VD≒Vz2に抑えることができる。

このとき、低圧回路の入力電圧VDをほぼ一定に抑えることができ、かつ、遮断するわけではないので低圧回路10の動作は正常に継続される。このように、本実施形態の保護回路100は、過電圧が発生したとしても、低圧回路10を確実に保護しつつ、かつ、低圧回路10の動作を継続させることができる。

なお、低抵抗のPチャネルMOSトランジスタMP1を使用することにより、第1ツェナーダイオードD1と第2ツェナーダイオードD2とはほとんど同時にブレークダウンするようにできる。

（第2実施形態）
第2実施形態としては、上記第1実施形態で説明した保護回路の適用例を簡単に紹介する。
図7は、高電圧バッテリ210からの電力を動作電源としてマイコン290を駆動させる場合を示す図である。このようなケースは、例えば、車載向けマイコン290を車に備えられたバッテリ210で動作させる場合に生じる。バッテリ210が例えば14Vと高電圧であるのに対し、マイコン290の入力電圧範囲は5V程度である。したがって、バッテリ210とマイコン290との間にマイコン290の電源を生成するための電源LSI 220が必要になる。

電源LSI 220は、降圧DC-DCコンバータ221によって14Vのバッテリ電源を6Vに落とし、さらに、LDO（Low Dropout）レギュレータ（LDO1、LDO2、LDO3）によって5Vまたは1.2Vといったマイコン入力電圧を生成する。
ここで、電源LSI 220を小型、集積化するためには、LDO1、LDO2およびLDO3を高耐圧トランジスタで構成するのではなく、低耐圧トランジスタで構成することが好ましい。

LDO1、LDO2およびLDO3を低耐圧とするため、これら低圧回路用の電源を生成するLDO（Low Dropout）レギュレータLDO0が設けられている。
このLDO（Low Dropout）レギュレータLDO0によってトランジスタM1を制御することにより、低圧回路（LDO1、LDO2、LDO3）のための電源電圧Vinを生成するようにしている。

しかし、図8に示すように、短絡が起こって高圧のバッテリ電源が直接に低圧回路10に流れ込む恐れがある。そこで、低圧回路10の前段に本発明の保護回路100を設けておく。これにより、上記したように保護回路100の作用によって、低圧回路10を保護しつつ、かつ、低圧回路10の動作を継続させることができる。したがって、図7のマイコン290も動作を継続することができる。

さらには、図9に示すように、過電圧が発生した場合にはPチャンネルMOSトランジスタMP1をOFFにするためのコンパレータ（回路遮断手段）X8を設けてもよい。
コンパレータX8は、入力電圧Vinと参照電圧Vrefとを比較して、入力電圧Vinが過電圧となった場合には制御信号を出力してPチャンネルMOSトランジスタMP1をOFFにする。
この場合でも本発明の保護回路を設けておくことには意味がある。
コンパレータX8の作動には時間がかかるので、過電圧が生じてからコンパレータX8がPチャンネルMOSトランジスタMP1をオフするまでに低圧回路10に過電圧が流れ込む恐れがある。
この点、本発明の保護回路100は作動が速いので、低圧回路10を確実に保護することができる。

なお、本発明は上記実施の形態に限られるものではなく、趣旨を逸脱しない範囲で適宜変更することが可能である。

10…低圧回路、100…保護回路、210…バッテリ、221…DC-DCコンバータ、290…マイコン、220…電源LSI、M1…トランジスタ、MP1…PチャネルMOSトランジスタ、N1…分岐ノード、X8…コンパレータ、Z1…第1ツェナーダイオード、Z2…第2ツェナーダイオード。

Claims (3)

1. 電源と被保護回路との間に設けられ、被保護回路をサージ電圧から保護する保護回路であって、
   電源と被保護回路との間に設けられた第１トランジスタと、
   前記第１トランジスタと電源との間にカソードが接続され、アノードが前記第１トランジスタのゲートに接続されているとともに抵抗を介して接地され、前記電源からの電圧が降伏電圧以上となった場合にブレークダウンする第１ツェナーダイオードと、
   前記第１トランジスタと前記被保護回路との間にカソードが接続され、アノードが接地された第２ツェナーダイオードと、を備え、
   前記第１ツェナーダイオードがブレークダウンした場合、前記第１トランジスタがハーフオンになり、前記第１トランジスタを流れる電流が前記第２ツェナーダイオードの許容電流以下になるように設定されていることを特徴とする保護回路。
2. 請求項１に記載の保護回路において、
   前記電源は、直流電源であって、
   前記第１トランジスタはＰチャンネル型ＭＯＳトランジスタである保護回路。
3. 請求項１または請求項２に記載の保護回路において、
   前記電源からの電圧が所定電圧値以上となった場合には、前記第１トランジスタのゲートに電圧信号を印加して前記第１トランジスタをオフにする回路遮断手段がさらに設けられている保護回路。

Images