WO2023062974A1 - 内部診断機能を備えた過電圧保護回路 - Google Patents

内部診断機能を備えた過電圧保護回路 Download PDF

Info

Publication number
WO2023062974A1
WO2023062974A1 PCT/JP2022/033391 JP2022033391W WO2023062974A1 WO 2023062974 A1 WO2023062974 A1 WO 2023062974A1 JP 2022033391 W JP2022033391 W JP 2022033391W WO 2023062974 A1 WO2023062974 A1 WO 2023062974A1
Authority
WO
WIPO (PCT)
Prior art keywords
voltage
switch
signal
unit
output
Prior art date
Application number
PCT/JP2022/033391
Other languages
English (en)
French (fr)
Inventor
貴紀 福田
Original Assignee
パナソニックＩｐマネジメント株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by パナソニックＩｐマネジメント株式会社 filed Critical パナソニックＩｐマネジメント株式会社
Priority to JP2023555002A priority Critical patent/JPWO2023062974A1/ja
Priority to DE112022003456.4T priority patent/DE112022003456T5/de
Priority to CN202280064043.9A priority patent/CN118044086A/zh
Publication of WO2023062974A1 publication Critical patent/WO2023062974A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/18—Modifications for indicating state of switch
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H3/00—Emergency protective circuit arrangements for automatic disconnection directly responsive to an undesired change from normal electric working condition with or without subsequent reconnection ; integrated protection
    • H02H3/20—Emergency protective circuit arrangements for automatic disconnection directly responsive to an undesired change from normal electric working condition with or without subsequent reconnection ; integrated protection responsive to excess voltage
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
    • H03K17/082—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit
    • H03K17/0822—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit in field-effect transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
    • H03K2217/0027—Measuring means of, e.g. currents through or voltages across the switch

Definitions

  • the present disclosure relates to an overvoltage protection circuit with internal diagnostics.
  • Patent Literature 1 proposes a drive control circuit for electrical equipment, which is equipped with a circuit failure diagnosis device.
  • a circuit failure diagnosis device includes a voltage monitoring circuit, a first diagnosis circuit, a second diagnosis circuit, and a result output circuit.
  • the voltage monitoring circuit includes a resistor group that generates a voltage signal obtained by dividing the power supply voltage, a reference voltage source that generates a reference voltage, a comparator that compares the levels of the voltage signal and the reference voltage, and a comparison of the comparator. and a switching element that passes or blocks the supply voltage depending on the result.
  • the first diagnostic circuit diagnoses whether or not a failure has occurred in the resistor group, comparator, and switching element when the first test signal is input.
  • the second diagnostic circuit diagnoses whether or not a failure has occurred in the reference voltage source, the comparator, and the switching element when the second test signal is input.
  • the result output circuit outputs diagnostic results of the first diagnostic circuit and the second diagnostic circuit.
  • Patent Document 1 it is possible to prevent the loss of the power supply voltage monitoring function and provide a highly safe drive control device.
  • Patent Document 1 cannot detect failures such as the resistance value of one resistor exceeding the allowable value among the resistor group included in the voltage monitoring circuit. In other words, it is impossible to detect an abnormality (hereinafter sometimes referred to as a single failure) of a single element included in the voltage monitoring circuit.
  • the power supply voltage after passing through the voltage monitoring circuit fluctuates greatly during the circuit diagnosis operation.
  • a stable voltage cannot be supplied to electronic circuits and electronic equipment connected to the rear stage of the circuit failure diagnosis device during the circuit diagnosis operation.
  • the present disclosure has been made in view of this point, and its object is to provide an overvoltage protection circuit that can detect a single internal failure and stably supply a power supply voltage to a subsequent circuit during internal diagnosis. That's what it is.
  • An overvoltage protection circuit is an overvoltage protection circuit having an internal diagnostic function, and includes a calculation unit, a diagnostic signal output unit, a voltage monitoring unit, a reference voltage generation unit, a voltage comparison unit, and a power switch unit. , a discharge unit, a voltage holding unit, and a diagnostic signal input unit.
  • the arithmetic unit outputs a first diagnostic pulse signal and a second diagnostic pulse signal, and determines whether there is an abnormality inside the overvoltage protection circuit based on the signal input from the diagnostic signal input unit.
  • the diagnostic signal output section receives the first diagnostic pulse signal and is configured to modulate the output signal of the voltage monitoring section. and a second output section configured to modulate the output signal of the section.
  • the voltage monitoring unit is connected to a first power supply and outputs the output signal based on the output voltage of the first power supply in accordance with modulation by each of the first output unit and the second output unit. .
  • the reference voltage generator generates a reference voltage signal having a predetermined voltage value.
  • the voltage comparator compares the reference voltage signal and the output signal, and outputs a voltage signal corresponding to the output signal when the output signal is greater than the reference voltage signal by a predetermined value or more.
  • the power switch section has a first switch and a second switch.
  • the discharge section and the diagnostic signal input section are connected to a connection point between the first switch and the second switch.
  • the first power supply is connected to the end of the first switch opposite to the connection point with the discharge section.
  • the voltage holding section and the second power supply are connected to the end of the second switch opposite to the connection point with the discharge section.
  • a voltage signal from the voltage comparison unit is input to the first switch, the second switch, and the discharge unit.
  • the overvoltage protection circuit enters the overvoltage protection operation state.
  • the first diagnostic pulse signal or the second diagnostic pulse signal is output from the computing section, the voltage at the connection point between the first switch and the second switch decreases, while the second power supply
  • the width of the voltage drop of is less than or equal to the first predetermined value.
  • a single fault inside the overvoltage protection circuit can be detected.
  • the power supply voltage can be stably supplied to the subsequent circuit during the internal diagnosis.
  • FIG. 10 is a diagram showing an operating state of a diagnostic signal output section during normal operation
  • FIG. 10 is a diagram showing an operating state of a diagnostic signal output section during a first diagnosis
  • 5 is a time chart showing changes in each signal during internal diagnostic operation
  • 4 is a schematic diagram showing the relationship between the resistance value range of each resistor inside the voltage monitoring unit, the operating state of the overvoltage protection circuit, and the internal diagnosis result;
  • FIG. 10 is a diagram showing an operating state of a diagnostic signal output section during normal operation
  • FIG. 10 is a diagram showing an operating state of a diagnostic signal output section during a first diagnosis
  • 5 is a time chart showing changes in each signal during internal diagnostic operation
  • 4 is a schematic diagram showing the relationship between the resistance value range of each resistor inside the voltage monitoring unit, the
  • FIG. 1 shows functional blocks of an overvoltage protection circuit 100 according to an embodiment
  • FIG. 2 shows an example of the circuit configuration of the overvoltage protection circuit 100.
  • part of the functions of the computing unit 10 (the function of outputting the first diagnostic pulse signal Pd1 and the second diagnostic pulse signal Pd2) are shown in simplified form as a power source V2 and a power source V4.
  • the overvoltage protection circuit 100 includes, as functional blocks, a calculation unit 10, a diagnostic signal output unit 20, a voltage monitoring unit 30, a reference voltage generation unit 40, and a voltage comparison unit 50. .
  • the overvoltage protection circuit 100 also includes a power switch section 60, a discharge section 70, a voltage holding section 80, and a diagnostic signal input section 90 as functional blocks.
  • the computing unit 10 outputs a first diagnostic pulse signal Pd1 and a second diagnostic pulse signal Pd2, which are pulse signals, to the diagnostic signal output unit 20, respectively.
  • the calculation unit 10 also receives an output signal from the diagnostic signal input unit 90 and determines whether there is an abnormality inside the overvoltage protection circuit 100 based on this signal.
  • the calculation unit 10 is configured by, for example, a CPU (Central Processing Unit).
  • the computing unit 10 has a functional block that outputs the first diagnostic pulse signal Pd1 and the second diagnostic pulse signal Pd2 to the diagnostic signal output unit 20, and a functional block that receives the output signal from the diagnostic signal input unit 90. of CPU. It is sufficient that signals are exchanged between the two functional blocks.
  • the diagnostic signal output section 20 has a first output section 21 and a second output section 22 .
  • the first output unit 21 includes a p-channel MOS (Metal Oxide Semiconductor) field effect transistor (hereinafter simply referred to as pMOS transistor) M1 and an n-channel MOS field effect transistor (hereinafter simply referred to as nMOS transistor) M3. have.
  • pMOS transistor Metal Oxide Semiconductor field effect transistor
  • nMOS transistor n-channel MOS field effect transistor
  • the second output section 22 has two nMOS transistors M7 and M8. Normally, the nMOS transistor M7 is off and the nMOS transistor M8 is on.
  • the nMOS transistor M8 is connected in parallel with the resistor R16 of the voltage monitoring unit 30, and the resistor R16 is shunted when the nMOS transistor M8 is turned on. That is, when the nMOS transistor M8 is on, a short-circuit path is formed that short-circuits both ends of the resistor R16. Therefore, when the nMOS transistor M8 is on, no current flows through the resistor R16.
  • shunting the resistor R16 a state in which a short-circuit path that short-circuits both ends of the resistor R16 is formed and current does not flow through the resistor R16 is referred to as shunting the resistor R16. Shunting the resistor R16 can be rephrased as bypassing the resistor R16.
  • the resistor R10 of the first output section 21 is a protective resistor between the gate and source of the nMOS transistor M3, and the resistor R15 of the second output section 22 is a protective resistor between the gate and source of the nMOS transistor M7.
  • the voltage monitoring unit 30 is configured by serially connecting four resistors R1, R17, R6, and R16 in this order between the power supply Vcc1 and the GND potential.
  • a resistor R1 is arranged on the side closer to the power supply Vcc1
  • a resistor R16 is arranged on the side closer to the GND potential.
  • a connection point between the resistor R6 and the resistor R17 is connected to the IN+ terminal, which is one input terminal of the voltage comparison section 50 . That is, the voltage at the connection point between the resistors R6 and R17 with respect to the GND potential is the output signal Vmon of the voltage monitoring unit 30.
  • the drain of the nMOS transistor M3 is connected to the gate of the pMOS transistor M1 via the resistor R11.
  • the source of the pMOS transistor M1 is connected to the power supply Vcc1 (voltage: 5V fixed).
  • Vcc1 voltage: 5V fixed.
  • the potential at the connection point between the resistors R5 and R11 drops from 5V, and the gate potential of the pMOS transistor M1 drops below the source potential.
  • the pMOS transistor M1 is turned on.
  • the potential of the source of the nMOS transistor M3 is the GND potential. That is, the source of the nMOS transistor M3 is grounded.
  • the first output section 21 is configured to receive the first diagnostic pulse signal Pd1 and modulate the output signal Vmon of the voltage monitoring section 30 .
  • a current path bypassing the resistor R1 is formed between the power supply Vcc1 and the resistor R17, and a state in which no current flows through the resistor R1 is referred to as shunting the resistor R1.
  • Shunting the resistor R1 can be rephrased as bypassing the resistor R1.
  • the drain of the nMOS transistor M7 is connected to the gate of the nMOS transistor M8 via the resistor R19.
  • the potential of the source of the nMOS transistor M7 and the potential of the source of the nMOS transistor M8 are both the GND potential. That is, both the source of the nMOS transistor M7 and the source of the nMOS transistor M8 are grounded.
  • a conductive state is established between the power supply Vcc1 connected to the drain of the nMOS transistor M8 and the GND potential through the series-connected resistors R18 and R19 and the internal resistance of the nMOS transistor M7.
  • the gate potential of the nMOS transistor M8 connected to the connection point between the resistors R18 and R19 drops from 5V, turning off the nMOS transistor M8.
  • the second diagnostic pulse signal Pd2 is input to the gate of the nMOS transistor M7 of the second output section 22, the nMOS transistor M8 is turned off.
  • the short-circuit path that short-circuits both ends of the resistor R16 in the voltage monitoring unit 30 is eliminated, and current flows through the resistor R16.
  • This modulates the voltage at the junction of resistors R6 and R17. That is, the second output section 22 is configured to receive the second diagnostic pulse signal Pd2 and modulate the output signal Vmon of the voltage monitoring section 30 .
  • removing the short-circuited path across the resistor R16 and allowing current to flow through the resistor R16 is referred to as canceling the shunt of the resistor R16.
  • the nMOS transistor M8 serves as a short-circuit path (bypass), so releasing the shunt of the resistor R16 can be rephrased as releasing the bypass of the resistor R16. .
  • the power supply Vcc1 that outputs a fixed voltage of 5V is commonly used inside the overvoltage protection circuit 100 . Moreover, the output voltage of the power supply Vcc1 is allowed to fluctuate in a predetermined manner. In this embodiment, the output voltage of power supply Vcc1 can vary from 4.869V to 5.212V. Note that Vcc1 may be referred to as the first power supply Vcc1 in the following description.
  • the circuit configurations of the first output section 21 and the second output section 22 are not particularly limited to those shown in FIG.
  • the first output section 21 may operate to shunt the resistor R1 of the voltage monitoring section 30 when the first diagnostic pulse signal Pd1 is input.
  • the second output section 22 may operate to release the shunt of the resistor R16 of the voltage monitoring section 30 when the second diagnostic pulse signal Pd2 is input.
  • the reference voltage generation unit 40 is composed of a three-terminal constant voltage shunt regulator 41 (TL432 manufactured by Texas Instruments; hereinafter simply referred to as the shunt regulator 41).
  • the power supply Vcc1 is connected to the K terminal of the shunt regulator 41 through the protection resistor R3.
  • a terminal of the shunt regulator 41 is connected to the GND potential.
  • a K terminal of the shunt regulator 41 is connected to an FB terminal of the shunt regulator 41 .
  • the voltage comparison unit 50 is composed of a voltage comparator 51 (TL1805 manufactured by Texas Instruments; hereinafter simply referred to as the comparator 51).
  • the output signal Vmon of the voltage monitoring unit 30 is input to the IN+ terminal which is one input terminal of the comparator 51, and the output signal Vref of the reference voltage generation unit 40 (hereinafter referred to as the reference voltage signal Vref) is input to the other input of the comparator 51. It is input to the IN- terminal, which is a terminal.
  • the output signal Vcmp is output from the OUT terminal, which is the output terminal of the comparator 51, according to the magnitude relationship and the difference between the output signal Vmon and the reference voltage signal Vref. As will be described later, during normal operation, the output signal Vmon is set to be smaller than the reference voltage signal Vref, including variations in magnitude of each signal. At this time, the signal Vcmp is 0V.
  • a power supply Vcc1 is connected to the V+ terminal of the comparator 51, and a drive voltage is supplied to the internal circuit of the comparator 51.
  • the V- terminal is connected to GND potential.
  • the power switch section 60 has a first switch M4 and a second switch M2. As shown in FIG. 2, both the first switch M4 and the second switch M2 are pMOS transistors. Although not shown, each of the first switch M4 and the second switch M2 has a parasitic diode formed between the source and the drain. When transitioning from the ON state to the OFF state, current flows through the parasitic diodes to protect the first switch M4 and the second switch M2 from dielectric breakdown, respectively.
  • the sources of the first switch M4 and the second switch M2 are connected to each other.
  • the drain of the first switch M4 is connected to the power supply Vcc1.
  • the drain of the second switch M2 is connected to the voltage holding section 80. Also, the drain of the second switch M2 is connected to the power supply Vcc2.
  • the power supply Vcc2 may not be an external power supply that constantly outputs a fixed voltage like the power supply Vcc1. For example, it may be configured by charging the capacitor C ⁇ b>1 of the voltage holding unit 80 . In that case, the value of the output voltage of the power supply Vcc2 fluctuates. For example, the voltage value of the power supply Vcc2 fluctuates during overvoltage protection operation or internal diagnostic operation. In the following description, power supply Vcc2 may be referred to as second power supply Vcc2.
  • a diagnostic signal input section 90 and a discharge section 70 are connected to a connection point N1 between the source of the first switch M4 and the source of the second switch M2.
  • the voltage at the connection point N1 with respect to the GND potential corresponds to the signal Vnod output from the power switch section 60 to the diagnostic signal input section 90.
  • the gate of the first switch M4 and the gate of the second switch M2 are They are connected to the OUT terminal of the comparator 51 via the resistor R12 of the voltage comparator 50, respectively. That is, the output signal Vcmp of the voltage comparator 50 is input to the gate of the first switch M4 and the gate of the second switch M2.
  • the discharge section 70 is composed of a resistor R4 and an nMOS transistor M6.
  • the drain of the nMOS transistor M6 is connected to the connection point N1 of the power switch section 60 via the resistor R4.
  • the source of the nMOS transistor M6 is connected to the GND potential.
  • the gate of the nMOS transistor M6 is connected to the OUT terminal of the comparator 51 through the resistor R12 of the voltage comparator 50. That is, the output signal Vcmp of the voltage comparator 50 is input to the gate of the nMOS transistor M6.
  • the nMOS transistor M6 When the magnitude of the signal Vcmp exceeds the threshold voltage of the nMOS transistor M6, the nMOS transistor M6 is turned on, and the connection point N1 and the GND potential are connected via the resistor R4 and the internal resistance of the nMOS transistor M6. , become conductive.
  • the voltage holding unit 80 is configured with a capacitor C1.
  • a resistor R2 is connected in parallel with the capacitor C1.
  • One end of each of the resistor R2 and the capacitor C1 is connected to the drain of the second switch M2.
  • the other ends of the resistor R2 and the capacitor C1 are connected to the GND potential.
  • the potential difference across the capacitor C1 corresponds to the voltage value of the power supply Vcc2.
  • the diagnostic signal input section 90 has an nMOS transistor M5.
  • the drain of the nMOS transistor M5 is connected to the power supply Vcc3 via the resistor R9.
  • the output voltage of the power supply Vcc3 is set to 3.3V so that the voltage value of the signal output from the diagnostic signal input section 90 to the calculation section 10 is 3.3V or less.
  • the power supply Vcc3 may be constructed from the power supply Vcc1.
  • the power supply Vcc3 may be constructed by resistance-dividing the output voltage of the power supply Vcc1.
  • the source of the nMOS transistor M5 is connected to the GND potential.
  • the gate of the nMOS transistor M5 is connected to the connection point N1 of the power switch section 60 via the protection resistor R7. That is, the output signal Vnod of the power switch section 60 is input to the gate of the nMOS transistor M5.
  • a connection point between the drain of the nMOS transistor M5 and the resistor R9 is connected to the arithmetic unit 10 via the protective resistor R13. That is, the voltage at the connection point between the drain of the nMOS transistor M5 and the resistor R9 with respect to the GND potential becomes the output signal of the diagnostic signal input section 90.
  • the calculation unit 10 determines whether there is an abnormality inside the overvoltage protection circuit 100 based on the output signal.
  • a capacitor C2 connected in parallel to the resistor R13 and having one end connected to the GND potential is provided for removing noise from the output signal of the diagnostic signal input section 90.
  • the reference voltage generator 40 may be configured to output a reference voltage signal Vref having a constant voltage value Vr. Further, the voltage comparator 50 compares the reference voltage signal Vref and the output signal Vmon of the voltage monitor 30, and when the difference between them exceeds a predetermined value, the voltage comparator 50 is configured to output a signal Vcmp corresponding to the difference. I wish I had.
  • FIG. 3 is a time chart showing changes in each signal during overvoltage protection operation.
  • An electronic component inside the overvoltage protection circuit 100 for example, an electronic circuit such as a microcomputer (hereinafter referred to as a microcomputer) or an IC (integrated circuit), may be connected to the power supply Vcc1 shown in FIG. again.
  • the power supply Vcc1 may be connected to a circuit other than the overvoltage protection circuit 100 in some cases.
  • malfunction or failure of the power supply Vcc1 may cause the output voltage to rise from the set value Vc1 and exceed the rated voltage of the electronic circuit described above. For example, when the input and output of the power supply Vcc1 are short-circuited, the output voltage may rise from 5V to 12V. If this happens, the electronic circuit connected to the power supply Vcc1 will be destroyed.
  • the overvoltage protection circuit 100 is provided to prevent unintended destruction of the electronic circuit and the power supply connected to the power supply Vcc1. Specific operations will be described below.
  • the voltage of the power supply Vcc1 begins to rise from Vc1 at time t1.
  • the output signal Vmon of the voltage monitoring unit 30 rises together with the voltage of the power supply Vcc1.
  • the voltage value of the power supply Vcc2 and the voltage Vnod at the connection point N1 of the power switch unit 60 rise from the voltage value Vc2 along with the voltage of the power supply Vcc1.
  • the voltage value of the output signal Vmon exceeds the voltage value Vr of the reference voltage signal Vref.
  • the comparator 51 operates, and the output signal Vcmp of the voltage comparator 50 rises rapidly from 0V to reach the same voltage value as the voltage of the power supply Vcc1.
  • the voltage value of the signal Vcmp exceeds the threshold voltages of the first switch M4 and the second switch M2, the first switch M4 and the second switch M2 are turned off.
  • the voltage value of the signal Vcmp exceeds the threshold voltage of the nMOS transistor M6 of the discharge unit 70, and is stored in the capacitor C1 of the voltage holding unit 80 via the nMOS transistor M6, the resistor R4, and the second switch M2.
  • the charge is drawn to the GND potential. Therefore, the voltage value of the power supply Vcc2 drops sharply and reaches 0V.
  • the voltage Vnod at the connection point N1 also drops sharply and reaches 0V.
  • the overvoltage protection operation is released in the reverse order of the above. That is, the voltage value of the output signal Vmon falls below the voltage value Vr of the reference voltage signal Vref, and the output signal Vcmp of the voltage comparator 50 rapidly drops to 0V.
  • the first switch M4 and the second switch M2 are each turned on. Also, the nMOS transistor M6 of the discharge unit 70 transitions to the off state. Therefore, the voltage value of the power supply Vcc2 rises sharply from 0V and reaches the same voltage value as the voltage of the power supply Vcc1.
  • the voltage Vnod at the node N1 rises sharply from 0V and reaches the same voltage value as the voltage of the power supply Vcc1.
  • the voltage value of the power supply Vcc1 reaches Vc1 and stabilizes at time t4
  • the voltage value of the power supply Vcc1 and the voltage Vnod at the connection point N1 also reach the voltage value Vc2 and stabilize.
  • FIG. 4A shows the operating state of the diagnostic signal output section during normal operation
  • FIG. 4B shows the operating state of the diagnostic signal output section during the first diagnosis
  • FIG. 4C shows the diagnostic signal output section during the second diagnostic operation.
  • 4 shows the operating state of the signal output section.
  • FIG. 5 is a time chart showing changes in each signal during internal diagnostic operation. 4A to 4C, the pMOS transistor M1, the nMOS transistor M8 and the shunt regulator 41 are shown as equivalent circuits.
  • the overvoltage protection circuit 100 shown in FIGS. 1 and 2 diagnoses whether or not the parts and elements forming the internal functional blocks operate normally.
  • the internal diagnostic operation of the overvoltage protection circuit 100 will be described below.
  • the pMOS transistor M1 of the first output section 21 in the diagnostic signal output section 20 is off, as shown in FIG. 4A.
  • the nMOS transistor M8 of the second output section 22 is on. Since the output voltage of the power supply Vcc1 is 5V, the voltage value Vm of the output signal Vmon of the voltage monitoring section 30 satisfies the relationship shown in Equation (1).
  • Vm 5 ⁇ R6/(R1+R17+R6) (1)
  • Vm1 is 2.326V.
  • the set value of Vm is 2.344V because the on-resistance of the nMOS transistor M8 is finite.
  • the output voltage value of the power supply Vcc1 is allowed to vary by about ⁇ 2.6%. Also, the voltage value Vr of the reference voltage signal Vref is allowed to vary by a maximum of ⁇ 1.2% within the operating temperature range. Considering these variations, variations in the resistance values of the resistors R1, R17, R6, and R16 are allowed within about ⁇ 0.5%.
  • the first diagnostic pulse signal Pd1 is input from the computing section 10 to the diagnostic signal output section 20, and as shown in FIG. , turns on the pMOS transistor M1 of the first output section 21 .
  • the voltage value Vm1 of the output signal Vmon of the voltage monitoring unit 30 satisfies the relationship shown in Equation (2).
  • Vm1 5 ⁇ R6/(R17+R6) (2)
  • Vm1 is 2.617V.
  • both the pMOS transistor M1 and the nMOS transistor M8 have finite on-resistances, so the set value of Vm1 is 2.537V. That is, as shown in FIG. 5, the voltage value Vm1 of the output signal Vmon exceeds the voltage value Vr of the reference voltage signal Vref. Therefore, the overvoltage protection circuit 100 enters the overvoltage protection state.
  • the nMOS transistor M6 of the discharge section 70 since the nMOS transistor M6 of the discharge section 70 is turned on, the voltage Vnod at the connection point N1 drops from Vc2 to 0V, as shown in FIG. That is, since the signal Vnod input to the diagnostic signal input section 90 drops to 0V, the nMOS transistor M5 of the diagnostic signal input section 90 is turned off, and the voltage value input to the arithmetic section 10 increases.
  • the input period T1 of the first diagnostic pulse signal Pd1 is set to about several microseconds, for example, 5 microseconds.
  • the capacitance value of the capacitor C1 of the voltage holding unit 80 is set to about several tens of ⁇ F, for example, 70 ⁇ F.
  • Charge is extracted from the capacitor C1 with a discharge time constant determined by its own capacitance value and the resistance value (2.5 ⁇ ) of the resistor R2.
  • the discharge time constant is sufficiently large for the period T1
  • the voltage value of the capacitor C1 that is, the decrease width ⁇ V from the voltage value Vc2 of the power supply Vcc2 is about 0.2 V as shown in FIG. remain to some extent.
  • the voltage value of the power supply Vcc2 is within the range in which the connected circuits and elements can operate.
  • the second diagnostic pulse signal Pd2 is input from the computing section 10 to the diagnostic signal output section 20, and as shown in FIG. 4C, the nMOS transistor M8 of the second output section 22 and the first output section 21 pMOS transistors M1 are turned off.
  • the voltage value Vm1 of the output signal Vmon of the voltage monitoring unit 30 satisfies the relationship shown in Equation (3).
  • Vm1 5 ⁇ (R6+R16)/(R1+R17+R6+R16) (3)
  • R16 3.3 k ⁇
  • Vm1 is 2.681V.
  • the set value of Vm1 is actually 2.702V.
  • the overvoltage protection circuit 100 enters the overvoltage protection state.
  • the nMOS transistor M6 of the discharge unit 70 is turned on, the voltage Vnod at the connection point N1 drops from Vc2 to 0V.
  • the nMOS transistor M5 of the diagnostic signal input section 90 is turned off, and the voltage value input to the arithmetic section 10 increases.
  • the pulse width T2 of the second diagnostic pulse signal Pd2 is also about 5 ⁇ sec, the width of decrease ⁇ V from the voltage value Vc2 of the power supply Vcc2 remains at about 0.2 V, as shown in FIG.
  • the voltage Vnod at the connection point N1 dropped to 0V during the internal diagnostic operation, but it may drop to a value higher than 0V.
  • Many elements are connected to the connection point N1, and depending on the magnitude of the parasitic impedance, the voltage Vnod at the connection point N1 may not drop to 0 V by the end of the output periods T1 and T2. Also in this case, if the voltage Vnod drops to such an extent that the nMOS transistor M5 of the diagnostic signal input section 90 is turned off, the output signal of the diagnostic signal section is modulated. Therefore, the calculation unit 10 determines that the internal diagnostic operation is normally performed.
  • FIG. 6 is a schematic diagram showing the relationship between the resistance value range of each resistor inside the voltage monitoring unit, the operating state of the overvoltage protection circuit, and the internal diagnosis result. Specifically, FIG. 6 shows the operating state and internal diagnosis results of the overvoltage protection circuit 100 when a failure occurs in which the resistance values of the resistors R1, R17, R6, and R16 of the voltage monitoring unit 30 fluctuate.
  • the output signal Vmod of the power switch does not change during the second diagnostic operation, indicating that there is an abnormality inside the overvoltage protection circuit 100. is diagnosed.
  • the overvoltage protection circuit 100 enters the overvoltage protection operation state.
  • the output signal Vmod of the power switch does not change during the first diagnostic operation, and it is diagnosed that there is an abnormality inside the overvoltage protection circuit 100. be done.
  • the resistance value of the resistor R17 further increases and exceeds the set value by more than 1.8 k ⁇
  • the output signal Vmod of the power switch changes during both the first diagnostic operation and the second diagnostic operation. Therefore, it is diagnosed that there is an abnormality inside the overvoltage protection circuit 100 .
  • the resistance value of the resistor R17 becomes smaller than the set value by more than 1.5 k ⁇ , the overvoltage protection circuit 100 enters the overvoltage protection operation state.
  • the output signal Vmod of the power switch does not change during the first diagnostic operation, and it is diagnosed that there is an abnormality inside the overvoltage protection circuit 100. be done.
  • the resistance value of the resistor R6 further decreases and becomes smaller than the set value by more than 1.8 k ⁇ , the output signal Vmod of the power switch changes during both the first diagnostic operation and the second diagnostic operation. Therefore, it is diagnosed that there is an abnormality inside the overvoltage protection circuit 100 .
  • the resistance value of the resistor R6 exceeds the set value by more than 1.5 k ⁇ , the overvoltage protection circuit 100 enters the overvoltage protection operation state.
  • the output signal Vmod of the power switch does not change during the first diagnostic operation, and it is diagnosed that there is an abnormality inside the overvoltage protection circuit 100. be done.
  • the variation range of the resistance values of the resistors R1, R17, R6, and R16 is equal to or less than a certain value, the voltage value of the signal Vnod varies, but the overvoltage protection circuit 100 does not shift to the overvoltage protection operation state. . Also, no abnormality is detected during the internal diagnostic operation.
  • the overvoltage protection circuit 100 enters the overvoltage protection operation state, or an abnormality occurs during the internal diagnostic operation. is detected. Therefore, even if the voltage monitoring unit 30 fails, it is possible to prevent the overvoltage protection circuit 100 and the circuit connected to the subsequent stage from entering a dangerous state.
  • the calculation unit 10 detects the resistance R1 of the voltage monitoring unit 30. , R17, R6, and R16 in which an abnormality has occurred can be determined. In other words, a single failure inside the voltage monitoring unit 30 can be detected and its location can be identified.
  • the overvoltage protection circuit 100 does not operate normally even if there is some abnormality in the reference voltage generator 40, the voltage comparator 50, or the pMOS transistor M1 or nMOS transistor M8 of the diagnostic signal output unit 20.
  • the voltage Vnod at the connection point N1 of the power switch does not drop below the threshold value of the nMOS transistor M5 of the diagnostic signal input section 90, and the output signal of the diagnostic signal input section 90 does not change.
  • the calculation unit 10 reads this and diagnoses that there is an abnormality inside the overvoltage protection circuit 100 .
  • the diagnostic signal output unit 20 by inputting two types of diagnostic pulse signals Pd1 and Pd2 with predetermined pulse widths T1 and T2 to the diagnostic signal output unit 20, it is possible to diagnose whether there is an abnormality inside the overvoltage protection circuit 100. Specifically, at the time of internal diagnosis, by monitoring the output signal of the diagnostic signal input section 90 with the arithmetic section 10, the abnormality of the voltage monitoring section 30, the reference voltage generation section 40, the voltage comparison section 50, and the diagnostic signal output section 20 can be detected. can diagnose the presence or absence of Furthermore, it is possible to diagnose the presence or absence of a single failure inside each part and the location of the failure.
  • the overvoltage protection circuit 100 has an internal diagnostic function.
  • the overvoltage protection circuit 100 includes an arithmetic section 10 , a diagnostic signal output section 20 , a voltage monitoring section 30 , a reference voltage generation section 40 and a voltage comparison section 50 .
  • the overvoltage protection circuit 100 further includes a power switch section 60 , a discharge section 70 , a voltage holding section 80 and a diagnostic signal input section 90 .
  • the calculation unit 10 outputs a first diagnostic pulse signal Pd1 and a second diagnostic pulse signal Pd2, respectively. Further, the calculation unit 10 determines whether there is an abnormality inside the overvoltage protection circuit 100 based on the signal input from the diagnostic signal input unit 90 .
  • the diagnostic signal output section 20 has a first output section 21 configured to receive the first diagnostic pulse signal Pd1 and modulate the output signal Vmon of the voltage monitoring section 30 .
  • the diagnostic signal output section 20 also has a second output section 22 configured to receive the second diagnostic pulse signal Pd2 and modulate the output signal Vmon of the voltage monitoring section 30 .
  • the voltage monitoring unit 30 is connected to the first power supply Vcc1 and outputs a signal Vmon based on the output voltage of the first power supply Vcc1 according to the modulation by the first output unit 21 and the second output unit 22. .
  • the reference voltage generator 40 generates a reference voltage signal Vref having a predetermined voltage value Vr.
  • the voltage comparison unit 50 compares the reference voltage signal Vref and the output signal Vmon of the voltage monitoring unit 30, and if the output signal Vmon of the voltage monitoring unit 30 is greater than the reference voltage signal Vref by a predetermined value or more, the voltage monitoring unit 30 outputs a voltage signal Vcmp corresponding to the output signal Vmon of .
  • the power switch section 60 has a first switch M4 and a second switch M2.
  • a discharge section 70 and a diagnostic signal input section 90 are connected to a connection point N1 between the first switch M4 and the second switch M2.
  • the first power supply Vcc1 is connected to the end of the first switch M4 opposite to the connection point N1 with the discharge section 70, in this case, the drain of the first switch M4.
  • the voltage holding unit 80 and the second power supply Vcc2 are connected to the end of the second switch M2 opposite to the connection point N1 with the discharging unit 70, in this case, the drain of the second switch M2.
  • the output signal Vcmp of the voltage comparator 50 is input to the first switch M4, the second switch M2, and the discharger 70.
  • the overvoltage protection circuit 100 is configured to be in the overvoltage protection operation state.
  • the voltage Vnod at the connection point N1 between the first switch M4 and the second switch M2 drops.
  • the width of decrease ⁇ V of the voltage of the second power supply Vcc2 is configured to be equal to or less than a first predetermined value, eg, 0.2V or less. It should be noted that the range of the decrease width ⁇ V may be such that the circuit connected to the second power supply Vcc2 and its subsequent stage can operate.
  • two types of diagnostic pulse signals Pd1 and Pd2 are used to operate the first output section 21 and the second output section 22, respectively.
  • R6 and R16 can be detected.
  • the presence or absence of abnormality in the reference voltage generator 40, the voltage comparator 50, and the diagnostic signal output unit 20 can be diagnosed.
  • the functional safety standard ISO13849-1 Cat. 4 (Category 4) it is necessary to calculate the dangerous failure probability in consideration of multiple failures in the circuit.
  • the overvoltage protection circuit 100 of the present embodiment it is possible to satisfy the standard and ensure the safety of the second power supply Vcc2 connected to the subsequent stage of the first power supply Vcc1 and the circuit.
  • the power switch unit 60 is composed of the first switch M4 and the second switch M2 that are directly connected, and the voltage Vnod at the connection point N1 thereof is input to the diagnostic signal input unit 90. there is Also, the voltage holding unit 80 is connected to one end of the second switch M2.
  • the overvoltage protection circuit 100 can be brought into the overvoltage protection state based on the output signal Vcmp of the voltage comparison section 50 . Further, during the internal diagnostic operation of the overvoltage protection circuit 100, the decrease width ⁇ V of the voltage value of the second power supply Vcc2 can be suppressed. As a result, during the internal diagnostic operation of the overvoltage protection circuit 100, the output voltage of the second power supply Vcc2 can be stabilized, and a stable voltage can be supplied to the circuit connected after the second power supply Vcc2. .
  • one end of the discharge section 70 is connected to the connection point N1 between the first switch M4 and the second switch M2, while the other end of the discharge section 70 is connected to the GND potential.
  • the first switch M4 and the second switch M2 transition from the ON state to the OFF state. Further, the operation of the discharge unit 70 reduces the voltage Vnod at the connection point N1 between the first switch M4 and the second switch M2 and the voltage of the second power supply Vcc2, thereby protecting the second power supply Vcc2 from overvoltage.
  • the voltage Vnod at the connection point N1 and the voltage of the second power supply Vcc2 can be reliably lowered, and the overvoltage protection circuit 100 can be brought into the overvoltage protection state.
  • the diagnostic signal output unit 20 receives the first diagnostic pulse signal Pd1 and the second diagnostic pulse signal Pd2, respectively, and modulates the output signal Vmon of the voltage monitoring unit 30 by changing the conduction path inside the voltage monitoring unit 30. do.
  • the connection point between the first switch M4 and the second switch M2 is The N1 voltage Vnod is configured to be equal to or lower than the second predetermined value.
  • the second predetermined value is the threshold value of the nMOS transistor M5 of the diagnostic signal input section 90.
  • the second predetermined value is the value of the input signal to the diagnostic signal input section 90 and is a value that modulates the output signal from the diagnostic signal input section 90 .
  • the first switch M4 and the second switch M2 are switched during the output period T1 of the first diagnostic pulse signal Pd1 and the output period T2 of the second diagnostic pulse signal Pd2.
  • the voltage Vnod at the connection point N1 is set to 0V.
  • the first switch M4 and the second switch M2 are switched during either or both of the output period T1 of the first diagnostic pulse signal Pd1 and the output period T2 of the second diagnostic pulse signal Pd2. is configured so that the voltage Vnod at the connection point N1 does not drop below a second predetermined value.
  • the voltage Vnod at the connection point N1 is 0 V during either or both of the output period T1 of the first diagnostic pulse signal Pd1 and the output period T2 of the second diagnostic pulse signal Pd2. or below the threshold value of the nMOS transistor M5.
  • the voltage monitoring unit 30 includes a plurality of resistors R1, R17, R6, R16 connected in series with each other. A connection point between the resistor R17 and the resistor R6 is connected to an IN+ terminal, which is one input terminal of the voltage comparator 50 . A reference voltage signal Vref is input to the IN ⁇ terminal, which is the other input terminal of the voltage comparison unit 50 .
  • the first output section 21 includes a pMOS transistor M1, which is a switch connected in parallel with the resistor R1.
  • the second output section 22 includes an nMOS transistor M8 which is a switch connected in parallel with resistor R16.
  • the pMOS transistor M1 of the first output section 21 operates to shunt the resistor R1.
  • the nMOS transistor M8 of the second output section 22 operates to release the shunt of the resistor R16.
  • the first switch M4 and the second switch M2 are p-channel MOS field effect transistors.
  • the voltage holding unit 80 is composed of a capacitor C1 having a predetermined capacitance value.
  • the sources of the first switch M4 and the second switch M2 are connected.
  • a drain of the first switch M4 is connected to the first power supply Vcc1.
  • a drain of the second switch M2 is connected to the second power supply Vcc2 and one end of the capacitor C1.
  • the other end of capacitor C1 is connected to the GND potential.
  • Each of the output period T1 of the first diagnostic pulse signal Pd1 and the output period T2 of the second diagnostic pulse signal Pd2 is shorter than the discharge time constant of the voltage holding section 80 corresponding to the capacitance value of the capacitor C1.
  • the drop width ⁇ V of the voltage value of the second power supply Vcc2 during the internal diagnostic operation can be reduced, and a stable voltage can be supplied to the circuit connected after the second power supply Vcc2.
  • the number of resistors forming the voltage monitoring unit 30 and their resistance values are not particularly limited to those shown in FIG. It can be changed as appropriate according to the voltage value Vr of the reference voltage signal Vref and the output voltage of the power supply Vcc1.
  • the pMOS transistor M1 of the first output section 21 may be connected in parallel with a plurality of resistors out of the resistors forming the voltage monitoring section 30 .
  • the nMOS transistor M8 of the second output section 22 may be connected in parallel with a plurality of resistors out of the resistors forming the voltage monitoring section 30 . That is, the pMOS transistor M1 of the first output section 21 is connected in parallel with one of the plurality of resistors forming the voltage monitoring section 30, and the nMOS transistor M8 of the second output section 22 is connected in parallel with the voltage monitoring section 30. may be connected in parallel with one of the plurality of resistors constituting the .
  • the "one resistor" includes one or more resistors, and the "other resistor” includes one or more resistors not included in the "one resistor".
  • one resistor is shunted or unshunted by turning on/off the pMOS transistor M1.
  • the nMOS transistor M8 By turning on/off the nMOS transistor M8, other resistors are shunted or unshunted.
  • the overvoltage protection circuit of the present disclosure is useful because it can detect a single internal fault and can stably supply power supply voltage to subsequent circuits during internal diagnosis.
  • calculation unit 20 diagnostic signal output unit 21 first output unit 22 second output unit 30 voltage monitoring unit 40 reference voltage generation unit 50 voltage comparison unit 60 power switch unit M4 first switch M2 second switch 70 discharge unit 80 voltage holding unit 90 diagnostic signal input unit 100 overvoltage protection circuits R1 to R19 resistors Vcc1, Vcc2, Vcc3, V2, V4 power supply

Landscapes

  • Protection Of Static Devices (AREA)

Abstract

内部の単一故障を検出できて、内部診断中に後段の回路に電源電圧を安定して供給できる過電圧保護回路を提供する。過電圧保護回路（１００）の演算部（１０）は、第１及び第２診断パルス信号（Ｐｄ１、Ｐｄ２）をそれぞれ出力する。電圧監視部（３０）は、信号（Ｖｍｏｎ）を出力し、電圧比較部（５０）は、信号（Ｖｃｍｐ）を出力する。第１及び第２スイッチ（Ｍ４、Ｍ２）の接続点（Ｎ１）に放電部（７０）と診断信号入力部（９０）とが接続される。第２スイッチ（Ｍ２）のドレインに電圧保持部（８０）と第２電源（Ｖｃｃ２）が接続される。信号（Ｖｃｍｐ）は、第１及び第２スイッチ（Ｍ４、Ｍ２）と放電部（７０）とに入力される。第１または第２診断パルス信号（Ｐｄ１、Ｐｄ２）が出力された場合、接続点（Ｎ１）の電圧（Ｖｎｏｄ）が低下し、第２電源（Ｖｃｃ２）の電圧の低下幅ΔＶは第１の所定値以下となる。

Description

内部診断機能を備えた過電圧保護回路
　本開示は、内部診断機能を備えた過電圧保護回路に関する。
　近年、モータの駆動制御回路等の電気回路に関し、故障時の安全性を担保することが強く求められている。このため、自身の故障を診断する機能を備えた電気回路が種々提案されている。
　例えば、特許文献１には、電気機器の駆動制御回路であって、回路故障診断装置を備えた駆動制御回路が提案されている。回路故障診断装置は、電圧監視回路と第１の診断回路と第２の診断回路と結果出力回路とを備えている。
　電圧監視回路は、電源電圧を分圧した電圧信号を生成する抵抗群と、基準電圧を発生する基準電圧源と、電圧信号と基準電圧とのレベルの比較を行う比較器と、比較器の比較結果に応じて、電源電圧を通過または遮断するスイッチング素子と、を含んでいる。
　第１の診断回路は、第１の試験信号が入力された場合に、抵抗群、比較器、スイッチング素子の故障の発生有無を診断する。第２の診断回路は、第２の試験信号が入力された場合に、基準電圧源、比較器、スイッチング素子の故障の発生有無を診断する。結果出力回路は、第１の診断回路および第２の診断回路の診断結果を出力する。
　特許文献１に開示された構成によれば、電源電圧の監視機能の喪失を防止して、安全性の高い駆動制御装置を提供できる。
特開２０１８－０１１２７１号公報
　しかし、特許文献１に開示された従来の構成は、電圧監視回路に含まれる抵抗群のうち、１つの抵抗の抵抗値が許容値を超えると言った故障を検出できない。言い換えると、電圧監視回路に含まれる単一の素子の異常（以下、単一故障と呼ぶことがある）等を検出することはできない。
　また、従来の構成では、電圧監視回路を通過した後の電源電圧が、回路診断動作中に大きく変動してしまう。つまり、回路診断動作中は、回路故障診断装置の後段に接続された電子回路や電子機器に安定した電圧を供給できないという問題があった。
　本開示はかかる点に鑑みてなされたもので、その目的は、内部の単一故障を検出できるとともに、内部診断中に後段の回路に電源電圧を安定して供給可能な過電圧保護回路を提供することにある。
　本開示に係る過電圧保護回路は、内部診断機能を有する過電圧保護回路であって、演算部と、診断信号出力部と、電圧監視部と、基準電圧生成部と、電圧比較部と、電源スイッチ部と、放電部と、電圧保持部と、診断信号入力部と、を備える。前記演算部は、第１診断パルス信号及び第２診断パルス信号をそれぞれ出力するとともに、前記診断信号入力部から入力された信号に基づいて、前記過電圧保護回路の内部の異常の有無を判断する。前記診断信号出力部は、前記第１診断パルス信号を受け取って、前記電圧監視部の出力信号を変調可能に構成された第１出力部と、前記第２診断パルス信号を受け取って、前記電圧監視部の前記出力信号を変調可能に構成された第２出力部と、を有する。前記電圧監視部は、第１電源に接続されるとともに、前記第１出力部及び前記第２出力部のそれぞれによる変調に応じて、前記第１電源の出力電圧に基づいた前記出力信号を出力する。前記基準電圧生成部は、所定の電圧値を有する基準電圧信号を生成する。前記電圧比較部は、前記基準電圧信号と前記出力信号とを比較し、前記出力信号が前記基準電圧信号よりも所定以上に大きい場合に、前記出力信号に応じた電圧信号を出力する。前記電源スイッチ部は、第１スイッチと第２スイッチとを有する。前記第１スイッチと前記第２スイッチとの接続点に前記放電部と前記診断信号入力部とが接続される。前記第１スイッチにおける前記放電部との接続点とは反対側の端部に前記第１電源が接続される。前記第２スイッチにおける前記放電部との接続点とは反対側の端部に前記電圧保持部と第２電源とが接続される。前記電圧比較部の電圧信号は、前記第１スイッチと前記第２スイッチと前記放電部とに入力される。前記電圧比較部から前記電圧監視部の前記出力信号に応じた前記電圧信号が出力された場合、前記第１スイッチと前記第２スイッチとの接続点の電圧及び前記第２電源の電圧が低下して、前記過電圧保護回路が過電圧保護動作状態となる。前記演算部から前記第１診断パルス信号または前記第２診断パルス信号のいずれかが出力された場合、前記第１スイッチと前記第２スイッチとの接続点の電圧が低下する一方、前記第２電源の電圧の低下幅は第１の所定値以下となる。
　本開示によれば、過電圧保護回路の内部の単一故障を検出できる。また、内部診断中に後段の回路に電源電圧を安定して供給できる。
実施形態に係る過電圧保護回路の機能ブロックを示す図である。 過電圧保護回路の回路構成の一例を示す図である。 過電圧保護動作時の各信号の変化を示すタイムチャートである。 通常動作時の診断信号出力部の動作状態を示す図である。 第１の診断時の診断信号出力部の動作状態を示す図である。 第２の診断動作時の診断信号出力部の動作状態を示す図である。 内部診断動作時の各信号の変化を示すタイムチャートである。 電圧監視部の内部の各抵抗の抵抗値範囲と過電圧保護回路の動作状態及び内部診断結果との関係を示す模式図である。
　以下、本開示の実施形態を図面に基づいて説明する。なお、以下の好ましい実施形態の説明は、本質的に例示に過ぎず、本開示、その適用物或いはその用途を制限することを意図するものではない。
　（実施形態）
　［過電圧保護回路の構成］
　図１は、実施形態に係る過電圧保護回路１００の機能ブロックを示し、図２は、過電圧保護回路１００の回路構成の一例を示す。なお、説明の便宜上、演算部１０のうちの一部の機能（第１診断パルス信号Ｐｄ１及び第２診断パルス信号Ｐｄ２の出力機能）を電源Ｖ２、電源Ｖ４として簡略化して図示している。
　図１及び図２に示すように、過電圧保護回路１００は、機能ブロックとして、演算部１０と診断信号出力部２０と電圧監視部３０と基準電圧生成部４０と電圧比較部５０とを備えている。また、過電圧保護回路１００は、機能ブロックとして、電源スイッチ部６０と放電部７０と電圧保持部８０と診断信号入力部９０とを備えている。
　演算部１０は、診断信号出力部２０に、それぞれパルス信号である第１診断パルス信号Ｐｄ１と第２診断パルス信号Ｐｄ２を出力する。また、演算部１０は、診断信号入力部９０からの出力信号を受け取って、この信号に基づいて、過電圧保護回路１００の内部の異常の有無を判断する。演算部１０は、例えば、ＣＰＵ（Central Processing Unit）で構成される。
　なお、演算部１０は、診断信号出力部２０に第１診断パルス信号Ｐｄ１と第２診断パルス信号Ｐｄ２を出力する機能ブロックと、診断信号入力部９０からの出力信号を受け取る機能ブロックとが、別個のＣＰＵで構成されていてもよい。両者の機能ブロックの間で信号の授受が行われるように構成されていればよい。
　診断信号出力部２０は、第１出力部２１と第２出力部２２とを有している。図２に示すように、第１出力部２１は、ｐチャネルＭＯＳ（Metal Oxide Semiconductor）電界効果トランジスタ（以下、単にｐＭＯＳトランジスタという）Ｍ１とｎチャネルＭＯＳ電界効果トランジスタ（以下、単にｎＭＯＳトランジスタという）Ｍ３を有している。図２に示す構成において、ゲートに信号が印加されていない状態で、ｐＭＯＳトランジスタＭ１及びｎＭＯＳトランジスタＭ３はともにオフ状態である。また、ｐＭＯＳトランジスタＭ１は、電圧監視部３０の抵抗Ｒ１に対して並列に接続されている。
　第２出力部２２は、２個のｎＭＯＳトランジスタＭ７，Ｍ８を有している。通常、ｎＭＯＳトランジスタＭ７はオフ状態であり、ｎＭＯＳトランジスタＭ８はオン状態である。また、ｎＭＯＳトランジスタＭ８は、電圧監視部３０の抵抗Ｒ１６に対して並列に接続されており、ｎＭＯＳトランジスタＭ８がオンしていると、抵抗Ｒ１６がシャントされる。つまり、ｎＭＯＳトランジスタＭ８がオンしていると、抵抗Ｒ１６の両端を短絡する短絡経路が形成される。そのため、ｎＭＯＳトランジスタＭ８がオンしていると、抵抗Ｒ１６には電流が流れないことになる。以下、抵抗Ｒ１６の両端を短絡する短絡経路が形成されて抵抗Ｒ１６に電流が流れない状態とすることを、抵抗Ｒ１６をシャントする、という。なお、抵抗Ｒ１６をシャントするとは、抵抗Ｒ１６をバイパスする、と言い換えることができる。
　なお、第１出力部２１の抵抗Ｒ１０は、ｎＭＯＳトランジスタＭ３のゲート－ソース間の保護抵抗であり、第２出力部２２の抵抗Ｒ１５は、ｎＭＯＳトランジスタＭ７のゲート－ソース間の保護抵抗である。
　図２に示すように、電圧監視部３０は、電源Ｖｃｃ１とＧＮＤ電位との間に、４個の抵抗Ｒ１，Ｒ１７，Ｒ６，Ｒ１６がこの順で直列接続されて構成されている。電源Ｖｃｃ１に近い側に抵抗Ｒ１が配置され、ＧＮＤ電位に近い側に抵抗Ｒ１６が配置されている。抵抗Ｒ６と抵抗Ｒ１７の接続点が電圧比較部５０の一方の入力端子であるＩＮ＋端子に接続される。つまり、ＧＮＤ電位を基準とした抵抗Ｒ６と抵抗Ｒ１７の接続点の電圧が、電圧監視部３０の出力信号Ｖｍｏｎである。なお、「ＧＮＤ」とは「接地」のことをいう。すなわち、ＧＮＤ電位とは、接地電位のことをいう。
　第１出力部２１において、ｎＭＯＳトランジスタＭ３のドレインが、抵抗Ｒ１１を介してｐＭＯＳトランジスタＭ１のゲートに接続されている。ｐＭＯＳトランジスタＭ１のソースが、電源Ｖｃｃ１（電圧：５Ｖ固定）に接続されている。第１診断パルス信号Ｐｄ１が安定化抵抗Ｒ８を介してｎＭＯＳトランジスタＭ３のゲートに入力されると、ｎＭＯＳトランジスタＭ３がオンする。ｎＭＯＳトランジスタＭ３のドレインに接続された電源Ｖｃｃ１とＧＮＤ電位との間が、直列接続された抵抗Ｒ５と抵抗Ｒ１１とｎＭＯＳトランジスタＭ３の内部抵抗とを介して導通状態となる。一方、抵抗Ｒ５と抵抗Ｒ１１との接続点の電位は５Ｖから低下し、ｐＭＯＳトランジスタＭ１のゲート電位がソース電位よりも低下する。その結果、ｐＭＯＳトランジスタＭ１がオンする。なお、ｎＭＯＳトランジスタＭ３のソースの電位は、ＧＮＤ電位である。すなわち、ｎＭＯＳトランジスタＭ３のソースは、接地されている。
　以上説明した通り、第１出力部２１のｎＭＯＳトランジスタＭ３のゲートに第１診断パルス信号Ｐｄ１が入力されると、ｐＭＯＳトランジスタＭ１がオンして、電源Ｖｃｃ１と抵抗Ｒ１７との間に抵抗Ｒ１を迂回する電流経路が形成され、抵抗Ｒ１には電流が流れなくなる。その結果、抵抗Ｒ６と抵抗Ｒ１７の接続点の電圧は変調される。つまり、第１出力部２１は、第１診断パルス信号Ｐｄ１を受け取って、電圧監視部３０の出力信号Ｖｍｏｎを変調可能に構成されている。なお、以下では電源Ｖｃｃ１と抵抗Ｒ１７との間に抵抗Ｒ１を迂回する電流経路が形成され、抵抗Ｒ１に電流が流れない状態にすることを、抵抗Ｒ１をシャントする、という。なお、抵抗Ｒ１をシャントするとは、抵抗Ｒ１をバイパスする、と言い換えることができる。
　第２出力部２２において、ｎＭＯＳトランジスタＭ７のドレインが、抵抗Ｒ１９を介してｎＭＯＳトランジスタＭ８のゲートに接続されている。また、ｎＭＯＳトランジスタＭ８のゲートには、保護抵抗Ｒ１８を介して電源Ｖｃｃ１の出力電圧（＝５Ｖ）が常に印加されている。また、ｎＭＯＳトランジスタＭ７のソースの電位およびｎＭＯＳトランジスタＭ８のソースの電位は、いずれもＧＮＤ電位である。すなわち、ｎＭＯＳトランジスタＭ７のソース、およびｎＭＯＳトランジスタＭ８のソースは、いずれも接地されている。第２診断パルス信号Ｐｄ２が安定化抵抗Ｒ１４を介してｎＭＯＳトランジスタＭ７のゲートに入力されると、ｎＭＯＳトランジスタＭ７がオンする。ｎＭＯＳトランジスタＭ８のドレインに接続された電源Ｖｃｃ１とＧＮＤ電位との間が、直列接続された抵抗Ｒ１８と抵抗Ｒ１９とｎＭＯＳトランジスタＭ７の内部抵抗とを介して導通状態となる。その結果、抵抗Ｒ１８と抵抗Ｒ１９との接続点に接続されたｎＭＯＳトランジスタＭ８のゲート電位が５Ｖから低下し、ｎＭＯＳトランジスタＭ８がオフする。
　以上説明した通り、第２出力部２２のｎＭＯＳトランジスタＭ７のゲートに第２診断パルス信号Ｐｄ２が入力されると、ｎＭＯＳトランジスタＭ８がオフする。その結果、電圧監視部３０において抵抗Ｒ１６の両端を短絡する短絡経路は解消され、抵抗Ｒ１６に電流が流れるようになる。このことにより、抵抗Ｒ６と抵抗Ｒ１７の接続点の電圧は変調される。つまり、第２出力部２２は、第２診断パルス信号Ｐｄ２を受け取って、電圧監視部３０の出力信号Ｖｍｏｎを変調可能に構成されている。なお、以下では、抵抗Ｒ１６の両端を短絡する短絡経路が解消され、抵抗Ｒ１６に電流が流れる状態にすることを、抵抗Ｒ１６のシャントを解除する、という。なお、抵抗Ｒ１６がシャントされている状態においては、ｎＭＯＳトランジスタＭ８が短絡経路（バイパス）となっているので、抵抗Ｒ１６のシャントを解除するとは、抵抗Ｒ１６のバイパスを解除する、と言い換えることができる。
　なお、５Ｖの固定電圧を出力する電源Ｖｃｃ１は、過電圧保護回路１００の内部で共通に使用される。また、電源Ｖｃｃ１の出力電圧は、所定の変動ばらつきが許容される。本実施形態では、電源Ｖｃｃ１の出力電圧は、４．８６９Ｖから５．２１２Ｖの範囲で変動しうる。なお、以降の説明において、Ｖｃｃ１を第１電源Ｖｃｃ１と呼ぶことがある。
　なお、第１出力部２１及び第２出力部２２の回路構成は、図２に示すものに特に限定されない。第１診断パルス信号Ｐｄ１が入力された場合に、第１出力部２１が電圧監視部３０の抵抗Ｒ１をシャントするように動作すればよい。また、第２診断パルス信号Ｐｄ２が入力された場合に、第２出力部２２が電圧監視部３０の抵抗Ｒ１６のシャントを解除するように動作すればよい。
　図２に示すように、基準電圧生成部４０は、３端子の定電圧シャントレギュレータ４１（テキサスインスツルメンツ社製　ＴＬ４３２；以下、単にシャントレギュレータ４１という）で構成される。電源Ｖｃｃ１が保護抵抗Ｒ３を介してシャントレギュレータ４１のＫ端子に接続される。ＧＮＤ電位にシャントレギュレータ４１のＡ端子が接続される。シャントレギュレータ４１のＫ端子は、シャントレギュレータ４１のＦＢ端子に接続される。ＦＢ端子に入力されたＫ端子の電位に基づいて、Ｋ端子とＡ端子との間の電圧Ｖｒｅｆが一定値（＝Ｖｒ）となるように、シャントレギュレータ４１が動作する。なお、本実施形態では、電圧Ｖｒが２．５Ｖ±１０％となるように、シャントレギュレータ４１が動作する。
　図２に示すように、電圧比較部５０は、電圧コンパレータ５１（テキサスインスツルメンツ社製　ＴＬ１８０５；以下、単にコンパレータ５１という）で構成される。電圧監視部３０の出力信号Ｖｍｏｎがコンパレータ５１の一方の入力端子であるＩＮ＋端子に入力され、基準電圧生成部４０の出力信号Ｖｒｅｆ（以下、基準電圧信号Ｖｒｅｆという）が、コンパレータ５１の他方の入力端子であるＩＮ－端子に入力される。出力信号Ｖｍｏｎと基準電圧信号Ｖｒｅｆとの大小関係及び差に応じて、コンパレータ５１の出力端子であるＯＵＴ端子から出力信号Ｖｃｍｐが出力される。なお、後で述べるように、通常動作時には、各信号の大きさのばらつきも含めて、出力信号Ｖｍｏｎが基準電圧信号Ｖｒｅｆよりも小さくなるように設定されている。このとき、信号Ｖｃｍｐは０Ｖである。
　なお、コンパレータ５１のＶ＋端子には、電源Ｖｃｃ１が接続され、コンパレータ５１の内部回路に駆動電圧が供給される。Ｖ－端子は、ＧＮＤ電位に接続される。
　電源スイッチ部６０は、第１スイッチＭ４と第２スイッチＭ２とを有している。図２に示すように、第１スイッチＭ４及び第２スイッチＭ２は、ともにｐＭＯＳトランジスタである。なお、図示しないが、第１スイッチＭ４及び第２スイッチＭ２は、それぞれソース－ドレイン間に寄生ダイオードが形成されている。オン状態からオフ状態に遷移する際、寄生ダイオードに電流が流れて、第１スイッチＭ４及び第２スイッチＭ２がそれぞれ絶縁破壊から保護される。
　第１スイッチＭ４と第２スイッチＭ２とはソース同士が接続されている。第１スイッチＭ４のドレインは、電源Ｖｃｃ１に接続されている。
　第２スイッチＭ２のドレインは、電圧保持部８０に接続されている。また、第２スイッチＭ２のドレインは、電源Ｖｃｃ２に接続されている。電源Ｖｃｃ２は、電源Ｖｃｃ１のように固定電圧を常時出力する外部電源ではなくてもよい。例えば、電圧保持部８０のキャパシタＣ１を充電することで構成されてもよい。その場合、電源Ｖｃｃ２の出力電圧の値は変動する。例えば、過電圧保護動作時や内部診断動作時には、電源Ｖｃｃ２の電圧値は変動する。なお、以降の説明において、電源Ｖｃｃ２を第２電源Ｖｃｃ２と呼ぶことがある。
　第１スイッチＭ４のソースと第２スイッチＭ２のソースとの接続点Ｎ１には、診断信号入力部９０と放電部７０とが接続されている。ＧＮＤ電位を基準とした接続点Ｎ１の電圧が、電源スイッチ部６０から診断信号入力部９０に出力される信号Ｖｎｏｄに相当する。
　また、第１スイッチＭ４のゲートと第２スイッチＭ２のゲートは。電圧比較部５０の抵抗Ｒ１２を介して、それぞれコンパレータ５１のＯＵＴ端子に接続される。つまり、第１スイッチＭ４のゲートと第２スイッチＭ２のゲートには、電圧比較部５０の出力信号Ｖｃｍｐが入力される。
　図２に示すように、放電部７０は、抵抗Ｒ４とｎＭＯＳトランジスタＭ６とで構成される。ｎＭＯＳトランジスタＭ６のドレインは、抵抗Ｒ４を介して電源スイッチ部６０の接続点Ｎ１に接続される。ｎＭＯＳトランジスタＭ６のソースは、ＧＮＤ電位に接続される。ｎＭＯＳトランジスタＭ６のゲートは、電圧比較部５０の抵抗Ｒ１２を介して、コンパレータ５１のＯＵＴ端子に接続される。つまり、ｎＭＯＳトランジスタＭ６のゲートには、電圧比較部５０の出力信号Ｖｃｍｐが入力される。信号Ｖｃｍｐの大きさが、ｎＭＯＳトランジスタＭ６のしきい値電圧を超えると、ｎＭＯＳトランジスタＭ６がオンし、接続点Ｎ１とＧＮＤ電位との間が、抵抗Ｒ４とｎＭＯＳトランジスタＭ６の内部抵抗とを介して、導通状態となる。
　図２に示すように、電圧保持部８０は、キャパシタＣ１で構成される。なお、キャパシタＣ１には、抵抗Ｒ２が並列に接続されている。抵抗Ｒ２及びキャパシタＣ１のそれぞれの一端は、第２スイッチＭ２のドレインに接続される。抵抗Ｒ２及びキャパシタＣ１のそれぞれの他端は、ＧＮＤ電位に接続される。本実施形態では、キャパシタＣ１の両端の電位差が、電源Ｖｃｃ２の電圧値に相当する。
　図２に示すように、診断信号入力部９０は、ｎＭＯＳトランジスタＭ５を有している。ｎＭＯＳトランジスタＭ５のドレインは、抵抗Ｒ９を介して、電源Ｖｃｃ３に接続されている。なお、演算部１０を構成するＣＰＵに入力される電圧は、通常、３．３Ｖ以下である。このため、電源Ｖｃｃ３の出力電圧を３．３Ｖに設定し、診断信号入力部９０から演算部１０に出力される信号の電圧値が３．３Ｖ以下となるようにしている。なお、電源Ｖｃｃ３は、電源Ｖｃｃ１から構築してもよい。例えば、電源Ｖｃｃ１の出力電圧を抵抗分割することで、電源Ｖｃｃ３を構築してもよい。
　ｎＭＯＳトランジスタＭ５のソースは、ＧＮＤ電位に接続されている。ｎＭＯＳトランジスタＭ５のゲートは、保護抵抗Ｒ７を介して、電源スイッチ部６０の接続点Ｎ１に接続される。つまり、ｎＭＯＳトランジスタＭ５のゲートには、電源スイッチ部６０の出力信号Ｖｎｏｄが入力される。また、ｎＭＯＳトランジスタＭ５のドレインと抵抗Ｒ９との接続点は、保護抵抗Ｒ１３を介して、演算部１０に接続される。つまり、ＧＮＤ電位を基準としたｎＭＯＳトランジスタＭ５のドレインと抵抗Ｒ９との接続点の電圧が、診断信号入力部９０の出力信号となる。当該出力信号に基づいて、演算部１０で、過電圧保護回路１００の内部の異常の有無が判断されることは、前述した通りである。なお、抵抗Ｒ１３に並列に接続されるとともに、一端がＧＮＤ電位に接続されたキャパシタＣ２は、診断信号入力部９０の出力信号のノイズ除去用に設けられている。
　なお、基準電圧生成部４０や電圧比較部５０の回路構成は、図２に示したものに特に限定されない。基準電圧生成部４０は、一定の電圧値Ｖｒを有する基準電圧信号Ｖｒｅｆを出力できる構成であればよい。また、電圧比較部５０は、基準電圧信号Ｖｒｅｆと電圧監視部３０の出力信号Ｖｍｏｎとを比較し、これらの差が所定値以上になった場合、当該差に応じた信号Ｖｃｍｐを出力できる構成であればよい。
　他の機能ブロックに関しても同様に、具体的な回路構成は、図２に示したものに特に限定されない。
　［過電圧保護動作について］
　図３は、過電圧保護動作時の各信号の変化を示すタイムチャートである。
　図２に示す電源Ｖｃｃ１に過電圧保護回路１００の内部の電子部品、例えば、マイクロコンピュータ（以下、マイコンという）やＩＣ（集積回路）等の電子回路が接続される場合がある。また。過電圧保護回路１００以外の回路に電源Ｖｃｃ１が接続される場合がある。
　これらのような場合、電源Ｖｃｃ１の誤動作や故障により、出力電圧が設定値Ｖｃ１から上昇し、前述した電子回路の定格電圧を超えてしまう場合がある。例えば、電源Ｖｃｃ１の入出力が短絡した場合、出力電圧が５Ｖから１２Ｖに上昇してしまうことがある。このようなことが起こると、電源Ｖｃｃ１に接続された電子回路が破壊されてしまう。
　そこで、本願明細書に示すように、過電圧保護回路１００を設けることで、電源Ｖｃｃ１に接続された電子回路や電源が意図せずに破壊されるのを防止している。以下、具体的な動作について説明する。
　図３に示すように、時刻ｔ１より前では、電源Ｖｃｃ１の電圧は、設定値Ｖｃ１（＝５Ｖ）である。この場合、前述した通り、電圧監視部３０の出力信号Ｖｍｏｎの電圧値Ｖｍは、基準電圧信号Ｖｒｅｆの電圧値Ｖｒよりも小さくなるように設定されている。よって、電圧比較部５０の出力信号Ｖｃｍｐの値は０Ｖとなり、第１スイッチＭ４、第２スイッチＭ２ともにオン状態である。このため、電源スイッチ部６０の接続点Ｎ１の電位、つまり、電源スイッチ部６０の出力信号Ｖｍｏｄの電圧値は、電源Ｖｃｃ２の電圧値Ｖｃ２（＝５Ｖ）と同じ値となる。
　一方、何らかの理由で、電源Ｖｃｃ１の電圧が時刻ｔ１でＶｃ１から上昇し始めたとする。この場合、電圧監視部３０の出力信号Ｖｍｏｎは、電源Ｖｃｃ１の電圧とともに上昇する。また、電源Ｖｃｃ２の電圧値及び電源スイッチ部６０の接続点Ｎ１の電圧Ｖｎｏｄも、電源Ｖｃｃ１の電圧とともに電圧値Ｖｃ２から上昇する。
　電源Ｖｃｃ１の電圧値がさらに上昇し、時刻ｔ２でＶｃ１１を超えると、出力信号Ｖｍｏｎの電圧値が、基準電圧信号Ｖｒｅｆの電圧値Ｖｒを超えてくる。この時点で、コンパレータ５１が動作して、電圧比較部５０の出力信号Ｖｃｍｐが０Ｖから急速に上昇し、電源Ｖｃｃ１の電圧と同じ電圧値となる。信号Ｖｃｍｐの電圧値が第１スイッチＭ４及び第２スイッチＭ２のしきい値電圧を超えると、第１スイッチＭ４及び第２スイッチＭ２はそれぞれオフ状態に遷移する。また、信号Ｖｃｍｐの電圧値が放電部７０のｎＭＯＳトランジスタＭ６のしきい値電圧を超え、ｎＭＯＳトランジスタＭ６と抵抗Ｒ４と第２スイッチＭ２とを経由して、電圧保持部８０のキャパシタＣ１に蓄積された電荷がＧＮＤ電位に引き抜かれる。このため、電源Ｖｃｃ２の電圧値は、急激に低下し、０Ｖに達する。同様に、接続点Ｎ１の電圧Ｖｎｏｄも急激に低下し、０Ｖに達する。
　したがって、電源Ｖｃｃ２の電圧値及び電源スイッチ部６０の接続点Ｎ１の電圧Ｖｎｏｄは、いずれも時刻ｔ２での値を超えることが無い。よって、診断信号入力部９０に時刻ｔ２での電源Ｖｃｃ２の電圧値を超える電圧信号は入力されない。また、同様に、演算部１０にも、時刻ｔ２での電源Ｖｃｃ２の電圧値を超える電圧信号は入力されない。また、時刻ｔ２での電源Ｖｃｃ２の電圧値が、マイクロコンピュータやＩＣ等の電子回路の定格電圧を超えない値となるように、コンパレータ５１の各パラメータやキャパシタの容量値等を設定する。このようにすることで、電源Ｖｃｃ１の後段に接続された回路には、時刻ｔ２での電源Ｖｃｃ２の電圧値を超える電圧が加わらず、過電圧保護される。
　なお、電源Ｖｃｃ１の電圧値が低下に転じ、時刻ｔ３で電圧値Ｖｃ１１を下回るようになると、前述したのと逆の順序をたどって、過電圧保護動作が解除される。すなわち、出力信号Ｖｍｏｎの電圧値が、基準電圧信号Ｖｒｅｆの電圧値Ｖｒを下回り、電圧比較部５０の出力信号Ｖｃｍｐが急速に低下して、０Ｖとなる。第１スイッチＭ４及び第２スイッチＭ２はそれぞれオン状態に遷移する。また、放電部７０のｎＭＯＳトランジスタＭ６は、オフ状態に遷移する。このため、電源Ｖｃｃ２の電圧値は、０Ｖから急激に上昇し、電源Ｖｃｃ１の電圧と同じ電圧値に達する。同様に、接続点Ｎ１の電圧Ｖｎｏｄも０Ｖから急激に上昇し、電源Ｖｃｃ１の電圧と同じ電圧値に達する。時刻ｔ４で電源Ｖｃｃ１の電圧値がＶｃ１に達して安定すれば、電源Ｖｃｃ１の電圧値及び接続点Ｎ１の電圧Ｖｎｏｄも電圧値Ｖｃ２に達して安定する。
　［内部診断動作について］
　図４Ａは、通常動作時の診断信号出力部の動作状態を示し、図４Ｂは、第１の診断時の診断信号出力部の動作状態を示し、図４Ｃは、第２の診断動作時の診断信号出力部の動作状態を示す。図５は、内部診断動作時の各信号の変化を示すタイムチャートである。なお、図４Ａ～図４Ｃにおいて、ｐＭＯＳトランジスタＭ１，ｎＭＯＳトランジスタＭ８及びシャントレギュレータ４１は、等価回路で図示している。
　前述した過電圧保護動作を確実に行うには、過電圧保護回路１００自体が正常に動作しているのか否かを診断することが必要である。このため、図１，図２に示す過電圧保護回路１００は、内部の機能ブロックを構成する部品や素子が正常に動作するか否かを診断している。以下、過電圧保護回路１００の内部診断動作について説明する。
　過電圧保護回路１００が通常動作している場合、図４Ａに示すように、診断信号出力部２０において、第１出力部２１のｐＭＯＳトランジスタＭ１はオフ状態である。一方、第２出力部２２のｎＭＯＳトランジスタＭ８はオン状態である。電源Ｖｃｃ１の出力電圧は５Ｖであるから、電圧監視部３０の出力信号Ｖｍｏｎの電圧値Ｖｍは、式（１）に示す関係を満たす。
　Ｖｍ＝５×Ｒ６／（Ｒ１＋Ｒ１７＋Ｒ６）　・・・（１）
　ここで、Ｒ１＝２．４ｋΩ、Ｒ１７＝９．１ｋΩ、Ｒ６＝１０ｋΩとすると、Ｖｍ１は、２．３２６Ｖとなる。ただし、実際には、ｎＭＯＳトランジスタＭ８のオン抵抗が有限であるため、Ｖｍの設定値は、２．３４４Ｖとなる。一方、基準電圧信号Ｖｒｅｆの電圧値Ｖｒは２．５Ｖである。よって、前述したように、電圧比較部５０の出力信号Ｖｃｍｐの電圧値は０Ｖであり、電源スイッチ部６０の第１スイッチＭ４及び第２スイッチＭ２は、いずれもオン状態である。また、電源スイッチ部６０の出力信号Ｖｍｏｄの電圧値は、電源Ｖｃｃ２の電圧値Ｖｃ２（＝５Ｖ）と同じ値となる。
　なお、電源Ｖｃｃ１の出力電圧値は、±２．６％程度のばらつきが許容される。また、基準電圧信号Ｖｒｅｆの電圧値Ｖｒは、使用温度範囲で最大±１．２％のばらつきが許容される。これらのばらつきを考慮した場合、抵抗Ｒ１、Ｒ１７、Ｒ６、Ｒ１６の抵抗値ばらつきは、±０．５％程度で許容される。
　一方、第１の診断動作時には、演算部１０から診断信号出力部２０に第１診断パルス信号Ｐｄ１を入力し、図４Ｂに示すように、第２出力部２２のｎＭＯＳトランジスタＭ８をオンにしたまま、第１出力部２１のｐＭＯＳトランジスタＭ１をオンにする。この場合、電圧監視部３０の出力信号Ｖｍｏｎの電圧値Ｖｍ１は、式（２）に示す関係を満たす。
　Ｖｍ１＝５×Ｒ６／（Ｒ１７＋Ｒ６）　・・・（２）
　ここで、Ｖｍ１は、２．６１７Ｖとなる。ただし、実際には、ｐＭＯＳトランジスタＭ１及びｎＭＯＳトランジスタＭ８は、いずれもオン抵抗が有限であるため、Ｖｍ１の設定値は、２．５３７Ｖとなる。つまり、図５に示すように、出力信号Ｖｍｏｎの電圧値Ｖｍ１が、基準電圧信号Ｖｒｅｆの電圧値Ｖｒを超えてくる。よって、過電圧保護回路１００は過電圧保護状態となる。
　この場合、放電部７０のｎＭＯＳトランジスタＭ６がオンするため、図５に示すように、接続点Ｎ１の電圧ＶｎｏｄはＶｃ２から０Ｖに低下する。つまり、診断信号入力部９０に入力される信号Ｖｎｏｄが０ｖに低下するため、診断信号入力部９０のｎＭＯＳトランジスタＭ５はオフし、演算部１０に入力される電圧値が上昇する。
　また、第１診断パルス信号Ｐｄ１の入力期間Ｔ１は、数μｓｅｃ程度、例えば５μｓｅｃに設定されている。また、電圧保持部８０のキャパシタＣ１の容量値は、数十μＦ程度、例えば、７０μＦに設定されている。
　キャパシタＣ１から、自身の容量値と抵抗Ｒ２の抵抗値（２．５Ω）とで決まる放電時定数で電荷が引き抜かれる。しかし、期間Ｔ１に対して、当該放電時定数が十分に大きいため、キャパシタＣ１の電圧値、すなわち、電源Ｖｃｃ２の電圧値Ｖｃ２からの低下幅ΔＶは、図５に示すように、約０．２Ｖ程度にとどまる。つまり、第１診断パルス信号Ｐｄ１の出力中も、電源Ｖｃｃ２の電圧値は、接続された回路や素子が動作可能な範囲内に収まる。
　また、第２の診断動作時には、演算部１０から診断信号出力部２０に第２診断パルス信号Ｐｄ２を入力し、図４Ｃに示すように、第２出力部２２のｎＭＯＳトランジスタＭ８及び第１出力部２１のｐＭＯＳトランジスタＭ１をともにオフにする。この場合、電圧監視部３０の出力信号Ｖｍｏｎの電圧値Ｖｍ１は、式（３）に示す関係を満たす。
　Ｖｍ１＝５×（Ｒ６＋Ｒ１６）／（Ｒ１＋Ｒ１７＋Ｒ６＋Ｒ１６）　・・・（３）
　ここで、Ｒ１６＝３．３ｋΩとすると、Ｖｍ１は、２．６８１Ｖとなる。ただし、実際には、Ｖｍ１の設定値は、２．７０２Ｖとなる。
　図５に示すように、出力信号Ｖｍｏｎの電圧値Ｖｍ１が、基準電圧信号Ｖｒｅｆの電圧値Ｖｒを超えてくる。よって、過電圧保護回路１００は過電圧保護状態となる。
　また、放電部７０のｎＭＯＳトランジスタＭ６がオンするため、接続点Ｎ１の電圧ＶｎｏｄはＶｃ２から０Ｖに低下する。診断信号入力部９０のｎＭＯＳトランジスタＭ５はオフし、演算部１０に入力される電圧値が上昇する。
　また、第２診断パルス信号Ｐｄ２のパルス幅Ｔ２も、５μｓｅｃ程度であるから、電源Ｖｃｃ２の電圧値Ｖｃ２からの低下幅ΔＶは、図５に示すように、約０．２Ｖ程度にとどまる。
　なお、図５に示す例では、内部診断動作時に、接続点Ｎ１の電圧Ｖｎｏｄは０Ｖに低下したが、０Ｖよりも高い値に低下してもよい。接続点Ｎ１には、多数の素子が接続されており、寄生インピーダンスの大きさによっては、出力期間Ｔ１、Ｔ２の終了時点までに、接続点Ｎ１の電圧Ｖｎｏｄが０Ｖまで低下しない場合がある。この場合も、診断信号入力部９０のｎＭＯＳトランジスタＭ５がオフとなる程度まで電圧Ｖｎｏｄが低下すれば、診断信号部の出力信号は変調される。よって、演算部１０により、内部診断動作が正常に行われていると判断される。
　ここで、電圧監視部３０の抵抗Ｒ１，Ｒ１７，Ｒ６，Ｒ１６のいずれかに異常があった場合を考える。
　図６は、電圧監視部の内部の各抵抗の抵抗値範囲と過電圧保護回路の動作状態及び内部診断結果との関係を示す模式図である。具体的には、図６は、電圧監視部３０の抵抗Ｒ１，Ｒ１７，Ｒ６，Ｒ１６の各々の抵抗値が変動する故障が発生した場合の過電圧保護回路１００の動作状態及び内部診断結果を示している。
　例えば、抵抗Ｒ１の抵抗値が設定値よりも１．８ｋΩを超えて大きくなれば、第２の診断動作時に、電源スイッチの出力信号Ｖｍｏｄが変化せず、過電圧保護回路１００の内部に異常があると診断される。一方、抵抗Ｒ１の抵抗値が設定値よりも１．５ｋΩを超えて小さくなれば、過電圧保護回路１００は、過電圧保護動作状態となる。
　抵抗Ｒ１７の抵抗値が設定値よりも０．９ｋΩを超えて大きくなれば、第１の診断動作時に、電源スイッチの出力信号Ｖｍｏｄが変化せず、過電圧保護回路１００の内部に異常があると診断される。抵抗Ｒ１７の抵抗値がさらに上昇して、設定値よりも１．８ｋΩを超えて大きくなれば、第１の診断動作時及び第２の診断動作時のいずれでも、電源スイッチの出力信号Ｖｍｏｄが変化せず、過電圧保護回路１００の内部に異常があると診断される。一方、抵抗Ｒ１７の抵抗値が設定値よりも１．５ｋΩを超えて小さくなれば、過電圧保護回路１００は、過電圧保護動作状態となる。
　抵抗Ｒ６の抵抗値が設定値よりも０．９ｋΩを超えて小さくなれば、第１の診断動作時に、電源スイッチの出力信号Ｖｍｏｄが変化せず、過電圧保護回路１００の内部に異常があると診断される。抵抗Ｒ６の抵抗値がさらに低下して、設定値よりも１．８ｋΩを超えて小さくなれば、第１の診断動作時及び第２の診断動作時のいずれでも、電源スイッチの出力信号Ｖｍｏｄが変化せず、過電圧保護回路１００の内部に異常があると診断される。一方、抵抗Ｒ６の抵抗値が設定値よりも１．５ｋΩを超えて大きくなれば、過電圧保護回路１００は、過電圧保護動作状態となる。
　抵抗Ｒ１６の抵抗値が設定値よりも１．８ｋΩを超えて小さくなれば、第１の診断動作時に、電源スイッチの出力信号Ｖｍｏｄが変化せず、過電圧保護回路１００の内部に異常があると診断される。
　なお、抵抗Ｒ１，Ｒ１７，Ｒ６，Ｒ１６の各々の抵抗値の変動範囲が一定値以下であれば、信号Ｖｎｏｄの電圧値は変動するものの、過電圧保護回路１００は、過電圧保護動作状態には移行しない。また、内部診断動作時にも異常は検出されない。
　一方、抵抗Ｒ１，Ｒ１７，Ｒ６，Ｒ１６の各々の抵抗値の変動範囲が一定値を超えれば、前述した通り、過電圧保護回路１００は、過電圧保護動作状態となるか、または、内部診断動作時に異常が検出される。よって、電圧監視部３０に故障が生じても、過電圧保護回路１００及びこの後段に接続される回路が危険な状態となるのを回避できる。
　また、第1の診断時と第２の診断時のそれぞれの診断結果、さらに過電圧保護回路１００が過電圧保護状態になっているか否かに基づいて、演算部１０は、電圧監視部３０の抵抗Ｒ１，Ｒ１７，Ｒ６，Ｒ１６のいずれに異常が発生しているのかを判断できる。言い換えると、電圧監視部３０の内部の単一故障を検出し、その箇所を特定できる。
　また、基準電圧生成部４０や電圧比較部５０や診断信号出力部２０のｐＭＯＳトランジスタＭ１，ｎＭＯＳトランジスタＭ８に何らかの異常があった場合も、過電圧保護回路１００が正常に動作しない。または、内部診断動作時に電源スイッチの接続点Ｎ１の電圧Ｖｎｏｄが、診断信号入力部９０のｎＭＯＳトランジスタＭ５のしきい値以下に低下せず、診断信号入力部９０の出力信号が変化しない。演算部１０は、これを読み取って、過電圧保護回路１００の内部に異常があると診断する。
　したがって、診断信号出力部２０に対し、２種類の診断パルス信号Ｐｄ１，Ｐｄ２を所定のパルス幅Ｔ１，Ｔ２でそれぞれ入力することにより、過電圧保護回路１００の内部の異常の有無を診断できる。具体的には、内部診断時に、診断信号入力部９０の出力信号を演算部１０でモニターすることにより、電圧監視部３０や基準電圧生成部４０や電圧比較部５０や診断信号出力部２０の異常の有無を診断できる。さらに、各部の内部の単一故障の有無や故障箇所を診断できる。
　［効果等］
　以上説明したように、本実施形態に係る過電圧保護回路１００は、内部診断機能を有している。過電圧保護回路１００は、演算部１０と、診断信号出力部２０と、電圧監視部３０と、基準電圧生成部４０と、電圧比較部５０と、を備えている。また、過電圧保護回路１００は、電源スイッチ部６０と、放電部７０と、電圧保持部８０と、診断信号入力部９０と、をさらに備えている。
　演算部１０は、第１診断パルス信号Ｐｄ１及び第２診断パルス信号Ｐｄ２をそれぞれ出力する。また、演算部１０は、診断信号入力部９０から入力された信号に基づいて、過電圧保護回路１００の内部の異常の有無を判断する。
　診断信号出力部２０は、第１診断パルス信号Ｐｄ１を受け取って、電圧監視部３０の出力信号Ｖｍｏｎを変調可能に構成された第１出力部２１を有している。また、診断信号出力部２０は、第２診断パルス信号Ｐｄ２を受け取って、電圧監視部３０の出力信号Ｖｍｏｎを変調可能に構成された第２出力部２２を有している。
　電圧監視部３０は、第１電源Ｖｃｃ１に接続されるとともに、第１出力部２１及び第２出力部２２のそれぞれによる変調に応じて、第１電源Ｖｃｃ１の出力電圧に基づいた信号Ｖｍｏｎを出力する。
　基準電圧生成部４０は、所定の電圧値Ｖｒを有する基準電圧信号Ｖｒｅｆを生成する。
　電圧比較部５０は、基準電圧信号Ｖｒｅｆと電圧監視部３０の出力信号Ｖｍｏｎとを比較し、電圧監視部３０の出力信号Ｖｍｏｎが基準電圧信号Ｖｒｅｆよりも所定値以上に大きい場合に、電圧監視部３０の出力信号Ｖｍｏｎに応じた電圧信号Ｖｃｍｐを出力する。
　電源スイッチ部６０は、第１スイッチＭ４と第２スイッチＭ２とを有している。第１スイッチＭ４と第２スイッチＭ２との接続点Ｎ１に放電部７０と診断信号入力部９０とが接続されている。
　第１スイッチＭ４における放電部７０との接続点Ｎ１とは反対側の端部、この場合は、第１スイッチＭ４のドレインに第１電源Ｖｃｃ１が接続されている。第２スイッチＭ２における放電部７０との接続点Ｎ１とは反対側の端部、この場合は、第２スイッチＭ２のドレインに電圧保持部８０と第２電源Ｖｃｃ２とが接続されている。
　電圧比較部５０の出力信号Ｖｃｍｐは、第１スイッチＭ４と第２スイッチＭ２と放電部７０とに入力される。
　電圧比較部５０から電圧監視部３０の出力信号Ｖｍｏｎに応じた電圧信号Ｖｃｍｐが出力された場合、第１スイッチＭ４と第２スイッチＭ２との接続点Ｎ１の電圧Ｖｎｏｄ及び第２電源Ｖｃｃ２の電圧が低下して、過電圧保護回路１００が過電圧保護動作状態となるように構成されている。
　演算部１０から第１診断パルス信号Ｐｄ１または第２診断パルス信号Ｐｄ２のいずれかが出力された場合、第１スイッチＭ４と第２スイッチＭ２との接続点Ｎ１の電圧Ｖｎｏｄが低下する。一方、第２電源Ｖｃｃ２の電圧の低下幅ΔＶは第１の所定値以下、例えば０．２Ｖ以下となるように構成されている。なお、低下幅ΔＶの範囲は、第２電源Ｖｃｃ２及びその後段に接続された回路が動作する程度であればよい。
　本実施形態によれば、２種類の診断パルス信号Ｐｄ１，Ｐｄ２により、第１出力部２１と第２出力部２２とをそれぞれ動作させることで、電圧監視部３０を構成する複数の抵抗Ｒ１，Ｒ１７，Ｒ６，Ｒ１６のそれぞれに生じた異常の有無を検出できる。例えば、抵抗Ｒ１，Ｒ１７，Ｒ６，Ｒ１６のそれぞれに生じたショート不良やオープン不良、また、許容範囲を超えた抵抗値の上昇や低下の有無等を検出できる。つまり、電圧監視部３０の内部の単一故障の有無を検出でき、故障個所の特定が可能となる。同様に、基準電圧生成部４０や電圧比較部５０や診断信号出力部２０の異常の有無を診断できる。また、各部の単一故障の有無や故障個所の特定が可能となる。
　特に、機能安全規格ＩＳＯ１３８４９－１のＣａｔ．４（カテゴリ４）対応では、回路内の多重故障を考慮して危険側故障確率を算出する必要がある。本実施形態の過電圧保護回路１００によれば、当該規格を満足して、第１電源Ｖｃｃ１の後段に接続される第２電源Ｖｃｃ２や回路の安全性を確保できる。
　さらに、本実施形態によれば、電源スイッチ部６０を、直接接続された第１スイッチＭ４と第２スイッチＭ２とで構成し、その接続点Ｎ１の電圧Ｖｎｏｄを診断信号入力部９０に入力している。また、電圧保持部８０を第２スイッチＭ２の一端に接続させている。
　このようにすることで、電圧比較部５０の出力信号Ｖｃｍｐに基づいて、過電圧保護回路１００を過電圧保護状態にすることができる。また、過電圧保護回路１００の内部診断動作中に、第２電源Ｖｃｃ２の電圧値の低下幅ΔＶを抑制できる。このことにより、過電圧保護回路１００の内部診断動作中に、第２電源Ｖｃｃ２の出力電圧を安定化させ、第２電源Ｖｃｃ２の後段に接続される回路に安定した電圧を供給することが可能となる。
　また、過電圧保護回路１００では、放電部７０の一端が第１スイッチＭ４と第２スイッチＭ２との接続点Ｎ１に接続される一方、放電部７０の他端がＧＮＤ電位に接続されている。
　電圧比較部５０から電圧監視部３０の出力信号Ｖｍｏｎに応じた電圧信号Ｖｃｍｐが出力された場合、第１スイッチＭ４と第２スイッチＭ２とがオン状態からオフ状態に遷移する。さらに、放電部７０が動作することで、第１スイッチＭ４と第２スイッチＭ２との接続点Ｎ１の電圧Ｖｎｏｄ及び第２電源Ｖｃｃ２の電圧が低下して、第２電源Ｖｃｃ２が過電圧保護される。
　このようにすることで、接続点Ｎ１の電圧Ｖｎｏｄ及び第２電源Ｖｃｃ２の電圧をそれぞれ確実に低下させ、過電圧保護回路１００を過電圧保護状態にすることができる。
　診断信号出力部２０は、第１診断パルス信号Ｐｄ１及び第２診断パルス信号Ｐｄ２をそれぞれ受け取って、電圧監視部３０の内部の導通経路を変更することで、電圧監視部３０の出力信号Ｖｍｏｎを変調する。
　過電圧保護回路１００の内部に異常がない場合、第１診断パルス信号Ｐｄ１の出力期間Ｔ１及び第２診断パルス信号Ｐｄ２の出力期間Ｔ２のそれぞれにおいて、第１スイッチＭ４と第２スイッチＭ２との接続点Ｎ１の電圧Ｖｎｏｄが第２の所定値以下となるように構成されている。
　ここで、第２の所定値とは、診断信号入力部９０のｎＭＯＳトランジスタＭ５のしきい値である。言い換えれば、第２の所定値とは、診断信号入力部９０への入力信号の値であって、診断信号入力部９０からの出力信号が変調される程度の値である。例えば、過電圧保護回路１００の内部に異常がない場合、第１診断パルス信号Ｐｄ１の出力期間Ｔ１及び第２診断パルス信号Ｐｄ２の出力期間Ｔ２のそれぞれにおいて、第１スイッチＭ４と第２スイッチＭ２との接続点Ｎ１の電圧Ｖｎｏｄが０Ｖとなるように構成されている。
　過電圧保護回路１００の内部に異常がある場合、第１診断パルス信号Ｐｄ１の出力期間Ｔ１及び第２診断パルス信号Ｐｄ２の出力期間Ｔ２のいずれかまたは両方において、第１スイッチＭ４と第２スイッチＭ２との接続点Ｎ１の電圧Ｖｎｏｄが第２の所定値よりも低下しないように構成されている。例えば、過電圧保護回路１００の内部に異常がある場合、第１診断パルス信号Ｐｄ１の出力期間Ｔ１及び第２診断パルス信号Ｐｄ２の出力期間Ｔ２のいずれかまたは両方において、接続点Ｎ１の電圧Ｖｎｏｄが０Ｖに低下しないか、またはｎＭＯＳトランジスタＭ５のしきい値よりも低下しないように構成されている。
　このようにすることで、過電圧保護回路１００の内部に異常があるか否かを確実かつ簡便に検出できる。
　電圧監視部３０は、互いに直列接続された複数の抵抗Ｒ１，Ｒ１７，Ｒ６，Ｒ１６を含む。抵抗Ｒ１７と抵抗Ｒ６との接続点が、電圧比較部５０の一方の入力端子であるＩＮ＋端子に接続される。基準電圧信号Ｖｒｅｆが、電圧比較部５０の他方の入力端子であるＩＮ－端子に入力される。
　第１出力部２１は、抵抗Ｒ１と並列に接続されたスイッチであるｐＭＯＳトランジスタＭ１を含む。第２出力部２２は、抵抗Ｒ１６と並列に接続されたスイッチであるｎＭＯＳトランジスタＭ８を含む。
　第１出力部２１のｐＭＯＳトランジスタＭ１は、第１診断パルスＰｄ１が入力されることで、抵抗Ｒ１をシャントするように動作する。第２出力部２２のｎＭＯＳトランジスタＭ８は、第２診断パルスＰｄ２が入力されることで、抵抗Ｒ１６のシャントを解除するように動作する。
　このようにすることで、電圧監視部３０の内部の導通経路を変更して、電圧監視部３０の出力信号Ｖｍｏｎを容易に変調できる。
　第１スイッチＭ４及び第２スイッチＭ２は、それぞれｐチャネルＭＯＳ電界効果トランジスタである。電圧保持部８０は、所定の容量値のキャパシタＣ１で構成される。
　第１スイッチＭ４及び第２スイッチＭ２のソース同士が接続されている。第１スイッチＭ４のドレインが第１電源Ｖｃｃ１に接続されている。第２スイッチＭ２のドレインが第２電源Ｖｃｃ２とキャパシタＣ１の一端とに接続されている。キャパシタＣ１の他端がＧＮＤ電位に接続されている。
　このようにすることで、第１スイッチＭ４及び第２スイッチＭ２をそれぞれオフした場合、第１スイッチＭ４と第２スイッチＭ２との接続点Ｎ１の電圧Ｖｎｏｄは、放電部７０が動作して０Ｖになる。一方、第２スイッチＭ２のドレインの電圧は、電圧保持部８０によって大きく低下せずに維持できる。このことにより、内部診断動作中に、第２電源Ｖｃｃ２の後段に接続される回路に安定した電圧を供給できる。
　第１診断パルス信号Ｐｄ１の出力期間Ｔ１及び第２診断パルス信号Ｐｄ２の出力期間Ｔ２のそれぞれは、キャパシタＣ１の容量値に応じた電圧保持部８０の放電時定数よりも短い。
　このようにすることで、内部診断動作中の第２電源Ｖｃｃ２の電圧値の低下幅ΔＶを小さくでき、第２電源Ｖｃｃ２の後段に接続される回路に安定した電圧を供給できる。
　（その他の実施形態）
　電圧監視部３０を構成する抵抗の本数やそれぞれの抵抗値は、図２に示したものに特に限定されない。基準電圧信号Ｖｒｅｆの電圧値Ｖｒや、電源Ｖｃｃ１の出力電圧に応じて、適宜変更されうる。
　また、第１出力部２１のｐＭＯＳトランジスタＭ１が、電圧監視部３０を構成する抵抗のうち、複数の抵抗と並列に接続されていてもよい。第２出力部２２のｎＭＯＳトランジスタＭ８が、電圧監視部３０を構成する抵抗のうち、複数の抵抗と並列に接続されていてもよい。つまり、第１出力部２１のｐＭＯＳトランジスタＭ１が、電圧監視部３０を構成する複数の抵抗のうち、一の抵抗と並列に接続され、第２出力部２２のｎＭＯＳトランジスタＭ８が、電圧監視部３０を構成する複数の抵抗のうち、一の抵抗と並列に接続されていてもよい。「一の抵抗」は１または複数の抵抗を含み、「他の抵抗」は、「一の抵抗」に含まれない１または複数の抵抗を含む。
　この場合、ｐＭＯＳトランジスタＭ１のオンオフにより、一の抵抗がシャントされるか、またはシャントが解除される。ｎＭＯＳトランジスタＭ８のオンオフにより、他の抵抗がシャントされるか、またはシャントが解除される。
　本開示の過電圧保護回路は、内部の単一故障を検出でき、また、内部診断中に後段の回路に電源電圧を安定して供給できるため、有用である。
１０　　演算部
２０　　診断信号出力部
２１　　第１出力部
２２　　第２出力部
３０　　電圧監視部
４０　　基準電圧生成部
５０　　電圧比較部
６０　　電源スイッチ部
Ｍ４　　第１スイッチ
Ｍ２　　第２スイッチ
７０　　放電部
８０　　電圧保持部
９０　　診断信号入力部
１００　過電圧保護回路
Ｒ１～Ｒ１９　抵抗
Ｖｃｃ１、Ｖｃｃ２、Ｖｃｃ３、Ｖ２、Ｖ４　電源

Claims (6)

  1. 　内部診断機能を有する過電圧保護回路であって、
    　演算部と、診断信号出力部と、電圧監視部と、基準電圧生成部と、電圧比較部と、電源スイッチ部と、放電部と、電圧保持部と、診断信号入力部と、を備え、
    　前記演算部は、第１診断パルス信号及び第２診断パルス信号をそれぞれ出力するとともに、前記診断信号入力部から入力された信号に基づいて、前記過電圧保護回路の内部の異常の有無を判断し、
    　前記診断信号出力部は、
    　前記第１診断パルス信号を受け取って、前記電圧監視部の出力信号を変調可能に構成された第１出力部と、
    　前記第２診断パルス信号を受け取って、前記電圧監視部の前記出力信号を変調可能に構成された第２出力部と、を有し、
    　前記電圧監視部は、第１電源に接続されるとともに、前記第１出力部及び前記第２出力部のそれぞれによる変調に応じて、前記第１電源の出力電圧に基づいた前記出力信号を出力し、
    　前記基準電圧生成部は、所定の電圧値を有する基準電圧信号を生成し、
    　前記電圧比較部は、前記基準電圧信号と前記出力信号とを比較し、前記出力信号が前記基準電圧信号よりも所定値以上に大きい場合に、前記出力信号に応じた電圧信号を出力し、
    　前記電源スイッチ部は、第１スイッチと第２スイッチとを有し、
    　前記第１スイッチと前記第２スイッチとの接続点に前記放電部と前記診断信号入力部とが接続され、
    　前記第１スイッチにおける前記放電部との接続点とは反対側の端部に前記第１電源が接続され、
    　前記第２スイッチにおける前記放電部との接続点とは反対側の端部に前記電圧保持部と第２電源とが接続され、
    　前記電圧比較部より出力される前記電圧信号は、前記第１スイッチと前記第２スイッチと前記放電部とに入力され、
    　前記電圧比較部から前記電圧監視部の前記出力信号に応じた前記電圧信号が出力された場合、前記第１スイッチと前記第２スイッチとの接続点の電圧及び前記第２電源の電圧が低下して、前記過電圧保護回路が過電圧保護動作状態となり、
    　前記演算部から前記第１診断パルス信号または前記第２診断パルス信号のいずれかが出力された場合、前記第１スイッチと前記第２スイッチとの接続点の電圧が低下する一方、前記第２電源の電圧の低下幅は第１の所定値以下となる過電圧保護回路。
  2. 　請求項１に記載の過電圧保護回路において、
    　前記放電部の一端が前記第１スイッチと前記第２スイッチとの接続点に接続される一方、前記放電部の他端がＧＮＤ電位に接続され、
    　前記電圧比較部から前記電圧監視部の前記出力信号に応じた前記電圧信号が出力された場合、前記第１スイッチと前記第２スイッチとがオン状態からオフ状態に遷移するとともに、前記放電部が動作することで、前記第１スイッチと前記第２スイッチとの接続点の電圧及び前記第２電源の電圧が低下して、前記第２電源が過電圧保護される過電圧保護回路。
  3. 　請求項１または２に記載の過電圧保護回路において、
    　前記診断信号出力部は、前記第１診断パルス信号及び前記第２診断パルス信号をそれぞれ受け取って、前記電圧監視部の内部の導通経路を変更することで、前記電圧監視部の前記出力信号を変調し、
    　前記過電圧保護回路の内部に異常がない場合、前記第１診断パルス信号の出力期間及び前記第２診断パルス信号の出力期間のそれぞれにおいて、前記第１スイッチと前記第２スイッチとの接続点の電圧が第２の所定値以下に低下するように構成され、
    　前記過電圧保護回路の内部に異常がある場合、前記第１診断パルス信号の出力期間及び前記第２診断パルス信号の出力期間のいずれかまたは両方において、前記第１スイッチと前記第２スイッチとの接続点の電圧が前記第２の所定値よりも低下しないように構成されている過電圧保護回路。
  4. 　請求項１～３のいずれか１項に記載の過電圧保護回路において、
    　前記電圧監視部は、互いに直列接続された複数の抵抗を含み、
    　前記複数の抵抗のうち、一の抵抗と他の抵抗との接続点が、前記電圧比較部の一方の入力端子に接続され、
    　前記基準電圧信号が、前記電圧比較部の他方の入力端子に入力され、
    　前記第１出力部は、前記一の抵抗と並列に接続されたスイッチを含み、
    　前記第２出力部は、前記他の抵抗と並列に接続されたスイッチを含み、
    　前記第１出力部の前記スイッチは、前記第１診断パルス信号が入力されることで、前記一の抵抗をバイパスするように動作し、
    　前記第２出力部の前記スイッチは、前記第２診断パルス信号が入力されることで、前記他の抵抗をバイパスするように動作する過電圧保護回路。
  5. 　請求項１～４のいずれか１項に記載の過電圧保護回路において、
    　前記第１スイッチ及び前記第２スイッチは、それぞれｐチャネルＭＯＳ電界効果トランジスタであり、
    　前記電圧保持部は、所定の容量値のキャパシタで構成され、
    　前記第１スイッチと前記第２スイッチのソース同士が接続されており、
    　前記第１スイッチのドレインが前記第１電源に接続され、
    　前記第２スイッチのドレインが前記第２電源と前記キャパシタの一端とに接続され、
    　前記キャパシタの他端がＧＮＤ電位に接続されている過電圧保護回路。
  6. 　請求項５に記載の過電圧保護回路において、
    　前記第１診断パルス信号の出力期間及び前記第２診断パルス信号の出力期間のそれぞれは、前記キャパシタの容量値に応じた前記電圧保持部の放電時定数よりも短い過電圧保護回路。
PCT/JP2022/033391 2021-10-12 2022-09-06 内部診断機能を備えた過電圧保護回路 WO2023062974A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2023555002A JPWO2023062974A1 (ja) 2021-10-12 2022-09-06
DE112022003456.4T DE112022003456T5 (de) 2021-10-12 2022-09-06 Überspannungsschutzschaltung mit interner diagnosefunktion
CN202280064043.9A CN118044086A (zh) 2021-10-12 2022-09-06 具备内部诊断功能的过电压保护电路

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2021167201 2021-10-12
JP2021-167201 2021-10-12

Publications (1)

Publication Number Publication Date
WO2023062974A1 true WO2023062974A1 (ja) 2023-04-20

Family

ID=85987429

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2022/033391 WO2023062974A1 (ja) 2021-10-12 2022-09-06 内部診断機能を備えた過電圧保護回路

Country Status (4)

Country Link
JP (1) JPWO2023062974A1 (ja)
CN (1) CN118044086A (ja)
DE (1) DE112022003456T5 (ja)
WO (1) WO2023062974A1 (ja)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016162363A (ja) * 2015-03-04 2016-09-05 ローム株式会社 リセットパルス列及びそれを用いるリセット回路
JP2018011271A (ja) * 2016-07-15 2018-01-18 富士電機株式会社 回路故障診断装置および駆動制御装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016162363A (ja) * 2015-03-04 2016-09-05 ローム株式会社 リセットパルス列及びそれを用いるリセット回路
JP2018011271A (ja) * 2016-07-15 2018-01-18 富士電機株式会社 回路故障診断装置および駆動制御装置

Also Published As

Publication number Publication date
JPWO2023062974A1 (ja) 2023-04-20
CN118044086A (zh) 2024-05-14
DE112022003456T5 (de) 2024-04-18

Similar Documents

Publication Publication Date Title
JP4589966B2 (ja) 電力供給制御装置及び半導体装置
US10044180B2 (en) Electronic circuit breaker for an electrical load in an on-board electrical system of a motor vehicle
JP4783220B2 (ja) 過電圧保護回路、電子装置
US7969703B2 (en) Overcurrent protection circuit and voltage regulator incorporating same
KR102067544B1 (ko) 보호 ｉｃ 및 전지 전압 감시 방법
CN103904629B (zh) 半导体器件和电子控制装置
US8035943B2 (en) Protection circuit apparatus
CN108068729B (zh) 包括具有同时开关状态检测功能的多重模拟开关监测***的车辆
CN110098597B (zh) 具备过电流保护功能的驱动电路
JP2007082036A (ja) 半導体集積回路装置、電源装置、電気機器
US9627962B2 (en) Fast blocking switch
US8159800B2 (en) Semiconductor device
KR102562626B1 (ko) 전원 회로
CN112713754A (zh) 驱动电路、具有驱动电路的***和校准程序
JP6085495B2 (ja) 半導体装置
US8786312B2 (en) Low voltage electronic module interface
US20220075403A1 (en) Power supply semiconductor integrated circuit
WO2023062974A1 (ja) 内部診断機能を備えた過電圧保護回路
US11675327B2 (en) Fault detection in power supply to a load in terms of a broken wire detection for a functional safety DC output
JP6539201B2 (ja) スイッチング電源、電源回路及び車載制御装置
EP3217523A1 (en) Semiconductor device, charge pump circuit, semiconductor system, vehicle, and control method of semiconductor device
US11563430B2 (en) Transistor diagnostic circuit
CN116599204B (zh) 供电装置
JPH0723525A (ja) 過電流検出回路
US20230236247A1 (en) Output current detection in high-side switch

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 22880670

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 2023555002

Country of ref document: JP

WWE Wipo information: entry into national phase

Ref document number: 112022003456

Country of ref document: DE