CN109411472A - 动态随机存取存储器及其制造方法 - Google Patents

Abstract

本发明提供一种动态随机存取存储器(dynamic random access memory；DRAM)及其制造方法。所述动态随机存取存储器包括基底、多个隔离结构、多条字线、多个位线触点以及多条埋入式位线。所述隔离结构位于基底中且定义出沿着第一方向延伸的多个主动区域。所述字线位于基底中并沿着第二方向延伸，且第二方向与第一方向相交。所述位线触点位于隔离结构上，其中每一位线触点具有定义出位线侧面触点的扩散区域。埋入式位线位于位线触点上，其中每一埋入式位线通过位线侧面触点以与主动区域连接，所述埋入式位线沿着第一方向延伸且与多个主动区域平行设置。

Description

动态随机存取存储器及其制造方法

技术领域

本发明实施例涉及一种动态随机存取存储器及其制造方法。

背景技术

随着动态随机存取存储器(dynamic random access memory；DRAM)的设计尺寸变得越来越小，半导体装置也不断地发展成为具有更高的密度。一般而言，传统的动态随机存取存储器单元需要具斜角的主动区域布局(angled active area layout)，这是因为电容必须连接到主动区域且同时不与位线短路。基于具斜角的主动区域布局，主动区域之间的间距会被紧缩，进而容易造成微影制程的困难、高位线寄生电容的产生以及较差的位线感测幅度等问题。有鉴于此，如何改善动态随机存取存储器的性能和设计为现有技术中的重要课题。

发明内容

本发明提供一种动态随机存取存储器及其制造方法，可用以解决微影制程的困难、存储节点接触的主动接触面积小、较差的写入恢复时间特性、高位线寄生电容的产生以及较差的位线感测幅度等问题。

本发明的一实施例提供一种动态随机存取存储器，包括基底、多个隔离结构、多条字线、多个位线触点以及多条埋入式位线。多个隔离结构位于基底中且定义出沿着第一方向延伸的多个主动区域。多个位线触点位于多个隔离结构上，其中每一位线触点具有定义出位线侧面触点的扩散区域。多条埋入式位线位于多个位线触点上，其中每一埋入式位线通过位线侧面触点以与主动区域连接，埋入式位线沿着第一方向延伸且与多个主动区域平行设置。

本发明的一实施例进一步提供一种动态随机存取存储器的制造方法，包括以下步骤。提供基底，且在基底中定义出沟槽。在所述基底的沟槽中形成多个隔离结构，且所述多个隔离结构定义出沿着第一方向延伸的多个主动区域。通过斜角离子注入步骤在所述隔离结构上方与所述沟槽中的一侧壁上形成衬垫以及间隙物。多条字线是形成于基底中且沿着第二方向延伸，且第二方向与第一方向相交。于多个隔离结构上方形成多个位线触点，其中每一所述位线触点具有定义出位线侧面触点的扩散区域，且衬垫以及间隙物覆盖每一位线触点的一侧边。在多个位线触点上方形成多条埋入式位线，其中每一埋入式位线通过所述位线侧面触点与主动区域连接，所述埋入式位线沿着第一方向延伸且与多个主动区域平行设置。

基于上述，本发明的动态随机存取存储器是形成有平行于主动区域的埋入式位线，且埋入式位线是以位线侧面触点连接至主动区域。因此，主动区域之间的间距被松弛，且较大的主动区域可以被用来达到更友善的光(微影制程)过程。此外，由于动态随机存取存储器结构具有位线侧面触点与埋入式位线，因此，可减少位线寄生电容以及改善位线感测幅度。总体而言，本发明可制造出具有较佳的设计与性能的动态随机存取存储器。

附图说明

接合附图阅读以下详细说明，会最佳地理解本发明实施例的各个实施方式。应注意的是，根据本行业中的标准惯例，各种特征并非按比例绘制。事实上，为论述清晰起见，可任意增大或减小各种特征的尺寸。

图1是根据本发明实施例的动态随机存取存储器的上视示意图。

图2A至图20是根据本发明实施例的动态随机存取存储器的制造流程图。

附图标记说明

10：动态随机存取存储器

101：基底

102：遮罩层

104：隔离结构

106A：衬垫

106B：间隙物

108：第一氧化物层

110：遮罩

112：第二氧化物层

112a：经蚀刻第二氧化物层

114：闸氧化物

116：字线

116A：第一导电层

116B：第二导电层

118：氮化硅层

118a：经蚀刻氮化硅层

120、124：图案化遮罩层

122：掺杂多晶硅层

122a：位线触点

122b：位线侧面触点

126：位线侧壁

128：导电材料

128’：位线

128A：第一导电层

128B：第二导电层

130：氮化硅层

132：氧化硅模

134：电容触点

136：电容

AR：主动区域

D1：第一方向

D2：第二方向

T1、T2、T3、T4、T5、T6、T7、T8：沟槽

X1：磷离子

S1：第一侧壁

S2：第二侧壁

Y1：位线触点的一侧

Y2：位线触点的另一侧

具体实施方式

以下将详尽参考本发明的较佳实施例，其示例在附图中示出。尽可能地，在附图和说明书中将使用相同的元件符号来表示相同或相似的元件。

如图1所示，本发明实施例的动态随机存取存储器10包括多个主动区域AR、多条字线116、多条埋入式位线128’、多个位线触点(具有侧面触点122b)、多个电容触点134以及多个电容136。在本实施例中，隔离结构(未显示)定义出多个主动区域AR，且主动区域AR沿着第一方向D1延伸。多条字线116是沿着第二方向D2延伸，其中第二方向D2与第一方向D1相交。特别是，第一方向D1与第二方向D2正相交。多个位线触点位于隔离结构(未显示)上，且每一位线触点具有定义出位线侧面触点122b的扩散区域。多条埋入式位线128’位于多个位线触点上，且每一埋入式位线128’通过位线侧面触点122b以与主动区域AR连接。

在本实施例中，多个主动区域AR与多条埋入式位线128’分别形成沿着第一方向D1延伸的直线。通过此直线型的主动区域布局，电容136与主动区域AR之间的界面电阻会减小。如此一来，主动区域AR之间的间距会被松弛，且较大的主动区域AR可以被用来达到更友善的光(微影制程)过程。此外，埋入式位线128’是通过位线侧面触点122b以与主动区域AR连接。在此架构下，位线128与电容触点134之间的距离会较传统结构的距离增加。因此，位线寄生电容可减小且位线感测幅度可得到改善。具有直线型的主动区域布局、埋入式位线128’与位线侧面触点122b的实施例的动态随机存取存储器10的制造方法将参照图2A至图20来进行说明。

图2A至图20分别是图1的动态随机存取存储器10在不同阶段的制造过程中的顶视图与剖视图。在这些图中，会先呈现一顶视图，其后将呈现沿顶视图中的线A-A’、线B-B’、线C-C’或线D-D’的剖视图。举例来说，图2A是图1的动态随机存取存储器10在一个阶段的制造过程中的顶视图。图2B是沿图2A中的线A-A’的剖视图。图2C是沿图2A中的线B-B’的剖视图。与前述相同概念的顶视图与剖视图将应用于呈现图3A-图3C至图19A-图19E。

首先，请参照图2A至图2C，提供基底101，并在基底101上形成遮罩层102。形成遮罩层102后，在基底101与遮罩层102中通过蚀刻定义出沟槽T1，使得后续可定义出主动区域AR。接着，在基底101中的沟槽T1形成多个隔离结构104。特别是，隔离结构104的形成可定义出主动区域AR，其中所述主动区域AR形成沿着第一方向D1延伸的直线。

再来，请参照图3A至图3C，在形成隔离结构104后，是在隔离结构104上方与沟槽T1的侧壁上形成衬垫106A以及间隙物106B。在本实施例中，是预先形成填充至沟槽T1中以及覆盖沟槽T1的两个相对侧壁的衬垫106A。衬垫106A例如是被形成在遮罩层102顶部以覆盖遮罩层102，并且，是在后续流程中通过回蚀刻的方式使衬垫106A与遮罩层102共平面。衬垫106A例如是通过临场蒸气产生氧化程序(in-situ steam generation oxidationprocess；ISSG oxidation process)形成。在形成衬垫106A后，是在沟槽T1中形成间隙物106B以覆盖衬垫106A，其中间隙物106B也位于沟槽T1的两个相对侧壁上。在部分实施例中，间隙物106B的材料例如是氮化硅，但不限于此。

在形成衬垫106A与间隙物106B后，是接着形成填充至沟槽T1的第一氧化物层108。第一氧化物层108例如是具有高湿率(wet rate)的氧化硅(二氧化硅)层。进一步来说，第一氧化物层108是形成在沟槽T1中以及位于沟槽T1的两相对侧壁上(第一与第二侧壁)的衬垫106A与间隙物106B之间。形成第一氧化物层108的步骤例如是先形成完整覆盖衬垫106A、间隙物106B与沟槽T1的氧化物层(未示出于图上)。接着，在氧化物层上施行回蚀刻步骤(etch-back process)以形成位于沟槽T1内的第一氧化物层108。此外，可施行平坦化步骤(planarization process)以使遮罩层102的顶面、衬垫106A与间隙物106B彼此为共平面。平坦化处理例如是化学机械研磨步骤(chemical mechanical polishing process；CMPprocess)。

接着，请参照图4A至图4C，在形成第一氧化物层108后，是形成填充至沟槽T1中以覆盖第一氧化物层108、衬垫106A与间隙物106B的遮罩110。特别是，遮罩110共形地覆盖遮罩层102、衬垫106A、间隙物106B与第一氧化物层108。在本实施例中，遮罩110的材料例如是未经掺杂的非晶硅(amorphous silicon；a-Si)。

接着，请参照图5A至图5C，在形成遮罩110后，是在遮罩110上进行斜角离子注入步骤(angled ion implantation process；如箭头指示)，以使遮罩110存在具有和不具有离子注入的部分。在本发明的实施例中，是通过斜角磷离子注入来执行所述斜角离子注入步骤。举例来说，如图5B与图5C所示，在一角度下将磷离子X1注入遮罩110，以使部分的遮罩110具有磷离子注入以及部分的遮罩110不具有磷离子注入。虽然在本实施例的斜角离子注入步骤是使用磷离子，然而本发明不限于此。举例来说，在替代的实施例中，斜角离子注入步骤也可以使用其他形式的离子，只要能够使后续步骤中选择性地移除部分遮罩110即可。

再来，请参照图6A至图6C，在斜角离子注入步骤后，选择性地移除不具有磷离子注入部分的遮罩110。举例来说，是通过具有高选择性的氨湿式蚀刻(ammonia wet etch)来移除遮罩110上不具有磷离子注入的区域。在移除部分的遮罩110后，会暴露出第一氧化物层108以及在沟槽T1的其中一侧壁(第二侧壁S2)上的衬垫106A与间隙物106B。值得注意的是，遮罩110仍然覆盖着沟槽T1的另一相对侧壁(第一侧壁S1)上的衬垫106A与间隙物106B。

接着，请参照图7A至图7C，例如是通过湿式蚀刻技术先移除在其中一侧壁(第二侧壁S2)上所暴露出来的间隙物106B。之后，如图8A至图8C所示，例如是通过湿式蚀刻技术将在其中一侧壁(第二侧壁S2)上所暴露出来的衬垫106A接着移除。在移除暴露出来的衬垫106A与间隙物106B之后，通过另一湿式蚀刻步骤将第一氧化物层108移除。如图8C所示，是将第一氧化物层108移除以形成沟槽T2。另外，在沟槽T1的相对侧壁(第一侧壁S1)上的衬垫106A与间隙物106B会被保留。

再来，请参照图9A至图9C，在移除其余的遮罩110后，是形成填充至沟槽T2的第二氧化物层112。第二氧化物层112的材料例如是氧化硅。在本实施例中，沟槽T2的侧壁(第一侧壁S1)上的衬垫106A与间隙物106B会覆盖第二氧化物层112的一侧，而第二氧化物层112的另一侧会接触基底101。

接着，请参照图10A至图10D，为了形成字线116(示于图1)，是在基底101中定义出多个沟槽T3，其中沟槽T3是沿着第二方向D2延伸。第二方向D2与第一方向D1正相交。

接着，请参照图11A至图11C，在沟槽T3中形成闸氧化物114与多条字线116。埋入式字线116的材料是导电材料，且导电材料包括金属、金属合金、金属氮化物或其组合。金属材料例如是钨、铝、铜或其组合。金属合金例如是铜铝合金。金属氮化物例如是氮化钛、氮化钽或其组合。在部分的实施例中，埋入式字线116是包含第一导电层116A与第二导电层116B的两层结构。

在本实施例中，第一导电层116A环绕并覆盖第二导电层116B的底面与侧壁。第一导电层116A可作为黏合层(adhesive layer)或隔离层(barrier layer)。第一导电层116A的材料例如是金属氮化物，如氮化钨、氮化钛或氮化钽。第二导电层116B的材料例如是金属或金属合金，如钨、铝、铜或其合金。形成字线116的方法例如是利用化学气相沉积或物理气相沉积步骤在基底101上形成第一导电材料层与第二导电材料层。第一导电材料层与第二导电材料层是覆盖基底101的表面并且被填充至沟槽T3中。接着，例如是通过回蚀刻方法将基底101的表面以及在沟槽T3一部分中的第一导电材料层与第二导电材料层部分移除，以形成第一导电层116A与第二导电层116B。

如图11A至图11C所示，形成字线116后，是在沟槽T3中填入氮化硅层118。氮化硅层118的形成例如是通过将氮化硅满溢地填入沟槽T3中，以使氮化硅覆盖遮罩层102。接着，执行回蚀刻步骤与化学机械研磨步骤以使氮化硅层118的顶面与遮罩层102的顶面在同一水平。氮化硅层118在沟槽T3中形成并覆盖字线116。

再来，请参照图12A至图12E，在形成氮化硅层118之后，是形成图案化遮罩层120以覆盖部分氮化硅层118，并且覆盖部分遮罩层102与第二氧化物层112。图案化遮罩层120例如是图案化光阻层。在实施例中，是对没有被光阻120覆盖的部分第二氧化物层112进行蚀刻以形成沟槽T4(见图12D与图12E)。在实施例中，是通过湿式蚀刻来形成沟槽T4。在蚀刻后，沟槽T4会暴露出经蚀刻第二氧化物层112a。

接着，请参照图13A至图13E，在沟槽T4中形成掺杂多晶硅层122。此外，掺杂多晶硅层122覆盖氮化硅层118、遮罩层102与第二氧化物层112的顶面。在实施例中，掺杂多晶硅层122例如是p型掺杂多晶硅层。掺杂多晶硅层122在后续步骤中被用于形成位线触点。

接着，请参照图14A至图14E，通过回蚀刻步骤对掺杂多晶硅层122进行蚀刻以形成多个位线触点122a。多个位线触点122a位于经蚀刻第二氧化物层112a上方与隔离结构104上方。此外，每一位线触点122a具有定义出位线侧面触点122b的扩散区域。位线侧面触点122b是通过P型扩散形成的N型区域。

在本实施例中，在回蚀刻步骤中形成的沟槽T5会暴露出位线触点122a(见图14D与图14E)。此外，衬垫106A与间隙物106B只会覆盖每一位线触点122a的一侧，其中，衬垫106A与间隙物106B是位于定义出位线侧面触点122b的一侧的相对位置上(见图14E)。也就是说，由于衬垫106A与间隙物106B只会覆盖位线触点122a的一侧Y1，因此，在位线触点122a的另一侧Y2可通过扩散的方式形成位线侧面触点122b。另外，位线触点122a会扩散至位于遮罩层102下方的位置。此外，位线触点122a的顶面与遮罩层102的底面在同一水平(主动区域AR)。

再来，请参照图15A至图15E，形成位线触点122a与位线侧面触点122b后，是形成图案化遮罩层124以覆盖遮罩层102以及覆盖部分氮化硅层118。接着，对没有被图案化遮罩层124覆盖的其他部分的氮化硅层118与部分第二氧化物层112进行蚀刻以形成沟槽T6(见图15C与图15E)。在实施例中，是对氮化硅层118进行蚀刻以形成经蚀刻氮化硅层118a，以使经蚀刻氮化硅层118a的顶面和第二氧化物层112的顶面与位线触点122a为共平面(见图15D)。在后续步骤中，将使用此步骤所形成的沟槽T6结合镶嵌互连技术(damasceneinterconnect technology)来形成位线。

接着，请参照图16A至图16E，是将图案化遮罩层124剥离，并且在沟槽T6的内侧形成位线侧壁126以覆盖沟槽T6的两个相对侧壁。位线侧壁126例如是由氮化硅所制成。在形成位线侧壁126后，是在位线侧壁126之间的沟槽T6中形成导电材料128。也即，位线侧壁126隔离了导电材料128。在本实施例中，导电材料128被用于形成位线。导电材料128的材料包括金属、金属合金、金属氮化物或其组合。金属材料例如是钨、铝、铜或其组合。金属合金例如是铜铝合金。金属氮化物例如是氮化钨、氮化钛、氮化钽或其组合。

在本实施例中，导电材料128是包含第一导电层128A与第二导电层128B的两层结构。第一导电层128A环绕并覆盖第二导电层128B的底面与侧壁。第一导电层128A可作为黏合层或隔离层。第一导电层128A的材料例如是金属，如钛、钨，或是金属氮化物，如氮化钛或氮化钽。第二导电层128B的材料例如是金属或金属合金，如钨、铝、铜或其合金。

接着，请参照图17A至图17E，对导电材料128进行蚀刻以形成多条埋入式位线128’。此外，对导电材料128进行蚀刻期间会形成沟槽T7(见图17C)。在本实施例中，多条埋入式位线128’是分别形成沿着第一方向D1延伸的直线。埋入式位线128’位于位线触点122a上方，并且与多个主动区域AR平行设置。此外，埋入式位线128’通过位线侧面触点122b连接至主动区域AR。在形成埋入式位线128’后，是以氮化硅层130覆盖埋入式位线128’。氮化硅层130完全填充至沟槽T7的间隙中，并且是通过执行回蚀刻步骤以使氮化硅层130的顶面与遮罩层102的顶面为共平面。

再来，请参照图18A至图18E，在形成氮化硅层130之后，是在氮化硅层130上形成氧化硅模132。氧化硅模132例如是具有沟槽T8的图案画层面，其中，是通过移除部分遮罩层102以形成沟槽T8。沟槽T8具有与后续步骤中形成的电容触点对应的图案。

接着，请参照图19A至图19E，形成电容触点134以填充沟槽T8的间隙。在本实施例中，每一电容触点134位于两条埋入式位线128’之间，且埋入式位线128’的下表面位于较电容触点134的下表面更高的位置。

最后，请参照图20，形成本发明的动态随机存取存储器10。在本实施例中，形成电容触点134之后，是在电容触点134上形成多个电容136，以使电容136与电容触点134有电性连接。在本实施例中，电容136例如是堆叠式电容(stacked capacitors)而非沟槽式电容(trench capacitors)。此外，实施例的动态随机存取存储器10为6F²动态随机存取存储器单元或是8F²动态随机存取存储器单元，而非4F²动态随机存取存储器单元。

综上所述，本发明的动态随机存取存储器是结合埋入式位线所形成。埋入式位线与主动区域平行设置，且埋入式位线通过位线侧面触点与主动区域连接。埋入式位线与主动区域皆形成沿着第一方向延伸的直线。基于直线型的主动区域布局，主动区域之间的间距会被松弛，且较大的主动区域可以被用来达到更友善的光(微影制程)过程。此外，相较于传统结构，埋入式位线与电容触点之间的距离会增加。因此，能够减小位线寄生电容，并且，改善位线感测幅度。整体而言，本发明能够达成具有较佳设计与性能的动态随机存取存储器。

虽然本发明已以实施例揭示如上，然其并非用以限定本发明，任何所属技术领域中技术人员，在不脱离本发明的精神和范围内，当可作些许的更改与润饰，故本发明的保护范围当视权利要求所界定者为准。

Claims (16)

1.一种动态随机存取存储器，其特征在于，包括：

基底；

多个隔离结构位于所述基底中，其中所述多个隔离结构定义出沿着第一方向延伸的多个主动区域；

多条字线位于所述基底中，其中所述多条字线沿着第二方向延伸，且所述第二方向与所述第一方向相交；

多个位线触点位于所述多个隔离结构上方，其中每一所述位线触点具有定义出位线侧面触点的扩散区域；以及

多条埋入式位线位于所述多个位线触点上方，其中每一所述埋入式位线通过所述位线侧面触点以与所述主动区域连接，所述多条埋入式位线沿着所述第一方向延伸且与所述多个主动区域平行设置。

2.根据权利要求1所述的动态随机存取存储器，还包括衬垫以及间隙物覆盖每一所述位线触点的侧边，其中所述衬垫以及所述间隙物位于定义出所述位线侧面触点的一侧的相对位置上。

3.根据权利要求1所述的动态随机存取存储器，其中所述多个主动区域以及所述多条埋入式位线分别形成沿着所述第一方向延伸的直线。

4.根据权利要求1所述的动态随机存取存储器，其中所述第一方向与所述第二方向正相交。

5.根据权利要求1所述的动态随机存取存储器，还包括：

多个电容触点，其中每一所述电容触点位于两条所述埋入式位线之间，且所述埋入式位线的下表面位于较所述电容触点的下表面更高的位置；以及

多个电容，位于所述多个电容触点上。

6.根据权利要求5所述的动态随机存取存储器，其中所述多个电容为堆叠式电容。

7.根据权利要求1所述的动态随机存取存储器，其中所述主动区域以及所述埋入式位线位于同一高度。

8.根据权利要求1所述的动态随机存取存储器，其中所述动态随机存取存储器为6F²动态随机存取存储器单元或是8F²动态随机存取存储器单元。

9.一种动态随机存取存储器的制造方法，其特征在于，包括：

提供基底，且在所述基底中定义出沟槽；

在所述基底的所述沟槽中形成多个隔离结构，所述多个隔离结构定义出沿着第一方向延伸的多个主动区域；

通过斜角离子注入步骤在所述隔离结构上方与所述沟槽中的侧壁上形成衬垫以及间隙物；

在所述基底中形成多条字线，其中所述多条字线沿着第二方向延伸，且所述第二方向与所述第一方向相交；

在所述多个隔离结构上方形成多个位线触点，其中每一所述位线触点具有定义出位线侧面触点的扩散区域，且所述衬垫以及所述间隙物覆盖每一所述位线触点的侧边；以及

在所述多个位线触点上方形成多条埋入式位线，其中每一所述埋入式位线通过所述位线侧面触点以与所述主动区域连接，所述多条埋入式位线沿着所述第一方向延伸且与所述多个主动区域平行设置。

10.根据权利要求9所述的动态随机存取存储器的制造方法，其中所述通过斜角离子注入步骤在所述隔离结构上方与所述沟槽中的所述侧壁上形成衬垫以及间隙物包括以下步骤：

在所述隔离结构上方的所述沟槽的第一侧壁与第二侧壁上形成所述衬垫以及所述间隙物；

在位于所述第一侧壁与所述第二侧壁上的所述衬垫与所述间隙物之间的所述沟槽中形成第一氧化物层；

形成填充至所述沟槽中并覆盖所述第一氧化物层、所述衬垫与所述间隙物的遮罩；

在所述遮罩上进行斜角离子注入，以使所述遮罩存在具有和不具有离子注入的部分；

选择性的移除所述遮罩中不具有离子注入的部分以暴露出位于所述第二侧壁上的所述衬垫以及所述间隙物；

移除暴露在所述第二侧壁上的所述衬垫以及所述间隙物，并且从所述沟槽中移除所述第一氧化物层；

移除所述遮罩；以及

在所述沟槽中形成第二氧化物层，以使所述第二氧化物层的一侧被形成在所述第一侧壁上的所述衬垫与所述间隙物覆盖。

11.根据权利要求10所述的动态随机存取存储器的制造方法，其中是通过斜角磷离子注入来执行所述斜角离子注入步骤。

12.根据权利要求9所述的动态随机存取存储器的制造方法，其中所述多个主动区域以及所述多条埋入式位线分别形成沿着所述第一方向延伸的直线。

13.根据权利要求9所述的动态随机存取存储器的制造方法，其中所述第一方向与所述第二方向正相交。

14.根据权利要求9所述的动态随机存取存储器的制造方法，还包括：

形成多个电容触点，其中每一所述电容触点是形成在两条所述埋入式位线之间，且所述埋入式位线的下表面位于较所述电容触点的下表面更高的位置；以及

于所述多个电容触点上形成多个电容。

15.根据权利要求14所述的动态随机存取存储器的制造方法，其中所述多个电容为堆叠式电容。

16.根据权利要求9所述的动态随机存取存储器的制造方法，其中所述动态随机存取存储器为6F²动态随机存取存储器单元或是8F²动态随机存取存储器单元。