CN104617096B - 硅埋入式数位线存取装置及其形成方法 - Google Patents

硅埋入式数位线存取装置及其形成方法 Download PDF

Info

Publication number
CN104617096B
CN104617096B CN201410478335.4A CN201410478335A CN104617096B CN 104617096 B CN104617096 B CN 104617096B CN 201410478335 A CN201410478335 A CN 201410478335A CN 104617096 B CN104617096 B CN 104617096B
Authority
CN
China
Prior art keywords
ditches
irrigation canals
digit line
silicon
access device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201410478335.4A
Other languages
English (en)
Other versions
CN104617096A (zh
Inventor
希亚姆·苏尔氏
拉尔斯·黑尼克
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nanya Technology Corp
Original Assignee
Nanya Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nanya Technology Corp filed Critical Nanya Technology Corp
Publication of CN104617096A publication Critical patent/CN104617096A/zh
Application granted granted Critical
Publication of CN104617096B publication Critical patent/CN104617096B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/482—Bit lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/488—Word lines
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Semiconductor Memories (AREA)
  • Element Separation (AREA)

Abstract

本发明公开了一种硅埋入式数位线存取装置及其形成方法，该存取装置包括沿着第一方向延伸的第一数位线沟渠、位于第一数位线沟渠之间的埋入式数位线、分隔第一数位线沟渠的第二沟渠和第三沟渠、位于第二沟渠中而填入数位线沟渠又有空气间隙的填充材料、沿着第二方向延伸的多个字元线沟渠、位于字元线沟渠的壁上的金属字元线以及填入字元线沟渠中的填充材料。

Description

硅埋入式数位线存取装置及其形成方法
技术领域
本发明涉及一种制造集成电路的领域，尤其是涉及用于存储器，例如动态随机存取存储器的硅埋入式数位线存取装置及其形成方法。
背景技术
随着半导体存储器业界的持续缩减记忆晶胞装置的尺寸，需要在动态随机存取存储器(DRAM)晶片中增加封装密度。在过去几代的装置中，动态随机存取存储器业界已经发展出晶胞布局的方法，可以降低存储器在晶片中占据的面积。最新的设计是将位址线或数位线埋入硅基材中，以增加其密度，然后将晶体管或是电容器做在顶部来形成垂直堆迭。这样的装置也称为埋入式数位线(buried digit line,BDL)存取装置。
然而，现有的埋入式数位线技术仍然有些缺陷，例如埋入式数位线存取装置有非常高的数位线-数位线(digit line,DL-DL)耦合电容。使用电流金属数位线图，数位线-数位线电容可以多达25％-30％的总数位线电容。即使总数位线电容比起其他的技术还要来得低，高比率的数位线-数位线耦合却造成了明显的损失。为了要发挥功效，数位线-数位线电容应当不要超过总数位线电容的20％，更好是小于总数位线电容的10％。因此，需要提供一种动态随机存取存储器应用中改良的埋入式数位线装置，从而能够降低总数位线电容中的数位线-数位线耦合比率。
发明内容
本发明的目的在于提供一种改良的埋入式数位线装置，从而解决现有技术中的上述问题。
本发明去除了现有技术中的金属数位线，而只靠重掺杂硅的导电性当作数位线。如此，在数位线之间就空出了更多的空间，从而降低数位线-数位线电容，增进了装置的品质。
本发明也提供了一种方法，使得空气间隙只会形成在有硅的数位线之间，用来更进一步降低数位线-数位线电容。
采用这种方法，本发明的数位线-数位线电容可以降到总数位线电容的10-15％，而形成改进的动态随机存取存储器。此方法也经过简化，借此来降低制造时间和成本。
附图说明
图1至图3是本发明实施例的存取装置从第一方向上观察的一个示意性横剖面图。
图4至图7是本发明实施例的存取装置的剖面示意图，但从垂直于第一方向的第二方向来观察。
其中，附图标记说明如下：
10 基材
11 硬掩膜层
12 第一沟渠
13 第一衬垫层
14 第二沟渠
15 第三沟渠
17 底切结构
21 数位线/硅区
24 衬垫层
25 牺牲填充材料
26 空气间隙
31 第二图案化硬掩膜层
32 沟渠
33 氧化层
35 金属层/字元线
36 空气间隙
37 氧化物材料
40 氧化物材料
46 空气间隙
具体实施方式
本发明以下的详细描述，并参照视为本发明一部分的附图，介绍了本发明的具体实施例。这些实施例以足够多的细节来描述，以使本领域的技术人员能够实施本发明。可以在不脱离本发明的精神和范围内，利用其他的实施例和结构、逻辑和电性变化。大多数本发明中使用的工艺对本领域的技术人员是众所周知的，所以不多加明确的描述或详细的说明。
在本发明的一个优选实施例中，提供基材10。在此基材中，可以经由第一工艺以定义一个区域来实现下一个步骤的阵列。基材10可以是硅基材。浅沟渠隔离(STI)形成于基材10中，以界定出本发明装置的周边(没有画出)。这些浅沟渠隔离定义一个后来形成的数位线的区域。
图1至图3是本发明存取装置从第一方向，例如在Y轴方向上观察的一个示意性横剖面图。如图1所示，沉积第一图案化的硬掩膜层11来界定用于形成数位线(digit line)的沟渠的图案。硬掩膜所界定的是间距(pitch)在40至60纳米(nm)之间的特征，以使得图案化的特征可以以15纳米～30纳米的尺寸而彼此相隔开。硬掩膜层11的材料包括氮化硅(SiN)，但不限定于此。进行光刻工艺，蚀刻出位于基材10中的多个第一沟渠12。第一沟渠12的深度范围是1600至2400埃然后，经由例如氧化工艺或氧化工艺后又接着氮化硅沉积的工艺，在第一沟渠12的壁上形成第一衬垫层13，但不限定于此。
根据本发明的第一实施例中，在第一衬垫层13形成之后，进行植入工艺D1，而将掺质植入第一沟渠12下面的基材10中。植入工艺可包括以大约900℃的温度进行大约30分钟的驱入(drive-in)热工艺，但不限定于此，植入工艺一般的范围可以包括在700℃-1150℃的温度范围内和几秒钟至数小时的时间范围内。在本发明中，优选的掺杂剂是扩散砷(As)原子在基材10中，但不限定于此，磷掺杂剂可用于形成一般的N型金氧半导体(n-MOS)装置。P型金氧半导体装置的情况，则可以在植入工艺中使用硼(B)掺杂剂。
在另一个实施例中，可以在植入工艺和驱入(drive-in)热工艺前进行间隙壁蚀刻工艺，而此间隙壁蚀刻工艺则暴露出位于第一沟渠12底部的硅。
参照图2，在进行过植入工艺D1之后，在基材10中形成重掺杂的硅区21，而当作数位线。然后，第二沟渠14通过蚀刻工艺形成在每个第一沟渠12中，其中第二沟渠包括底切结构(undercut)17，这样才能有效地分隔开数位线21。第二沟渠14的深度，在500埃至1500埃之间的范围内。然后，通过另一次的蚀刻工艺第三沟渠15形成在每个第二沟渠14中，以实现数位线对数位线(DL-对-DL)的分离，借此确保三个连续沟渠的总深度大于数位线21的深度。
根据本发明的另一实施例，连续地形成第一沟渠12和第二沟渠14。然后进行植入工艺，以便形成埋入式数位线21。在此实施例中，植入工艺D1优选为气相掺杂(GDP)的工艺，但不限定于此。在注入工艺后，进行第三沟渠15的蚀刻。所有其它方法、材料、性质和工艺则是与优选实施例相似。
在另一个实施例中，第二沟渠和第三沟渠的蚀刻工艺也可以组合成单个步骤来实现类似的沟渠轮廓。因此，在第一沟渠12形成后进行的植入工艺和驱入工艺可以使用较低的剂量，以形成渐变的接合，而在第二沟渠14形成后进行的植入工艺和驱入工艺则可以使用重剂量以形成数位线的区域。所有其它方法，材料性质和工艺是与优选的实施例相似。
参照图3，在实现第三沟渠15后，在第一沟渠、第二沟渠和第三沟渠的壁上均匀地形成另一衬垫层24。形成的衬垫层24是用来防止后续沉积的沟渠填充材料中的掺质经由沟渠泄漏出去。形成衬垫层24的方法包括氧化工艺或氧化物沉积工艺，而在衬垫层24形成的工艺中可以除去第一衬垫层13，但不限定于此，而衬垫层24的宽度大约为5纳米，但并不限定于此。
在衬垫层24沉积之后，将牺牲填充材料25共形地填入这些沟渠中。牺牲填充材料包括多晶硅、经过掺杂或未掺杂的非晶硅，但不限定于此。牺牲填充材料25共形填入沟渠会使得空气间隙26形成在第二沟渠14中，这是由于包括底切结构17的第二沟渠14的形状，于是在与第一沟渠12的接合处会产生束口(pinch)的现象。
然后牺牲填充材料25进行平坦化工艺。平坦化工艺可包括化学机械抛光(CMP)工艺或干蚀刻工艺，但不限定于此，并且进行到直至牺牲填充材料25的顶表面与硬掩膜层11的顶表面是相同水平为止。
参照图4，图4至图7是本发明存取装置的剖面示意图，但是是从垂直于第一方向的第二方向，例如X轴方向来观察。在牺牲硅填充材料已经填入和平坦化之后，第二图案化硬掩膜层31会形成在本发明的结构上。第二图案化硬掩膜层31界定后续所建立用于形成本发明存取装置的字元线的沟渠的图案，其为多个沿着垂直于先前形成的数位线21方向的方向所延伸的沟渠。第二图案化硬掩膜层31的材料可以包括氮化硅的材料，但不限定于此。根据第二图案化硬掩膜层31的图案进行光刻工艺，来蚀刻出多个进入基材10的沟渠32，与蚀刻先前沉积的牺牲填充材料25。蚀刻沟渠32，使得沟渠32的深度总是比先前形成的数位线21的深度还要浅。优选地，沟渠32的深度在1000埃到1500埃的范围中。
然后，进行栅极氧化工艺，以在沟渠32的侧壁上形成氧化层33。可以经由氧化工艺或氧化物沉积工艺来形成氧化层33，但不限定于此。
参照图5。在氧化物层33形成之后，将金属层35均匀地沉积在沟渠32中。金属层的材料通常包括氮化钛(TiN)，但不限定于此。然后进行干蚀刻工艺以蚀刻部分的金属层35。更精确地来说，干蚀刻工艺蚀刻位于沟渠32底部的金属层35部分，从而使得金属层35位于沟渠32壁上的部分被清楚而明确地分开，于是它们不相互接触，又充分地间隔开。这些步骤的干蚀刻工艺也会将金属层35位于沟渠32侧壁上的上部分凹陷，从而经由将金属层35每一部分的顶部降至低于硬掩膜层的顶表面来调整字元线的高度。
如图6所示，在字元线35被分离，并使其高度凹陷到正确的高度之后，经由高深宽比工艺(HARP)或等离子体辅助化学气相沉积(PECVD)等的沉积工艺沉积氧化物材料37至沟渠32中，但不限定于此。由于在此类沉积工艺中的方向性和字元线(即氮化钛)金属材料35的本质，而呈现尖锐转角的性质，而在沟渠32中形成束口点(pinching point)。在沉积工艺中，束口可以导致在氧化物材料37中形成小型的空气间隙36。
然后，进行平坦化和氧化物凹陷工艺，以平坦化位于沟渠32中的氧化物材料37。平坦化和氧化物凹陷工艺可以包括化学机械抛光(CMP)工艺和回蚀工艺的组合，或者仅是干式回蚀刻工艺，但不限定于此。如果使用像化学机械抛光工艺的平坦化工艺时，则化学机械抛光工艺可以停在第二图案化硬掩膜层31上，或是可以将第二图案化硬掩膜层31完全蚀刻掉，而化学机械抛光工艺可停在硬掩膜层11。无论化学机械抛光工艺结果为何，干式回蚀刻工艺将确保完全移除第二图案化硬掩膜层31和薄化硬掩膜层11。在此干式回蚀刻工艺中，要确保留下一些硬掩膜层11是很关键的。如果整个硬掩膜层11都被除去，那牺牲材料移除的工艺便会蚀穿位于硅有源区立柱顶部的薄氧化物并蚀刻到硅柱本身。进行干式回蚀刻工艺，直到氧化物材料37的上表面向下凹陷到沟渠壁的上表面以下，例如低于上表面20纳米，但不限定于此。此时，牺牲填充材料25即暴露出来。
参照图7。图7是根据本发明实施例的一个存取装置从第一方向，例如Y轴方向，观察到的横截面示意图。根据本发明的第一实施例，在化学机械抛光工艺之后，进行湿蚀刻工艺以整体移除牺牲填充材料25，其中湿蚀刻工艺对于氮化物和氧化物具有选择性。
再次经由包括高密度等离子体工艺或等离子体辅助化学气相沉积(PECVD)工艺等的沉积工艺，将氧化物材料40填入第一沟渠12、第二沟渠14和第三沟渠15中，但不限定于此。因为沉积工艺中的方向性以及第一沟渠12和第二沟渠14接合处之间形状所提供的束口点，会导致空气间隙46的形成。
最后通过如化学机械抛光工艺的平坦化工艺，平坦化填入的氧化物材料40的表面，使得氧化物材料40的顶表面与剩余硬掩膜层11的顶表面齐平。
在本发明的另一个实施例中，牺牲填充材料25可以在沟渠32充分蚀刻之后被移除。然后填入氧化物材料40，并经由如前所述的相同工艺来平面化。然后执行如前所述形成字元线的步骤。所有其它方法，材料性质和工艺是与优选的实施例相似。
在本发明的另一个实施例中，可以在金属材料35已经被部分或完全蚀刻后来移除牺牲填充材料25。然后填入氧化物材料40，并经由如前所述的相同工艺来平面化。然后进行如前所述形成字元线的步骤。所有其它方法，材料性质和工艺是与优选的实施例相似。
综上所述，本发明提供了一种具有埋入式硅数位线的新颖存取装置，其避免了使用额外的工艺来形成金属数位线，从而抑制字元线-数位线的疑虑和热稳定性的问题。在本发明中所提出的方法，还可以使用一个简单的方法通过使用牺牲性的填充材料，来形成位于埋入式数位线之间的空气间隙，于是减低了数位线-数位线耦合，这使得存取装置可以进一步与电流感测放大器的设计组合使用。最后，本发明提出了一种更简单的方法，来形成工艺简化的存取装置，从而减少了这种装置的制造时间和成本。
以上所述仅为本发明的优选实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (20)

1.一种硅埋入式数位线存取装置，其特征在于，包括：
一基材；
多个第一沟渠，位于沿着一第一方向延伸的所述基材中；
一第一氧化物衬垫层，仅位于所述多个第一沟渠的壁上；
一掺杂区域，位于沿着所述多个第一沟渠的所述基材中，其中所述掺杂区域是一埋入式数位线；
多个第二沟渠，各形成于各所述第一沟渠中，其中所述多个第二沟渠是底切结构；
多个第三沟渠，各形成于各所述第二沟渠中，其中所述多个第三沟渠的深度大于所述掺杂区域的深度，所述多个第二沟渠的宽度大于所述多个第三沟渠的宽度；
一第二氧化物衬垫层，共形的位于所述多个第一沟渠、所述多个第二沟渠和所述多个第三沟渠的壁上，其中所述第一氧化物衬垫层介于所述第二氧化物衬垫层以及所述多个第一沟渠的壁之间；
一第二填充材料，填入所述多个第一沟渠、所述多个第二沟渠与所述多个第三沟渠中，并且在所述多个第二沟渠中形成空气间隙；
多个沿着一第二方向延伸的字元线沟渠，位于所述基材中，其中所述多个字元线沟渠的深度小于所述埋入式数位线的深度；
一氧化物衬垫层，位于所述多个字元线沟渠的壁上；
一金属层，位于所述多个字元线沟渠部分的壁上，其中所述金属层是一字元线；及
一第一填充材料，填入所述多个字元线沟渠中。
2.根据权利要求1所述的硅埋入式数位线存取装置，其特征在于，所述第一方向与所述第二方向彼此垂直。
3.根据权利要求1所述的硅埋入式数位线存取装置，其特征在于，在填入所述第二氧化物衬垫层时，所述第二氧化物衬垫层会移除所述第一氧化物衬垫层。
4.根据权利要求1所述的硅埋入式数位线存取装置，其特征在于，以一高密度等离子体法或一等离子体辅助化学气相沉积法沉积所述第二填充材料。
5.根据权利要求1所述的硅埋入式数位线存取装置，其特征在于，位于所述多个字元线沟渠部分的壁上的所述金属层的一顶面会低于所述多个字元线沟渠的壁的一顶面。
6.根据权利要求1所述的硅埋入式数位线存取装置，其特征在于，所述金属层包括氮化钛。
7.根据权利要求1所述的硅埋入式数位线存取装置，其中位于所述多个字元线沟渠中的所述第一填充材料的一顶面低于所述多个字元线沟渠的壁的一顶面，但是高于所述金属层的一顶面。
8.根据权利要求1所述的硅埋入式数位线存取装置，其特征在于，位于所述多个字元线沟渠中的所述第一填充材料包括空气间隙。
9.一种形成硅埋入式数位线存取装置的方法，其特征在于，包括：
提供一基材；
使用一第一硬掩膜与一光刻工艺，以形成位于所述基材中沿着一第一方向延伸的多个第一沟渠；
形成一第一衬垫层，其位于所述多个第一沟渠的壁上；
在所述多个第一沟渠中进行一掺质植入工艺；
在各所述第一沟渠中形成一第二沟渠，其中所述第二沟渠是底切结构；
在各所述第二沟渠中形成一第三沟渠，所述第二沟渠的宽度大于所述第三沟渠的宽度；
形成一第二衬垫层，其位于所述多个第一沟渠、所述多个第二沟渠与所述多个第三沟渠的壁上；
以一牺牲填充材料，填入各所述第一沟渠、所述第二沟渠与所述第三沟渠中；
进行一第一平坦化工艺，使得所述牺牲填充材料与所述第一硬掩膜的一顶面齐平；
形成多个沿着一第二方向延伸的字元线沟渠，位于所述基材以及所述牺牲填充材料中；
形成一衬垫层，位于所述多个字元线沟渠的壁上；
沉积一金属层至所述多个字元线沟渠中；
蚀刻位于所述多个字元线沟渠底部的所述金属层，使得只有部分的所述金属层位于所述多个字元线沟渠的壁上，同时彼此分开；
填入一第一填充材料至所述多个字元线沟渠中；
平坦化和凹陷所述多个字元线沟渠的所述第一填充材料；
蚀刻用于定义所述多个字元线沟渠的剩余的一第二硬掩膜，自所述多个字元线沟渠之间暴露出所述牺牲填充材料；
整体移除所述牺牲填充材料；
填入一第二填充材料至所述多个字元线沟渠之间的所述多个第一沟渠中，借此密封位于所述第二沟渠中的空气间隙；及
进行一第二平坦化工艺，使得一数位线的所述第二填充材料的一顶面与所述第一硬掩膜的一顶面齐平。
10.根据权利要求9所述形成硅埋入式数位线存取装置的方法，其特征在于，所述第一方向与所述第二方向彼此垂直。
11.根据权利要求9所述形成硅埋入式数位线存取装置的方法，其特征在于，所述掺质植入工艺包括一驱入工艺。
12.根据权利要求9所述形成硅埋入式数位线存取装置的方法，其特征在于，在形成所述第二沟渠之后和形成所述第三沟渠之前，会进行所述掺质植入工艺。
13.根据权利要求12所述形成硅埋入式数位线存取装置的方法，其特征在于，所述掺质植入工艺包括一气相植入工艺。
14.根据权利要求9所述形成硅埋入式数位线存取装置的方法，其特征在于，在进行所述掺质植入工艺之前，会进行一间隙壁蚀刻工艺以暴露出所述第二沟渠底部的硅。
15.根据权利要求9所述形成硅埋入式数位线存取装置的方法，其特征在于，形成所述第二衬垫层时会同时移除所述第一衬垫层。
16.根据权利要求9所述形成硅埋入式数位线存取装置的方法，其特征在于，进行一高深宽比工艺和一等离子体辅助化学气相沉积工艺的其中之一，将所述第一填充材料填入所述多个字元线沟渠中。
17.根据权利要求9所述形成硅埋入式数位线存取装置的方法，其特征在于，进行一高密度等离子体工艺和一等离子体辅助化学气相沉积工艺的其中之一，将所述第二填充材料填入所述多个第一沟渠中。
18.根据权利要求9所述形成硅埋入式数位线存取装置的方法，其特征在于，移除所述牺牲填充材料的步骤是紧接在形成所述多个字元线沟渠之后。
19.根据权利要求9所述形成硅埋入式数位线存取装置的方法，其特征在于，在所述金属层被蚀刻和彼此分开之后，会紧接着移除所述牺牲填充材料。
20.根据权利要求9所述形成硅埋入式数位线存取装置的方法，其特征在于，在凹陷所述字元线沟渠中的所述填充材料和蚀除所述第二硬掩膜的工艺包括一化学机械抛光工艺和一回蚀刻工艺。
CN201410478335.4A 2013-11-01 2014-09-18 硅埋入式数位线存取装置及其形成方法 Active CN104617096B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/069,396 2013-11-01
US14/069,396 US9691773B2 (en) 2013-11-01 2013-11-01 Silicon buried digit line access device and method of forming the same

Publications (2)

Publication Number Publication Date
CN104617096A CN104617096A (zh) 2015-05-13
CN104617096B true CN104617096B (zh) 2017-12-15

Family

ID=53006441

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410478335.4A Active CN104617096B (zh) 2013-11-01 2014-09-18 硅埋入式数位线存取装置及其形成方法

Country Status (3)

Country Link
US (1) US9691773B2 (zh)
CN (1) CN104617096B (zh)
TW (1) TWI563634B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109545735B (zh) 2017-09-22 2022-01-28 蓝枪半导体有限责任公司 金属内连线结构及其制作方法
US10896848B1 (en) * 2019-10-15 2021-01-19 Nanya Technology Corporation Method of manufacturing a semiconductor device
US11302697B2 (en) * 2020-01-28 2022-04-12 Integrated Silicon Solution, (Cayman) Inc. DRAM with selective epitaxial cell transistor
CN116133381A (zh) * 2021-08-25 2023-05-16 长鑫存储技术有限公司 半导体结构及其制备方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102760723A (zh) * 2011-04-25 2012-10-31 海力士半导体有限公司 半导体器件
CN103165539A (zh) * 2011-12-09 2013-06-19 爱思开海力士有限公司 形成掩埋位线的方法、具有掩埋位线的半导体器件及其制造方法
US9153559B2 (en) * 2011-11-18 2015-10-06 Samsung Electronics Co., Ltd. Semiconductor devices including through silicon via electrodes and methods of fabricating the same

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0637275A (ja) * 1992-07-13 1994-02-10 Toshiba Corp 半導体記憶装置及びその製造方法
US8497203B2 (en) 2010-08-13 2013-07-30 International Business Machines Corporation Semiconductor structures and methods of manufacture
US8299562B2 (en) * 2011-03-28 2012-10-30 Nanya Technology Corporation Isolation structure and device structure including the same
US9947666B2 (en) 2012-01-20 2018-04-17 Micron Technology, Inc. Semiconductor device structures including buried digit lines and related methods
US8603891B2 (en) 2012-01-20 2013-12-10 Micron Technology, Inc. Methods for forming vertical memory devices and apparatuses
KR101965862B1 (ko) * 2012-08-28 2019-04-08 에스케이하이닉스 주식회사 매립비트라인을 구비한 반도체장치 및 그 제조 방법
KR102055299B1 (ko) * 2013-04-12 2019-12-16 에스케이하이닉스 주식회사 에어갭을 구비한 반도체장치 및 그 제조 방법
KR20140141299A (ko) * 2013-05-31 2014-12-10 에스케이하이닉스 주식회사 수직 채널 반도체 장치 및 그 제조 방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102760723A (zh) * 2011-04-25 2012-10-31 海力士半导体有限公司 半导体器件
US9153559B2 (en) * 2011-11-18 2015-10-06 Samsung Electronics Co., Ltd. Semiconductor devices including through silicon via electrodes and methods of fabricating the same
CN103165539A (zh) * 2011-12-09 2013-06-19 爱思开海力士有限公司 形成掩埋位线的方法、具有掩埋位线的半导体器件及其制造方法

Also Published As

Publication number Publication date
TW201519413A (zh) 2015-05-16
US9691773B2 (en) 2017-06-27
US20150123280A1 (en) 2015-05-07
CN104617096A (zh) 2015-05-13
TWI563634B (en) 2016-12-21

Similar Documents

Publication Publication Date Title
US11706925B2 (en) Methods of forming electronic devices with channel openings or pillars extending through a tier stack
US11778811B2 (en) Semiconductor memory device and method of fabricating the same
TWI615921B (zh) 記憶體陣列中具有共平面數位線接觸結構及儲存節點接觸結構的半導體記憶體元件及其製作方法
KR100837915B1 (ko) 트랜지스터 제조 방법 및 메모리 디바이스 제조 방법
US6426253B1 (en) Method of forming a vertically oriented device in an integrated circuit
JP6133013B2 (ja) 半導体素子及びその形成方法
CN109411472A (zh) 动态随机存取存储器及其制造方法
CN104617096B (zh) 硅埋入式数位线存取装置及其形成方法
KR19990078429A (ko) 매립 장치층의 개선된 제어방법
CN103534807A (zh) 具有用于嵌入式动态随机存取存储器（edram）的集成双壁电容器的半导体结构及其形成方法
TWI458050B (zh) 分離式字元線之製程
US7410864B2 (en) Trench and a trench capacitor and method for forming the same
CN100576505C (zh) 制造半导体器件的方法
CN110416152A (zh) 深槽隔离结构及工艺方法
CN106298934A (zh) 一种鞘层沟道结构的垂直纳米线器件及其制备方法
US11678477B2 (en) Semiconductor constructions, and semiconductor processing methods
TWI769797B (zh) 動態隨機存取記憶體及其製造法方法
CN110875391A (zh) 晶体管及其形成方法、集成电路存储器
CN106549018B (zh) 单元接触结构
US6967161B2 (en) Method and resulting structure for fabricating DRAM cell structure using oxide line spacer
CN112331664B (zh) 一种三维存储器及其制作方法
WO2023142227A1 (zh) 半导体结构及其制造方法
KR100836831B1 (ko) 트렌치 및 트렌치 캐패시터 그리고 이를 형성하는 방법
US20240260266A1 (en) Three-dimensional memory device containing silicon oxycarbide liners and methods of forming the same
TW552704B (en) A scalable vertical DRAM cell structure and its manufacturing methods

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant