CN109326571A - 芯片封装组件及其制造方法 - Google Patents
芯片封装组件及其制造方法 Download PDFInfo
- Publication number
- CN109326571A CN109326571A CN201811122491.1A CN201811122491A CN109326571A CN 109326571 A CN109326571 A CN 109326571A CN 201811122491 A CN201811122491 A CN 201811122491A CN 109326571 A CN109326571 A CN 109326571A
- Authority
- CN
- China
- Prior art keywords
- passivation layer
- chip
- encapsulation assembly
- electric
- assembly according
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000005538 encapsulation Methods 0.000 title claims abstract description 41
- 238000004519 manufacturing process Methods 0.000 title claims description 8
- 238000002161 passivation Methods 0.000 claims abstract description 111
- 238000000034 method Methods 0.000 claims description 28
- 230000009194 climbing Effects 0.000 claims description 12
- 239000005022 packaging material Substances 0.000 claims description 10
- 239000004033 plastic Substances 0.000 claims description 10
- 239000004642 Polyimide Substances 0.000 claims description 6
- 229920001721 polyimide Polymers 0.000 claims description 5
- 230000015572 biosynthetic process Effects 0.000 claims 1
- 238000003466 welding Methods 0.000 claims 1
- 230000000712 assembly Effects 0.000 abstract 1
- 238000000429 assembly Methods 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 7
- 238000004806 packaging method and process Methods 0.000 description 6
- 239000000463 material Substances 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 230000005611 electricity Effects 0.000 description 3
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本发明公开了一种芯片封装组件，包括：芯片；至少两个电极焊盘，位于所述芯片的有源面上；至少包括第一钝化层的不导电结构，图案化的所述不导电结构覆盖所述芯片的有源面，并选择性的部分裸露所述电极焊盘；至少两个电互连结构，与所述电极焊盘电连接；以及抗爬电结构，位于至少两个所述电互连结构之间，用于增加至少两个所述电互连结构之间的爬电距离，其中，所述抗爬电结构至少具有与所述不导电结构不共平面的第一部分。
Description
技术领域
本发明涉及芯片封装技术领域，尤其涉及一种芯片封装组件及其制造方法。
背景技术
随着电子器件工艺集成度的不断提高，对半导体芯片封装件的要求也越来越高。而且随着电子设备变得越来越小，就要求制造出更小的半导体芯片封装组件，而更小的封装组件可能会缩短电极表面的爬电距离，尤其对于高压产品，会直接引入潜在的表面爬电问题。
图1所示为现有技术的封装组件结构，图1中的封装件包括裸芯片101，位于裸芯片有源面上的金属102，覆盖裸芯片101的有源面并部分裸露所述金属102的钝化层103，以及位于被钝化层103裸露的金属102上并延伸至钝化层表面的重布线层104。其中，所述封装组件表面的爬电距离为所述重布线层104之间的距离A，若要求封装件的体积减小，则距离A就会减小，使得在应用于高压产品时很容易出现故障。
发明内容
有鉴于此，本发明提出一种芯片封装组件及其制造方法，以减小封装组件表面两个导电金属之间的爬电距离，进而提高芯片封装组件的抗爬电性。
根据本发明的第一方面，提出一种芯片封装组件，包括：芯片；至少两个电极焊盘，位于所述芯片的有源面上；至少包括第一钝化层的不导电结构，图案化的所述不导电结构覆盖所述芯片的有源面，并选择性的部分裸露所述电极焊盘；至少两个电互连结构，与所述电极焊盘电连接；以及抗爬电结构，位于至少两个所述电互连结构之间，用于增加至少两个所述电互连结构之间的爬电距离，其中，所述抗爬电结构至少具有与所述不导电结构不共平面的第一部分。
优选地，所述抗爬电结构包括凸起结构。
优选地，所述凸起结构为位于所述第一钝化层上的不导电介质。
优选地，还包括位于所述芯片有源面表面，且位于所述电极焊盘之间的爬电焊盘，其中，覆盖在所述爬电焊盘上的第一钝化层具有凸起部分，所述凸起部分作为所述凸起结构。
优选地，，所述芯片封装组件应用的电压越高，所述凸起结构越高。
优选地，所述抗爬电结构包括凹槽结构。
优选地，位于相邻的两个电互连结构之间的不导电结构的凹槽部分作为所述凹槽结构。
优选地，所述不导电结构还包括图案化的第二钝化层，所述第二钝化层覆盖在所述第一钝化层上且裸露所述电极焊盘。
优选地，所述第二钝化层包括位于所述第一钝化层表面的第一部分以及由所述第一部分延伸至所述电极焊盘处以与所述电极焊盘接触的第二部分。
优选地，所述第二钝化层的厚度大于所述第一钝化层的厚度。
优选地，其中，所述凹槽结构由所述第二钝化层表面向第一方向延伸，且至少延伸至所述第二钝化层中，其中，所述第一方向为所述第二钝化层指向所述第一钝化层的方向。
优选地，所述电互连结构包括位于所述第二钝化层表面的第一部分，以及由所述第一部分延伸至所述电极焊盘处的第二部分。
优选地，所述凹槽结构的深度范围为5～30μm。
优选地，所述第二钝化层为聚酰亚胺层。
优选地，所述电互连结构为重布线层，导电凸块或焊球中的任一种。
优选地，所述封装组件为CSP封装组件。
优选地，所述封装组件不包括包封芯片的塑封料。
优选地，所述封装组件还包括引脚层，所述芯片通过所述电互连结构与所述引脚层电连接。
优选地，所述封装组件还包括塑封料，所述塑封料包封所述芯片，不导电结构和抗爬电结构。
根据本发明的第二方面，提供一种制造芯片封装组件的方法，包括：提供一芯片；形成位于所述芯片有源面上的至少两个电极焊盘；形成覆盖所述芯片的有源面并部分裸露所述电极焊盘的至少包括第一钝化层的不导电结构；在至少两个电互连结构之间形成抗爬电结构，以增加至少两个所述电互连结构之间的爬电距离；以及形成至少两个与所述电极焊盘电连接的所述电互连结构，其中，所述抗爬电结构至少具有与所述不导电结构不共平面的第一部分。
优选地，所述抗爬电结构包括凸起结构。
优选地，形成所述凸起结构的方法包括：在所述第一钝化层的部分表面上淀积一层不导电介质以形成所述凸起结构。
优选地，其中，形成所述凸起结构的方法包括：在形成所述电极焊盘的同时，形成位于所述电极焊盘之间所述芯片有源面上的爬电焊盘；以及形成覆盖所述芯片有源面和所述爬电焊盘的第一钝化层，其中，位于所述爬电焊盘上的第一钝化层具有一凸起部分，所述凸起部分作为凸起结构。
优选地，所述抗爬电结构包括凹槽结构。
优选地，所述不导电结构还包括图案化的第二钝化层，所述第二钝化层覆盖在所述第一钝化层上且裸露所述电极焊盘形成第二钝化层。
优选地，所述第二钝化层的厚度大于所述第一钝化层的厚度。
优选地，形成所述凹槽结构的方法为：由所述第二钝化层表面向第一方向刻蚀，且至少延伸至所述第二钝化层中，其中，所述第一方向为所述第二钝化层指向所述第一钝化层的方向。
本发明提供的芯片封装组件，通过在封装组件表面的两个电互连结构之间形成一抗爬电结构，所述抗爬电结构至少具有与位于所述芯片有源面上的所述不导电结构不共平面的第一部分，所述抗爬电结构用于增加电互连结构之间的爬电距离，进而提高封装组件的抗爬电性。
附图说明
图1为现有技术的芯片封装组件的结构示意图；
图2为根据本发明第一实施例的芯片封装组件的结构示意图；
图3为根据本发明第二实施例的芯片封装组件的结构示意图；
图4为根据本发明第三实施例的芯片封装组件的结构示意图；
图5为用于制造本发明芯片封装组件的方法。
具体实施方式
以下将参照附图更详细地描述本发明。在各个附图中，相同的组成部分采用类似的附图标记来表示。为了清楚起见，附图中的各个部分没有按比例绘制。此外，可能未示出某些公知的部分。为了简明起见，可以在一幅图中描述经过数个步骤后获得的结构。在下文中描述了本发明的许多特定的细节，例如每个组成部分的结构、材料、尺寸、处理工艺和技术，以便更清楚地理解本发明。但正如本领域的技术人员能够理解的那样，可以不按照这些特定的细节来实现本发明。
本发明提供一种芯片封装组件，包括：芯片；至少两个电极焊盘，位于所述芯片的有源面上；至少包括第一钝化层的不导电结构，图案化的所述不导电结构覆盖所述芯片的有源面，并选择性的部分裸露所述电极焊盘；至少两个电互连结构，与所述电极焊盘电连接；以及抗爬电结构，位于至少两个所述电互连结构之间，用于增加至少两个所述电互连结构之间的爬电距离，其中，所述抗爬电结构至少具有与所述不导电结构不共平面的第一部分。
图2所示为本发明第一实施例的封装组件200的结构示意图。如图2所示，所述封装组件200包括一芯片201，所述芯片201可以为硅基体，所述芯片的第一表面(有源面)设置有电极焊盘202，所述电极焊盘202被覆盖在芯片201第一表面上的不导电结构裸露在外，在本实施例中，所述不导电结构包括第一钝化层203，电互连结构204位于所述第一钝化层的第一表面并延伸至所述第一钝化层中与所述电极焊盘202电连接。所述第一钝化层203具有与第一表面相对的第二表面，所述第一钝化层203的第二表面与所述芯片201的第一表面接触。在本实施例中，所述电互连结构204为重布线层，当然，在替代的实施例中，所述电互连结构204还可以被设置为导电凸块或焊球，以作为芯片与外部电路电连接的通道。
进一步地，还包括位于所述电互连结构204之间的抗爬电结构，用于增加所述电互连结构204之间的爬电距离，在本实施例中，所述抗爬电结构为凸起结构，具体地，在所述第一钝化层203第一表面上的重布线层204之间设置有不导电介质205，所述不导电介质205与所述重布线层204未接触。其中，所述不导电介质205的高度为D，此时所述电互连结构204之间的爬电距离为图2中的A1，本实施例中的爬电距离A1比现有技术的爬电距离A大两个所述不导电介质205的高度，也就是A1-A＝2D。所以本实施例的爬电距离主要由不导电介质205的高度决定，其高度越高，爬电距离越大。另外，所述封装组件还包括引脚层，所述芯片通过所述电互连结构与所述引脚层电连接。在本实施例中，所述封装组件200为CSP(Chip ScalePackage)封装组件，其不包括包封芯片的塑封料，可直接贴装于印刷电路板(PCB)上，因此设置所述不导电介质205的高度D不能高于与所述PCB板接触的引脚层的高度，在本实施例中，选择所述不导电介质205的高度D小于等于5μm。通常，产品的电压越高，对不导电介质205的高度D的要求越高，本领域的技术人员可根据产品爬电距离的要求及工艺能力来选择所述不导电介质205的高度D。
在替代的实施例中，所述封装组件还可包括塑封料，所述塑封料包封所述芯片，不导电结构和抗爬电结构。
相比现有技术的封装件的结构，本实施例在相邻的电互连结构之间增加了具有一定高度的不导电介质层205，从而增加了芯片表面相邻电互连结构之间的爬电距离，进而提高了电互连结构之间的抗爬电性。
图3所示为本发明第二实施例的封装组件300的结构示意图。本实施例与第一实施例不同的是抗爬电结构的形成方式不同，其他结构与第一实施例中的结构都相同。具体地，所述封装组件300还包括位于芯片301第一表面上的电极焊盘302之间的爬电焊盘305，则覆盖第一钝化层后，第一钝化层303在所述爬电焊盘305的上方会形成一个凸起部分306，所述凸起部分306作为所述凸起结构。由于所述凸起部分306的存在，所述封装组件300内部两个电互连结构304之间的爬电距离A2相比于现有技术增加了两个凸起部分306的高度D，则A2-A＝2D。
与第一实施例的原理相同，所述凸起结构306越高，爬电距离越大，可以通过调节所述爬电焊盘305的高度调节钝化层凸块306的高度D。在本实施例中，所述封装组件300为CSP(Chip Scale Package)封装组件，其不包括包封芯片的塑封料，可直接贴装于印刷电路板(PCB)上，因此设置所述凸起结构306的高度D不能高于与所述PCB板接触的引脚层的高度。在本实施例中，所述爬电焊盘与电极焊盘同时形成，属于同一种材料，当然本领域的技术人员也可选择其他具有相同作用的材料形成所述爬电焊盘。
相比现有技术的封装件的结构，本实施例在形成电极焊盘层302的同时形成爬电焊盘305，从而使得覆盖在其上的第一钝化层在两个电互连结构之间有一凸起部分，增加了相邻两个电互连结构之间的爬电距离，提高了封装组件表面的抗爬电性，且简化了工艺步骤。
图4所示为本发明第三实施例的封装组件400的结构示意图。与第一实施例不同的是，本实施例中的封装组件400中的不导电结构还包括图案化的第二钝化层405，且所述抗爬电结构包括凹槽结构，所述凹槽结构为位于相邻的两个电互连结构之间的不导电结构的凹槽部分，其他结构与第一实施例中的结构都相同。其中，所述第二钝化层405包括在所述第一钝化层403表面延伸的第一部分和由所述第一钝化层403表面延伸至所述第一钝化层403中并与所述电极焊盘402接触的第二部分；电互连结构404包括位于所述第二钝化层表面的第一部分，以及由所述第一部分延伸至所述电极焊盘处的第二部分；所述凹槽结构406由所述第二钝化层表面向第一方向延伸，且至少延伸至所述第二钝化层中，其中，所述第一方向为所述第二钝化层指向所述第一钝化层的方向。具体地，所述第一钝化层具有第一开口，所述第一开口裸露所述电极焊盘，所述第二钝化层具有第二开口，所述第二开口对应的位于所述第一开口上，且所述第二开口小于所述第一开口，所述电极焊盘被所述第二开口裸露。其中，所述电互连结构在没有第二钝化层时，由经第一开口与所述电极焊盘接触，在有第二钝化层时，由经第二开口与所述电极焊盘接触。在本实施例中，所述第二钝化层为聚酰亚胺层，所述第二钝化层的厚度大于所述第一钝化层的厚度。
此时，所述封装组件400表面两个电互连结构之间的爬电距离为A3，则本实施例中的爬电距离A3比现有技术的爬电距离A大两个凹槽的深度D也即聚酰亚胺层的高度，即A3-A＝2D，从而增加了封装组件中相邻两个电互连结构之间的抗爬电性。
其中，所述第二钝化层并不限制于本实施例中的聚酰亚胺层，本领域的技术人员可根据实际工艺要求选择所述第一钝化层403和第二钝化层405的材料。
与第一实施例原理相同，所述凹槽结构的深度越深，所述爬电距离越大。因为所述凹槽结构形成于所述第二钝化层中，甚至进一步延伸至第一钝化层中，一般设置所述凹槽结构的深度范围为5～30μm。
相比现有技术的封装件的结构，本实施例在所述第二钝化层中刻蚀一个凹槽以增加封装件内部的爬电距离，提高了封装组件400表面两个电互连结构的抗爬电性，且形成所述第二钝化层也属于现有技术原始工艺中一步，本实施例只进行刻蚀工艺就可以形成所述凹槽结构，工艺简单且成本较低。
根据本发明的第二方面，图5示出了制造芯片封装组件的方法，具体步骤如下：
步骤S501：提供一芯片，在所述芯片的有源面上形成电极焊盘；
步骤S502：形成覆盖所述芯片的有源面并部分裸露所述电极焊盘的至少包括第一钝化层的不导电结构；
步骤S503：在至少两个电互连结构之间形成抗爬电结构，以增加至少两个所述电互连结构之间的爬电距离；以及
步骤S504：在所述电极焊盘上形成与其电连接的所述电互连结构，
其中，所述抗爬电结构至少具有与所述不导电结构不共平面的第一部分。
其中，所述电互连结构可以为重布线层，导电凸块或焊球中的任意一种。
根据本发明第一实施例的封装组件，形成所述抗爬电结构的方法包括：在所述第一钝化层部分表面淀积一层不导电介质以形成相对于所述第一钝化层的表面凸起的结构，即为本发明第一实施例中的凸起结构。优选地，所述不导电介质的高度不大于5μm。
根据本发明第二实施例的封装组件，形成所述抗爬电结构的方法包括：在形成所述电极焊盘时，同时在所述电极焊盘之间形成一爬电焊盘；然后形成覆盖所述芯片第一表面和所述爬电焊盘的所述第一钝化层，以使得位于所述爬电焊盘上方的第一钝化层具有一凸起部分，所述凸起部分作为凸起结构。
根据本发明第三实施例的封装组件，所述不导电结构还包括图案化的第二钝化层，其中，所述第二钝化层包括在所述第一钝化层表面延伸的第一部分和由所述第一钝化层表面延伸至所述第一钝化层中并与所述电极焊盘接触的第二部分，具体地，所述第二钝化层为聚酰亚胺层，所述第二钝化层的厚度大于所述第一钝化层的厚度。
形成所述抗爬电结构的方法包括：由所述第二钝化层表面向第一方向刻蚀，且至少延伸至所述第二钝化层中，其中，所述第一方向为所述第二钝化层指向所述第一钝化层的方向。
优选地，所述凹槽结构的深度范围为5～30μm。
依照本发明的实施例如上文所述，这些实施例并没有详尽叙述所有的细节，也不限制该发明仅为所述的具体实施例。显然，根据以上描述，可作很多的修改和变化。本说明书选取并具体描述这些实施例，是为了更好地解释本发明的原理和实际应用，从而使所属技术领域技术人员能很好地利用本发明以及在本发明基础上的修改使用。本发明仅受权利要求书及其全部范围和等效物的限制。
Claims (27)
1.一种芯片封装组件，包括：
芯片；
至少两个电极焊盘，位于所述芯片的有源面上；
至少包括第一钝化层的不导电结构，图案化的所述不导电结构覆盖所述芯片的有源面，并选择性的部分裸露所述电极焊盘；
至少两个电互连结构，与所述电极焊盘电连接；以及
抗爬电结构，位于至少两个所述电互连结构之间，用于增加至少两个所述电互连结构之间的爬电距离，
其中，所述抗爬电结构至少具有与所述不导电结构不共平面的第一部分。
2.根据权利要求1所述的芯片封装组件，其中，所述抗爬电结构包括凸起结构。
3.根据权利要求2所述的芯片封装组件，所述凸起结构为位于所述第一钝化层上的不导电介质。
4.根据权利要求2所述的芯片封装组件，还包括位于所述芯片有源面表面，且位于所述电极焊盘之间的爬电焊盘，其中，覆盖在所述爬电焊盘上的第一钝化层具有凸起部分，所述凸起部分作为所述凸起结构。
5.根据权利要求2所述的芯片封装组件，其中，所述芯片封装组件应用的电压越高，所述凸起结构越高。
6.根据权利要求1所述的芯片封装组件，其中，所述抗爬电结构包括凹槽结构。
7.根据权利要求6所述的芯片封装组件，其中，位于相邻的两个电互连结构之间的不导电结构的凹槽部分作为所述凹槽结构。
8.根据权利要求6所述的芯片封装组件，所述不导电结构还包括图案化的第二钝化层，所述第二钝化层覆盖在所述第一钝化层上且裸露所述电极焊盘。
9.根据权利要求8所述的芯片封装组件，所述第二钝化层包括位于所述第一钝化层表面的第一部分以及由所述第一部分延伸至所述电极焊盘处以与所述电极焊盘接触的第二部分。
10.根据权利要求8所述的芯片封装组件，所述第二钝化层的厚度大于所述第一钝化层的厚度。
11.根据权利要求8所述的芯片封装组件，其中，所述凹槽结构由所述第二钝化层表面向第一方向延伸，且至少延伸至所述第二钝化层中，其中，所述第一方向为所述第二钝化层指向所述第一钝化层的方向。
12.根据权利要求8所述的芯片封装组件，其中，所述电互连结构包括位于所述第二钝化层表面的第一部分，以及由所述第一部分延伸至所述电极焊盘处的第二部分。
13.根据权利要求6所述的芯片封装组件，其中，所述凹槽结构的深度范围为5～30μm。
14.根据权利要求8所述的芯片封装组件，所述第二钝化层为聚酰亚胺层。
15.根据权利要求1所述的芯片封装组件，所述电互连结构为重布线层，导电凸块或焊球中的任一种。
16.根据权利要求1所述的芯片封装组件，所述封装组件为CSP封装组件。
17.根据权利要求16所述的芯片封装组件，所述封装组件不包括包封芯片的塑封料。
18.根据权利要求1所述的芯片封装组件，所述封装组件还包括引脚层，所述芯片通过所述电互连结构与所述引脚层电连接。
19.根据权利要求1所述的芯片封装组件，所述封装组件还包括塑封料，所述塑封料包封所述芯片，不导电结构和抗爬电结构。
20.一种制造芯片封装组件的方法，包括：
提供一芯片；
形成位于所述芯片有源面上的至少两个电极焊盘；
形成覆盖所述芯片的有源面并部分裸露所述电极焊盘的至少包括第一钝化层的不导电结构；
在至少两个电互连结构之间形成抗爬电结构，以增加至少两个所述电互连结构之间的爬电距离；以及
形成至少两个与所述电极焊盘电连接的所述电互连结构，
其中，所述抗爬电结构至少具有与所述不导电结构不共平面的第一部分。
21.根据权利要求20所述的方法，其中，所述抗爬电结构包括凸起结构。
22.根据权利要求21所述的方法，其中，形成所述凸起结构的方法包括：在所述第一钝化层的部分表面上淀积一层不导电介质以形成所述凸起结构。
23.根据权利要求21所述的方法，其中，形成所述凸起结构的方法包括：
在形成所述电极焊盘的同时，形成位于所述电极焊盘之间所述芯片有源面上的爬电焊盘；以及
形成覆盖所述芯片有源面和所述爬电焊盘的第一钝化层，其中，位于所述爬电焊盘上的第一钝化层具有一凸起部分，所述凸起部分作为凸起结构。
24.根据权利要求20所述的方法，其中，所述抗爬电结构包括凹槽结构。
25.根据权利要求24所述的方法，所述不导电结构还包括图案化的第二钝化层，所述第二钝化层覆盖在所述第一钝化层上且裸露所述电极焊盘形成第二钝化层。
26.根据权利要求24所述的方法，其中，所述第二钝化层的厚度大于所述第一钝化层的厚度。
27.根据权利要求25所述的方法，其中，形成所述凹槽结构的方法为：
由所述第二钝化层表面向第一方向刻蚀，且至少延伸至所述第二钝化层中，其中，所述第一方向为所述第二钝化层指向所述第一钝化层的方向。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811122491.1A CN109326571B (zh) | 2018-09-26 | 2018-09-26 | 芯片封装组件及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811122491.1A CN109326571B (zh) | 2018-09-26 | 2018-09-26 | 芯片封装组件及其制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN109326571A true CN109326571A (zh) | 2019-02-12 |
| CN109326571B CN109326571B (zh) | 2020-12-29 |
Family
ID=65265993
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201811122491.1A Active CN109326571B (zh) | 2018-09-26 | 2018-09-26 | 芯片封装组件及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN109326571B (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2023042615A1 (ja) * | 2021-09-14 | 2023-03-23 | ローム株式会社 | 半導体装置、および半導体素子の実装構造 |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101964339A (zh) * | 2009-07-23 | 2011-02-02 | 日月光半导体制造股份有限公司 | 半导体封装件、其制造方法及重布芯片封装体的制造方法 |
| CN102403296A (zh) * | 2010-09-13 | 2012-04-04 | 英飞凌科技股份有限公司 | 半导体模块及其制造方法 |
| CN103579188A (zh) * | 2012-07-18 | 2014-02-12 | 英飞凌科技股份有限公司 | 嵌入式集成电路封装及其制造方法 |
| US20140319695A1 (en) * | 2013-04-24 | 2014-10-30 | Stats Chippac, Ltd. | Semiconductor Device and Method of Forming Stress-Reduced Conductive Joint Structures |
| US20150008566A1 (en) * | 2013-07-02 | 2015-01-08 | Texas Instruments Incorporated | Method and structure of panelized packaging of semiconductor devices |
| US20150162395A1 (en) * | 2012-12-21 | 2015-06-11 | Renesas Electronics Corporation | Semiconductor device and method of manufacturing the same |
| EP3007227A1 (en) * | 2014-10-08 | 2016-04-13 | International Rectifier Corporation | Compact power semiconductor package |
-
2018
- 2018-09-26 CN CN201811122491.1A patent/CN109326571B/zh active Active
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101964339A (zh) * | 2009-07-23 | 2011-02-02 | 日月光半导体制造股份有限公司 | 半导体封装件、其制造方法及重布芯片封装体的制造方法 |
| CN102403296A (zh) * | 2010-09-13 | 2012-04-04 | 英飞凌科技股份有限公司 | 半导体模块及其制造方法 |
| CN103579188A (zh) * | 2012-07-18 | 2014-02-12 | 英飞凌科技股份有限公司 | 嵌入式集成电路封装及其制造方法 |
| US20150162395A1 (en) * | 2012-12-21 | 2015-06-11 | Renesas Electronics Corporation | Semiconductor device and method of manufacturing the same |
| US20140319695A1 (en) * | 2013-04-24 | 2014-10-30 | Stats Chippac, Ltd. | Semiconductor Device and Method of Forming Stress-Reduced Conductive Joint Structures |
| US20150008566A1 (en) * | 2013-07-02 | 2015-01-08 | Texas Instruments Incorporated | Method and structure of panelized packaging of semiconductor devices |
| EP3007227A1 (en) * | 2014-10-08 | 2016-04-13 | International Rectifier Corporation | Compact power semiconductor package |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2023042615A1 (ja) * | 2021-09-14 | 2023-03-23 | ローム株式会社 | 半導体装置、および半導体素子の実装構造 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN109326571B (zh) | 2020-12-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6825541B2 (en) | Bump pad design for flip chip bumping | |
| CN103620762B (zh) | 半导体装置 | |
| KR101734882B1 (ko) | 영역 어레이 유닛 컨넥터를 갖는 적층 가능한 몰딩된 마이크로전자 패키지 | |
| CN100426495C (zh) | 电子装置及其制造方法 | |
| US20150162271A1 (en) | Leadframe, package assembly and method for manufacturing the same | |
| US9953931B1 (en) | Semiconductor device package and a method of manufacturing the same | |
| US9324633B2 (en) | Multi-level package assembly having conductive vias coupled to chip carrier for each level and method for manufacturing the same | |
| US10128221B2 (en) | Package assembly having interconnect for stacked electronic devices and method for manufacturing the same | |
| CN105814687A (zh) | 半导体封装及其安装结构 | |
| CN104916623A (zh) | 半导体封装和制造半导体封装基底的方法 | |
| CN108364929A (zh) | 半导体装置以及半导体装置的制造方法 | |
| WO2014074933A2 (en) | Microelectronic assembly with thermally and electrically conductive underfill | |
| CN100424858C (zh) | 电子装置及其制造方法 | |
| CN109326571A (zh) | 芯片封装组件及其制造方法 | |
| US20100127382A1 (en) | Semiconductor device | |
| US20210057296A1 (en) | Electric component embedded structure | |
| JP5414219B2 (ja) | ウエハレベルｃｓｐにおける絶縁性テスト方法及びこれに用いるｔｅｇパターン | |
| KR101332865B1 (ko) | 팬-인 타입 반도체 장치 | |
| JP2010287859A (ja) | 貫通電極を有する半導体チップ及びそれを用いた半導体装置 | |
| US20230290746A1 (en) | Semiconductor package with integrated capacitors | |
| CN103779246A (zh) | 一种高可靠性的铜柱凸块封装方法及其封装结构 | |
| CN213401191U (zh) | 封装结构 | |
| JP2018152437A (ja) | 回路基板、電子装置、及び回路基板の製造方法 | |
| JP2630294B2 (ja) | 混成集積回路装置およびその製造方法 | |
| JP2023142146A (ja) | パッケージ基板、半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| CB02 | Change of applicant information | ||
| CB02 | Change of applicant information |
Address after: 310051 No. 6 Lianhui Street, Xixing Street, Binjiang District, Hangzhou City, Zhejiang Province Applicant after: Silergy Semiconductor Technology (Hangzhou ) Co., Ltd. Address before: Room A1501-A1505 and A1509-A1511, 71 Building No. 90 Wensan Road, Xihu District, Hangzhou City, Zhejiang Province, 310012 Applicant before: Silergy Semiconductor Technology (Hangzhou ) Co., Ltd. |
|
| GR01 | Patent grant | ||
| GR01 | Patent grant |