JP2023142146A - パッケージ基板、半導体装置 - Google Patents

Abstract

【課題】ＧＮＤ電位安定と、デラミ発生防止とを両立する。【解決手段】裏面１１ｂを所定の電位にした半導体チップ１１を裏面に対向する表面１ａに固定するパッケージ基板１であって、所定の電位とする配線層３ａと、配線層の上面３ａ１に積層されて半導体チップの裏面と対向する位置に配線層の一部が露出する複数の開口部４１が形成されている絶縁層４と、開口部からそれぞれ露出する配線層の上面に設けられ、絶縁層の表面４ａよりも半導体チップの裏面に近接する頂部６ａを有する複数の導電性バンプ６と、を有する。【選択図】図３

Description

本発明はパッケージ基板、半導体装置に関する。

半導体装置としてのＢＧＡ（ｂａｌｌ ｇｒｉｄ ａｒｒａｙ）パッケージにおいては、ＢＧＡ基板（パッケージ基板）の表面に半導体チップの裏面を対向した状態で、ＢＧＡ基板（パッケージ基板）に半導体チップが搭載される。ここで、半導体チップのＧＮＤ（グランド）電圧を安定させる手法として、半導体チップの裏面から銀ペーストを通じてＢＧＡ基板内配線への導電をとる方法がある。この手法を用いる場合、導電を確保するためにＢＧＡ基板表面のソルダーレジスト（ＳＲ）を一部開口し、この開口から半導体チップ裏面に対向する最上層配線の銅パターンを露出させる技術が知られている（特許文献１）。

ここで、高電圧で高速応答するデバイス等を動作させる際は、ＧＮＤ電圧の安定確保が求められる。これを確保できない場合、デバイス動作における電気特性の不具合が発生する恐れがある。
ＧＮＤレベル安定性向上のためには、ＢＧＡ基板表面においてソルダーレジストの開口面積を増やすことが有効である。また、銀ペーストはソルダーレジストと密着性を有している。

特開２０００－１３３７４２号公報

しかし、銀ペーストはソルダーレジストとの密着性に比べて、銅や表面めっきとの密着性に限界がある。このため、ソルダーレジストの開口面積を増やし過ぎると、ＢＧＡ基板と銀ペーストとの密着性が低下し、銅と銀ペーストとの接触箇所を起点として剥離が発生する可能性がある。

つまり、半導体チップのＧＮＤレベル安定性向上するために、ソルダーレジストの開口面積を増加させた場合、銀ペーストとソルダーレジストとの密着性が低下するため、荷重印加時に剥離が生じる、例えば、実装のリフロー時等にデラミネーションの発生へつながる等の不具合が発生する可能性があった。このため、半導体チップのＧＮＤレベル安定性向上と、半導体チップとＢＧＡ基板との間のデラミネーション発生抑制とを、同時に実現したいという要求がある。

本発明は、上記の事情に鑑みてなされたもので、半導体チップのＧＮＤレベル安定性向上と、デラミネーション発生防止による動作安定性向上とを、同時に実現可能なパッケージ基板、半導体装置を提供するという目的を達成しようとするものである。

本発明の一態様に係るパッケージ基板は、
裏面を所定の電位にした半導体チップを前記裏面に対向する表面に固定するパッケージ基板であって、
前記所定の電位とする配線層と、
前記配線層の上面に積層されて前記半導体チップの裏面と対向する位置に前記配線層の一部が露出する複数の開口部が形成されている絶縁層と、
前記開口部からそれぞれ露出する前記配線層の上面に設けられ、前記絶縁層の表面よりも前記半導体チップの裏面に近接する頂部を有する複数の導電性バンプと、
を有する、
ことにより上記課題を解決した。

本発明の他の態様に係る半導体装置は、
上記のパッケージ基板と、
前記半導体チップと、
前記半導体チップの裏面と、前記導電性バンプの前記頂部および前記絶縁層の表面と、を固定する導電性接着剤と、
を有する、
ことができる。

本発明によれば、ＧＮＤレベル安定性向上と、デラミネーション発生に起因する動作安定性向上とを、同時に実現可能なパッケージ基板、半導体装置を提供することができるという効果を奏することが可能となる。

本発明に係るパッケージ基板の第１実施形態を示す断面図である。 本発明に係るパッケージ基板の第１実施形態を示す上面図である。 本発明に係る半導体装置の第１実施形態を示す断面図である。 本発明に係る半導体装置の第２実施形態を示す断面図である。

以下、本発明に係るパッケージ基板、半導体装置の第１実施形態を、図面に基づいて説明する。
図１は、本実施形態におけるパッケージ基板を示す上面図である。図２は、本実施形態におけるパッケージ基板を示す断面図である。図において、符号１は、パッケージ基板である。

本実施形態に係るパッケージ基板１は、図１，図２に示すように、ＢＧＡ基板である。り矩形のパッケージ基板１の裏面１ｂに外部端子としてのハンダボール（ボール）２が配置されるものである。パッケージ基板１は、その内部および表面ならびに裏面付近に信号用配線あるいは接続用配線などの複数の配線層３や、スルーホール等の縦配線３ｃなどが設置されている。

パッケージ基板１は、ハンダボール（ボール）２とは逆側の表面１ａに、後述する半導体チップ１１を載置して接続する。パッケージ基板１は、表面１ａに最も近接する上接続配線層（配線層）３ａに半導体チップ１１が接続される。上接続配線層（配線層）３ａには、ソルダーレジスト（絶縁層）４が積層されている。ソルダーレジスト（絶縁層）４には開口部４１が形成されている。この開口部４１から露出した上接続配線層（配線層）３ａが半導体チップ１１に接続する端子とされる。

同様に、パッケージ基板１は、裏面１ｂに最も近接する下接続配線層（配線層）３ｂに半導体チップ１１が接続される。下接続配線層（配線層）３ｂには、絶縁層５が積層されている。絶縁層５には、開口部５ａが形成されている。この開口部５ａから露出した下接続配線層（配線層）３ｂがハンダボール２に接続する端子とされる。
パッケージ基板１において、配線層３は、上記の上接続配線層（配線層）３ａ、下接続配線層（配線層）３ｂ、縦配線３ｃ以外にも形成されてよく、その構成は特に限定されないが、本実施形態では他の配線を図示していない。上接続配線層（配線層）３ａは、半導体チップ１１のＧＮＤ電圧に設定される。

パッケージ基板１の表面１ａにおいて、開口部４１は、図２に示すように、平面視して半導体チップ１１と重なる範囲であるチップ領域（チップエリア）１Ｃ内に複数形成される。チップ領域（チップエリア）１Ｃは、図２に破線で示すように、後述する半導体チップ１１の輪郭形状に対応して設定される。チップ領域（チップエリア）１Ｃの外周近傍には、半導体チップ１１の電極と接続するためのボンディングワイヤを接続するボンディング領域（ボンディングエリア）１Ｄが形成されている。

開口部４１は、ソルダーレジスト（絶縁層）４の表面４ａに開口する。開口部４１は、チップ領域（チップエリア）１Ｃにおいて、複数が互いに離間して形成される。また、図示していないが、ボンディング領域（ボンディングエリア）１Ｄにもソルダーレジスト（絶縁層）４に開口部が形成される。

本実施形態においては、複数の開口部４１はいずれも同じ円形輪郭形状としているが、この輪郭には限定されない。また複数の開口部４１はいずれも同じ径寸法としているが、この径寸法も同一でなくてもよい。また、複数の開口部４１はいずれも同じ離間距離を有して配置されているが、この距離関係には限定されない。

開口部４１は、ソルダーレジスト（絶縁層）４を厚さ方向に貫通している。開口部４１には、上接続配線層（配線層）３ａの上面３ａ１が露出する。開口部４１は、ソルダーレジスト（絶縁層）４の厚さ方向全長で同じ輪郭形状を有する。
開口部４１は、チップ領域（チップエリア）１Ｃにおいて、いずれも同じ深さ寸法Ｄ１を有する。開口部４１の深さ寸法Ｄ１は、チップ領域（チップエリア）１Ｃにおいて、ソルダーレジスト（絶縁層）４の厚さ寸法Ｄ１と等しい。

すなわち、少なくともチップ領域（チップエリア）１Ｃの全域において、ソルダーレジスト（絶縁層）４は、厚さ寸法Ｄ１が均一に形成される。この構成は、チップ領域（チップエリア）１Ｃに形成された開口部４１の深さ寸法Ｄ１が等しく形成されていればよく、これ以外の領域に形成される開口深さに関しては限定されない。パッケージ基板１における構成要素およびその形態は、種々の態様を採用することができる。

開口部４１に露出した上接続配線層（配線層）３ａには、それぞれ導電性バンプ６が設けられる。
導電性バンプ６は、チップ領域（チップエリア）１Ｃにおける全ての開口部４１に形成されることができる。チップ領域（チップエリア）１Ｃにおいて、導電性バンプ６を設けていない開口部４１があってもよい。チップ領域（チップエリア）１Ｃにおいて、導電性バンプ６は、少なくとも半数以上の開口部４１に形成されることが好ましい。チップ領域（チップエリア）１Ｃにおいて、導電性バンプ６は、三分の二以上の開口部４１に形成されることがより好ましい。

また、導電性バンプ６は、チップ領域（チップエリア）１Ｃにおいて、その周縁に沿って配置される開口部４１には形成されていることが好ましい。導電性バンプ６は、チップ領域（チップエリア）１Ｃにおいて、その中心付近に配置される開口部４１には形成されていることが好ましい。

導電性バンプ６の下端６ｂは、開口部４１に露出した上接続配線層（配線層）３ａの上面３ａ１に接触する。
導電性バンプ６は、開口部４１から厚さ方向に突出する。つまり、導電性バンプ６の頂部６ａは、開口部４１から厚さ方向に突出した位置に形成される。導電性バンプ６の頂部６ａは、ソルダーレジスト（絶縁層）４の表面４ａから所定の突出高さ（高さ）Ｄ２で厚さ方向に突出した位置に形成される。導電性バンプ６の頂部６ａは、ソルダーレジスト（絶縁層）４の表面４ａよりも、後述する半導体チップ１１の裏面１０ｂに近接する。

パッケージ基板１の厚さ方向において、導電性バンプ６の頂部６ａがソルダーレジスト（絶縁層）４の表面４ａより、後述する半導体チップ１１の裏面１１ｂに向けて突出する突出高さＤ２が、開口部４１の深さＤ１よりも小さい。つまり、
Ｄ２ ≦ Ｄ１
であることが好ましい。

なお、複数の導電性バンプ６の突出高さＤ２は、いずれも等しくすることができる。あるいは、複数の導電性バンプ６の突出高さＤ２は、すくなくともソルダーレジスト（絶縁層）４の表面４ａから導電性バンプ６が突出しているが、これらの平均値として形成することができる。

パッケージ基板１の厚さ方向に見て、導電性バンプ６の輪郭が、ソルダーレジスト（絶縁層）４に形成された開口部４１の輪郭よりも小さいかまたは同じである。ここで、導電性バンプ６の輪郭とは、パッケージ基板１を平面視した際の外形輪郭であり、導電性バンプ６の高さ方向で、導電性バンプ６の形状が変化する場合には、その最大外形輪郭を意味する。
導電性バンプ６の輪郭が開口部４１の輪郭よりも小さい場合には、開口部４１内で、上接続配線層（配線層）３ａの上面３ａ１が露出する部分があってもよい。

例えば、導電性バンプ６が銅ピラーとされた場合、導電性バンプ６の輪郭は開口部４１の輪郭と同じ円形であり、導電性バンプ６の高さ方向で、導電性バンプ６の形状は変化しない。したがって、この場合、銅ピラーの導電性バンプ６は、開口部４１とほぼ同じ断面形状を有する略円柱状に形成される。略円柱状の導電性バンプ６は、開口部４１に露出した上接続配線層（配線層）３ａの上面３ａ１から立設される。
さらに、この場合、導電性バンプ６の頂部６ａは、上接続配線層（配線層）３ａの上面３ａ１と略傾向な平面に形成されることができる。

導電性バンプ６が銅ピラーとされた場合、これを製造するためには、所定の製造工程によって上接続配線層（配線層）３ａの形成された基板に、ソルダーレジスト（絶縁層）４の表面４ａを形成する。さらに、フォトリソ工程等により、フォトレジストを形成して露光現像することで、開口部４１に対応するパターンおよび所定のパターンを有するソルダーレジスト（絶縁層）４を形成する。

その後、ソルダーレジスト（絶縁層）４に開口部４１等の所定パターンを形成して、開口部４１に対応する上面３ａ１を露出させる。さらに、開口部４１以外を覆う所定のマスクを形成した後、メッキ等により、開口部４１から露出した上面３ａ１に銅ピラーとされた導電性バンプ６を成長させる。このとき、例えば電解メッキ、あるいは無電解メッキによって所定の膜厚まで成長させることで、ソルダーレジスト（絶縁層）４の表面４ａから突出する突出高さＤ２まで導電性バンプ６を形成する。これにより、開口部４１の輪郭形状に対応した輪郭形状を有する円柱状の導電性バンプ６を形成する。

あるいは、導電性バンプ６が金ボールとされた場合、導電性バンプ６の輪郭は開口部４１の輪郭よりも小さいかまたは同じ円形であり、導電性バンプ６の高さ方向で、導電性バンプ６の形状は頂部６ａに向かって縮径する。この場合、金ボールの導電性バンプ６は、開口部４１とほぼ同じ断面形状を有する下端６ｂから頂部６ａに向かって縮径する水滴状に形成されることができる。この柱状の導電性バンプ６は、開口部４１に露出した上接続配線層（配線層）３ａの上面３ａ１から立設される。
さらに、この場合、導電性バンプ６の頂部６ａは、上接続配線層（配線層）３ａの上面３ａ１から離間する方向に尖った形状に形成されることができる。
この場合、形成した導電性バンプ６の頂部６ａは、金線を切断したままでもよいし、叩く等の形状を整えるなどの処理をおこなうこともできる。

導電性バンプ６が金ボールとされた場合、これを製造するためには、銅ピラーとされた場合と同様に開口部４１に対応するパターンおよび所定のパターンを有するソルダーレジスト（絶縁層）４を形成する。

その後、従来から公知であるワイヤーボンダー等の手法を用いて、導電性バンプ６を形成する。つまり、ワイヤーボンダーによって開口部４１から露出した上面３ａ１に接触するように金ボールを形成した後、金ワイヤーを所定の形状として形成した後、これを切断することで、ソルダーレジスト（絶縁層）４の表面４ａから突出する突出高さＤ２まで導電性バンプ６を形成する。これにより、開口部４１の輪郭形状に対応した輪郭形状を有して頂部６ａが突出するように変形したボール状の導電性バンプ６を形成する。

なお、導電性バンプ６の頂部６ａは所定の表面状態とされることができる。具体的には、後述する銀ペースト１２との接触性・密着性を向上するために、頂部６ａ表面に所定の凹凸を形成することが好ましい。これは、導電性バンプ６が銅ピラーとされた場合でも、金ボールとされた場合でも、同様である。

本実施形態に係るパッケージ基板１は、開口部４１に露出した上接続配線層（配線層）３ａの上面３ａ１から頂部６ａの突出した導電性バンプ６が立設されることにより、開口部４１に露出した上接続配線層（配線層）３ａの上面３ａ１の面積に比べて、導電性バンプ６の表面積が大きくなる。これにより、上接続配線層（配線層）３ａから半導体チップ１１へと接続する際に、後述するように銀ペースト（導電性接着剤）１２に接触する面積を増やすことができる。銀ペースト１２と上接続配線層（配線層）３ａとの接合表面積が増えることになる。

これにより、低抵抗化を図ることができる。したがって、上接続配線層（配線層）３ａと半導体チップ１１との導電状態を向上して、例えば、ＧＮＤ電圧である上接続配線層（配線層）３ａとの導電性を向上して、半導体チップ１１におけるＧＮＤ電圧の安定確保を実現することができる。同時に、低抵抗化および放熱特性の向上を図ることができる。
しかも開口部４１の面積が変化しないため、銀ペースト１２とソルダーレジスト（絶縁層）４の表面４ａとの密着性が悪化することがない。

導電性バンプ６の頂部６ａがソルダーレジスト（絶縁層）４の表面４ａから突出する突出高さＤ２が、開口部４１の深さＤ１よりも小さいことで、銀ペースト１２で半導体チップ１１の裏面１１ｂと接続した際に、必要以上に導電性バンプ６と半導体チップ１１の裏面１１ｂとが離間することがなく、導電性を向上して、半導体チップ１１におけるＧＮＤ電圧の安定確保を実現することができる。

図３は、本実施形態における半導体装置を示す断面図である。
本実施形態に係る半導体装置１０は、図３に示すように、パッケージ基板１と半導体チップ１１と、銀ペースト（導電性接着剤）１２とを有する。
半導体装置１０は、パッケージ基板１の表面１ａに半導体チップ１１が固定（取り付け）化した状態でセットされるとともに、半導体チップ１１の裏面１１ｂとパッケージ基板１の表面１ａとが銀ペースト（導電性接着剤）１２によって接着されている。パッケージ基板１における電極である導電性バンプ６と半導体チップ１１の裏面１１ｂとは、銀ペースト（導電性接着剤）１２によって電気的に接続されている。

また、半導体装置１０では、半導体チップ１１の表面１１ａとパッケージ基板１の表面１ａとが、ボンディングワイヤ１３によって電気的に接続されている。ボンディングワイヤ１３は、パッケージ基板１の表面１ａにおいて、ボンディング領域（ボンディングエリア）１Ｄに形成された電極に接続される。なお、このボンディング領域（ボンディングエリア）１Ｄにおける電極は図示していない。
半導体装置１０のパッケージ基板１の表面１ａでは、半導体チップ１１とボンディングワイヤ１３と銀ペースト（導電性接着剤）１２とがトランスファモールド１４により封止されている。

ここで、半導体チップ１１の裏面１１ｂと、導電性バンプ６の頂部６ａおよびソルダーレジスト（絶縁層）４の表面４ａと、銀ペースト（導電性接着剤）１２とは、次のように形成される。
パッケージ基板１の厚さ方向において、半導体チップ１１の裏面１１ｂとソルダーレジスト（絶縁層）４の表面４ａとの離間距離Ｄ３が、ソルダーレジスト（絶縁層）４の厚さＤ１よりも大きいかまたは同じであることが好ましい。

つまり、導電性バンプ６の頂部６ａの突出高さＤ２と、開口部４１の深さＤ１、すなわち、ソルダーレジスト（絶縁層）４の厚さＤ１と、ソルダーレジスト（絶縁層）４の表面４ａから半導体チップ１１の裏面１１ｂまでの銀ペースト（導電性接着剤）１２の厚さＤ３とが、
Ｄ２ ≦ Ｄ１ ≦ Ｄ３
であることが好ましい。

このように寸法関係を設定することで、複数の導電性バンプ６の突出高さＤ２ができるだけ近い高さとすることができ、これにより、ソルダーレジスト（絶縁層）４の表面４ａから半導体チップ１１の裏面１１ｂまでの離間距離Ｄ３が互いに近接しすぎて、導電性バンプ６の頂部６ａと半導体チップ１１の裏面１１ｂとの間で、銀ペースト（導電性接着剤）１２を塗布した際に、粒状材が押し出されてしまう、等の不具合を回避することができる。また、導電性バンプ６の頂部６ａと半導体チップ１１の裏面１１ｂとが離れすぎてしまい、導電性能、つまり、半導体チップ１１におけるＧＮＤ電圧を安定性が阻害されることがない。

本実施形態に係る半導体装置１０の製造方法は、パッケージ基板１の表面１ａに銀ペースト（導電性接着剤）１２を塗布する。その後、パッケージ基板１の上に半導体チップ１１を搭載した後、熱処理を行って、半導体チップ１１の裏面１ｂとパッケージ基板１の表面１ａとを銀ペースト（導電性接着剤）１２によって接着する。これにより、パッケージ基板１の表面に半導体チップ１１を固定（取り付け）化した状態でセットし、パッケージ基板１における電極であり、半導体チップ１１の裏面１１ｂにバイアスを与える電極である導電性バンプ６と半導体チップ１１の裏面１ｂとを銀ペースト（導電性接着剤）１２を用いて電気的に接続する。

その後、ワイヤボンディング装置を使用して、半導体チップ１１における外部電極として表面１１ａ他のボンディングパッドとパッケージ基板１のボンディング領域（ボンディングエリア）１Ｄにおける外部電極用パッドとを金線、アルミニウム線などからなるボンディングワイヤ１３を用いて電気的に接続する。さらに、半導体チップ１１とボンディングワイヤ１３は、トランスファモールド１４で封止する。

本実施形態に係る半導体装置１０によれば、導電性バンプ６がソルダーレジスト（絶縁層）４の表面４ａから突出して形成されているため、導電性バンプ６と銀ペースト（導電性接着剤）１２との間で導電性を有する接続面積は、開口部４１内部で露出する上面３ａ１の面積よりも大きくなる。これにより、必要な導電性バンプ６と銀ペースト（導電性接着剤）１２との接触面積を確保して、高電圧で高速応答するデバイスである半導体チップ１１の動作において、ＧＮＤ電圧の安定を確保して、デバイス動作における電気特性の不具合発生の低減を実現することができる。

これにより、開口部４１の面積、つまり、開口部４１に露出する上接続配線層（配線層）３ａの上面３ａ１の面積を増やすことなく、ＧＮＤレベルの安定性を向上することが可能となる。

同時に、開口部４１の面積、つまり、開口部４１に露出する上接続配線層（配線層）３ａの上面３ａ１の面積が変化しないので、チップ領域（チップエリア）１Ｃにおけるソルダーレジスト（絶縁層）４の表面４ａの面積も変化しない。したがって、ソルダーレジスト（絶縁層）４との密着性を低減させることがない。これにより、荷重が印加されるなどのストレスなどにより、剥離が発生してしまうことを防止できる。

つまり、本実施形態に係る半導体装置１０においては、ＧＮＤレベル安定性向上と、デラミネーション発生に起因する動作安定性向上とを、同時に実現可能とすることができる。

以下、本発明に係るパッケージ基板、半導体装置の第２実施形態を、図面に基づいて説明する。
図４は、本実施形態における半導体装置を示す断面図であり、本実施形態において、上述した第１実施形態と異なるのは、バックサイドメタル層に関する点であり、これ以外の上述した第１実施形態と対応する構成には同一の符号を付してその説明を省略する。

本実施形態に係る半導体装置１０は、図４に示すように、半導体チップ１１の裏面１１ｂにバックサイドメタル層１５が形成されている。バックサイドメタル層１５は、所定の金属からなり、半導体チップ１１の裏面１１ｂの全面を覆っている。
本実施形態に係る半導体装置１０においては、バックサイドメタル層１５を形成したことにより、半導体チップ１１とパッケージ基板１との間で、伝導性を向上することができる。

なお、バックサイドメタル層１５を形成する場合には、バックサイドメタル層１５の厚さに対応して、銀ペースト（導電性接着剤）１２の厚さＤ３を減らすことも可能である。あるいは、バックサイドメタル層１５を形成する場合には、バックサイドメタル層１５の厚さを考慮に入れずに、銀ペースト（導電性接着剤）１２の厚さＤ３を上述した関係に設定することも可能である。

本実施形態においては、上述した実施形態と同等の効果を奏することができる。

以下、本発明にかかる実施の一例を説明する。

本発明の半導体装置においては、以下のようにその寸法を設定することができる。
開口部４１径寸法；φ０．２５ｍｍ
チップ領域（チップエリア）１Ｃの開口部４１個数；１３０個程度
開口部４１を除くチップ領域（チップエリア）１Ｃの面積；１６０ｍｍ^２
ソルダーレジスト（絶縁層）４の厚さＤ１；３０μｍ
開口部４１深さＤ１；３０μｍ
銀ペースト（導電性接着剤）１２の厚さＤ３；４０μｍ
ソルダーレジスト（絶縁層）４の表面４ａから導電性バンプ６の頂部６ａの突出高さＤ２；２０μｍ
導電性バンプ６；金ボール

上記のような本発明の半導体装置と、導電性バンプ６を形成しない以外は同じ構成とした半導体装置とで、ＧＮＤレベル安定性と、デラミネーションの発生状態とを比較した。すると、導電性バンプ６を形成本発明の半導体装置では、ＧＮＤレベル安定性が向上しており、デラミネーションの発生が大幅に抑制されていることがわかった。
なお、上接続配線層（配線層）３ａの上面３ａ１からの導電性バンプ６の頂部６ａまでの高さ（Ｄ１＋Ｄ２）は、上接続配線層（配線層）３ａの上面３ａ１から半導体チップ１１の裏面１１ｂまでの距離（Ｄ１＋Ｄ３）に対してその２／３程度、あるいは、５／７程度とすることが好ましいことがわかった。

１…パッケージ基板
１ａ…表面
１ｂ…裏面
１Ｃ…チップ領域（チップエリア）
１Ｄ…ボンディング領域（ボンディングエリア）
２…ハンダボール（ボール）
２…ハンダボール
３…配線層
３ａ…上接続配線層（配線層）
３ａ１…上面
３ｂ…下接続配線層（配線層）
４…ソルダーレジスト（絶縁層）
４ａ…表面
４１…開口部
５…絶縁層
５ａ…開口部
６…導電性バンプ
６ａ…頂部
６ｂ…下端
１０…半導体装置
１０ｂ…裏面
１１…半導体チップ
１１ｂ…裏面
１２…銀ペースト（導電性接着剤）
１３…ボンディングワイヤ
１４…トランスファモールド
１５…バックサイドメタル層

Claims (7)

1. 裏面を所定の電位にした半導体チップを前記裏面に対向する表面に固定するパッケージ基板であって、
   前記所定の電位とする配線層と、
   前記配線層の上面に積層されて前記半導体チップの裏面と対向する位置に前記配線層の一部が露出する複数の開口部が形成されている絶縁層と、
   前記開口部からそれぞれ露出する前記配線層の上面に設けられ、前記絶縁層の表面よりも前記半導体チップの裏面に近接する頂部を有する複数の導電性バンプと、
   を有する、
   ことを特徴とするパッケージ基板。
2. 厚さ方向において、前記導電性バンプの頂部が前記絶縁層の表面より前記半導体チップの前記裏面に向けて突出する高さが、前記開口部の深さよりも小さい、
   ことを特徴とする請求項１記載のパッケージ基板。
3. 平面視した前記導電性バンプの輪郭が、前記絶縁層に形成された前記開口部の輪郭よりも小さいかまたは同じである、
   ことを特徴とする請求項１記載のパッケージ基板。
4. 前記導電性バンプが、金ボール、半田ボール、銅ピラーから選択されている
   ことを特徴とする請求項１記載のパッケージ基板。
5. 請求項１から４のいずれか記載のパッケージ基板と、
   前記半導体チップと、
   前記半導体チップの前記裏面と、前記導電性バンプの前記頂部および前記絶縁層の表面と、を固定する導電性接着剤と、
   を有する、
   ことを特徴とする半導体装置。
6. 厚さ方向において、前記半導体チップの前記裏面と前記絶縁層の表面との離間距離が、前記絶縁層の厚さよりも大きいかまたは同じである、
   ことを特徴とする請求項５記載の半導体装置。
7. 前記半導体チップの前記裏面には、バックサイドメタル層が形成される、
   ことを特徴とする請求項６記載の半導体装置。
   
   
   

Images