KR101332865B1 - 팬-인 타입 반도체 장치 - Google Patents

Abstract

본 발명은 팬-인 타입 반도체 장치에 관한 것으로서, 더욱 상세하게는 팬-인 타입 반도체 패키지의 패시베이션층을 새롭게 개선하여, 재배선 경로 공간을 크게 확보할 수 있도록 한 팬-인 타입 반도체 장치에 관한 것이다.
즉, 본 발명은 반도체 칩의 다이 패시베이션 위에 형성되는 제1패시베이션의 테두리 부분과, 제1패시베이션 위에 코팅되는 제2패시베이션의 테두리 부분 간의 적층 구조를 새롭게 개선하여, 재배선이 깔리게 되는 제1패시베이션의 면적을 증대시킴으로써, 재배선 형성을 위한 공간을 확보할 수 있도록 한 팬-인 타입 반도체 장치를 제공하고자 한 것이다.

Description

팬-인 타입 반도체 장치{Fan-in type semiconductor package}

본 발명은 팬-인 타입 반도체 장치에 관한 것으로서, 더욱 상세하게는 팬-인 타입 반도체 패키지의 패시베이션층을 새롭게 개선하여, 재배선 경로 공간을 크게 확보할 수 있도록 한 팬-인 타입 반도체 장치에 관한 것이다.

각종 전자기기 제품의 경량화, 소형화, 고속화, 다기능화, 고성능화 등 복합화 추세에 따라, 전자기기내 탑재되는 반도체 소자들에 대한 높은 신뢰성을 요구하고 있으며, 복합화 추세를 충족하기 위한 중요한 기술 중의 하나가 바로 반도체 패키지 조립 기술이며, 그에 따라 웨이퍼 레벨의 칩 스케일 패키지, 칩 적층형 패키지 등이 개발되고 있다.

종래의 웨이퍼 레벨 패키지의 한 종류인 팬-인 타입 패키지의 구조를 첨부한 도 4 및 도 5를 참조로 살펴보면 다음과 같다.

잘 알려진 바와 같이, 웨이퍼 상태의 반도체 칩(10)에는 설계된 회로가 집적되어 있고, 회로의 전기적 입출력 경로가 되는 부분에는 다수개의 본딩패드(12)가 1열 또는 2열 배열을 이루며 조밀하게 형성되어 있다.

또한, 반도체 칩(10)의 전체 표면에는 집적된 회로를 보호하기 위한 다이 패시베이션(14)이 형성되고, 집적된 회로의 전기적 입출력을 위한 본딩패드(12)에는 다이 패시베이션(14)이 입혀지지 않는다.

팬-인 타입 반도체 패키지는 반도체 칩의 본딩패드가 파인피치(fine pitch)로 형성됨에 따라, 각 본딩패드에 융착되는 솔더볼과 솔더볼 간의 간섭이 발생될 수 있음을 감안하여, 패시베이션 및 재배선을 이용하여 솔더볼이 부착되는 패드를 반도체 칩의 안쪽 영역에 별도로 형성시킨 구조를 말한다.

이러한 팬-인 타입 패키지를 제조하기 위하여, 먼저 웨이퍼 상태의 반도체 칩(10, 실리콘 기판)의 다이 패시베이션(14)위에 제1패시베이션(18)이 형성된다.

이때, 반도체 칩(10)의 각 본딩패드(12)상에는 제1패시베이션(18)이 도포되지 않는데, 그 이유는 반도체 칩에 집적된 회로소자를 작동시키는 전압을 인가받기 위한 일종의 금속배선라인인 구리 재질의 재배선(16, RDL: Redistribution layer)의 일단부가 접착되기 때문이다.

상기 재배선(16)은 솔더볼끼리 서로 닿아 전기적 쇼트 현상이 발생되는 점을 해결하고자, 솔더볼(30)이 보다 넓은 간격으로 부착될 수 있도록 본딩패드(12)에서 바깥쪽으로 연장시킨 금속배선라인을 말한다.

따라서, 상기 본딩패드(12)와 제1패시베이션(18)의 표면에 상기와 같은 재배선(16)을 형성하게 되는데, 이 재배선(16)의 일단부는 본딩패드(12)상에 도전 가능하게 접착되고, 동시에 재배선층(16)의 타단부는 솔더볼(30)과 같은 입출력단자가 부착되는 자리까지 연장된다.

다음으로, 제1패시베이션(18) 및 재배선(16)의 표면에 걸쳐 제2패시베이션 (20)이 코팅되는 바, 입출력단자의 부착을 위하여 재배선층(16)의 타끝단부에는 코팅되지 않는다.

상기 제2패시베이션(20)은 제1패시베이션(18)과 동일한 재질 및 방법으로 형성되어, 재배선(16)들을 밀봉하면서 외부로부터의 기계적 충격, 수분, 각종 이물질 등이 재배선(16)으로 침투하는 것을 차단하는 기능을 하고, 동시에 서로 인접하는 재배선(16)간의 쇼트 현상을 방지하는 절연 역할을 하게 된다.

이어서, 상기 제2패시베이션(20)을 통해 노출된 재배선(16)의 타끝단부에 솔더볼(30)과 같은 입출력단자를 바로 융착시키거나, 재배선(16)의 타끝단부에 금속 재질의 전극단자인 언더 범프 메탈(32: Under Bump Matal)을 더 형성한 다음, 언더 범프 메탈(32)상에 솔더볼(30)과 같은 입출력단자를 융착시킴으로써, 웨이퍼 레벨 패키지가 완성된다.

이때, 상기 제1패시베이션(18)과 제2패시베이션(20)의 끝단부 적층 구조를 보면, 제2패시베이션(20)이 제1패시베이션(18)의 끝단을 지나서 연장되어 제1패시베이션(18)의 끝단면이 제2패시베이션(20)에 의하여 완전히 감싸여진 구조를 이룬다.

이렇게 제1패시베이션(18)의 끝단면 즉, 제1패시베이션(18)의 측면까지 제2패시베이션(20)으로 감싸는 이유는 제1패시베이션(18)과 제2패시베이션(20)의 테두리 부분이 서로 견고하게 결합될 수 있도록 함에 있다.

이때, 상기 제2패시베이션(20)의 끝단면과 웨이퍼 상태인 반도체 칩의 소잉라인 간의 간격은 소잉시 충격을 받지 않을 정도의 최소 간격으로 유지된다.

상기와 같은 기존의 팬-인 타입 패키지의 경우에는 반도체 칩의 상면 테두리 영역에 본딩패드가 2열 이상으로 배열되어 있기 때문에 반도체 칩의 안쪽 영역까지 연장되는 재배선이 복잡하게 얽히게 되므로, 재배선 형성을 위한 공간 확보가 관건이며, 이에 재배선 형성을 위한 보다 넓은 공간 확보가 필요하다 하겠다.

본 발명은 상기와 같은 점을 감안하여 안출한 것으로서, 반도체 칩의 다이 패시베이션 위에 형성되는 제1패시베이션의 테두리 부분과, 제1패시베이션 위에 코팅되는 제2패시베이션의 테두리 부분 간의 적층 구조를 새롭게 개선하여, 재배선이 깔리게 되는 제1패시베이션의 면적을 증대시킴으로써, 재배선 형성을 위한 공간을 확보할 수 있도록 한 팬-인 타입 반도체 장치를 제공하는데 그 목적이 있다.

상기한 목적을 달성하기 위한 본 발명은: 반도체 칩의 다이 패시베이션 위에 코팅되는 제1패시베이션과, 제1패시베이션 위에 도금되는 재배선과, 제1패시베이션 및 재배선의 표면에 걸쳐 코팅되는 제2패시베이션을 포함하는 팬-인 타입 반도체 장치에 있어서, 상기 제1패시베이션의 테두리 끝단을 웨이퍼 상태인 상기 반도체 칩의 소잉라인과 최소 간격을 유지하는 위치까지 연장 형성하고, 그 위에 제2패시베이션이 적층되며 코팅되도록 함으로써, 재배선을 형성하기 위한 제1패시베이션의 면적을 증가시킬 수 있도록 한 것을 특징으로 하는 팬-인 타입 반도체 장치를 제공한다.

바람직하게는, 상기 제1패시베이션의 테두리 부분은 반도체 칩의 소잉라인과 최소 간격을 유지하는 위치까지 연장되는 돌출부와, 각 돌출부 사이의 요홈부가 반복된 구조로 형성되는 것을 특징으로 한다.

또한, 상기 반도체 칩의 본딩패드로부터 반도체 칩의 안쪽영역의 소정 위치까지 연장되는 재배선의 경로 부분이 제1패시베이션의 돌출부 상면에 형성되는 것을 특징으로 한다.

특히, 상기 제1패시베이션의 요홈부내로 제2패시베이션의 테두리 부분의 일부가 채워져, 제1패시베이션과 제2패시베이션의 테두리 부분 간의 구조적 결합이 이루어질 수 있도록 한 것을 특징으로 한다.

상기한 과제 해결 수단을 통하여, 본 발명은 다음과 같은 효과를 제공한다.

본 발명에 따르면, 반도체 칩의 다이 패시베이션 위에 형성되는 제1패시베이션의 테두리 부분을 반도체 칩의 소잉라인과 최소 간격을 유지하는 위치까지 연장하여, 연장시킨 면적 만큼의 재배선 형성 공간을 확보할 수 있는 장점이 있다.

또한, 제1패시베이션의 테두리 부분 바로 위치에 제2패시베이션의 테두리 부분이 적층되도록 하되, 제1패시베이션의 테두리 부분에 요철 구간을 형성하여 제2패시베이션의 일부가 요철 결합되도록 함으로써, 제1패시베이션과 제2패시베이션 간의 구조적 결합력을 유지할 수 있다.

도 1은 본 발명에 따른 팬-인 타입 반도체 장치를 나타내는 단면도,
도 2는 본 발명에 따른 팬-인 타입 반도체 장치로서, 제2패시베이션을 도포하기 전 상태를 나타내는 평면도,
도 3a 및 도 3b는 본 발명에 따른 팬-인 타입 반도체 장치의 제1 및 제2패시베이션 간의 적층 및 결합 구조를 설명하는 사시도,
도 4는 종래의 팬-인 타입 반도체 장치를 나타내는 단면도,
도 5는 종래의 팬-인 타입 반도체 장치로서, 제2패시베이션을 도포하기 전 상태를 나타내는 평면도.

이하, 본 발명의 바람직한 실시예를 첨부도면을 참조로 상세하게 설명하기로 한다.

전술한 바와 같이, 팬-인 타입 반도체 패키지는 반도체 칩의 본딩패드가 파인피치(fine pitch)로 형성됨에 따라, 각 본딩패드에 융착되는 솔더볼과 솔더볼 간의 간섭이 발생될 수 있음을 감안하여, 패시베이션 및 재배선을 이용하여 솔더볼이 부착되는 패드를 반도체 칩의 안쪽 영역에 별도로 형성시킨 구조의 패키지를 말한다.

본 발명은 팬-인 타입 패키지의 제1 및 제2패시베이션의 테두리 부분에 대한 구조를 새롭게 개선하여, 재배선이 깔리게 되는 제1패시베이션의 면적을 보다 증대시킴과 함께 재배선의 경로 구간 등의 형성 공간을 확보할 수 있도록 한 점에 주안점이 있고, 이를 순서대로 설명하면 다음과 같다.

첨부한 도 1 및 도 2에 도시된 바와 같이, 먼저 웨이퍼 상태의 반도체 칩(10, 실리콘 기판)의 다이 패시베이션(14)위에 제1패시베이션(18)이 형성된다.

특히, 본 발명에 따른 제1패시베이션(18)의 테두리 부분의 구조를 보면, 기존의 제2패시베이션의 테두리 끝단 영역까지 연장된 구조를 갖는다.

보다 상세하게는, 제1패시베이션(18)의 테두리 끝단을 웨이퍼 상태인 반도체 칩(10)의 소잉 라인(22)과 최소 간격(도 1에서 G로 지시됨)을 유지하는 위치까지 연장 형성함으로써, 제1패시베이션(18)의 면적이 최대화된다.

이때, 상기 제1패시베이션(18)의 테두리 부분은 반도체 칩(10)의 소잉 라인(22)과 최소 간격을 유지하는 위치까지 연장되는 돌출부(24)와, 각 돌출부(24) 사이의 요홈부(26)가 반복된 구조로 형성된다.

물론, 반도체 칩(10)의 각 본딩패드(12)상에는 제1패시베이션(18)이 도포되지 않는데, 그 이유는 반도체 칩에 집적된 회로소자를 작동시키는 전압을 인가받기 위한 일종의 금속배선라인인 구리 재질의 재배선(16, RDL: Redistribution layer)의 일단부가 접착되기 때문이다.

다음으로, 상기 본딩패드(12)와 제1패시베이션(18)의 표면에 소정의 회로배열을 이루는 재배선(16)을 통상의 도금 공정을 이용하여 형성하게 되는데, 이 재배선(16)의 일단부는 본딩패드(12)상에 도전 가능하게 접착되고, 동시에 재배선층(16)의 타단부는 솔더볼(30)과 같은 입출력단자가 부착되는 자리까지 연장된다.

이때, 상기 반도체 칩(10)의 본딩패드(12)로부터 반도체 칩(10)의 안쪽영역의 소정 위치까지 재배선(16)을 형성할 때, 제1패시베이션(18)의 전체 표면을 이용하되, 제1패시베이션(18)의 면적 증대된 테두리 부분 즉, 제1패시베이션(18)의 돌출부(24) 상면 영역을 재배선(16)의 경로 부분이 형성되는 영역으로 활용할 수 있고, 또한 제1패시베이션(18)의 연장된 면적 만큼을 재배선 형성 공간으로 더 확보할 수 있으므로, 재배선 회로 설계를 보다 수월하게 진행할 수 있다.

이어서, 제1패시베이션(18) 및 재배선(16)의 표면에 걸쳐 제2패시베이션 (20)이 코팅되는 바, 입출력단자의 부착을 위하여 재배선층(16)의 타끝단부에는 코팅되지 않는다.

기존의 제2패시베이션(20) 도포 구조를 보면, 제2패시베이션(20)이 제1패시베이션(18)의 끝단을 지나서 연장됨과 함께 제1패시베이션(18)의 끝단면이 완전히 감싸여지는 구조였지만, 본 발명에 따르면 제1패시베이션(18)의 테두리 단이 더 연장 형성됨에 따라 제2패시베이션(20)의 테두리 끝단은 제1패시베이션(18)의 테두리 끝단 바람직하게는, 제1패시베이션(18)의 돌출부(24) 끝단과 일치되어 적층되는 상태가 된다.

이때, 상기 제2패시베이션(20) 도포시, 첨부한 도 3a 및 도 3b에 도시된 바와 같이 제1패시베이션(18)의 요홈부(26)내로 제2패시베이션(20)의 테두리 부분의 일부가 완전히 채워지거나 부분적으로 채워지게 되어, 제1패시베이션(18)과 제2패시베이션(20)의 테두리 부분 간의 구조적 결합이 이루어질 수 있고, 결국 제1패시베이션(18)과 제2패시베이션(20) 간의 구조적 결합력을 유지할 수 있다.

최종적으로, 상기 제2패시베이션(20)을 통해 노출된 재배선(16)의 타끝단부에 솔더볼(30)과 같은 입출력단자를 바로 융착시키거나, 재배선(16)의 타끝단부에 금속 재질의 전극단자인 언더 범프 메탈(32: Under Bump Matal)을 더 형성한 다음, 언더 범프 메탈(32)상에 솔더볼(30)과 같은 입출력단자를 융착시킴으로써, 웨이퍼 레벨 패키지가 완성된다.

10 : 반도체 칩
12 : 본딩패드
14 : 다이 패시베이션
16 : 재배선
18 : 제1패시베이션
20 : 제2패시베이션
22 : 소잉 라인
24 : 돌출부
26 : 요홈부
30 : 솔더볼
32 : 언더 범프 메탈

Claims (4)

1. 삭제
2. 반도체 칩(10)의 다이 패시베이션(14) 위에 코팅되는 제1패시베이션(18)과, 제1패시베이션(18) 위에 도금되는 재배선(16)과, 제1패시베이션(18) 및 재배선(16)의 표면에 걸쳐 코팅되는 제2패시베이션(20)을 포함하는 팬-인 타입 반도체 장치에 있어서,
   상기 제1패시베이션(18)의 테두리 끝단을 웨이퍼 상태인 상기 반도체 칩(10)의 소잉 라인(22)과 최소 간격을 유지하는 위치까지 연장 형성하고, 그 위에 제2패시베이션(20)이 적층되며 코팅되도록 함으로써, 재배선(16)을 형성하기 위한 제1패시베이션(18)의 면적을 증가시키되,
   상기 제1패시베이션(18)의 테두리 부분은 반도체 칩(10)의 소잉 라인(22)과 최소 간격을 유지하는 위치까지 연장되는 돌출부(24)와, 각 돌출부(24) 사이의 요홈부(26)가 반복된 구조로 형성되는 것을 특징으로 하는 팬-인 타입 반도체 장치.
   
3. 청구항 2에 있어서,
   상기 반도체 칩(10)의 본딩패드(12)로부터 반도체 칩(10)의 안쪽영역의 소정 위치까지 연장되는 재배선(16)의 경로 부분이 제1패시베이션(18)의 돌출부(24) 상면에 형성되는 것을 특징으로 하는 팬-인 타입 반도체 장치.
   
4. 청구항 2에 있어서,
   상기 제1패시베이션(18)의 요홈부(26)내로 제2패시베이션(20)의 테두리 부분의 일부가 채워져, 제1패시베이션(18)과 제2패시베이션(20)의 테두리 부분 간의 구조적 결합이 이루어질 수 있도록 한 것을 특징으로 하는 팬-인 타입 반도체 장치.

Images