CN103620762B - 半导体装置 - Google Patents

半导体装置 Download PDF

Info

Publication number
CN103620762B
CN103620762B CN201280030971.XA CN201280030971A CN103620762B CN 103620762 B CN103620762 B CN 103620762B CN 201280030971 A CN201280030971 A CN 201280030971A CN 103620762 B CN103620762 B CN 103620762B
Authority
CN
China
Prior art keywords
wiring
base material
semiconductor chip
semiconductor device
boundary line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201280030971.XA
Other languages
English (en)
Other versions
CN103620762A (zh
Inventor
坂本岳史
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Publication of CN103620762A publication Critical patent/CN103620762A/zh
Application granted granted Critical
Publication of CN103620762B publication Critical patent/CN103620762B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02375—Top view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02379—Fan-out arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05569—Disposition the external layer being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73207—Bump and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06527—Special adaptation of electrical connections, e.g. rewiring, engineering changes, pressure contacts, layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06568—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices decreasing in size, e.g. pyramidical stack
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15313—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a land array, e.g. LGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15788—Glasses, e.g. amorphous oxides, nitrides or fluorides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

半导体装置具备：第1基材(1)，其具有第1面(19)；第2基材(2)，其具有与第1面(19)相邻的第2面(20)，线膨胀系数与第1基材(1)不同，与第1基材(1)相接；和第1布线(31)，其在第1面(19)上以及第2面(20)上跨第1基材(1)与第2基材(2)的边界线(28)而设。在边界线(28)上的第1布线(31)的截面积，大于第1布线(31)中的设于第1面(19)上的部分的至少一部分的布线宽度方向截面的面积、或第1布线(31)中的设于第2面(20)上的部分的至少一部分的布线宽度方向截面的面积。

Description

半导体装置
技术领域
本说明书记载的技术，涉及基板上的布线以及半导体封装，更详细地，涉及具有跨相互不同的基材上形成的布线的半导体装置。
背景技术
在半导体封装的领域，伴随着形成于半导体芯片上的晶体管的微细化的进展，半导体芯片的面积不断变小。另外，由于便携电话等搭载了半导体封装的设备的小型化，对半导体封装的进一步的小型化的要求不断提高。
应对该要求，开发了能在较小地保持半导体封装大小的情况下安装在印刷基板上的晶片级封装(wafer level package，WLP)或晶片级芯片尺寸封装(wafer level chip size package，WL-CSP)。WLP是晶片状态下在半导体芯片上设置所谓的再布线层，在该再布线层的电极上搭载焊料球后进行单片化，由此来制作的半导体封装。根据WLP，能使半导体封装的尺寸与半导体芯片为大致相同尺寸。
但是，伴随对半导体芯片所谋求的功能的高度化，搭载于半导体封装的输入输出端子数增大，会发生不能在小面积的WLP搭载全部端子这样的不良状况。
应对该不良状况，提出扇出WLP(fan out WLP)。该扇出WLP是如下的半导体封装：在半导体芯片的周边以环氧树脂等材料来设置扩展部分，从半导体芯片上的电极起在扩展部分实施再布线，在扩展部分也搭载焊料球，由此来确保需要的端子数。
在扇出WLP中，跨形成半导体芯片的主面和环氧树脂体的主面的边界线来设置布线。除此以外，在将半导体芯片埋入形成于玻璃环氧树脂基板的凹部的类型的半导体封装中，跨半导体芯片的主面和印刷基板的主面的边界线来设置布线。
在专利文献1中记载了具有跨相互不同的2个基材而设的布线的封装。
图10是专利文献1记载的表示现有的半导体装置的构成的立体图。如图10所示，现有的半导体装置通过在电路基板101上倒装接合半导体芯片106而形成。
在电路基板101的一面形成电路部103，在半导体芯片106的一面设置芯片接合部107。在电路基板101的一面上设置与电路部103电连接的布线102、104a以及接合布线部104。接合布线部104设于低电介质材料105上。
半导体芯片106，按照让形成电路基板101的电路部103的面和半导体芯片106的电路形成面对置的方式，接合在电路基板101上。此时，接合布线部104与芯片接合部107重合地将半导体芯片106搭载在电路基板101上。
先行技术文献
专利文献
专利文献1：JP特开2000-183231号公报
发明的概要
发明要解决的课题
在半导体封装、或施予了布线的基板作为实际的产品使用的情况下，由于加热以及冷却而受到反复温度变化。构成半导体装置的各材料对热有固有的线膨胀系数(CTE)。在此，所谓线膨胀系数是指每单位温度的长度方向的膨胀量。
在半导体装置产生温度变化的情况下，由于在CTE不同的材料(例如图10所示的电路基板101和低电介质材料105)中膨胀、收缩的量不同，因此，在CTE不同材料彼此相接的边界面发生应变。为此，在CTE相异的材料所构成的基材上跨两者的边界来设置布线的情况下，在受到温度变化时，由于产生在边界面的应变而在布线部发生应力。然后，由于半导体装置受到反复温度变化而在布线积蓄应变，最终有可能导致该布线断裂。
发明内容
本发明目的在于，在相互不同的基材上跨两者的边界形成布线的情况下，能降低布线断裂的可能性。
用于解决课题的手段
为了解决所述课题，在本发明所涉及的半导体装置中，使跨相互线膨胀系数(CTE)不同的基材上而形成的布线中的设于两基材的边界部分上的部分的截面积较大，从而提升在基材的边界区域上产生的应变。
即，本发明的一例所涉及的半导体装置具备：第1基材，其具有形成了电路的第1面；第2基材，其具有朝向与所述第1面相同的方向并与所述第1面相邻的第2面，CTE与所述第1基材不同，与所述第1基材相接；和第1布线，其在所述第1面上以及所述第2面上跨俯视观察下所述第1基材与所述第2基材的第1边界线而设，与形成于所述第1面的电路连接。进而，在所述第1边界线上的所述第1布线的截面积大于所述第1布线中的设于所述第1面上的部分的至少一部分的布线宽度方向截面的面积、或所述第1布线中的设于所述第2面上的部分的至少一部分的布线宽度方向截面的面积。
在此，所谓“第1面和第2面朝向相同的方向”，包含由于基材的热膨胀或制造时的偏差等而产生的误差。另外，第1面和第2面也可以具有不对布线形成产生障碍程度的高低差而相邻。
根据以上的构成，由于使第1布线中的设于边界区域上的部分的截面积较大来提高布线的强度，因此即使由于温度变化而在第1基材与第2基材的接触部分产生错位或应变，也能所减小布线断线的可能性。由此，能进一步提升半导体装置的可靠性。
另外，该布线构成还能应用在所谓的扇出WLP、使用了该扇出WLP的半导体封装中，对这些半导体装置的可靠性提升作出大的贡献。在应用在扇出WLP中的情况下，第1基材成为半导体芯片，第2基材成为扩展部件，第1布线成为所谓的再布线。
发明的效果
根据本发明的一例所涉及的半导体装置，在相互不同的基材上，能在跨两者的边界而形成的布线中降低断裂等的可能性。
附图说明
图1是表示本发明的实施方式所涉及的半导体装置的一例的俯视图。
图2(a)是图1所示的IIa-IIa线的本实施方式的半导体装置的截面图，图2(b)是图1所示的IIb-IIb线的该半导体装置的截面图。
图3是表示本发明的实施方式所涉及的半导体装置的另一例的俯视图。
图4是表示图1所示的半导体装置的变形例的截面图。
图5是表示本发明的实施方式的第1应用例所涉及的半导体装置的俯视图。
图6是表示图5所示的第1应用例所涉及的半导体装置的变形例的截面图。
图7是表示本发明的实施方式的第2应用例所涉及的半导体装置的俯视图。
图8(a)是表示本发明的实施方式的第3应用例所涉及的半导体装置的俯视图。图8(b)是放大表示本应用例所涉及的半导体装置的A部的截面图，图8(c)是放大表示该A部的俯视图。
图9(a)是表示本发明的实施方式的第4应用例所涉及的半导体装置的俯视图。图9(b)是放大表示本应用例所涉及的半导体装置的A部的截面图，图9(c)是放大表示该A部的俯视图。
图10是表示现有的半导体装置的构成的立体图。
具体实施方式
(实施方式)
下面，使用附图来说明本发明的实施方式。图1是表示本发明的实施方式所涉及的半导体装置的俯视图。另外，图2(a)是图1所示的IIa-IIa线的本实施方式的半导体装置的截面图，图2(b)是图1所示的IIb-IIb线的该半导体装置的截面图。
如图1所示，本实施方式的半导体装置具备：基材1；基材2，其朝向与基材1的一方的主面19相同的方向并具有与该主面19相邻的主面20，与基材1相接；和在基材1的主面19上以及基材2的主面20上跨俯视观察下基材1与基材2的边界线28而分别设置的布线31、32、33。另外，在此的边界线28成为主面19与主面20的边界线。
基材1和基材2以线膨胀系数(CTE)相互不同的材料构成。基材1、2分别是由硅(Si)等所构成的半导体芯片、FR4、FR5、BT树脂等所构成的环氧系树脂基板。另外，基材1、2也可以由环氧系密封树脂、陶瓷、玻璃、铜或金等金属、对它们施镀的固体材料、合金等构成，只要是CTE相互不同的固体则任何构成材料都可。其中，基材1、2的形状也可以是板状。另外，主面19和主面20既可以拉平，也可以在能直接或介由绝缘保护膜形成布线的范围内在两主面间有高低差。
另外，也可以在基材1、2的至少一方形成与布线31、32、33电连接的电路(未图示)。该电路也可以形成于主面19上或主面20上。
布线31、32、33分别是由铜、铝等构成的金属布线。在基材1、2由绝缘体构成的情况下，也可以在基材1、2上直接设置布线31、32、33。但是，在至少基材1、2由导电体或半导体构成的情况下，如图2(a)、(b)所示，布线31、32、33在基材1、2上夹着绝缘保护膜4而设。另外，在图1中，为了明示基材1与基材2的边界线而省略了绝缘保护膜4的图示。
在本实施方式的半导体装置中，如图1以及图2(a)、(b)所示，在布线31的边界线28上的截面积，大于布线31中的设于主面19上的部分的至少一部的布线宽度方向截面的面积、以及(或者)布线31中的设于主面20上的部分的至少一部分的布线宽度方向截面的面积。
关于布线32、33也同样，在边界线28上的各布线的截面积，大于布线32、33中的设于主面19上的部分的至少一部分的布线宽度方向截面的面积、以及(或者)布线32、33中的设于主面20上的部分的至少一部分的布线宽度方向截面的面积。
具体地，包含边界线28的边界区域8上的布线31(即布线拓宽部31a)的布线宽度，宽于非边界区域9、10上的布线31的布线宽度。在此，所谓边界区域8是指主面19、20中的处于边界线28的附近的区域，所谓非边界区域9、10是指主面19、20中的边界区域8以外的离开边界线28的区域。边界区域8的范围根据半导体装置的设计任意设定。
另外，布线32中的包含边界线28的边界区域8上的部分32a的延伸方向，不与边界线28正交。在图1所示的示例中，部分32a相对于非边界区域9、10上的布线32的延伸方向斜行。
另外，布线33在包含边界线28的边界区域8上分支为多条(图1中为2条)。由此，分支部分33a的边界线28上的截面的面积与分支部分33b的边界线28上的截面的面积之和大于非边界区域9、10上的布线33的布线宽度方向截面的面积。
在制作本实施方式的半导体装置时，首先使基材1与基材2接合。这时，在一方的基材由环氧等环氧材料构成的情况下，通过树脂的硬化来接合两基材。另外，在基材由硅、陶瓷、或铜等金属构成的情况下，也可以使用粘合剂来接合，也可以在一方的基材设置凹部，在该凹部内埋入另一方的基材。或者，还能通过在用胶带固定两基材的背面的状态下在基材1的主面19以及基材2的主面20涂布聚酰亚胺制的保护膜来使两基材接合。
接下来，根据需要在主面19上以及主面20上形成电极。接下来，通过旋涂等在基材1、2的主面19、20上形成绝缘保护膜4。虽然该绝缘保护膜4的厚度并没有特别的限定，但在此作为一例设为5μm程度。接下来，通过用蚀刻除去绝缘保护膜4的一部分来在设于基材1的主面19上、以及基材2的主面20上的电极(未图示)上设置开口。接下来，通过减成法或加成法等来形成上述形状的布线31、32、33。能如以上那样制作本实施方式的半导体装置。
根据该方法，仅改变布线形成时所用的掩模等的形状，就能与现有的半导体装置相比不增加工序数地制造本实施方式的半导体装置。
在本实施方式的半导体装置中，如上述那样，布线31、32、33的在边界线28上的截面积分别大于在非边界区域9、10上的布线宽度方向截面的截面积。由此，在有温度变化的情况下，即使在基材1与基材2的边界面发生错位或应变，各布线也难以断线。
与此相对，在图10所示的现有的半导体装置中，电路基板101的上表面和低电介质材料105的上表面的边界线上的布线104a与接合部布线104的连接部分的截面积，小于接合部布线104的截面积。另外，电路基板101上的布线104a的布线宽度小于低电介质材料105上的接合部布线104的布线宽度方向的宽度。由此，在现有的半导体装置中，在电路基板101的上表面与低电介质材料105的上表面的边界线上，布线104a易于受到温度变化引起的应变等应力。
如此，在本实施方式的半导体装置中，与现有的半导体装置相比，由于使布线中的设于边界区域上的部分的截面积较大而提升了布线的强度，因此，即使在反复产生温度变化的情况下断线的可能性也变小，进一步提升了可靠性。
特别在布线31中，由于在边界区域8上设置布线拓宽部31a，因此大幅提升了边界区域8上的布线31的强度。
另外，在布线32中，由于在提高主面19与主面20的边界区域8上的布线的强度的同时，贯穿布线整体布线宽度不变，因此能防止布线密度的低下。
另外，布线33由于在边界区域8上分支为多个分支部分33a、33b，因此能使边界线28上的截面积较大而提升布线强度。进而，即使分支部分33a、33b中的任1个断线，由于剩余的分支部分还导通，因此在布线33难以发生故障。
另外，边界区域8上的布线的平面形状并不限于布线31、32、33的形状。例如，也可以是使布线拓宽部31a的角部在俯视观察下变圆的形状，也可以使布线32的斜行的部分32a的布线宽度大于其它的部分。或者，也可以在布线33的分支部分33a、33b设置斜行部分。
另外，基材1、2上既可以设置1条或多条布线31、32、33的全部，也可以设置布线31、32、33中的1条或2条。
图3是表示本发明的实施方式所涉及的半导体装置的另一例的俯视图。
设于基材1、2上的布线如图3所示的布线44那样，在基材1与基材2的边界线28上是仅在布线宽度方向的一方扩展宽度的形状。另外，也可以如布线46那样，在边界线28上的布线的截面积大于该布线中的设于至少一方的基材上的部分的至少一部分的布线宽度方向截面的面积。即，只要在边界线28上的布线的截面积大于该布线中的设于一方的基材上的部分的至少一部分的布线宽度方向截面的面积即可。此时，也可以如布线48那样，在另一方基材上随着离开边界线28而让布线宽度辐射状地扩展。
-半导体装置的变形例-
图4是表示本发明的实施方式所涉及的半导体装置的变形例的截面图。在图4中，示出贯穿布线34且与布线34的延伸方向平行的方向上的截面。
在本变形例所涉及的半导体装置中，也与图1所示的半导体装置相同，布线34的主面19与主面20的边界线上的截面的面积大于布线34中的设于非边界区域9、10的至少一部分上的部分的布线宽度方向截面。
其中，图4所示的布线34具有设于主面19、20中的边界区域8上、且厚度厚于其它部分的布线加厚部34a，这一点与图1所示的布线31、32、33不同。本变形例所示的半导体装置中的布线的形状以外的构成都与图1所示的半导体装置相同。
为了制作本变形例上所涉及的半导体装置，在使基材1和基材2接合后，通过旋涂等在基材1、2的主面19、20上形成绝缘保护膜4。接下来，在绝缘保护膜4上通过公知的方法形成由金属构成的布线34。布线加厚部34a例如如下那样形成：在形成厚的布线后，用丝网印刷或光刻胶等手法掩盖该布线中的成为布线加厚部34a的部分，对布线加厚部34a以外的部分进行蚀刻来形成。或者，还能在布线中的成为布线加厚部34a的部分以外的部分上形成镀阻，在该状态下在该布线上使镀覆生长，由此来形成布线加厚部34a。由此，能制作本变形例所涉及的半导体装置。
如本变形例所涉及的半导体装置那样，由于使在基材1的主面19与基材2的主面20的边界线上的布线34的厚度厚于在非边界区域9、10的布线34的厚度，也能使在边界线上的截面积较大，因此能提升布线34的强度，降低断线发生的可能性。另外，只要使在边界区域8上的布线加厚部34a的布线宽度与在非边界区域9、10上的布线34的布线宽度相同，就能防止布线密度的降低。
另外，通过使图1所示的布线31的布线拓宽部31a、布线32的斜行的部分32a、布线33的分支部分33a、33b各自的厚度，厚于各布线的设于非边界区域9、10的至少一部上的部分的厚度，还能使在各布线的边界线28的截面积进一步加大。根据该构成，能进一步提升布线的强度。这样的布线构成，特别在基材1与基材2的线膨胀系数差较大的情况下特别特有效。
另外，在图3所示的布线44、46、48中，通过使在边界线28上的厚度厚于在非边界区域的厚度，能降低这些布线断线的可能性。
-第1应用例所涉及的半导体装置的说明-
在下面说明将使用图1、图2(a)、(b)说明的构成应用在扇出WLP型的半导体装置中的第1应用例。
图5是表示本发明的实施方式的第1应用例所涉及的半导体装置的俯视图。在图5中，为了易于理解而未图示绝缘保护膜。
如图5所示，该应用例所涉及的半导体装置具备：扩展部件21，其在一方的主面49侧设置凹部40；半导体芯片11，其具有朝向与主面49实质相同方向并与主面49相邻的主面50，配置于凹部40内；第1绝缘保护膜，其设于主面49上以及主面50上；设于主面50上并贯通第1绝缘保护膜的芯片电极51、52、53；跨主面49与主面50的各边界线而从主面50上延伸到主面49上的再布线35、36、37；第2绝缘保护膜，其设于第1绝缘保护膜上以及再布线35、36、37上；贯通第2绝缘保护膜的电极(未图示)；和介由电极分别与再布线35、36、37连接的电极61、62、63。
再布线35、36、37，分别介由芯片电极51、52、53与设于半导体芯片11的主面50上的电路(未图示)电连接。
若比较本应用例所涉及的半导体装置和图1所示的半导体装置时，则半导体芯片11相当于基材1、2的一方，扩展部件21相当于基材1、2的另一方，再布线35、36、37分别相当于布线31、32、33。
即，再布线35与布线31同样地，在半导体芯片11与扩展部件21的主面彼此的边界区域上具有布线宽度宽的布线拓宽部35a。再布线36与布线32同样地，在半导体芯片11与扩展部件21的主面彼此的边界区域上具有斜行的部分36a。再布线37与布线33同样地，在半导体芯片11与扩展部件21的主面彼此的边界区域上具有分支部分37a、37b。
另外，在本应用例所涉及的半导体装置中，扩展部件21的主面49在俯视观察下包围半导体芯片11的主面50。
作为扩展部件21的构成材料，例如使用由环氧树脂构成的密封树脂，但并不限定于环氧树脂，也可以由陶瓷、玻璃等构成。另外，扩展部件21也可以是有机基板。
为了制作本应用例所涉及的半导体装置，首先，在使半导体芯片11的主面50露出的状态下从半导体芯片11的侧面起在(半导体芯片11的)外方形成扩展部件21。这时，在使主面50向下的状态下用模具覆盖半导体芯片11整体，在该模具的空间部分注入密封树脂，由此能形成扩展部件21。作为其结果，成为在扩展部件21的凹部40内配置半导体芯片11配置的形状。
接下来，在半导体芯片11上形成芯片电极51、52、53。其后，通过旋涂等在半导体芯片11的主面50上以及扩展部件21的主面49上形成第1绝缘保护膜。
接下来，通过蚀刻除去绝缘保护膜中的覆盖芯片电极51、52、53的部分，使芯片电极51、52、53露出。接下来，通过减成法或加成法，在第1绝缘保护膜的上表面任意形状地形成由金属构成的再布线35、36、37。其后，在再布线35、36、37中的设于扩展部件21的主面49上的部分上分别形成电极61、62、63。接下来，在电极61、62、63上以及第1绝缘保护膜上形成第2绝缘保护膜后，除去第2绝缘保护膜中的覆盖电极61、62、63的部分来使电极61、62、63露出。接下来，在电极61、62、63上适宜形成焊盘(未图示)。
在本应用例所涉及的半导体装置中，与图1所示的半导体装置相同地，主面49与主面50的边界线上的再布线35、36、37的截面积，大于在离开边界线的区域的各布线的布线宽度方向截面的截面积。由此，在有温度变化的情况下，能提升各布线针对由于半导体芯片11的CTE与扩展部件21的CTE不同而发生的应变或错位的强度。因此，在本应用例所涉及的扇出WLP型的半导体装置中，与现有的半导体装置相比能较大地提升可靠性。
另外，在再布线37中，通过具有分支部分37a、37b，能提升针对应变的强度，除此以外，即使分支部分37a、37b的任1条断线，只要剩余的分支部分导通就不会成为故障。
另外，在图5所示的第1应用例所涉及的半导体装置中，也可以使再布线38的形状为与图3所示的布线44、46、48成为相同的形状。
另外，图6是表示图5所示的第1应用例所涉及的半导体装置的变形例的截面图。在图6中，对与图5相同的部件赋予相同的符号。
在本变形例的半导体装置中，再布线38与设于半导体芯片11上的芯片电极54、和用于与外部部件连接的电极64连接。该电极64贯通设于第1绝缘保护膜41上的第2绝缘保护膜42。在电极64上设置由焊料球等构成的焊盘71。
如图6所示，在本变形例所涉及的半导体装置中，再布线38在包含主面49与主面50的边界线的边界区域上，具有厚于其它的部分他的布线加厚部38a，这一点与图5所示的半导体装置不同。
为了制作本变形例所涉及的半导体装置，首先，在与图5所示的半导体装置的制造方法同样地在半导体芯片11的主面50上以及扩展部件21的主面49上形成第1绝缘保护膜41后，在主面50上形成芯片电极54。芯片电极54例如形成在半导体芯片11内的周边区域。
接下来，在第1绝缘保护膜41上形成具有布线加厚部38a的再布线38。该布线加厚部38a例如能如下那样形成：在较厚地形成布线整体后，用丝网印刷或光刻胶等手法掩盖再布线中的成为布线加厚部38a部分，蚀刻布线加厚部38a以外的部分来使厚度变薄。或者，还能如下那样形成布线加厚部38a：在形成再布线后，在该再布线中的成为布线加厚部38a的部分以外的部分上形成镀阻，在该状态下在该布线上使镀覆生长。
其后，在再布线38中的设于扩展部件21的主面49上的部分上形成电极64。电极64是用于形成与外部部件的电气导通的电极。接下来，在电极64上以及第1绝缘保护膜41上，形成第2绝缘保护膜42。接下来，通过用蚀刻除去第2绝缘保护膜42中的覆盖电极64的部分，使电极64露出。接下来，在露出的电极64上形成UBM(under barrier metal，下阻挡层金属)等的金属层，形成由焊料球等构成的焊盘71，由此能形成扇出WLP型的本变形例所涉及的半导体装置。
如本变形例所涉及的半导体装置那样，通过在主面49与主面50的边界线上使再布线38的厚度较厚，也能使在该边界线上的再布线38(布线加厚部38a)的截面积大于在离开边界线的区域的再布线38的布线宽度方向的截面积。由此，能提升再布线38的强度，能降低断线的可能性。
另外，通过与再布线38相同地，使图5所示的再布线35的布线拓宽部35a、再布线36的斜行的部分36a、以及再布线37的分支部分37a、37b的厚度厚于其它的部分的厚度，也能进一步提升再布线35、36、37的强度。因此，在半导体芯片11的线膨胀系数和扩展部件21的线膨胀系数之差较大的情况下，也能有效果地降低再布线的断线。
另外，在图6中，示出了扩展部件21的主面49与半导体芯片11的主面50拉平的示例，但并不限于此，只要主面49与主面50间的高低差在第1绝缘保护膜41的厚度(10μm以下)的范围内，也能形成再布线38。这种情况下，通过较厚地形成第1绝缘保护膜41，即使在主面49与主面50间有高低差，也能使第1绝缘保护膜41的上表面平坦到能形成再布线38的程度。另外，在主面49与主面50间有高低差的情况下，上述的说明中的“主面49与主面50的边界线”成为“俯视观察下的主面49与主面50的边界线”。
-第2应用例所涉及的半导体装置的说明-
图7是表示本发明的实施方式的第2应用例所涉及的半导体装置的俯视图。本应用例所涉及的半导体装置是使用图5或图6所示的扇出WLP的SiP(system in package，***级封装)。另外，既可以是图7所示的再布线39中的至少1条是具有布线加厚部39a的再布线，也可以与图5所示的再布线35、36、37的任一者同样地，是具有布线拓宽部、斜行部分、分支部分的形状的再布线。另外，未图示电连接半导体芯片11上的电路和再布线39的芯片电极。
如图7所示，本应用例所涉及的半导体装置具备：图5或图6所示的扇出WLP；半导体芯片12，其在扇出WLP内的半导体芯片11的主面(电路形成面)上，以电路形成面朝向半导体芯片11侧的状态倒装接合；基板81，其夹着粘合剂83在上表面上搭载扇出WLP；引线(连接部件)91，其连接扇出WLP的电极65和设于基板81上的连接盘(LAND)82；和密封树脂22。
另外，在图7所示的扇出WLP中，未在设于再布线39上的电极65上形成焊盘。另外，在半导体芯片11的电路形成面上形成电极55，由焊料球等构成的焊盘71a电连接半导体芯片11上的电路和半导体芯片12上的电路。
另外，密封树脂22设于基板81的上表面上，覆盖扩展部件21的侧面以及形成再布线39的主面、半导体芯片12的面中的与电路形成面对置的面、以及引线91。在第2绝缘保护膜42与半导体芯片12间设置底部填充材料86。
为了制作本应用例所涉及的半导体装置，首先，以与图6所示的半导体装置相同的方法形成扇出WLP。在此，为了露出形成于半导体芯片11上的电极55，预先通过蚀刻等除去第1绝缘保护膜41以及第2绝缘保护膜42的一部分。其后，各自的电路形成面彼此面对面地在半导体芯片11上倒装接合半导体芯片12。
接下来，以使电路安装面相互面对面的形式，使扇出WLP和半导体芯片12倒装接合。在半导体芯片12上预先形成焊盘71a。由此，通过使半导体芯片11上的电极55与焊盘71a对位，在加热的同时进行压接，能使半导体芯片11和半导体芯片12电气接合。焊盘71a除了焊料以外，也可以由金等构成，也可以是金属支柱等。
接下来，与半导体芯片12倒装接合的扇出WLP，通过粘合剂83粘接于基板81上。接下来，通过用引线91连接设于基板81的上表面上的连接盘82、和设于扇出WLP的表面的电极65，来使连接盘82与半导体芯片11上的电路电连接。
接下来，在模具内通过密封树脂22密封扇出WLP、半导体芯片12、引线91。接下来，通过在基板81的背面设置焊料球、或电极，本应用例所涉及的半导体装置，成为BGA(ball grid array，球栅阵列)或LGA(landgrid array，栅格阵列)型的半导体封装。
如此，通过使用图5或图6所示的可靠性高的扇出WLP，能制作同样可靠性高的半导体封装。
另外，只要使用使在不同的基材彼此的边界部分上的截面积大于在非边界区域上的截面积的布线即可，不限于上面叙述的半导体封装，在具备扇出WLP的各种半导体装置，能得到高的可靠性。
-第3应用例所涉及的半导体装置的说明-
图8(a)是表示本发明的实施方式的第3应用例所涉及的半导体装置的俯视图。另外，图8(b)是放大表示本应用例所涉及的半导体装置的A部的截面图，图8(c)是放大表示该A部的俯视图。在图8(a)、(b)中在第2绝缘保护膜42与半导体芯片12间示出的是底部填充材料86。另外，在图8(c)中，以虚线示出再布线39中的设于半导体芯片12下的部分。
如图8(a)～(c)所示，第3应用例所涉及的半导体装置是在图7所示的第2应用例所涉及的半导体装置中，使半导体芯片11的平面面积大于半导体芯片12的平面面积的构成。
在本应用例所涉及的半导体装置的再布线39中，在半导体芯片11的线膨胀系数与扩展部件21的线膨胀系数之差较大的情况下，如上述那样，在半导体芯片11与扩展部件21的界面上应力最为集中。另外，由于再布线39中的半导体芯片12与密封树脂22的线膨胀系数的差异，在位于上侧的半导体芯片12的端面正下方的部分应力也易于集中。
为此，在本应用例所涉及的半导体装置中，至少使半导体芯片11与扩展部件21的界面上的再布线39的截面积大于在其它部分的宽度方向截面的面积，从而有效果地抑制断线的发生。
进而，如图8(c)所示，也可以使再布线39中的从半导体芯片11与扩展部件21的边界面上的区域直到半导体芯片12的端面正下方的区域的部分的布线宽度方向的截面积大于其它的部分的布线宽度方向的截面积。为了使再布线39的截面积较大，能形成上述的布线加厚部39a，或采用使布线宽度较粗等的构成。另外，也可以使再布线39中的包含半导体芯片11与扩展部件21的边界面上的给定的部分的布线宽度方向截面积、和包含半导体芯片12的端面正下方的给定的部分的布线宽度方向截面积，分别大于应力不集中的其它的部分的布线宽度方向截面积。
如此，在再布线39的多处应力集中的情况下，通过使应力集中的部分的布线宽度或厚度大于其它的部分，能不增加制造工序地以低成本进一步有效果地抑制再布线的断裂和损伤。
-第4应用例所涉及的半导体装置的说明-
图9(a)是表示本发明的实施方式的第4应用例所涉及的半导体装置的俯视图。另外，图9(b)是放大表示本应用例所涉及的半导体装置的A部的截面图，图9(c)是放大表示该A部的俯视图。
如图9(a)～(c)所示，第4应用例所涉及的半导体装置是在图7所示的第2应用例所涉及的半导体装置中，使半导体芯片11的平面面积小于半导体芯片12的平面面积。在图9(c)中，用虚线表示再布线39中的设于半导体芯片12下的部分、以及半导体芯片11。
在本应用例所涉及的半导体装置的再布线39中，在半导体芯片11的线膨胀系数与扩展部件21的线膨胀系数之差较大的情况下，如上述那样，在半导体芯片11与扩展部件21的界面上应力最为集中。另外，由于再布线39中的半导体芯片12和密封树脂22的线膨胀系数的差异，在位于上侧的半导体芯片12的端面正下方的部分应力也易于集中。
由此，在本应用例所涉及的半导体装置中，至少使在半导体芯片11与扩展部件21的界面上的再布线39的截面积大于在其它的部分的宽度方向截面的面积，从而能有效果地抑制断线的发生。
进而，如图9(c)所示，也可以使再布线39中的从半导体芯片11与扩展部件21的边界面上的区域起直到半导体芯片12的端面正下方的区域的部分的布线宽度方向的截面积，大于其它的部分的布线宽度方向的截面积。为了使再布线39的截面积较大，能形成上述的布线加厚部39a，或采用使布线宽度较粗等的构成。另外，也可以使再布线39中的包含半导体芯片11与扩展部件21的边界面上的给定的部分的布线宽度方向截面积、和包含半导体芯片12的端面正下方的给定的部分的布线宽度方向截面积，分别大于应力不集中的其它的部分的布线宽度方向截面积。
如此，在半导体芯片11和半导体芯片12平面尺寸不同的情况下等、在再布线39的多处应力集中的情况下，通过使应力集中的部分的布线宽度或厚度大于其它的部分，能不增加制造工序地以低成本更有效果地抑制再布线的断裂和损伤。
另外，本发明并不限定于以上说明的实施方式还有其变形例以及应用例，还包含在不脱离本发明的主旨的范围内变更这些半导体装置的构成而得到的方案。
产业上的利用可能性
本发明能运用于在线膨胀系数相互不同的2个基材上具有跨该基材彼此的边界而延伸的布线的装置中。例如，本发明在具备扇出WLP的SiP、或搭载SiP的各种电子设备中有用。
符号的说明
1、2 基材
4 绝缘保护膜
8 边界区域
9、10 非边界区域
11、12 半导体芯片
19 (基材1的)主面
20 (基材2的)主面
21 扩展部件
22 密封树脂
28 边界线
31、32、33、34、44、46、48 布线
31a、35a 布线拓宽部
32a、36a 部分
33a、33b、37a、37b 分支部分
34a、38a、39a 布线加厚部
35、36、37、38、39 再布线
40 凹部
41 第1绝缘保护膜
42 第2绝缘保护膜
49 (扩展部件21的)主面
50 (半导体芯片11的)主面
51、52、53、54 芯片电极
55 电极
61、62、63 电极
64、65 电极
71、71a 焊盘
81 基板
82 连接盘
83 粘合剂
86 底部填充材料
91 引线

Claims (16)

1.一种半导体装置，具备：
第1基材，其具有形成了电路的第1面；
第2基材，其具有朝向与所述第1面相同的方向并与所述第1面相邻的第2面，线膨胀系数与所述第1基材不同，与所述第1基材相接；和
第1布线，其在所述第1面上以及所述第2面上跨俯视观察下的所述第1基材与所述第2基材的第1边界线而设，与形成于所述第1面的电路连接，
在所述第1边界线上的所述第1布线的截面积，大于所述第1布线中的设于所述第1面上的部分的至少一部分的布线宽度方向截面的面积、或所述第1布线中的设于所述第2面上的部分的至少一部分的布线宽度方向截面的面积。
2.根据权利要求1所述的半导体装置，其中，
所述第1边界线上的所述第1布线的布线宽度，宽于所述第1面上的所述第1布线的至少一部分的布线宽度、以及所述第2面上的所述第1布线的至少一部分的布线宽度。
3.根据权利要求1或2所述的半导体装置，其中，
所述第1边界线上的所述第1布线的厚度，厚于所述第1面上的所述第1布线的至少一部分的厚度、以及所述第2面上的所述第1布线的至少一部分的厚度。
4.根据权利要求1或2所述的半导体装置，其特征在于，
所述第1布线中的跨所述第1边界线上的部分的延伸方向不与所述第1边界线正交。
5.根据权利要求1或2所述的半导体装置，其特征在于，
所述第1布线在所述第1边界线上分支为多条。
6.根据权利要求1或2所述的半导体装置，其特征在于，
所述第1基材是第1半导体芯片，
所述第2基材是从所述第1半导体芯片的侧面起设置到外方的扩展部件，
在所述第1面上以及所述第2面上设置绝缘保护膜，
所述第1布线设于所述绝缘保护膜上。
7.根据权利要求6所述的半导体装置，其中，
在所述扩展部件的所述第2面侧形成凹部，
所述第1半导体芯片配置于所述凹部内。
8.根据权利要求6所述的半导体装置，其中，
所述半导体装置还具备：
基板，其具有在使所述第1面以及所述第2面朝上的状态下搭载所述第1半导体芯片以及所述扩展部件的上表面；
第2半导体芯片，其在使形成了电路的第3面与所述第1面对置的状态下，搭载于所述第1半导体芯片的所述第1面上；
第1连接部件，其设于所述第1半导体芯片与所述第2半导体芯片间，与形成于所述第1面上的电路电连接；和
密封树脂，其设于所述基板的上表面上，覆盖所述扩展部件的侧面以及所述第2面、所述第2半导体芯片的侧面以及与所述第3面对置的面。
9.根据权利要求8所述的半导体装置，其中，
所述半导体装置还具备：
第1电极，其设置在所述第1布线中的设于所述第2面上的部分上；
第2电极，其设于所述基板的上表面上；和
第2连接部件，其连接所述第1电极和所述第2电极，被所述密封树脂所覆盖。
10.根据权利要求6所述的半导体装置，其中，
所述扩展部件为密封树脂体、有机基板、陶瓷基板、或玻璃基板。
11.根据权利要求6所述的半导体装置，其中，
所述第1半导体芯片和所述扩展部件，形成在俯视观察下在与所述第1边界线不同的方向上延伸的第2边界线，
在所述第1面上以及所述第2面上，设置与形成于所述第1面的电路电连接且跨所述第2边界线的第2布线，
在所述第2边界线上的所述第2布线的截面积，大于所述第2布线中的设于所述第1面上的部分的至少一部分的布线宽度方向截面的面积、以及所述第2布线中的设于所述第2面上的部分的至少一部分的布线宽度方向截面的面积。
12.根据权利要求1所述的半导体装置，其中，
所述第1布线具有包含设于所述第1边界线上的部分的边界区域、和非边界区域，在所述第1边界线上的所述第1布线的截面积，大于所述第1面上的所述非边界区域的布线宽度方向截面的面积、以及所述第2面上的所述非边界区域的布线宽度方向截面的面积。
13.一种半导体装置，具备：
第1基材，其具有形成了电路的第1面；
第2基材，其具有朝向与所述第1面相同方向并与所述第1面相邻的第2面，线膨胀系数与所述第1基材不同，与所述第1基材相接；和
布线，其在所述第1面上以及所述第2面上跨俯视观察下所述第1基材与所述第2基材的边界线而设，与形成于所述第1面的电路电连接，
所述边界线上的所述布线的厚度，厚于所述第1面上的所述布线的至少一部分的厚度、或所述第2面上的所述布线的至少一部分的厚度。
14.一种半导体装置，具备：
第1基材，其具有形成了电路的第1面；
第2基材，其具有朝向与所述第1面相同的方向并与所述第1面相邻的第2面，线膨胀系数与所述第1基材不同，与所述第1基材相接；和
布线，其在所述第1面上以及所述第2面上跨俯视观察下所述第1基材与所述第2基材的边界线而设，与形成于所述第1面的电路电连接，
所述布线在所述边界线上分支为多条。
15.根据权利要求13或14所述的半导体装置，其中，
所述第1基材为第1半导体芯片，
所述第2基材是从所述第1半导体芯片的侧面起设置到外方的扩展部件，
在所述第1面上以及所述第2面上设置绝缘保护膜，
所述布线设于所述绝缘保护膜上。
16.根据权利要求15所述的半导体装置，其中，
所述半导体装置还具备：
基板，其具有在使所述第1面以及所述第2面朝上的状态下搭载所述第1半导体芯片以及所述扩展部件的上表面；
第2半导体芯片，其在使形成了电路的第3面与所述第1面对置的状态下，搭载于所述第1半导体芯片的所述第1面上；
连接部件，其设于所述第1半导体芯片与所述第2半导体芯片间，与形成于所述第1面上的电路电连接；和
密封树脂，其设于所述基板的上表面上，覆盖所述扩展部件的侧面以及所述第2面、所述第2半导体芯片的侧面以及与所述第3面对置的面、以及所述连接部件。
CN201280030971.XA 2011-10-21 2012-09-05 半导体装置 Active CN103620762B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2011-232064 2011-10-21
JP2011232064 2011-10-21
PCT/JP2012/005629 WO2013057867A1 (ja) 2011-10-21 2012-09-05 半導体装置

Publications (2)

Publication Number Publication Date
CN103620762A CN103620762A (zh) 2014-03-05
CN103620762B true CN103620762B (zh) 2016-08-17

Family

ID=48140538

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201280030971.XA Active CN103620762B (zh) 2011-10-21 2012-09-05 半导体装置

Country Status (4)

Country Link
US (1) US9117770B2 (zh)
JP (1) JP6132769B2 (zh)
CN (1) CN103620762B (zh)
WO (1) WO2013057867A1 (zh)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013051182A1 (ja) * 2011-10-07 2013-04-11 パナソニック株式会社 半導体装置及びその製造方法
WO2013153742A1 (ja) * 2012-04-11 2013-10-17 パナソニック株式会社 半導体装置
CN115636582A (zh) 2014-04-07 2023-01-24 日本电气硝子株式会社 支承玻璃基板及使用其的层叠体
JP2016122802A (ja) * 2014-12-25 2016-07-07 ルネサスエレクトロニクス株式会社 半導体装置
WO2016199437A1 (ja) * 2015-06-12 2016-12-15 株式会社ソシオネクスト 半導体装置
US10062648B2 (en) * 2016-02-26 2018-08-28 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor package and method of forming the same
TWI584425B (zh) * 2016-06-27 2017-05-21 力成科技股份有限公司 扇出型晶圓級封裝結構
US9741690B1 (en) 2016-09-09 2017-08-22 Taiwan Semiconductor Manufacturing Company, Ltd. Redistribution layers in semiconductor packages and methods of forming same
US11158619B2 (en) 2016-10-31 2021-10-26 Taiwan Semiconductor Manufacturing Company, Ltd. Redistribution layers in semiconductor packages and methods of forming same
DE102017102534B4 (de) * 2016-10-31 2022-01-13 Taiwan Semiconductor Manufacturing Co. Ltd. Umverteilungsschichten in Halbleiter-Packages und Verfahren zu deren Herstellung
US10304801B2 (en) * 2016-10-31 2019-05-28 Taiwan Semiconductor Manufacturing Company, Ltd. Redistribution layers in semiconductor packages and methods of forming same
US10355371B2 (en) * 2017-03-03 2019-07-16 Microsoft Technology Licensing, Llc Flexible conductive bonding
US10461060B2 (en) * 2017-05-31 2019-10-29 Taiwan Semiconductor Manufacturing Co., Ltd. Structure and formation method of chip package with redistribution layers
US10181449B1 (en) 2017-09-28 2019-01-15 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor structure
JP2021040113A (ja) * 2019-09-05 2021-03-11 株式会社デンソー 半導体装置
CN110690188A (zh) * 2019-10-15 2020-01-14 山东傲天环保科技有限公司 一种扇出型半导体封装结构
CN110739287B (zh) * 2019-12-06 2021-06-15 江苏感测通电子科技有限公司 一种集成芯片封装结构
JP7413102B2 (ja) 2020-03-17 2024-01-15 キオクシア株式会社 半導体装置
JP2022083468A (ja) * 2020-11-25 2022-06-06 ソニーグループ株式会社 半導体装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002043762A (ja) * 2000-07-27 2002-02-08 Kyocera Corp 多層配線基板

Family Cites Families (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0011418A1 (en) * 1978-11-20 1980-05-28 THE GENERAL ELECTRIC COMPANY, p.l.c. Manufacture of electroluminescent display devices
JPS62169458A (ja) * 1986-01-22 1987-07-25 Sumitomo Electric Ind Ltd 半導体装置
JP3216622B2 (ja) 1998-12-18 2001-10-09 日本電気株式会社 半導体装置
JP2003179183A (ja) * 1999-10-29 2003-06-27 Hitachi Ltd 半導体装置およびその製造方法
JP4347506B2 (ja) * 2000-08-31 2009-10-21 株式会社ケーヒン 半導体装置の実装構造
JP2003243604A (ja) * 2002-02-13 2003-08-29 Sony Corp 電子部品及び電子部品の製造方法
JP4360941B2 (ja) * 2004-03-03 2009-11-11 Ｎｅｃエレクトロニクス株式会社 半導体装置
US7208344B2 (en) * 2004-03-31 2007-04-24 Aptos Corporation Wafer level mounting frame for ball grid array packaging, and method of making and using the same
JP4268560B2 (ja) * 2004-04-27 2009-05-27 大日本印刷株式会社 電子部品内蔵モジュールおよびその製造方法
JP2006253217A (ja) * 2005-03-08 2006-09-21 Sharp Corp フレキシブル基板の接続構造、ピックアップ、電子機器およびフレキシブル基板の接続方法
JP4478049B2 (ja) * 2005-03-15 2010-06-09 三菱電機株式会社 半導体装置
US7208345B2 (en) * 2005-05-11 2007-04-24 Infineon Technologies Ag Method of manufacturing a semiconductor device comprising stacked chips and a corresponding semiconductor device
WO2007138826A1 (ja) * 2006-05-29 2007-12-06 Murata Manufacturing Co., Ltd. セラミック多層基板の製造方法
WO2008056499A1 (en) * 2006-11-06 2008-05-15 Nec Corporation Semiconductor device and method for manufacturing same
JP4480710B2 (ja) * 2006-12-04 2010-06-16 Ｏｋｉセミコンダクタ株式会社 半導体装置内蔵基板
US7812434B2 (en) * 2007-01-03 2010-10-12 Advanced Chip Engineering Technology Inc Wafer level package with die receiving through-hole and method of the same
US8390107B2 (en) * 2007-09-28 2013-03-05 Intel Mobile Communications GmbH Semiconductor device and methods of manufacturing semiconductor devices
JP5644107B2 (ja) * 2007-10-22 2014-12-24 日本電気株式会社 半導体装置
SG152086A1 (en) * 2007-10-23 2009-05-29 Micron Technology Inc Packaged semiconductor assemblies and associated systems and methods
JP5079456B2 (ja) * 2007-11-06 2012-11-21 新光電気工業株式会社 半導体装置及びその製造方法
JP4405562B2 (ja) * 2008-03-18 2010-01-27 株式会社東芝 プリント配線板および電子機器
JP4957638B2 (ja) * 2008-04-24 2012-06-20 イビデン株式会社 多層プリント配線板及び多層プリント配線板の製造方法
US8030136B2 (en) * 2008-05-15 2011-10-04 Stats Chippac, Ltd. Semiconductor device and method of conforming conductive vias between insulating layers in saw streets
US8093151B2 (en) * 2009-03-13 2012-01-10 Stats Chippac, Ltd. Semiconductor die and method of forming noise absorbing regions between THVS in peripheral region of the die
JP2009246404A (ja) * 2009-07-30 2009-10-22 Casio Comput Co Ltd 半導体装置の製造方法
JP2011151104A (ja) * 2010-01-20 2011-08-04 Elpida Memory Inc 半導体装置の製造方法及び半導体装置の中間構造体
JPWO2011122228A1 (ja) * 2010-03-31 2013-07-08 日本電気株式会社 半導体内蔵基板
JP5605429B2 (ja) * 2010-04-08 2014-10-15 日本電気株式会社 半導体素子内蔵配線基板
WO2012107972A1 (ja) * 2011-02-10 2012-08-16 パナソニック株式会社 半導体装置
US9666499B2 (en) * 2012-10-31 2017-05-30 Infineon Technologies Ag Semiconductor device with encapsulant

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002043762A (ja) * 2000-07-27 2002-02-08 Kyocera Corp 多層配線基板

Also Published As

Publication number Publication date
CN103620762A (zh) 2014-03-05
US9117770B2 (en) 2015-08-25
US20140124941A1 (en) 2014-05-08
JPWO2013057867A1 (ja) 2015-04-02
WO2013057867A1 (ja) 2013-04-25
JP6132769B2 (ja) 2017-05-24

Similar Documents

Publication Publication Date Title
CN103620762B (zh) 半导体装置
US8659151B2 (en) Semiconductor device and manufacturing method thereof
TWI377630B (en) Semiconductor device and fabricating method thereof
CN109637934B (zh) 电子器件及制造电子器件的方法
CN102487021B (zh) 形成用于倒装半导体管芯的焊盘布局的半导体器件和方法
CN107644862B (zh) 具有银纳米层的粗糙引线框
US9184107B2 (en) Semiconductor package
CN104882417B (zh) 集成无源倒装芯片封装
US20220336399A1 (en) Semiconductor device
TW200405491A (en) A semiconductor device and a method of manufacturing the same
TW200929408A (en) Wafer level chip scale packaging
TWI582919B (zh) 無基板扇出型多晶片封裝構造及其製造方法
CN103650135B (zh) 半导体装置
CN106847780B (zh) 框架具有多个臂的半导体器件及相关方法
CN103594388A (zh) 具有侧壁间隔物的接触垫及其制作方法
US20100301468A1 (en) Semiconductor device and method of manufacturing the same
US8823170B2 (en) Apparatus and method for three dimensional integrated circuits
US20150084171A1 (en) No-lead semiconductor package and method of manufacturing the same
JP2009182004A (ja) 半導体装置
JP4737995B2 (ja) 半導体装置
TWI744825B (zh) 晶片嵌入式基板結構與晶片封裝結構及其製造方法
JP2010287859A (ja) 貫通電極を有する半導体チップ及びそれを用いた半導体装置
US20120223425A1 (en) Semiconductor device and fabrication method thereof
TWI836695B (zh) 用於窗口型球柵陣列封裝的基板結構
US11694904B2 (en) Substrate structure, and fabrication and packaging methods thereof

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant