CN109196622B - 深结电子器件及其制造方法 - Google Patents

深结电子器件及其制造方法 Download PDF

Info

Publication number
CN109196622B
CN109196622B CN201780033643.8A CN201780033643A CN109196622B CN 109196622 B CN109196622 B CN 109196622B CN 201780033643 A CN201780033643 A CN 201780033643A CN 109196622 B CN109196622 B CN 109196622B
Authority
CN
China
Prior art keywords
layer
semiconductor material
monocrystalline semiconductor
substrate
doped
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201780033643.8A
Other languages
English (en)
Other versions
CN109196622A (zh
Inventor
F·马扎穆托
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Laser Systems and Solutions of Europe SAS
Original Assignee
Laser Systems and Solutions of Europe SAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Laser Systems and Solutions of Europe SAS filed Critical Laser Systems and Solutions of Europe SAS
Publication of CN109196622A publication Critical patent/CN109196622A/zh
Application granted granted Critical
Publication of CN109196622B publication Critical patent/CN109196622B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
    • H01L21/2652—Through-implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Optics & Photonics (AREA)
  • Chemical & Material Sciences (AREA)
  • Electromagnetism (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

本发明涉及一种制造深结电子器件的方法，包括以下步骤：b)在单晶半导体材料衬底(1)的平面表面(9)上沉积非单晶半导体材料层(5)；c)分别在步骤b)之前将非激活的掺杂剂元素加入到所述衬底(1)中和/或在步骤b)期间或之后将所述非激活的掺杂剂元素加入到所述层(5)中，以形成非激活的掺杂层(7、27)；d)将在步骤b)形成的所述层(5)的外表面(19)暴露于激光热退火束(30)，以使所述层(5)向下熔化到所述衬底(1)，并且以激活在步骤c)中加入的所述掺杂剂元素；e)停止暴露于所述激光热退火束，以引起所述熔化的层(5)的外延状结晶，使得所述衬底(1)和/或外延状单晶半导体材料分别包括激活的掺杂单晶半导体材料层(17、27)。

Description

深结电子器件及其制造方法
技术领域
本发明涉及一种用于制造包括深电子结的集成电路(IC)的方法。
更确切地说，本发明涉及一种用于以低热预算在深电子结器件中形成缓冲层的器件和方法。
背景技术
深结器件特别地用于制造垂直功率器件，诸如IGBT(绝缘栅双极晶体管)或功率金属氧化物半导体场效应晶体管(MOS，也是MOSFET、MOS-FET或MOS FET)。
许多文献描述了用于形成深电子结器件的装置和方法。IC制造通过首先完成正面处理步骤然后继续背侧处理步骤来实现。正面处理是IC制造的第一部分，其中深结器件的第一部分在半导体晶片的正面被图案化，而背侧处理是IC制造的第二部分，其中深结器件的相对部分形成在晶片的背侧上。背侧处理通常在正面结构完成金属化步骤时开始。
因此，背侧处理步骤必须在低于约450℃的温度下进行，以便保持形成在衬底正面上的电结和IC金属化结构。此外，优选以低热预算实现背侧处理以降低处理成本。
在本公开中，处理步骤的热预算被限定为温度与该温度下的处理步骤的持续时间的乘积。例如，用于在温度高于1000℃的烘箱中持续几分钟的处理步骤的热预算非常高，并且与背侧处理不相容。
垂直功率器件尤其需要在集成电路的背侧上形成深掺杂缓冲层。在本公开中，深层是指掩埋在距衬底背表面500纳米至约5微米的范围内的距离的层。
用于形成深掺杂层的已知技术依赖于使用标准注入机，然后进行热扩散和激活。标准注入机基于加速器***，并且可分为以下两类。中电流加速器***产生10μA与2mA之间的离子束电流，能量范围在3keV至几百keV之间。高电流加速器***产生高达约30mA的离子束电流，能量高达0.2keV-180keV。注入深度依赖于注入物种(species)的质量。热扩散包括将衬底放置在温度高于700℃的烘箱中持续数分钟或数小时，这意味着高的热预算。热扩散能够激活深注入在衬底的主体中的掺杂剂。然而，该技术不能用于在IC的背侧上形成深掺杂缓冲层，因为热扩散使样品的正面暴露于高温，并且因为其长持续时间(数分钟或数小时)变为高热预算。
现在，用于在IC衬底的背侧上形成深掺杂缓冲层的标准技术在两个单独的步骤中执行：第一步、使用高能注入机将掺杂剂元素注入到衬底中，该衬底通常是单晶硅晶片；以及第二步、使用激光热退火(LTA)以激活注入的掺杂剂。在正面处理的最后一步之后，通常在集成电路(IC)生产线的背侧处理步骤期间实现高能注入和LTA的工艺。在本公开中，高能注入意味着使用离子注入机或离子枪以在200keV至几MeV的范围内的能量注入掺杂剂离子。注入深度依赖于注入的物种的质量。高能注入对于将掺杂剂元素直接注入到块体(bulk)中的掩埋层中是必要的。
然而，高能注入是昂贵的并且强烈依赖于掺杂剂元素。此外，通常以低热预算执行的激光热退火限于使用受限且依赖于物种的扩散的一些掺杂剂元素的激活。
其他工艺依赖于双注入方案：在距离表面1至2微米的距离处进行第一掺杂剂元素的高能注入，然后在距离表面约500纳米的距离处进行第二掺杂剂元素的浅注入，从而形成pn垂直电子结。
专利文献DE 102006053182A1涉及一种通过小于500nm深度的步骤在硅中注入铝或镓掺杂剂的方法，随后是第一激光退火步骤、帽盖层的沉积、另一激光退火步骤和在高于750℃的温度下驱进(drive-in)步骤。Ong等的出版物涉及“A low-cost method offorming epitaxy SiGe on Si substrate by laser annealing(一种通过激光退火在Si衬底上形成外延SiGe的低成本方法)”APL,vol.94no.8,2009,p 82104-82104。
需要一种更简单的背侧工艺以用于形成深电子结器件和/或垂直功率器件，同时将正面保持在相对低的温度(小于约450℃)。特别地，需要以低热预算在集成电路的背侧上形成深掺杂缓冲层。
发明内容
因此，本发明的一个目的是提供一种低热预算技术以用于在集成电路的背侧上形成深掺杂缓冲层。
根据本发明通过提供一种用于制造深结电子器件的方法实现上述目的，该方法包括以下步骤：
a)提供单晶半导体材料衬底，所述衬底具有平面表面；
b)在所述平面表面上沉积非单晶半导体材料层，所述非单晶半导体材料层具有外表面；
c)在步骤b)之前，将非激活的掺杂剂元素加入到所述衬底中，以及/或者分别在步骤b)期间或之后，将非激活的掺杂剂元素加入到所述非单晶半导体材料层中，以形成单晶半导体材料的非激活的掺杂层和/或分别是非单晶半导体材料的非激活的掺杂层；
d)在步骤c)之后，将在步骤b)形成的所述外表面的区域暴露于能量密度高于确定阈值的激光热退火束，以在由所述激光热退火束限定的体积内使非单晶半导体材料层向下熔化到与所述衬底的界面，并且激活在步骤c)中加入的所述掺杂剂元素，
e)停止所述区域暴露于所述激光热退火束，以引起所述非单晶半导体材料层从与衬底的所述界面直至外表面的外延状结晶，并引起在所述界面与所述外表面之间的所述体积内延伸的外延状单晶半导体材料的形成，并且其中所述衬底和/或所述外延状单晶半导体材料分别包括激活的掺杂的单晶半导体材料层。
结果，外延状单晶半导体材料和掺杂的单晶半导体材料层具有与单晶半导体材料衬底相同的晶格和晶体取向。
步骤b)可以在低温下执行，通常低于500℃，优选低于300℃，或甚至低于250℃。步骤c)可以通过标准或低能量注入和有限剂量的注入来执行，并且在任何情况下都不能以高能量执行，因为掺杂剂元素加入的深度浅。因此，步骤c)不需要高能注入机，也不需要高剂量注入。
在本公开详述的特定实施例中，步骤c)可以在步骤b)期间执行，掺杂剂与非单晶材料一起被以精确的化学计量沉积。
步骤d)产生非单晶层的完全熔化，但是这种熔化在空间上被限制在由激光束尺寸确定的区域上，并且在深度上受到限制以使非单晶层向下熔化到与衬底的界面。熔化基本上不在衬底本身内传播，因此不会影响衬底的作为电子器件的正面的相对侧。此外，步骤d)暂时受激光脉冲持续时间的限制，因此该步骤通常持续小于1秒。此外，激光束同时产生局部外延状结晶和有效的掺杂剂激活。
总之，因此获得了掩埋在单晶衬底中的单晶半导体材料的深掺杂层的形成，同时保持正面处于低温并且具有非常有限的热预算。该工艺比先前的背侧工艺更简单，因为它不需要高能注入机。
此外，该工艺能够更好地控制掺杂水平和掺杂分布。它能够形成具有使用现有技术方法无法实现的掺杂剂分布的掺杂层。
结果，该工艺能够以低热预算形成掺杂的单晶半导体材料的深缓冲层。
该工艺可以应用在具有图案化的正面的衬底的背侧表面上，例如用于形成IGBT或MOSFET器件。
该工艺被局部地施加在由激光束区域限制的表面区域上，并且可以使用分步重复方法施加到同一衬底的相邻区域。优选地，用激光束照射背侧表面的步骤包括照射背侧表面的至少两个选定区域，该两个选定区域重叠最多1％，对于每个选定区域仅用一个激光脉冲。
本发明公开内容的方法提供了对深掺杂缓冲层的分布的更好的控制。
根据本发明的特定和有利方面，在步骤d)期间，所述激光束是准分子激光束，其激光波长在所述非单晶半导体材料的吸收范围内。
根据另一特定方面，步骤c)包括步骤c1)，其在步骤a)之后且在步骤b)之前执行，所述步骤c1)包括将衬底的所述表面暴露于具有比数百keV低的能量的离子注入束(由标准注入机的能力限定)，以便将所述非激活的掺杂剂元素注入到单晶半导体衬底中，并形成由所述非激活的掺杂剂元素掺杂的并从所述平面表面延伸到单晶半导体衬底中的单晶半导体材料层。
根据另一特定方面，步骤c)包括在步骤b)期间执行的步骤c2)，所述步骤c2)包括将掺杂剂元素加入到非单晶半导体材料层中。
根据又一特定方面，步骤c)包括在步骤a)和b)之后执行的步骤c3)，所述步骤c3)包括将所述非单晶半导体材料层暴露于离子注入束以便将所述非激活的掺杂剂元素注入到非单晶半导体材料层中，并形成由所述非激活的掺杂剂元素掺杂的非单晶半导体材料层。
根据特定实施例，激活的掺杂单晶半导体层掺杂有第一掺杂剂类型，并且激活的掺杂外延状单晶半导体层掺杂有第二掺杂剂类型。
根据一个优选的实施例，该方法还包括在步骤b)之前清洁所述衬底的表面的另一步骤，以便从所述表面去除任何氧化物层。
根据本发明的特定和有利方面，衬底由晶体硅制成和/或非单晶层由非晶硅或多晶硅制成，以及/或半导体材料选自硅和锗。
根据本发明的另一特定和有利的方面，加入非激活的掺杂剂元素的所述步骤c)被实现，以便加入具有沿横向于衬底的平面表面的方向的梯度分布的掺杂剂元素。
根据一个实施例，外延状晶体半导体层被n掺杂，以及晶体半导体衬底在与外延状晶体半导体层的界面处被p掺杂。
根据另一实施例，外延状晶体半导体层被p掺杂，以及晶体半导体衬底在与外延状晶体半导体层的界面处别n掺杂。
根据优选实施例，外延状单晶半导体材料层的具有在500纳米和3微米之间的厚度。
根据本发明的另一特定和有利方面，所述步骤d)包括将所述非单晶半导体材料层暴露于具有0.1到10J/cm2范围内的能量密度和低于600纳米的激光波长的准分子激光束。
优选地，步骤d)和e)在选自惰性气体、空气或真空并的气态气氛中且在受控的压力和温度下执行。
作为一个选择，该方法还包括测量在非单晶半导体材料层的外表面上反射的光束的步骤，以便在所述步骤d)期间控制所述非单晶半导体材料层的完全熔化并且在所述步骤e)期间控制所述层的外延状结晶。
本发明的另一个目的是使用本发明的方法来形成选自绝缘栅双极晶体管或功率金属氧化物半导体场效应晶体管的垂直晶体管器件。
本发明的另一个目的是提供一种包括单晶半导体衬底的深结电子器件，该单晶半导体衬底包括具有外表面和与所述单晶半导体衬底的界面的外延状单晶半导体材料层，以及其中所述单晶半导体衬底和/或所述外延状单晶半导体材料层分别包括激活的掺杂单晶半导体材料层，其中所述界面位于距所述外表面1微米至5微米之间的深度处，并且其中所述激活的掺杂单晶半导体材料层的掺杂分布是非高斯分布。作为示例，所述掺杂半导体材料的单晶层的厚度在几百纳米与2微米之间。优选地，掺杂半导体材料的单晶层具有受控的掺杂水平分布，该受控的掺杂水平分布选自：阶梯状分布、三角分布、梯度分布、高斯分布。
本发明还涉及在以下描述中公开的特征，并且这些特征可以单独考虑或根据任何可能的技术组合考虑。
附图说明
该描述仅用于非限制性说明性目的，并且在参考附图时将更好地理解，其中：
-图1表示根据现有技术的单晶半导体衬底的横截面图；
-图2表示根据现有技术将掺杂剂元素高能注入到半导体衬底中的步骤；
-图3表示根据现有技术的激光热退火步骤；
-图4表示由图1-3所示的工艺步骤得到的晶体硅晶片中的深掺杂缓冲层的横截面；
-图5表示根据在晶体衬底上沉积非单晶半导体层的第一实施例的处理步骤b)或步骤b)和c)的组合的横截面；
-图6表示根据第一实施例的变形的通过标准或低能量注入将掺杂剂元素加入到非单晶半导体层中的步骤c)；
-图7表示根据本发明的第一实施例的激光热退火的步骤d)；
-图8表示在图5和7或者图5、6和7所示的工艺步骤得到的单晶衬底的背侧上的外延状单晶掺杂半导体层的横截面；
-图9表示根据本发明另一特定实施例的将掺杂剂元素标准或低能量注入到半导体衬底中的步骤c)；
-图10表示在图9所示的步骤c)之后在衬底上沉积非单晶半导体层的另一步骤b)的横截面；
-图11表示在图10所示的步骤c)之后的激光热退火的步骤d)；
-图12表示由图9-11所示的工艺步骤得到的结晶衬底的背侧上的深缓冲层的横截面。
具体实施方式
方法
图1-3示意性地表示根据现有技术的用于在晶体衬底1(例如，单晶硅晶片)中形成深掺杂缓冲层的方法。
单晶衬底1用于形成具有垂直电子结的功率电子器件，其中晶体管具有两个接触区域，例如在衬底的正面上的栅极和发射极，以及在衬底的背侧上具有至少另一个接触，例如集电极。垂直功率器件需要在衬底1的正面和背侧上形成不同的掺杂层。
衬底1通常由单晶半导体材料制成，优选地是晶体硅(c-Si)或锗(c-Ge)。衬底1具有平坦表面9，其具有确定的结晶取向，例如(111)或(100)。例如，平坦表面9表示在相对的正面上具有IC特征的图案化晶片的背侧表面。
图1-3示出了在晶体衬底1的表面9上形成深掺杂缓冲层的常规方法。现在，常规技术包括高能注入的第一步骤(图2)和用于以低热预算激活掺杂剂的激光退火的第二步骤(图3)。
在图2中，高能注入步骤包括将晶体衬底1的背侧表面9暴露于高能注入束10，以将掺杂剂元素的离子注入到衬底中。例如，在单晶硅衬底1中，高能注入用于根据应用来注入选自以下中的掺杂剂元素：硼、磷、砷、铝、镓、铟、铊、锑和铋。掺杂层2被掩埋并且在距背侧表面9约2至5微米的距离处延伸。由此形成的掩埋层2包括非激活的掺杂剂元素并且具有2至5微米的厚度d2，通常具有高斯掺杂水平分布。然而，高能注入是昂贵的并且强烈依赖于掺杂剂元素。例如，磷原子的注入用于形成n掺杂的缓冲层。磷离子的高能注入意味着注入具有在500keV和几MeV之间的范围内的能量的磷离子。高斯分布(西格玛和峰值)依赖于离子束注入机的特征。控制离子束的入射角使得能够在相当有限的范围内调整高斯掺杂分布的峰值位置。此外，所注入的离子是非激活的。
在图3中，第二步骤包括激活注入的掺杂剂元素。图3示出了例如使用激光的热退火的步骤。激光束20被引导朝向衬底1的背侧表面9。激光束20具有确定的功率密度，以便激活掩埋层2中的被注入的掺杂剂元素，从而形成掺杂的半导体材料单晶层4。例如，激光束20是准分子激光束，其波长在可见光或UV范围内，优选地在250nm和355nm之间，其脉冲持续时间在纳秒到亚微秒范围内，通常在50ns和200ns之间，并且优选地在130ns和180ns之间。激光脉冲的几何横截面大于25mm2、优选地大于200mm2。准分子激光束产生浅的加热，对于UV激光束限于约10纳米的深度，对于可见激光束限于约1微米。这些操作条件避免了衬底内的热扩散。然而，准分子激光束不会产生穿过结晶衬底达到正面的熔化，从而防止正面层劣化。依赖于掺杂剂元素，激光束20可以引起掺杂剂元素在衬底1之内到达界面3的有限的扩散。实际上，依赖于激光波长和几乎独立于掺杂剂而暴露的材料，光在第一层中被吸收。施加的激光能量密度实际地控制穿过熔化深度的退火的渗透。因此，掺杂剂也应在熔化深度内或与熔化区域相邻，以便被激活。
图4示出了衬底1的横截面图，该衬底包括由图2和图3所示的高能注入和激光热退火步骤而获得的掺杂的半导体材料单晶层4。掺杂的半导体材料单晶层4具有在几百纳米到5微米的范围内的厚度。掺杂层4和衬底1之间的界面3在距衬底1的背侧表面9约1至5微米的距离处。
然而，高能注入是昂贵的并且强烈依赖于掺杂剂元素。此外，低热预算退火仅能够以受限且依赖于物种的扩散来激活掺杂剂。
该工艺通常在背侧处理步骤期间在集成电路(IC)的生产线中实现。该工艺在正面处理的最后一步之后实现。因此，以低热预算执行背侧处理步骤，以便保留已经形成在衬底正面上的IC结构。
然而，通过使用标准注入机然后进行热扩散，不能在背侧形成深掺杂缓冲层，因为热扩散意味着高热预算(温度高于700℃，持续时间数分钟至数小时)，该高热预算超过致力于背侧处理的热预算限制。在本公开中，标准能量注入意味着以在几百eV和几百keV之间的能量范围注入掺杂剂元素。
本公开提出了用于以低热预算形成深掺杂掩埋层的替代方法。
第一实施例
图5至7示出了根据第一实施例的形成掺杂的掩埋层的工艺，图8示出了所得到的结构。
在图5至7所示的步骤之前，提供具有平面表面9的单晶半导体衬底1(如图1所示)。单晶半导体衬底1例如是晶体硅(c-Si)衬底或晶体锗(c-Ge)衬底。平面表面9例如通过化学机械抛光或任何其他已知技术获得。平面表面9具有确定的结晶取向，例如(111)或(100)。
图5示出了在单晶半导体衬底1的平面表面9上沉积非单晶半导体材料层5的步骤。层5和衬底1的半导体材料具有相同的晶格。优选地，层5和衬底1由相同的半导体材料制成，例如硅或锗。例如，非单晶半导体材料层5由非晶硅或多晶硅制成。层5的沉积步骤可以使用已知的薄膜沉积方法执行，诸如溅射、化学气相沉积(CVD)或等离子体增强化学气相沉积(PECVD)。
非单晶半导体材料层5具有在几百纳米到几微米(3μm可以是上限)的范围内的厚度d5。层5具有外表面19。衬底1的表面9现在与非单晶半导体材料层5形成界面。
图6示出了使用标准能量离子注入束40掺杂的替代或可选步骤。在沉积期间对层5进行掺杂的情况下，离子注入步骤是可选的。离子注入步骤包括将离子注入束40引导到非单晶半导体层5的外表面19上。将掺杂剂元素注入到非单晶半导体层5中，从而形成层7，其包括位于非单晶半导体材料内和/或位于单晶衬底1内的非激活的掺杂剂元素。非激活掺杂的半导体非单晶层7具有在几百纳米和几微米之间的厚度d7。在掺杂的半导体非单晶层7内，掺杂剂浓度分布可以近似恒定，或者可以特别地依赖于掺杂剂物种和离子注入能量而遵循梯度曲线。
可以观察到，在离子注入步骤之后，加入到非单晶半导体层5中的掺杂剂元素是非激活的。
标准能量注入以比高能注入更低的成本是可获得、与许多掺杂剂元素兼容并且提供相对于掺杂剂元素物种的稳定性。
在加入掺杂剂元素之后，图7表示施加到非单晶半导体材料层5的激光热退火步骤。更确切地说，激光束30被引导朝向非单晶半导体层5的外表面19，该层被均匀掺杂或包括内掺杂层7。
激光束30例如是脉冲准分子激光束，其具有选定的波长、脉冲持续时间和能量，以便被非单晶半导体层5吸收。激光束30具有高于确定阈值的能量密度，以在从外表面19到单晶衬底1内部的界面6延伸的深度d6内产生非单晶层5的完全熔化。同时，激光束30引起掺杂层5中存在的和/或被注入到掺杂的非单晶层7的掺杂剂元素的激活。然而，激光束30不会引起单晶衬底1的显著深度熔化，因此保留了衬底的相对侧。此外，激光热退火束在由激光束尺寸空间限制的区域内产生熔化和掺杂剂激活。例如，波长小于1050nm的单个激光脉冲30在高于1414℃的硅熔点的温度下引起局部加热。因此，该激光脉冲适于在高达数微米，例如高达5微米的厚度内熔化非晶硅或多晶硅层5。激光脉冲具有能量密度，该能量密度依赖于层5的厚度是可调节的，使得熔化向下发生到与单晶衬底的界面处或略微位于该界面之下，而基本上不延伸到单晶衬底中。
当非单晶半导体层5向下完全熔化到与单晶衬底1的界面9时，停止激光热退火步骤d)。激光热退火的深度可以通过测量掺杂剂分布来后控制，因为激光热退火也用于掺杂剂激活。在深度上，掺杂剂元素在未被照射的体硅材料中保持非激活。反射测量仪器可用于控制外延状层的物理状态(固体或液体)。
该激光热退火步骤以有限的热预算执行，因为激光脉冲的持续时间受到限制，并且因为熔化深度限于非单晶层5的厚度并且还横向受限于激光束30的尺寸。
在停止激光热退火步骤之后，熔化的半导体层立即冷却，更确切地说，在少于几百纳秒最高少于1秒的时间内冷却。通过与周围大气的自然对流和/或通过与衬底的传导来降低温度。优选地，衬底被放置在样品台上，该样品台包括能够控制衬底温度和与晶片接触的温度的***。一旦熔化的层的温度降低到低于半导体材料的固相线温度，该层就通过结晶而固化。结晶开始于单晶衬底。单晶衬底1的平坦表面9用作用于外延状结晶的种子。更确切地说，非单晶层5结晶成外延状单晶半导体层15。该外延状单晶半导体层15掺杂有活性掺杂剂和/或包括具有活性掺杂剂的掩埋掺杂层17。
依赖于所使用的沉积技术，在沉积室中实现沉积非单晶半导体层的步骤b)。当在沉积步骤b)期间实现掺杂剂加入的步骤c)时，步骤c)也在沉积室中实现。激光热退火的步骤d)和外延状结晶的e)通常在另一个反应室中或在空气中进行。优选地，处理步骤d)和e)在受控的温度和压力下执行，例如在低压条件下和/或在由惰性气体组成的气氛中。
用于在单晶衬底中形成深掺杂层的方法的第一实施例避免使用高能注入机，从而避免产生冲击缺陷，例如范围末端(end of range)缺陷。
此外，激光热退火使能完全的掺杂激活。结果，该方法提供了对垂直器件结构的更好的分布控制。
根据第一实施例的变型，在沉积步骤(图5中示出)期间实现在非单晶半导体材料的层5内加入掺杂剂元素。例如，在溅射、CVD或PECVD沉积步骤期间使用前体气体的混合物对层5进行掺杂。在层5的沉积期间掺杂的优点是能够控制层5内的掺杂分布。此外，第一实施例的该变型避免使用用于注入掺杂剂元素的离子注入机，甚至是标准或低能量的，从而降低制造成本。在一个例子中，层5的掺杂在该层5的整个厚度d5内是均匀的，从而形成非单晶半导体材料的n掺杂或p掺杂层5。在另一个例子中，掺杂剂物种浓度在沉积步骤期间变化，因此导致层5内的掺杂剂浓度在垂直于衬底1的平面表面9的方向上的梯度。结果例如，在沉积步骤之后，层5包括未掺杂的非单晶半导体材料层和另一掺杂的非单晶半导体材料内层7。在完成非单晶半导体材料层5的沉积之后，层5具有在几百纳米和约5微米之间的范围内的厚度d5。然后，该方法以激光热退火步骤(图7)继续(resume)。激光束30被引导朝向非单晶半导体层5的外表面19，该层被均匀掺杂或包括内掺杂层7。
类似地，如关于图7所述，选择激光束30以具有波长、脉冲持续时间和能量，以便被非单晶半导体层5吸收。激光束30例如是脉冲准分子激光束。激光束30在从外表面19向下到与单晶衬底1的界面延伸的深度d6内产生非单晶层5的完全熔化。同时，激光束30引起掺杂层5和/或内掺杂非单晶层7中存在的掺杂剂元素的激活。通常，激光束30不会引起单晶衬底1的显著深度熔化。此外，激光热退火束在由诸如尺寸和能量密度的激光束特征在两侧和深度上空间限制的区域内产生熔化和掺杂剂激活。在单激光脉冲照射之后，非单晶半导体层5向下完全熔化到与单晶衬底1的界面9。在停止激光热退火步骤之后，熔化的半导体层冷却并通过结晶而固化。单晶衬底1用作外延状结晶的种子。更确切地说，非单晶层5结晶成外延状单晶半导体层15。该外延状单晶半导体层15掺杂有活性掺杂剂或包括具有活性掺杂剂的内掺杂层17。
如图8所示，由此获得包括单晶半导体衬底1和掺杂的外延状单晶半导体层15的垂直结构。或者，该叠层包括未掺杂的外延状单晶半导体层15，其包括掩埋的掺杂半导体外延状单晶层17。外延状单晶半导体层15具有与单晶半导体衬底1的界面。掺杂的外延状单晶半导体材料层15、17具有与衬底1相同的晶格和晶体取向。
该结构具有优异的导电性。
在衬底的正面上，在正面处理步骤期间可能已经形成了其他掺杂区域，因此能够获得具有优异电子特性(诸如低结泄漏)的结器件。
作为替代方案，激光退火可以引起到单晶衬底中的更深的熔化，例如深度为几十纳米到3微米。这可用于将非单晶中的存在的掺杂剂扩散到单晶衬底的熔化层中。
第二实施例
图9至11示出了根据第二实施例的形成掺杂的掩埋层的方法，图12示出了所得到的结构。
在图9至11所示的步骤之前，提供具有平面表面9的单晶半导体衬底1(如图1所示)。
在图9中，标准能量注入机用于在单晶衬底1中注入掺杂剂离子。作为本领域已知例子，注入磷离子以在硅中产生n型掺杂，或者注入硼离子以在硅中产生n型掺杂。离子注入束40被引导至衬底1的背表面9。优选地，表面9是平坦的并且被抛光。将掺杂剂物种注入单晶衬底1中，从而形成包括非激活掺杂剂元素的单晶半导体材料层27。层27具有在几百纳米(即，500纳米)和几微米(即，3微米)之间的厚度d7。换句话说，层27从背表面9向下延伸在几百纳米(即，500nm)和几微米(即，3μm)之间的深度。在该层27内，非激活的掺杂剂浓度分布可以近似恒定，或者可以特别地依赖于掺杂剂物种和离子注入能量而遵循从背表面9到深度d7的梯度曲线。
图10表示沉积步骤，其在图9所示的标准能量注入步骤之后施加在表面9上。非单晶半导体材料层5沉积在单晶衬底1的平坦表面9上。层5和衬底1的半导体材料具有相同的晶格，并且优选地由相同的半导电材料制成。例如，单晶衬底1由晶体硅制成，非单晶层5由非晶硅或多晶硅制成。非单晶层5例如通过溅射、化学气相沉积或等离子体增强化学气相沉积在低温下被沉积，优选地在低于500℃的温度下。非单晶层5通常是本征的或未掺杂的。或者，与具有非激活的掺杂剂元素的单晶半导体层27相比，非单晶层5可以掺杂有相同或另一种掺杂剂元素和/或另一掺杂剂元素浓度(参见下面的第三实施例)。
所获得的叠层包括单晶衬底1，其包括具有非激活的掺杂剂元素的单晶半导体层27和非单晶半导体层5。非单晶层5具有在1微米和3微米之间的厚度d5。单晶衬底1的表面与非单晶层5形成界面11。非单晶层5具有外表面19，该外表面19大致平行于与衬底1的界面11。
图11表示在图10所示的沉积步骤之后施加在衬底1的背侧上的激光照射。激光束30被引导到非单晶层5的外表面19上。优选地，激光束30是单脉冲准分子激光束，其具有选择的波长、脉冲持续时间和能量范围，以便被非单晶半导体层5吸收。激光束30具有高于确定阈值的能量密度，以便产生从外表面19向下到与衬底1的界面11的非单晶层5的被空间限制的熔化。同时，激光束30引起在向下到单晶衬底1内的界面8的深度d8内的单晶层7中注入的掺杂剂元素的激活。厚度d8包括在几纳米(例如10nm)和5μm之间，并且优选地在500nm和5μm之间。然而，激光束30不会引起单晶层7或单晶衬底1的熔化。此外，激光热退火束在由激光束尺寸空间限制的区域上产生熔化和掺杂剂激活。
当非单晶半导体层5完全向下熔化到界面11时，激光热退火步骤被中断。反射测量仪器可用于控制非单晶层5的物理状态(固体或液体)。
该激光热退火步骤以有限的热预算执行，因为激光脉冲的持续时间受到限制，并且因为熔化深度限于非单晶层5的厚度并且还横向受限于激光束30的尺寸。
在停止激光热退火步骤之后，熔化的半导体层冷却并通过结晶而固化。界面11具有限定的结晶取向，例如(111)，因为下方的衬底也是单晶的。该界面11用于外延状结晶的种子。更确切地说，非单晶层5结晶成外延状结晶半导体层15。
如图12所示，由此获得叠层结构，其包括单晶半导体衬底1和掩埋的掺杂半导体单晶层17，该掩埋的掺杂半导体单晶层17具有与单晶半导体衬底1的第一界面8和与外延状结晶半导体层15的第二界面6并且位于外延状结晶半导体层15和单晶半导体衬底1之间。
该结构具有优异的导电性。
第三实施例
第三实施例包括第一和第二实施例的组合。在第三实施例的第一步骤中，类似于关于图9的描述，标准能量注入被施加到单晶衬底1的平坦表面9，用于在衬底中注入掺杂剂元素，从而形成具有第一掺杂类型的非激活掺杂剂元素的单晶半导体材料层27。然后，在衬底1的平坦表面9上沉积非单晶半导体材料层5。在该第三实施例中，层5可以是本征的、未掺杂的或掺杂有相同掺杂类型或第二掺杂类型的非激活掺杂剂元素。可以在层5的沉积期间执行层5的掺杂，或者在沉积层5之后使用另一标准能量注入步骤执行层5的掺杂(如图6所示)。
然后，将激光热退火束30施加到掺杂有第二掺杂类型的非激活掺杂剂元素的非单晶半导体材料层5的外表面19上。选择激光热退火束30的能量密度，以便产生层5的向下至与衬底1的界面11的完全熔化。此外，激光热退火束30引起层5中的第二掺杂类型的掺杂元素和层27中的第一掺杂类型的掺杂剂元素的同时激活。
在该层完全熔化之后，激光退火束30被中断，以便引起非单晶层的外延状结晶。因此，获得了叠层结构，其包括体单晶半导体衬底1、掩埋的第一类型掺杂的单晶半导体层37和第二类型掺杂的外延状单晶半导体层15的。第一类型掺杂的单晶半导体层37位于体衬底1和第二类型掺杂的外延状单晶半导体层15之间。
因此，以低热预算形成垂直电子结器件。
本领域技术人员将考虑本文公开的一个或多个步骤的可能的重复和/或组合。例如，方法可以包括：在衬底内部注入第一掺杂剂元素的步骤c1)；对被注入到衬底中的第一掺杂剂元素进行激光热退火的步骤d1)；步骤b)和c2)包括沉积掺杂有第二掺杂剂元素的层5和步骤d2)LTA，对非晶或多晶层5内的第二掺杂剂元素进行激光热退火；以及外延状结晶的步骤e)。
器件
本发明适用于制造深结器件，诸如IGBT、功率MOS、二极管和其他微电子器件。
本发明使得能够以低热预算制造深电子结器件。
在第一实施例中，该器件包括单晶半导体材料衬底1和掺杂的外延状单晶半导体材料层15。
在第一实施例中，掺杂的外延状单晶半导体材料层15具有在500nm至3μm的范围内的厚度。
在第一实施例的变型中，该器件包括单晶半导体材料衬底1、未掺杂的外延状单晶半导体材料层15、以及位于衬底1的平坦表面和层15之间的掺杂的外延状单晶半导体材料层17。每个层15和17具有在500nm至3μm的范围内的厚度。
根据一个实施例，外延状单晶半导体材料掺杂层15或17具有空间上均匀的掺杂剂密度。根据另一实施例，外延状单晶半导体材料掺杂层15或17在横向于衬底1的平面表面的方向上具有梯度掺杂剂分布。
在第二实施例中，该器件包括单晶半导体材料衬底1和外延状单晶半导体材料层15，该衬底1包括放置在衬底1的平坦表面下方的掺杂的单晶半导体材料层37。每个层15和37具有在500nm至3μm的范围内的厚度。
在第二实施例的变型中，掺杂的单晶半导体材料层37掺杂有第一掺杂剂类型，而外延状单晶半导体材料层15掺杂有第二掺杂剂类型。
根据第二实施例的各种例子，掺杂层15和/或掺杂层37分别具有空间上均匀的掺杂剂密度或在横向于衬底1的平面表面的方向上的梯度掺杂剂分布。
本发明能够制造掩埋在单晶半导体材料内的深掺杂层。进而，本发明能够以低热预算制造深电子结器件。

Claims (13)

1.一种制造深结电子器件的方法，包括以下步骤：
a)提供单晶半导体衬底(1)，所述衬底具有平面表面(9)；
b)在所述平面表面(9)上沉积非单晶半导体材料层(5)，所述非单晶半导体材料层(5)具有外表面(19)，所述非单晶半导体材料层(5)具有1微米至3微米之间的厚度；
c)在步骤b)之前将非激活的掺杂剂元素加入到所述单晶半导体衬底(1)中，以形成单晶半导体材料的非激活的掺杂层(27)，所述非激活的掺杂层(27)具有500nm至3μm之间的厚度；
d)在步骤c)之后，将在步骤b)形成的所述外表面(19)的区域暴露于具有比确定阈值高的能量密度的激光热退火束(30)，以在由所述激光热退火束限定的体积内使所述非单晶半导体材料层(5)向下熔化到与所述单晶半导体衬底(1)的界面而不熔化所述单晶半导体衬底(1)，并且激活在步骤c)中加入的所述掺杂剂元素；
e)停止所述区域暴露于所述激光热退火束，以引起所述非单晶半导体材料层(5)从与所述衬底(1)的所述界面的外延状结晶，并引起在所述界面与所述外表面(19)之间的所述体积内延伸的外延状单晶半导体材料层(15)的形成，其中所述衬底(1)包括激活的掺杂单晶半导体材料层。
2.根据权利要求1所述的制造深结电子器件的方法，其中在步骤d)期间，所述激光热退火束(30)是准分子激光束，其激光波长在所述非单晶半导体材料的吸收范围内。
3.根据权利要求1或2所述的制造深结电子器件的方法，其中步骤c)包括步骤c1)，该步骤c1)在步骤a)之后且在步骤b)之前执行，所述步骤c1)包括将所述单晶半导体衬底(1)的所述表面(9)暴露于离子注入束(40)，以便将所述非激活的掺杂剂元素注入到所述单晶半导体衬底(1)中，并形成由所述非激活的掺杂剂元素掺杂的并从所述平面表面(9)延伸到单晶半导体衬底(1)中的所述单晶半导体材料的非激活的掺杂层(27)。
4.根据权利要求1或2所述的制造深结电子器件的方法，其中步骤c)包括在步骤b)期间执行的步骤c2)，所述步骤c2)包括将掺杂剂元素加入到所述非单晶半导体材料层(5)中。
5.根据权利要求1或2所述的制造深结电子器件的方法，其中步骤c)包括在步骤a)和b)之后执行的步骤c3)，所述步骤c3)包括将所述非单晶半导体材料层(5)暴露于离子注入束(40)以便将所述非激活的掺杂剂元素注入到所述非单晶半导体材料层(5)中，并形成由所述非激活的掺杂剂元素掺杂的非单晶半导体材料层(7)。
6.根据权利要求3或权利要求4所述的制造深结电子器件的方法，其中所述激活的掺杂单晶半导体层掺杂有第一掺杂剂类型，并且所述激活的掺杂外延状单晶半导体层掺杂有第二掺杂剂类型。
7.根据权利要求1或2所述的制造深结电子器件的方法，还包括在步骤b)之前清洁所述衬底(1)的所述表面(9)的另一步骤，以便从所述表面(9)去除任何氧化物层。
8.根据权利要求1或2所述的制造深结电子器件的方法，其中所述半导体材料选自硅和锗。
9.根据权利要求1或2所述的方法，其中加入非激活的掺杂剂元素的所述步骤c)被实现，以便加入具有沿横向于所述衬底(1)的所述平面表面(9)的方向的梯度分布的掺杂剂元素。
10.根据权利要求1或2所述的制造深结电子器件的方法，其中所述外延状单晶半导体材料层(15)具有500纳米至3微米之间的厚度。
11.根据权利要求1或2所述的制造深结电子器件的方法，其中在步骤d)中，所述激光热退火束是具有0.1到10J/cm2范围内的能量密度和低于600纳米的激光波长的准分子激光束。
12.根据权利要求1或2所述的制造深结电子器件的方法，其中所述步骤d)和e)在选自惰性气体、空气或真空的气态气氛中并且在受控的压力和温度下执行。
13.根据权利要求1或2所述的制造深结电子器件的方法，还包括测量在所述非单晶半导体材料层(5)的所述外表面上反射的光束的步骤，以便在所述步骤d)期间控制所述非单晶半导体材料层(5)的完全熔化并且在所述步骤e)期间控制所述层(15)的外延状结晶。
CN201780033643.8A 2016-05-31 2017-05-31 深结电子器件及其制造方法 Active CN109196622B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
EP16172286.3 2016-05-31
EP16172286.3A EP3252800A1 (en) 2016-05-31 2016-05-31 Deep junction electronic device and process for manufacturing thereof
PCT/EP2017/063195 WO2017207653A1 (en) 2016-05-31 2017-05-31 Deep junction electronic device and process for manufacturing thereof

Publications (2)

Publication Number Publication Date
CN109196622A CN109196622A (zh) 2019-01-11
CN109196622B true CN109196622B (zh) 2024-04-02

Family

ID=56098063

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201780033643.8A Active CN109196622B (zh) 2016-05-31 2017-05-31 深结电子器件及其制造方法

Country Status (8)

Country Link
US (1) US10566189B2 (zh)
EP (2) EP3252800A1 (zh)
JP (1) JP2019523986A (zh)
KR (1) KR102478873B1 (zh)
CN (1) CN109196622B (zh)
MY (1) MY197787A (zh)
SG (1) SG11201810302QA (zh)
WO (1) WO2017207653A1 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113497158B (zh) * 2020-04-07 2023-03-21 珠海格力电器股份有限公司 一种快恢复半导体器件及其制作方法
US11769668B2 (en) 2020-04-22 2023-09-26 Istituto Nazionale Di Fisica Nucleare (Infn) P+ or N+ type doping process for semiconductors
CN115702476A (zh) * 2020-06-17 2023-02-14 应用材料公司 使用掺杂层的栅极界面工程
CN115117198A (zh) * 2022-05-16 2022-09-27 上海交通大学 一种δ掺杂层制备方法及电子器件

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5752128A (en) * 1980-09-16 1982-03-27 Hitachi Ltd Manufacture of semiconductor device
WO2002033746A1 (en) * 2000-10-19 2002-04-25 International Business Machines Corporation Layer transfer of low defect sige using an etch-back process
WO2006033041A1 (en) * 2004-09-22 2006-03-30 Koninklijke Philips Electronics N.V. Integrated circuit fabrication using solid phase epitaxy and silicon on insulator technology
CN101083282A (zh) * 2006-05-30 2007-12-05 半导体元件工业有限责任公司 具有下表面沟道电荷补偿区域的半导体器件及方法
JP2008016466A (ja) * 2006-07-03 2008-01-24 Fuji Electric Holdings Co Ltd 半導体装置の製造方法
DE102006053182A1 (de) * 2006-11-09 2008-05-29 Infineon Technologies Ag Verfahren zur p-Dotierung von Silizium
CN101256948A (zh) * 2007-02-28 2008-09-03 富士电机电子技术株式会社 半导体元件的制造方法
CN101425456A (zh) * 2007-11-01 2009-05-06 株式会社半导体能源研究所 Soi衬底的制造方法及半导体装置的制造方法
WO2012028024A1 (zh) * 2010-08-31 2012-03-08 中国科学院上海微***与信息技术研究所 有效抑制自掺杂效应的外延生长方法
CN106030759A (zh) * 2014-01-24 2016-10-12 欧洲激光***和解决方案公司 形成多晶硅的方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6255689A (ja) * 1985-09-03 1987-03-11 富士通株式会社 液晶表示ユニットの実装方法
JP4511092B2 (ja) 2000-12-11 2010-07-28 セイコーエプソン株式会社 半導体素子の製造方法
US6982212B2 (en) 2001-11-30 2006-01-03 Koninklijke Philips Electronics N.V. Method of manufacturing a semiconductor device
JP5177994B2 (ja) 2006-11-02 2013-04-10 住友重機械工業株式会社 温度計測装置、及び温度算出方法
EP2210696A1 (en) 2009-01-26 2010-07-28 Excico France Method and apparatus for irradiating a semiconductor material surface by laser energy
US20100224878A1 (en) * 2009-03-05 2010-09-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP5675204B2 (ja) 2010-07-30 2015-02-25 新電元工業株式会社 Ｉｇｂｔの製造方法
JP2012146716A (ja) * 2011-01-07 2012-08-02 Toshiba Corp 半導体装置の製造方法

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5752128A (en) * 1980-09-16 1982-03-27 Hitachi Ltd Manufacture of semiconductor device
WO2002033746A1 (en) * 2000-10-19 2002-04-25 International Business Machines Corporation Layer transfer of low defect sige using an etch-back process
CN1531751A (zh) * 2000-10-19 2004-09-22 �Ҵ���˾ 采用回蚀工艺的低缺陷SiGe的层移植
WO2006033041A1 (en) * 2004-09-22 2006-03-30 Koninklijke Philips Electronics N.V. Integrated circuit fabrication using solid phase epitaxy and silicon on insulator technology
CN101083282A (zh) * 2006-05-30 2007-12-05 半导体元件工业有限责任公司 具有下表面沟道电荷补偿区域的半导体器件及方法
JP2008016466A (ja) * 2006-07-03 2008-01-24 Fuji Electric Holdings Co Ltd 半導体装置の製造方法
DE102006053182A1 (de) * 2006-11-09 2008-05-29 Infineon Technologies Ag Verfahren zur p-Dotierung von Silizium
CN101256948A (zh) * 2007-02-28 2008-09-03 富士电机电子技术株式会社 半导体元件的制造方法
CN101425456A (zh) * 2007-11-01 2009-05-06 株式会社半导体能源研究所 Soi衬底的制造方法及半导体装置的制造方法
WO2012028024A1 (zh) * 2010-08-31 2012-03-08 中国科学院上海微***与信息技术研究所 有效抑制自掺杂效应的外延生长方法
CN106030759A (zh) * 2014-01-24 2016-10-12 欧洲激光***和解决方案公司 形成多晶硅的方法

Also Published As

Publication number Publication date
US10566189B2 (en) 2020-02-18
CN109196622A (zh) 2019-01-11
KR20190015262A (ko) 2019-02-13
MY197787A (en) 2023-07-14
EP3252800A1 (en) 2017-12-06
JP2019523986A (ja) 2019-08-29
SG11201810302QA (en) 2018-12-28
US20190214251A1 (en) 2019-07-11
KR102478873B1 (ko) 2022-12-19
EP3465738A1 (en) 2019-04-10
WO2017207653A1 (en) 2017-12-07

Similar Documents

Publication Publication Date Title
CN109196622B (zh) 深结电子器件及其制造方法
US6037640A (en) Ultra-shallow semiconductor junction formation
US9312135B2 (en) Method of manufacturing semiconductor devices including generating and annealing radiation-induced crystal defects
US6645838B1 (en) Selective absorption process for forming an activated doped region in a semiconductor
US9887125B2 (en) Method of manufacturing a semiconductor device comprising field stop zone
WO1986003334A2 (en) Semiconductors having shallow, hyperabrupt doped regions, and process for preparation thereof using ion implanted impurities
US20120178223A1 (en) Method of Manufacturing High Breakdown Voltage Semiconductor Device
US10998402B2 (en) Semiconductor devices with steep junctions and methods of manufacturing thereof
US10269896B2 (en) Semiconductor wafer and method of manufacturing semiconductor devices in a semiconductor wafer
Alba et al. Nanosecond laser annealing for phosphorous activation in ultra-thin implanted silicon-on-insulator substrates
US20020086502A1 (en) Method of forming a doped region in a semiconductor material
US6372585B1 (en) Semiconductor device method
JP5201305B2 (ja) 半導体装置の製造方法
Chu et al. Ion Implantation
Chong et al. Liquid-phase epitaxial growth of amorphous silicon during laser annealing of ultrashallow p+/n junctions
Schmidt et al. Materials processing
TWI642092B (zh) 深接面電子裝置及其製造方法
US10755933B2 (en) Method of manufacturing semiconductor device
US10748772B2 (en) Device forming method
US20240203735A1 (en) Method for producing doped transistor source and drain
Scheit et al. Dopant profile engineering using ArF excimer laser, flash lamp and spike annealing for junction formation
US20220293414A1 (en) Method for modifying a strain state of at least one semiconductor layer
Ryssel Ion Implantation for Very Large Scale Integration
JPH06151348A (ja) 半導体装置の製造方法
KR20060050309A (ko) 실리콘의 피-엔 접합의 형성 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant