KR20060050309A - 실리콘의 피-엔 접합의 형성 방법 - Google Patents

실리콘의 피-엔 접합의 형성 방법 Download PDF

Info

Publication number
KR20060050309A
KR20060050309A KR1020050072554A KR20050072554A KR20060050309A KR 20060050309 A KR20060050309 A KR 20060050309A KR 1020050072554 A KR1020050072554 A KR 1020050072554A KR 20050072554 A KR20050072554 A KR 20050072554A KR 20060050309 A KR20060050309 A KR 20060050309A
Authority
KR
South Korea
Prior art keywords
junction
silicon
ions
treating
crystal
Prior art date
Application number
KR1020050072554A
Other languages
English (en)
Inventor
알렉산드 니코래비치 부지닌
비아체슬라브 바실리비치 오시코
알버트 에브도키모비치 루키아노브
나탈리아 알렉산드로브나 부틸키나
Original Assignee
삼성전자주식회사
에이.엠.프로코로브 제너럴 피직스 인스티튜트 오브 러시안 아카데미 오브 사이언스
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사, 에이.엠.프로코로브 제너럴 피직스 인스티튜트 오브 러시안 아카데미 오브 사이언스 filed Critical 삼성전자주식회사
Publication of KR20060050309A publication Critical patent/KR20060050309A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/266—Bombardment with radiation with high-energy radiation producing ion implantation using masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 반도체 장치 및 그 제조 방법에 관한 것으로, 전자 공학, 광전자 공학, 가정용 전자 공학 및 정보 기술 분야에 응용될 수 있는 다양한 반도체 장치의 생산에 있어서, 실리콘에 P-N 접합을 형성하는데 사용될 수 있다. 결정 표면을 이온 빔으로 처리하는 공정을 포함하는 실리콘 결정에 P-N 접합을 형성하는 방법은 상기 결정 표면을 처리하는 공정이 웨이퍼를 도핑하지 않고 이온 빔을 사용하여 수행된다. 반도체 내의 불순물의 저온에서의 빠른 재분포라는 새로운 물리적 효과를 이용함으로써, P-N 접합 공정을 단순화시키고 비용을 절감하며 화학적 순도를 증가시킬 수 있다.

Description

실리콘의 피-엔 접합의 형성 방법{Method of forming P-N junction in silicon}
도 1a 내지 도 1d는 본 발명의 실시예 1에 따라 형성된 P-N 접합을 나타내는 주사 전자현미경 사진들이다.
도 1e는 본 발명의 실시예 1에 따라 형성된 P-N 접합에 대해 이온의 조사 시간에 따른 P-N 접합의 깊이의 변화를 설명하기 위한 그래프이다.
도 2a는 본 발명의 실시예 2에 따라 형성된 P-N 접합을 나타내는 주사 전자현미경 사진이다.
도 2b는 본 발명의 실시예 3에 따라 형성된 P-N 접합을 나타내는 주사 전자현미경 사진이다.
본 발명은 반도체 장치의 제조 방법에 관한 것으로, 보다 상세하게는 전자 공학, 광전자 공학, 가정용 전자 공학 및 정보 기술 분야에 응용될 수 있는 다양한 반도체 장치의 제조에 있어서, 실리콘에 P-N 접합을 형성하는 방법에 관한 것이다.
반도체에 P-N 접합과 같은 서로 다른 도전형을 갖는 도전 영역을 형성하는 종래의 방법은 필수적으로 결정을 도핑하는 것에 기초하고 있다. 상기 도핑 과정, 즉 결정에 불순물을 도입하는 과정은 일반적으로 확산 공정(diffusion process), 이온 주입 공정(ion implantation process) 및 방사 공정(radiation process)의 세 가지 공정 가운데 하나를 이용하여 수행된다.
상기 확산 공정 및 이온 주입 공정은 외부로부터 결정으로 불순물을 도입하여 도전 영역을 형성한다. 상기 방사 공정에 있어서는, 도전 영역은 도핑된 물질의 원자로부터 직접 결정 내부에서 생성된다.
"Impurity doping processes in silicon"(North. Holland 출판사, 1981년)의 244면, "Neutron-transmutation-doped silicon"(Plenum 출판사, 1981년)의 207면 및 "Doping of semiconductors by ion insertion"(M, Mir 출판사, 1971년)의 179면 내지 191면에 개시된 바에 따르면, 종래의 도핑 공정에는 통상적이고 중요한 문제점들이 있다.
첫 번째로, 고온 공정이 요구된다. 상기 확산 공정은 통상적으로 약 1,100℃ 이상의 온도에서 수행된다. 상기 이온 주입 공정 및 상기 방사 공정 역시 결정 내부의 결함을 치유할 수 있을 정도의 고온에서 수행된다.
두 번째로, 새로운 불순물에 의하여 결정이 오염될 수 있다.
세 번째로, 친환경적 공정이 수행되기 어렵다. 도핑 방법에서 사용하는 불순물은 대부분 독성을 가지기 때문에 인체 및 환경에 유해하다.
"Impurity doping processes in silicon"(North. Holland 출판사, 1981년)의 244면에 개시된 바에 따르면, P형(N형)의 도전 물질을 포함하는 웨이퍼에 N형(P형) 의 불순물을 확산 공정으로 주입하여 반도체 웨이퍼에 P-N 접합을 형성한다. 상기 방법은 웨이퍼의 결정성 물질에 상당량의 구조적인 결함을 발생시키는 문제점이 있다. 또한, 예리한 P-N 접합을 형성하기 위해서는 상기 확산 공정이 1,100℃ 내지 1,350℃의 고온에서 수행될 것이 요구된다.
"Ion doping of semiconductors/silicon, germanium"(M, Mir 출판사, 1973년)의 248면에 개시된 바에 따르면, 실리콘 웨이퍼에 이온 주입 공정으로 불순물을 도핑하여 P-N 접합을 형성한다. 상기 방법은 본 발명의 P-N 접합의 형성 방법의 원형이 된다. 상기 방법은 실리콘 웨이퍼의 표면을 수십 keV 내지 수 MeV 정도의 에너지를 갖는 적당한 도핑성 이온(doping ion)으로 처리하여, 웨이퍼에 불순물 원자를 도입하는 단계 및 약 700℃ 내지 약 800℃ 정도의 온도에서 열처리하는 단계로 구성된다. 구체적으로, P형의 도전형을 갖는 웨이퍼에 N형 영역을 형성하기 위해서는 상기 웨이퍼의 표면을 N형 불순물 이온으로 처리한다. 상기 방법은 공정이 복잡하고, 결정면에 구조적인 결함이 발생하기 쉽다. 또한, 고에너지의 이온을 다량 조사하는 동안 결정격자가 무질서해지는 영역, 즉 비정질(amorphous)이 발생할 수 있다. 후속하여 고온에서 열처리를 하더라도, 상기 결함의 일부만이 치유된다. 또한, 상기 열처리 공정은 상기 이온 주입 공정에서 형성한 P-N 접합을 무너뜨리기도 한다. 더욱이, 상술한 방법에 따르면, 새로운 불순물에 의하여 상기 결정 및 환경이 오염될 수 있다.
따라서 본 발명의 목적은 반도체 내의 불순물이 저온에서 빠르게 재분포되는 새로운 물리적 효과를 이용하여, 공정을 단순화하고 비용을 절감하며 화학적 오염을 감소시킬 수 있는 실리콘에의 P-N 접합의 형성 방법을 제공하는 것이다.
상술한 본 발명의 목적을 달성하기 위하여, 본 발명의 실시예에 따른 실리콘 결정의 P-N 접합의 형성 방법은 결정 표면을 이온 빔으로 처리하는 공정을 포함하고, 상기 결정 표면을 처리하는 공정은 웨이퍼를 도핑하지 않고 이온 빔을 사용하여 수행된다. 상기 결정 표면을 처리하는 공정은 주기율표의 8족 원소의 가스의 이온, 질소 이온 또는 수소 이온을 사용하여 수행된다. 상기 결정 표면을 처리하는 공정은 마스크 또는 초점을 맞춘 이온 빔을 사용하여 수행된다. 상기 결정 표면을 처리하는 공정의 이온 에너지는 약 0.01keV 내지 약 50keV 정도이고, 약 1초 내지 약 300분 동안 수행된다. 상기 결정 표면을 처리하는 공정의 이온의 전류 밀도는 약 0.01㎃/㎠ 내지 약 100㎃/㎠ 정도이고, 이온 전류의 진동 주파수는 약 0.1㎒ 내지 약 100㎒ 정도이다. 상기 결정 표면을 처리하는 공정 동안 상기 결정의 온도는 약 0℃ 내지 약 350℃ 정도이다. 상기 결정 표면을 처리하는 공정 후에 고온의 열처리 공정은 수행되지 않는다.
본 발명에 따르면, 반도체 내의 불순물이 저온에서 빠르게 재분포되는 새로운 물리적 효과를 이용하여 실리콘 결정에 P-N 접합을 형성함으로써, 외부의 도핑 공정이 필수적이지 않으며. 공정 온도를 1,100℃로부터 상온까지 낮출 수 있다. 또한, 새로운 불순물에 의하여 결정 및 환경이 오염되는 것을 방지할 수 있다. 이로써, 공정을 단순화시키고 비용을 절감하며 화학적 순도를 증가시킬 수 있다.
이하, 본 발명에 따른 바람직한 실시예들에 따른 P-N 접합의 형성 방법을 첨부된 도면을 참조하여 상세하게 설명하지만, 본 발명이 하기의 실시예들에 제한되는 것은 아니며, 해당 분야에서 통상의 지식을 가진 자라면 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 본 발명을 다양한 다른 형태로 구현할 수 있을 것이다.
본 발명의 실시예에 따른 실리콘 결정의 P-N 접합의 형성 방법은 결정 표면을 이온 빔으로 처리하는 공정을 포함하며, 상기 결정 표면을 처리하는 공정은 웨이퍼를 도핑하지 않고 이온 빔을 사용하여 수행된다. 상기 결정 표면을 처리하는 공정은 실리콘 결정 내에 이미 존재하는 불순물을 재분포시켜 도전형(conductivity type)의 변화를 일으킨다. 이에 따라, 실리콘 결정에 P-N 접합이 형성된다. 이러한 관점에서, 본 발명의 P-N 접합을 형성하는 방법은 외부로부터 불순물을 도핑하여 도전형을 변화시킴으로써 P-N 접합을 형성하는 확산 공정 및 이온 도핑 공정과 구별된다. 또한, 불순물의 도핑이 결정 내부에서 일어나는 방사 공정과도 구별된다.
본 발명에 따른 P-N 접합의 형성 방법과 "Ion doping of semiconductors/silicon, germanium"(M, Mir 출판사, 1973년)의 248면에 개시된 이온 도핑 공정을 비교하면, 양자는 모두 시편 표면의 하부 층에 이온을 도입하여 수행된다. 즉, 반도체 물질 내부로 부가적인 화학적 원소를 도입하는 공정이 수행되고 이는 소정의 에너지를 갖는 이온으로 충격을 가하여 수행된다. 그렇지만, 양자는 다음과 같은 차이점이 있다.
종래의 이온 주입 공정에 있어서, 불순물로 주입되는 이온은 시편의 표면의 하부 층뿐만 아니라, 시편의 벌크 부위에도 P-N 접합에 필요한 깊이까지 도입된다. 상기 이온을 상기 깊이까지 도입하기 위해서는 수십, 수백 또는 수천 keV 정도의 고에너지를 갖는 이온으로 충격을 가해야 한다. 또한, 상기 이온은 부가적인 도너(donor)(억셉터(acceptor))로 이용되는 화학적 원소로서, 반도체에서 도입되는 부위의 억셉터(도너)의 도전형을 변화시키고 경계 부위에 P-N 접합을 형성한다. 즉, 도입되는 이온은 반도체 내에서 도전형을 직접 형성하는 도너 또는 억셉터로 작용한다.
반면에, 본 발명에 따른 P-N 접합의 형성 방법에서는, 이온이 P-N 접합이 형성되는 깊이보다 수 배 정도 적은 깊이인 시편의 하부 층에 도입된다. 따라서 약 0.01keV 내지 약 50keV 정도의 낮은 에너지를 갖는 이온이 사용된다. 또한, 상기 이온은 반도체의 도전형을 변화시키는 부가적인 화학적 원소가 아니다. 즉, 상기 이온은 도너 또는 억셉터로 작용하는 것이 아니라 반도체 내부에 이미 존재하는 엑셉터(도너) 불순물을 재분포시키는 공정의 촉매의 역할을 한다. 상기 이온은 비도핑성 불순물(non-doping impurities)의 이온이 사용된다. 상기 비도핑성 불순물의 예로는 주기율표의 8족(VIII) 원소, 질소 또는 수소의 이온이 사용된다.
본 발명에 따른 P-N 접합의 형성 방법에 있어서, P-N 접합을 형성하는 메커니즘은 다음과 같다.
실리콘 결정과 같은 시편에 비도핑성 이온(non-doping ion)을 조사하면, 상기 실리콘 결정의 표면에서 상기 실리콘 결정의 벌크 내부로 실리콘 격자간 원자 (silicon interstitial atom; SiI)의 흐름이 발생한다. 상기 실리콘 격자간 원자(SiI)는 저온에서도 매우 높은 확산 이동성을 갖기 때문에, 비교적 단시간에 상기 실리콘 결정 내부에 존재하는 상기 실리콘 격자간 원자(SiI)의 분포에 있어서, 지속적으로 불균일한 구조가 형성된다.
상기 실리콘 격자간 원자(SiI)는 저온에서 매우 낮은 평형 농도를 갖기 때문에, 상기 시편 내부는 심지어 저온에서도 상기 실리콘 격자간 원자(SiI)가 지나치게 과포화된다. 상기 실리콘 격자간 원자(SiI)의 과포화 상태가 형성되면, 통상적인 치환 불순물의 격자간 원자의 성분비가 빠르게 증가한다. 상기 불순물이 단위격자의 격자점 자리로부터 격자간 자리로 이동하는 정반응과 그 역반응이 일어나게 되고, 상기 정반응과 상기 역반응이 동적 평형을 형성하게 된다. 상기 불순물에 있어서, 격자간 원자의 격자점 원자에 대한 농도비를 동적 평형비로 정의하면, 상기 동적 평형비는 상기 실리콘 격자간 원자(SiI)의 과포화 정도에 비례한다. 따라서 상기 불순물이 실리콘 격자간 원자(SiI)의 농도가 낮은 부위로 모이면서, 저온에서도 재분포될 수 있다. 그 결과, 상기 실리콘 결정의 도전형이 국부적으로 거꾸로 형성되어 P-N 접합이 형성된다. 이 경우, 형성되는 상기 P-N 접합의 깊이는 조사 시간에 대해 비선형적으로 의존한다.
본 발명에 따른 P-N 접합의 형성 방법은 반도체 내부에 존재하는 불순물이 저온에서 빠르게 재분포되는 새로운 물리적인 효과에 기초하고 있다. 실리콘 결정 과 같은 반도체에 도너 또는 억셉터의 불순물이 포함되어 있을 것을 전제로 한다. 따라서 본 발명에 따른 P-N 접합의 형성 방법은 서로 다른 도전형을 갖는 영역을 형성하기 위해서 이용 가능한 불순물을 재분포하는 과정만이 요구될 뿐이다. 상기 재분포는 소정의 공정 조건 하에서 비도핑성 이온을 시편에 조사하여 수행된다. 상기 비도핑성 이온을 시편에 조사하면, 시편의 표면으로부터 상기 불순물 격자간 원자의 흐름이 형성되는 깊이까지 불순물의 재분포가 일어난다.
본 발명의 실시예에 따른 구체적인 공정 조건은 실험을 통하여 얻을 수 있다.
이하, 본 발명에 따른 P-N 접합의 형성 방법을 실시예들을 통하여 더욱 상세하게 설명한다.
실시예 1
초크랄스키(Czochralski) 방법으로 성장시킨 실리콘 단결정에 붕소(B)를 약 1015cm-3 정도의 농도로 도핑한 후, 연마하여 약 500㎛ 정도의 두께를 갖는 P형의 실리콘 기판을 준비하였다. 상기 실리콘 기판의 한쪽 면에 대하여 기체 플라즈마 상태의 아르곤(Ar) 이온을 조사하였다. 약 1.5keV 정도의 에너지, 약 13.56MHz 정도의 진동수 및 약 1mA/cm2의 전류 밀도를 갖는 아르곤(Ar) 이온을 사용하였다. 상기 실리콘 기판의 온도는 약 50℃ 정도로 유지하였고 상기 아르곤 이온의 처리 시간은 약 5분 내지 약 180분 정도로 조절하여 P-N 접합을 형성하였다.
상기 아르곤 이온의 조사 후에, 상기 P형 실리콘 기판의 상기 이온이 조사된 표면 부근에 N형 영역이 형성되었는지 여부는 열기전력(ThermoelectroMotive Force; EMF)을 측정하여 확인하였다. 열기전력은 상기 실리콘 기판의 이온 처리된 면의 반대쪽 면에서 변화시켰다. P-N 접합의 형성은 홀 효과(Hall effect) 실험 자료로 확인되었다.
이후에, 상기 실리콘 기판을 절단하여 상기 아르곤 이온을 조사한 한쪽 면의 표면으로부터 깊이에 따른 도전형의 분포를 주사 전자현미경의 전자 빔에 의해 유도된 전류(Scanning Electron Microscope Electron-Beam Induced Current; SEM EBIC)를 측정하여 확인하였다. 이를 위해, 고품질의 금속을 코팅하여 쇼트키 장벽(Schottky Barrier)을 형성하였다. 상기 쇼트키 장벽은 얕은 P-N 접합으로서 미세한 결함(microdefect)이나 결정의 불균일성(inhomogeneity)을 확인하기 위하여 상기 SEM EBIC을 측정하는 경우에 종종 사용된다.
도 1a 내지 도 1d는 본 발명의 실시예 1에 따라 형성된 P-N 접합을 나타내는 주사 전자 현미경 사진들이다. 도 1a 내지 도 1d의 주사 전자 현미경 사진들은 2차 방출 방식(secondary emission mode)으로 측정한 사진이다. 도 1a 및 도 1d에는 상기 주사 전자 현미경 사진들과 함께 실리콘 기판의 절단면에서의 역으로 형성된 P-N 접합을 나타내는 상기 전자 빔 유도 전류의 그래프가 도시되어 있다. 도 1e는 본 발명의 실시예 1에 따라 형성된 P-N 접합에 대하여, 이온 조사 시간에 따른 P-N 접합의 깊이의 변화를 설명하기 위한 그래프이다.
상기 주사 전자현미경 사진 상의 상기 P형 실리콘 기판의 왼편을 아르곤 이 온으로 조사하되 조사 시간을 30분(도 1a), 45분(도 1b), 60분(도 1c) 및 90분(도 1d)으로 조절하였다. 상기 주사 전자현미경 사진에서 검은색 수직선이 P-N 접합을 나타낸다.
도 1a 내지 도 1d에 도시한 바와 같이, 검은색 선이 뚜렷하게 나타나고 있으므로 P-N 접합이 형성되었음을 확인할 수 있다. 또한, 도 1a 및 도 1d에서 전자 빔 유도 전류의 신호가 예리한 피크(peak)로 분명하게 나타나고 있고, 이로부터 특정 깊이에서 P-N 접합이 형성되었음을 확인할 수 있다.
소정의 깊이세서, P-N 접합이 형성된 것을 전자 빔 유도 전류의 신호의 예리한 피크로부터 확인할 수 있다(도 1a 참조). 또한, 이온 조사 시간(t)이 5분에서 180분으로 증가함에 따라서 P-N 접합의 깊이(Xd)가 0.1㎛에서 480㎛로 증가하였다(도 1e 참조). 상기 P-N 접합의 깊이(Xd)는 실리콘 기판의 표면으로부터의 거리를 의미한다. 상기 P-N 접합의 깊이(Xd)는 상기 이온 조사 시간(t)에 대하여 비선형 함수(nonlinear function)로 나타났다. 실리콘 기판의 내부로의 P-N 접합의 이동이 1분 내지 15분 정도 지연되는 현상도 관찰되었다. 상기 P-N 접합의 이동이 일어나기 시작할 때와 상기 P-N 접합이 실리콘 기판의 반대편에 도달하여 끝날 때, 상기 P-N 접합의 이동 속도가 감소하였다. 한편, 어느 쪽 면에도 상기 이온 조사를 수행하지 않은 실리콘 기판에 대하여 P-N 접합이 형성되지 않는 것을 확인하였다.
실시예 2 (이중 조사 실험)
초크랄스키(Czochralski) 방법으로 성장시킨 실리콘 단결정에 붕소(B)를 약 1015cm-3 정도의 농도로 도핑한 후, 연마하여 약 500㎛ 정도의 두께를 갖는 P형의 실리콘 기판을 준비하였다. 먼저, 상기 실리콘 기판의 한쪽 면에 대하여 기체 플라즈마 상태의 아르곤(Ar) 이온을 약 60분 이내의 시간 동안 조사하였다. 약 1.5keV 정도의 에너지, 약 13.56MHz 정도의 진동수 및 약 1mA/cm2의 전류 밀도를 갖는 아르곤 이온을 사용하였다. 상기 실리콘 기판의 온도는 약 50℃ 정도로 유지하였다. 이어서 상기 이온 조사를 수행하지 않은 반대쪽 면에 대하여 약 45분 동안 동일한 조건 하에서 이온 조사를 다시 수행하였다. P-N 접합의 형성 여부를 주사 전자현미경 사진 및 전자 빔 유도 전류를 이용하여 관찰하였다.
도 2a는 본 발명의 실시예 2에 따라 형성된 P-N 접합을 나타내는 주사 전자현미경 사진 및 전자 빔 유도 전류의 측정 결과이다.
도 2a를 참조하면, 실시예 2에 따른 실리콘 기판에는 두 개의 N-P 접합이 형성된 것이 확인되었다.
실시예 3 (이중 조사 실험)
초크랄스키(Czochralski) 방법으로 성장시킨 실리콘 단결정에 붕소(B)를 약 1015cm-3 정도의 농도로 도핑한 후, 연마하여 약 500㎛ 정도의 두께를 갖는 P형의 실리콘 기판을 준비하였다. 먼저, 상기 실리콘 기판의 한쪽 면에 대하여 기체 플라즈마 상태의 아르곤(Ar) 이온을 약 90분 이하의 시간 동안 조사하였다. 약 1.5keV 정도의 에너지, 약 13.56MHz 정도의 진동수 및 약 1mA/cm2의 전류 밀도를 갖는 아르곤 이온을 사용하였다. 상기 실리콘 기판의 온도는 약 50℃ 정도로 유지하였다. 이어서 상기 이온 조사를 수행하지 않은 반대쪽 면에 대하여 약 30분 동안 동일한 조건 하에서 이온 조사를 다시 수행하였다. P-N 접합의 형성 여부를 주사 전자현미경 사진 및 전자 빔 유도 전류를 이용하여 관찰하였다.
도 2b는 본 발명의 실시예 3에 따라 형성된 P-N 접합을 나타내는 주사 전자현미경 사진 및 전자 빔 유도 전류의 측정 결과이다.
도 2b를 참조하면, 실시예 3에 따른 실리콘 기판에는 세 개의 N-P 접합이 형성된 것이 확인되었다.
본 발명에 따르면, 반도체 내의 불순물을 저온에서 빠르게 재분포시키는 새로운 물리적 효과를 이용하여 실리콘 결정에 P-N 접합을 형성함으로써, 외부의 도핑 공정이 필수적이지 않고 저온에서 P-N 접합을 형성할 수 있다. 또한, 새로운 불순물에 의하여 결정 및 환경이 오염되는 것을 방지할 수 있다. 이에 따라, P-N 접합 형성 공정을 단순화시키고 비용을 절감하며 화학적 순도를 향상시킬 수 있다.
상술한 바에 있어서, 본 발명의 바람직한 실시예들을 참조하여 설명하였지만 해당 기술 분야의 숙련된 당업자라면 하기의 특허청구범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

Claims (10)

  1. 결정 표면을 이온 빔으로 처리하는 공정을 포함하는 실리콘 결정의 P-N 접합 형성 방법에 있어서,
    상기 결정 표면을 처리하는 공정은 웨이퍼를 도핑하지 않고 이온 빔을 사용하여 수행되는 것을 특징으로 하는 P-N 접합 형성 방법.
  2. 제1항에 있어서, 상기 결정 표면을 처리하는 공정은 마스크를 사용하여 수행되는 것을 특징으로 하는 P-N 접합 형성 방법.
  3. 제1항에 있어서, 상기 결정 표면을 처리하는 공정은 주기율표의 8족 원소의 가스의 이온을 사용하여 수행되는 것을 특징으로 하는 P-N 접합 형성 방법.
  4. 제1항에 있어서, 상기 결정 표면을 처리하는 공정은 질소 이온을 사용하여 수행되는 것을 특징으로 하는 P-N 접합 형성 방법.
  5. 제1항에 있어서, 상기 결정 표면을 처리하는 공정은 수소 이온을 사용하여 수행되는 것을 특징으로 하는 P-N 접합 형성 방법.
  6. 제1항 내지 제5항 중 어느 한 항에 있어서, 상기 결정 표면을 처리하는 공정 의 이온 에너지는 0.01keV 내지 50keV인 것을 특징으로 하는 P-N 접합의 형성 방법.
  7. 제1항 내지 제5항 중 어느 한 항에 있어서, 상기 결정 표면을 처리하는 공정은 1초 내지 300분 동안 수행되는 것을 특징으로 하는 P-N 접합 형성 방법.
  8. 제1항 내지 제5항 중 어느 한 항에 있어서, 상기 결정 표면을 처리하는 공정의 이온의 전류 밀도는 0.01㎃/㎠ 내지 100㎃/㎠인 것을 특징으로 하는 P-N 접합 형성 방법.
  9. 제1항 내지 제5항 중 어느 한 항에 있어서, 상기 결정 표면을 처리하는 공정의 이온 전류의 진동 주파수는 0.1㎒ 내지 100㎒인 것을 특징으로 하는 P-N 접합 형성 방법.
  10. 제1항 내지 제5항 중 어느 한 항에 있어서, 상기 결정 표면을 처리하는 공정 동안 상기 결정의 온도는 0℃ 내지 350℃인 것을 특징으로 하는 P-N 접합 형성 방법.
KR1020050072554A 2004-08-24 2005-08-09 실리콘의 피-엔 접합의 형성 방법 KR20060050309A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
RU2004125783/28A RU2331136C9 (ru) 2004-08-24 2004-08-24 СПОСОБ ФОРМИРОВАНИЯ p-n ПЕРЕХОДОВ В КРЕМНИИ
RU2004125783 2004-08-24

Publications (1)

Publication Number Publication Date
KR20060050309A true KR20060050309A (ko) 2006-05-19

Family

ID=36049619

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050072554A KR20060050309A (ko) 2004-08-24 2005-08-09 실리콘의 피-엔 접합의 형성 방법

Country Status (2)

Country Link
KR (1) KR20060050309A (ko)
RU (1) RU2331136C9 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130053382A (ko) * 2010-10-14 2013-05-23 브로냐 초이 빔 접합 제조방법, 전자기파 빔 변환기

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130053382A (ko) * 2010-10-14 2013-05-23 브로냐 초이 빔 접합 제조방법, 전자기파 빔 변환기

Also Published As

Publication number Publication date
RU2331136C9 (ru) 2008-12-27
RU2004125783A (ru) 2006-02-10
RU2331136C2 (ru) 2008-08-10

Similar Documents

Publication Publication Date Title
US6037640A (en) Ultra-shallow semiconductor junction formation
JP5911528B2 (ja) 炭素クラスターの注入により半導体デバイスを製造するためのシステムおよび方法
US9159783B2 (en) Semiconductor device and substrate with chalcogen doped region
US8598025B2 (en) Doping of planar or three-dimensional structures at elevated temperatures
US6812523B1 (en) Semiconductor wafer with ultra thin doping level formed by defect engineering
CN109196622B (zh) 深结电子器件及其制造方法
Leamy et al. Electron beam induced annealing of defects in GaAs
Godignon et al. Silicon carbide doping by ion implantation
US7622372B1 (en) Method for shallow dopant distribution
KR20060050309A (ko) 실리콘의 피-엔 접합의 형성 방법
US6767809B2 (en) Method of forming ultra shallow junctions
JPH05117088A (ja) ダイヤモンドのｎ型及びｐ型の形成方法
JP2001064094A (ja) 半導体ダイヤモンドの製造方法
Bayazitov et al. Formation of heavily doped semiconductor layers by pulsed ion beam treatment
Talipov et al. Electrical activation of boron implanted in p-HgCdTe (x= 0.22) by low-temperature annealing under an anodic oxide
JPH09162136A (ja) 半導体装置の製造方法
Werner et al. Crystallographic changes in electron pulse annealing of Ti-implanted GaP
JP2000331950A (ja) 半導体への不純物ドーピング方法及び半導体装置製造方法
JP7259791B2 (ja) シリコンウェーハへのクラスターイオン注入による白傷欠陥低減効果の評価方法及びエピタキシャルシリコンウェーハの製造方法
US20240153775A1 (en) Plasma assisted damage engineering during ion implantation
Razali Phosphorus activation and diffusion in germanium
JP3527109B2 (ja) 半導体ダイヤモンド及びその製造方法
Ge et al. Comparison of Random and Channeled Implants of Al Ion into 4H-SiC (0001)
Romano-Rodriguez et al. In-Situ HVEM study of dopant dependent{113}-defect generation in silicon during 1-MeV electron irradiation
JP2020198444A (ja) エピタキシャル成長用の半導体ウェーハ、および半導体エピタキシャルウェーハの製造方法

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid