JP2019523986A - 深い接合の電子装置及びその製造方法 - Google Patents
深い接合の電子装置及びその製造方法 Download PDFInfo
- Publication number
- JP2019523986A JP2019523986A JP2018562311A JP2018562311A JP2019523986A JP 2019523986 A JP2019523986 A JP 2019523986A JP 2018562311 A JP2018562311 A JP 2018562311A JP 2018562311 A JP2018562311 A JP 2018562311A JP 2019523986 A JP2019523986 A JP 2019523986A
- Authority
- JP
- Japan
- Prior art keywords
- single crystal
- layer
- semiconductor material
- crystal semiconductor
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 27
- 239000013078 crystal Substances 0.000 claims abstract description 216
- 239000004065 semiconductor Substances 0.000 claims abstract description 183
- 239000000758 substrate Substances 0.000 claims abstract description 137
- 239000000463 material Substances 0.000 claims abstract description 115
- 239000002019 doping agent Substances 0.000 claims abstract description 103
- 238000000137 annealing Methods 0.000 claims abstract description 40
- 238000000151 deposition Methods 0.000 claims abstract description 21
- 238000002425 crystallisation Methods 0.000 claims abstract description 13
- 238000000034 method Methods 0.000 claims description 61
- 230000008018 melting Effects 0.000 claims description 24
- 238000002844 melting Methods 0.000 claims description 24
- 238000009826 distribution Methods 0.000 claims description 22
- 239000007943 implant Substances 0.000 claims description 13
- 230000008025 crystallization Effects 0.000 claims description 12
- 238000005468 ion implantation Methods 0.000 claims description 12
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 claims description 7
- 229910052732 germanium Inorganic materials 0.000 claims description 6
- 230000003213 activating effect Effects 0.000 claims description 5
- 229910052710 silicon Inorganic materials 0.000 claims description 5
- 239000010703 silicon Substances 0.000 claims description 5
- 239000007789 gas Substances 0.000 claims description 3
- 239000011261 inert gas Substances 0.000 claims description 3
- 238000010521 absorption reaction Methods 0.000 claims description 2
- 238000004140 cleaning Methods 0.000 claims description 2
- 230000000415 inactivating effect Effects 0.000 claims description 2
- 239000010410 layer Substances 0.000 description 202
- 238000002513 implantation Methods 0.000 description 28
- 230000008021 deposition Effects 0.000 description 14
- 230000004913 activation Effects 0.000 description 12
- 238000009792 diffusion process Methods 0.000 description 10
- 238000004381 surface treatment Methods 0.000 description 9
- 229910021419 crystalline silicon Inorganic materials 0.000 description 7
- 150000002500 ions Chemical class 0.000 description 7
- 238000005224 laser annealing Methods 0.000 description 6
- 238000005229 chemical vapour deposition Methods 0.000 description 5
- 230000001419 dependent effect Effects 0.000 description 5
- 229910052698 phosphorus Inorganic materials 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 229910021417 amorphous silicon Inorganic materials 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 4
- 238000005137 deposition process Methods 0.000 description 4
- 238000010884 ion-beam technique Methods 0.000 description 4
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 4
- 239000011574 phosphorus Substances 0.000 description 4
- -1 phosphorus ions Chemical class 0.000 description 4
- 230000007547 defect Effects 0.000 description 3
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 238000004544 sputter deposition Methods 0.000 description 3
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 230000001678 irradiating effect Effects 0.000 description 2
- 239000007788 liquid Substances 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 239000007787 solid Substances 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910052787 antimony Inorganic materials 0.000 description 1
- WATWJIUSRGPENY-UHFFFAOYSA-N antimony atom Chemical compound [Sb] WATWJIUSRGPENY-UHFFFAOYSA-N 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 229910052797 bismuth Inorganic materials 0.000 description 1
- JCXGWMGPZLAOME-UHFFFAOYSA-N bismuth atom Chemical compound [Bi] JCXGWMGPZLAOME-UHFFFAOYSA-N 0.000 description 1
- 239000011247 coating layer Substances 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000004927 fusion Effects 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- 238000005304 joining Methods 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 238000004377 microelectronic Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 125000004437 phosphorous atom Chemical group 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 239000002243 precursor Substances 0.000 description 1
- 239000002210 silicon-based material Substances 0.000 description 1
- 238000010561 standard procedure Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
- 229910052716 thallium Inorganic materials 0.000 description 1
- BKVIYDNLLOSFOA-UHFFFAOYSA-N thallium Chemical compound [Tl] BKVIYDNLLOSFOA-UHFFFAOYSA-N 0.000 description 1
- 238000000427 thin-film deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
- H01L21/02373—Group 14 semiconducting materials
- H01L21/02381—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02524—Group 14 semiconducting materials
- H01L21/02532—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/0257—Doping during depositing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02656—Special treatments
- H01L21/02664—Aftertreatments
- H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
- H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
- H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
- H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
- H01L21/2652—Through-implantation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- High Energy & Nuclear Physics (AREA)
- Toxicology (AREA)
- Health & Medical Sciences (AREA)
- Optics & Photonics (AREA)
- Chemical & Material Sciences (AREA)
- Electromagnetism (AREA)
- Materials Engineering (AREA)
- Crystallography & Structural Chemistry (AREA)
- Recrystallisation Techniques (AREA)
Abstract
本発明は、ｂ）外面（１９）を有する非単結晶半導体材料の層（５）を平面（９）に堆積する工程と、ｃ）単結晶半導体材料の不活性化ドープ層（２７）及び／又は非単結晶半導体材料の不活性化ドープ層（７）を形成するために、工程ｂ）の前に基板（１）に、及び／又は、工程ｂ）の間又は工程ｂ）の後に非単結晶半導体材料の層（５）に不活性なドーパント元素を加える工程と、ｄ）工程ｃ）の後に、予め決定されたしきい値より高いエネルギー密度を有するレーザ熱アニールビーム（３０）を、工程ｂ）で形成した外面（１９）の領域に露光し、基板（１）の界面に至るまでのレーザ熱アニールビーム（３０）によって規定される容積の非単結晶半導体材料の層（５）を溶融するとともに工程ｃ）で加えられたドーパント元素を活性化させる工程と、ｅ）溶融された層（５）のエピ状結晶化を引き起こすために、レーザ熱アニールビームの露光を停止する工程であって、基板（１）及び／又は前記エピ状単結晶半導体材料は、活性化したドープされた単結晶半導体材料の層（１７，２７）を備える工程と、を備える、深い接合の電子装置の製造方法に関する。【選択図】図１２
Description
本発明は、深い電子的な接合（ｄｅｅｐ ｅｌｅｃｔｒｏｎｉｃ ｊｕｎｃｔｉｏｎ）を備える集積回路（ＩＣ）の製造方法に関する。
更に正確には、本発明は、深い電子的な接合の装置のバッファ層を低いサーマルバジェットで形成する装置及び方法に関する。
深い接合の装置は、特に、ＩＧＢＴ（絶縁ゲートバイポーラトランジスタ）又はパワー金属酸化膜半導体電界効果トランジスタ（ＭＯＳ，ＭＯＳＦＥＴ，ＭＯＳ−ＦＥＴ又はＭＯＳ ＦＥＴ）のような縦型パワーデバイスの製造に用いられる。
複数の文献は、深い電子的な接合の装置を形成する装置及び方法を記載する。ＩＣ製造は、最初の表面処理工程を完了するとともにその後の裏面処理工程を続けることによって実現される。表面処理は、深い接合の装置が半導体ウェハの表面にパターン化されるＩＣ製造の第１の部分であり、裏面処理は、深い接合の装置の反対側の部分がウェハの裏面に形成されるＩＣ製造の第２の部分である。裏面処理は、一般的には、表面構造がメタライゼーション工程によって完成したときに開始する。
したがって、電気的な接合及び基板の表面に形成されたＩＣメタライズ構造を保護するために、裏面処理工程を約４５０℃より低い温度で行う必要がある。さらに、裏面処理は、好適には、処理コストを低減するために低いサーマルバジェットで実現される。
本開示において、処理工程のサーマルバジェットは、温度と当該温度での処理工程の持続時間の積として定義される。例えば、１０００℃を超える温度のオーブンにおける数分の処理工程のサーマルバジェットは、非常に高く、表面処理工程に適合しない。
縦型パワーデバイスは、特に、集積回路の裏面に深いドープされたバッファ層を形成することを必要とする。本開示において、深い層は、基板の裏面から５０ｎｍと約５μｍの間の範囲の距離で埋め込まれた層を意味する。
深いドープされた層を形成する既知の技術は、熱拡散及び活性化を行う標準的な注入機の使用に依存する。標準的な注入機は、加速器システムに基づき、以下の二つのカテゴリーに分類することができる。中電流加速器システムは、３ｋｅＶと数百ｋｅＶの間のエネルギー範囲を有する１０μＡと２ｍＡの間のイオンビーム電流を生成する。高電流加速器システムは、０．２ｋｅＶ−１８０ｋｅＶ以下のエネルギーに対する約３０ｍＡ以下のイオンビーム電流を生成する。注入の深さは、注入される種の質量に依存する。熱拡散は、７００℃を超える温度で数分又は数時間だけオーブンに基板を配置することによって行われ、それは、高いサーマルバジェットであることを意味する。熱拡散によって、基板のバルクに深く注入されたドーパントを活性化することができる。しかしながら、この技術をＩＣの裏面に深いドープされたバッファ層を形成するのに適用することができない。その理由は、熱拡散がサンプルの表面を高温に露出するとともに長い露出時間（数分又は数時間）によって高いサーマルバジェットとなるからである。
今日、ＩＣ基板の裏面に深いドープされたバッファ層を形成する標準的な技術は、二つの個別の工程：基板、一般的には、単結晶シリコンウェハにドーパント元素を注入する高エネルギーの注入機を用いる第１の工程及び注入されたドーパントを活性化させるためにレーザ熱アニール（ＬＴＡ）を用いる第２の工程で行われる。後にＬＴＡが続く高エネルギーの注入の工程は、一般的には、表面処理の最終工程の後の集積回路（ＩＣ）製造ラインの裏面処理工程中に実現される。本開示において、高エネルギー注入は、２００ｋｅＶから数ＭｅＶの範囲のエネルギーでイオン注入機又はイオン銃を用いたドーパントイオンの注入を意味する。注入の深さは、注入される種の質量に依存する。高エネルギーの注入は、ドーパント元素をバルクの埋め込み層に直接注入するのに必要である。
しかしながら、高エネルギーの注入は、費用がかかるとともにドーパント元素に大きく依存する。さらに、一般的には低いサーマルバジェットで行われるレーザ熱アニールは、制限されるとともに種に依存する拡散を行う一部のドーパント元素の活性化に限定される。
他の工程は、縦型のｐ−ｎの電子的な接合を形成するための二重注入形態：表面から１〜２μｍの距離での第１のドーパント元素の高エネルギーの注入及びそれに続く表面から約５００ｎｍの距離での第２のドーパント元素の浅い注入に依存する。
独国特許出願公開第１０ ２００６ ０５３１８２号明細書は、５００ｎｍ未満の深さで段々とアルミニウムドーパント又はゲルマニウムドーパントを注入し、その後、第１のレーザアニール工程、被覆層の堆積、他のレーザアニール工程及び７５０℃より上の温度でのドライブイン工程を行う方法に関する。オング等の刊行物は、ＡＰＬ，ｖｏｌ．９４，ｎｏ．８，２００９の８２１０４頁の「レーザアニールによりＳｉ基板にエピタキシーＳｉＧｅを形成する低コストの方法」（“Ａ Ｌｏｗ−ｃｏｓｔ ｍｅｔｈｏｄ ｏｆ ｆｏｒｍｉｎｇ ｅｐｉｔａｘｙ ＳｉＧｅ ｏｎ Ｓｉ ｓｕｂｓｔｒａｔｅ ｂｙ ｌａｓｅｒ ａｎｎｅａｌｉｎｇ”）に関する。
表面を（約４５０℃未満の）比較的低い温度に維持しながら深い電子的な接合の装置及び／又は縦型パワーデバイスを形成する簡単な裏面処理が必要である。特に、集積回路の裏面の深いドープされたバッファ層を低いサーマルバジェットで形成することが必要である。
したがって、本発明の目的は、集積回路の裏面に深いドープされたバッファ層を形成するための低いサーマルバジェットの技術を提供することである。
上記目的は、
ａ）平面を有する単結晶半導体材料の基板を設ける工程と、
ｂ）外面を有する非単結晶半導体材料の層を平面に堆積する工程と、
ｃ）単結晶半導体材料の不活性化ドープ層及び／又は非単結晶半導体材料の不活性化ドープ層を形成するために、工程ｂ）の前に基板に、及び／又は、工程ｂ）の間又は工程ｂ）の後に非単結晶半導体材料の層に不活性なドーパント元素を加える工程と、
ｄ）工程ｃ）の後に、予め決定されたしきい値より高いエネルギー密度を有するレーザ熱アニールビームを、工程ｂ）で形成した外面の領域に露光し、基板の界面に至るまでのレーザ熱アニールビームによって規定される容積の非単結晶半導体材料の層を溶融するとともに工程ｃ）で加えられたドーパント元素を活性化させる工程と、
ｅ）基板との界面から外面までの非単結晶半導体材料の層のエピ状の結晶化を引き起こすとともに界面と外面の間の容積に延在するエピ状単結晶半導体材料を形成するために、レーザ熱アニールビームの領域への露光を停止する工程であって、基板及び／又は前記エピ状単結晶半導体材料は、活性化したドープされた単結晶半導体材料の層を備える工程と、
を備える、深い接合の電子装置の製造方法を設けることにより本発明によって実現される。
ａ）平面を有する単結晶半導体材料の基板を設ける工程と、
ｂ）外面を有する非単結晶半導体材料の層を平面に堆積する工程と、
ｃ）単結晶半導体材料の不活性化ドープ層及び／又は非単結晶半導体材料の不活性化ドープ層を形成するために、工程ｂ）の前に基板に、及び／又は、工程ｂ）の間又は工程ｂ）の後に非単結晶半導体材料の層に不活性なドーパント元素を加える工程と、
ｄ）工程ｃ）の後に、予め決定されたしきい値より高いエネルギー密度を有するレーザ熱アニールビームを、工程ｂ）で形成した外面の領域に露光し、基板の界面に至るまでのレーザ熱アニールビームによって規定される容積の非単結晶半導体材料の層を溶融するとともに工程ｃ）で加えられたドーパント元素を活性化させる工程と、
ｅ）基板との界面から外面までの非単結晶半導体材料の層のエピ状の結晶化を引き起こすとともに界面と外面の間の容積に延在するエピ状単結晶半導体材料を形成するために、レーザ熱アニールビームの領域への露光を停止する工程であって、基板及び／又は前記エピ状単結晶半導体材料は、活性化したドープされた単結晶半導体材料の層を備える工程と、
を備える、深い接合の電子装置の製造方法を設けることにより本発明によって実現される。
その結果、エピ状単結晶半導体材料及びドープされた単結晶半導体材料の層は、単結晶半導体材料の基板と同一の結晶格子及び結晶配向を有する。
工程ｂ）を、低温で、一般的には、５００℃未満で、好適には、３００℃未満で、更に好適には、２５０℃未満で行ってもよい。工程ｃ）を、浅い深さでドーパント元素を加えるために、標準的な又は低エネルギーの注入により、制限されたドース量の注入で、いずれにしても高くないエネルギーで行ってもよい。したがって、工程ｃ）は、高エネルギーの注入機も大きいドース量の注入も必要としない。
本開示で詳述した特定の実施例において、工程ｃ）を、工程ｂ）の間に行ってもよく、ドーパントは、非結晶材料と共に正確な定比率（ｓｔｏｉｃｈｉｏｍｅｔｒｙ）で堆積される。
工程ｄ）は、非単結晶層の完全な溶融を生じさせるが、この溶融は、レーザビーム寸法によって決定される領域に空間的に制限され、基板との界面に至るまでの非単結晶層を溶融するような深さに制限される。溶融は、基板それ自体にほとんど広がらず、したがって、電子装置の表面である基板の反対側に影響を及ぼさない。さらに、工程ｄ）は、レーザパルス持続時間によって時間的に制限され、したがって、この工程は、一般的には１秒未満持続する。さらに、レーザビームは、局所的なエピ状結晶化及び有効なドーパント活性化を同時に生じさせる。
全体的には、低温で非常に制限されたサーマルバジェットに表面を維持しながら単結晶基板に埋め込められる単結晶半導体材料の深いドープされた層の形成が行われる。この工程は、従来の裏面処理より簡単である。その理由は、高エネルギーの注入機を必要としないからである。
さらに、この工程によって、ドーピングレベル及びドーピング分布を更に良好に制御することができる。これによって、従来技術の方法を用いて実現することができないドーパント分布を有するドープされた層を形成することができる。
その結果、工程によって、ドープされた単結晶半導体材料の深いバッファ層を低いサーマルバジェットで形成することができる。
この工程を、例えば、ＩＧＢＴ装置又はＭＯＳＦＥＴ装置を形成するためのパターン化された表面を有する基板の裏面に適用してもよい。
この工程は、レーザビームの領域によって制限される表面領域に局所的に適用され、ステップを用いて適用されてもよく、同一の基板の隣接領域に方法を繰り返してもよい。好適には、裏面にレーザビームを照射するステップは、裏面の少なくとも二つの選択した領域に選択した領域の各々に対する唯一のレーザパルスを照射することを備え、二つの選択した領域は、最大でも１％だけ重なり合う。
本開示の工程は、深いドープされたバッファ層の分布の更に良好な制御を提供する。
本発明の特別であるとともに有利な態様によれば、工程ｄ）の間に、レーザ熱アニールビームは、非単結晶半導体材料の吸収の範囲のレーザ波長を有するエキシマレーザビームである。
他の特定の態様によれば、工程ｃ）は、工程ａ）の後及び工程ｂ）の前に行われる工程ｃ１）を備え、工程ｃ１）は、不活性なドーパント元素を単結晶半導体材料の基板に注入し、不活性なドーパント元素がドープされるとともに平面から単結晶半導体材料の基板まで延在する単結晶半導体材料の層を形成するために、基板の平面に（標準的な注入機の性能によって規定される）数百ｋｅＶより低いエネルギーを有するイオン注入ビームを露光することを備える。
他の特定の態様によれば、工程ｃ）は、工程ａ）の間に行われる工程ｃ２）を備え、工程ｃ２）は、ドーパント元素を非単結晶半導体材料の層に注入することを備える。
更に別の特別な態様によれば、工程ｃ）は、工程ａ）及び工程ｂ）の後に行われる工程ｃ３）を備え、工程ｃ３）は、不活性なドーパント元素を非単結晶半導体材料の層に注入し、不活性なドーパント元素がドープされた非単結晶半導体材料の層を形成するために、非単結晶半導体材料の層にイオン注入ビームを露光することを備える。
特別な実施の形態によれば、活性化したドープされた単結晶半導体材料の層に第１のタイプのドーパントをドープし、活性化したドープされたエピ状単結晶半導体材料の層に第２のタイプのドーパントをドープする。
好適な実施の形態によれば、製造方法は、平面から酸化層を除去するために、工程ｂ）の前に基板の平面をクリーニングする他の工程を更に備える。
本発明の特別であるとともに有利な態様によれば、基板を結晶シリコンによって構成する、及び／又は、非単結晶層をアモルファスシリコン又は多結晶シリコンによって構成する、及び／又は、半導体材料をケイ素とゲルマニウムの間で選択する。
本発明の特別であるとともに有利な態様によれば、不活性化ドーパント元素の注入を行う工程ｃ）を、基板の平面に垂直な方向に沿った勾配分布でドーパント元素を注入するように行う。
一実施の形態によれば、エピ状結晶半導体層は、ｎドープされ、結晶半導体基板は、エピ状結晶半導体層との界面でｐドープされる。
他の実施の形態によれば、エピ状結晶半導体層は、ｐドープされ、結晶半導体基板は、エピ状結晶半導体層との界面でｎドープされる。
好適な実施の形態によれば、エピ状単結晶半導体材料の層は、５００ｎｍと３μｍの間の厚さを有する。
本発明の他の特別であるとともに有利な態様によれば、工程ｄ）において、レーザ熱アニールビームは、０．１〜１０Ｊ／ｃｍ２の範囲のエネルギー密度及び６００ｎｍより小さいレーザ波長を有するエキシマレーザビームである。
好適には、工程ｄ）及び工程ｅ）を、不活性ガス、空気又は真空の間で選択したガス雰囲気において制御された圧力及び温度の下で行う。
オプションとして、製造方法は、工程ｄ）の間の非単結晶半導体材料の層の完全な溶融の制御及び工程ｅ）の間のエピ状単結晶半導体材料の層の制御を行うために、非単結晶半導体材料の層の外面で反射した光ビームを測定する工程を更に備える。
本発明の他の目的は、絶縁ゲートバイポーラトランジスタ又はパワー金属酸化膜半導体電界効果トランジスタから選択した縦型トランジスタ素子を形成する本発明の方法を用いることである。
本発明の他の目的は、単結晶半導体基板を備える深い接合の電子装置において、外面及び単結晶半導体基板との界面を有するエピ状単結晶半導体材料の層を備え、単結晶半導体基板及び／又はエピ状単結晶半導体材料の層は、活性化したドープされた単結晶半導体材料の層を備え、界面は、外面から１〜５μｍの深さで配置され、活性化したドープされた単結晶半導体材料の層のドーピング分布は、非ガウス分布である深い接合の電子装置を提供することである。好適には、ドープ単結晶半導体材料の層は、階段状分布、三角形分布、勾配分布及びガウス分布から選択される制御されたドーピングレベル分布を有する。
本発明は、以下の説明において開示されるとともに単独で又はあらゆるあり得る技術的な組合せに従って考察することができる形態に関する。
この説明は、限定されない例示のために行われ、添付図面を参照したときに更によく理解されるであろう。
工程
図１〜３は、結晶基板１、例えば、単結晶シリコンウェハに深いドープされたバッファ層を形成する従来技術による工程を線形的に示す。
図１〜３は、結晶基板１、例えば、単結晶シリコンウェハに深いドープされたバッファ層を形成する従来技術による工程を線形的に示す。
単結晶基板１は、縦型の電子的な接合を有するパワー電子デバイスを形成するのに用いられ、トランジスタは、基板の表面の二つのコンタクト領域、例えば、ゲート及びエミッタと、基板の裏面の少なくとも他のコンタクト、例えば、コレクタと、を有する。縦型パワーデバイスは、基板１の表面及び裏面の異なるドープされた層の形成を必要とする。
基板１は、一般的には、単結晶半導体材料、好適には、結晶シリコン（ｃ−Ｓｉ）又はゲルマニウム（ｃ−Ｇｅ）から構成される。基板１は、決定された結晶方位、例えば、（１１１）又は（１００）を有する平面９を有する。例えば、平面９は、反対側の表面にＩＣ形態を有するパターン化されたウェハの裏面を表す。
図１〜３は、結晶基板１の平面９の深いドープされたバッファ層を形成する従来の工程を示す。今日、従来の技術は、高エネルギーの注入の第１の工程（図２）と、低いサーマルバジェットでドーパントを活性化するためのレーザ熱アニールの第２の工程（図３）と、を備える。
図２において、高エネルギーの注入工程は、ドーパント元素のイオンを基板に注入するために結晶基板１の裏面９に高エネルギーの注入ビーム１０を露光することにある。例えば、単結晶シリコン基板１において、高エネルギー注入は、ホウ素、リン、ヒ素、アルミニウム、ガリウム、インジウム、タリウム、アンチモン及びビスマスの間で用途に応じて選択したドーパント元素の注入を行うために用いられる。ドープされた層２は、埋め込まれ、裏面９から約２〜５μｍの距離で延在する。そのように形成された埋め込み層２は、不活性化ドーパント元素を含み、一般的にはガウスドーピングレベル分布を有する２〜５μｍの厚さｄ２を有する。しかしながら、高エネルギー注入は、費用がかかるとともにドーパント元素に大きく依存する。例えば、リン原子の注入は、ｎドープバッファ層を形成するのに用いられる。リンイオンの高エネルギー注入は、５００ｋｅＶと数ＭｅＶの間の範囲のエネルギーを有するリンイオンの注入を意味する。ガウス分布（シグマ及びピーク）は、イオンビーム注入機の形態に依存する。イオンビームの入射角を制御することによって、ガウスドーピング分布のピーク位置を非常に制限された範囲内で調整することができる。さらに、注入されたイオンは、不活性である。
図３において、第２の工程は、注入されたドーパント元素を活性化することにある。図３は、例えば、レーザを用いる熱アニールの工程を示す。レーザビーム２０は、基板１の裏面９に向けられる。レーザビーム２０は、埋め込み層２の注入されたドーパント元素を活性化してドープされた半導体材料の単結晶層４を形成するように決定された出力密度を有する。例えば、レーザビーム２０は、好適には、２５０ｎｍと３５５ｎｍの間の可視又はＵＶ範囲の波長及び、一般的には、５０ナノ秒と２００ナノ秒の間、好適には、１３０ナノ秒と１８０ナノ秒の間のナノ秒からサブミクロン秒の範囲のパルス持続時間を有するエキシマレーザビームである。レーザパルスは、２５ｍｍ２より大きい、好適には、２００ｍｍ２より大きい幾何学的断面を表す。エキシマレーザビームは、ＵＶレーザビームに対する約１０ｎｍの深さから可視レーザビームに対する約１μｍの深さに制限される浅い加熱を生じさせる。これらの動作条件は、基板内の熱拡散を回避する。しかしながら、エキシマレーザビームは、表面層の劣化を回避するために、結晶基板を介して表面に至る溶融を生じさせない。ドーパント元素に応じて、レーザビーム２０は、基板１内の界面３に至るまでのドーパント元素の制限された拡散を引き起こす。実際には、光は、レーザ波長に応じて第１の層に吸収され、材料は、ドーパントにほとんど関係なく露光される。溶融の深さを有するアニールのくぼみの侵入を実際に制御するのは、適用されるレーザエネルギー密度である。その結果、ドーパントは、活性化されるために溶融の深さの範囲内にある必要がある又は溶融領域に隣接する必要がある。
図４は、図２に示す高エネルギーの注入工程及び図３に示すレーザ熱アニール工程の結果として得られるドープされた半導体材料の単結晶層４を備える基板１の断面図を示す。ドープされた半導体材料の単結晶層４は、数百ｎｍから５μｍの厚さを有する。ドープされた層４と基板１の間の界面３は、基板１の裏面９から約１〜５μｍの距離にある。
しかしながら、高エネルギー注入は、費用がかかるとともにドーパント元素に大きく依存する。さらに、低いサーマルバジェットのアニールは、制限されるとともに種に依存する拡散を行うドーパントしか活性化することができない。
この工程は、一般的には、裏面処理工程の間の集積回路（ＩＣ）の製造ラインにおいて実現される。この工程は、表面処理の最終工程の後に実現される。したがって、裏面処理工程は、基板の表面に既に形成されたＩＣ構造を保護するために低いサーマルバジェットで行われる。
それにもかかわらず、熱拡散に続いて標準的な注入機を用いて深いドープされたバッファ層を裏面に形成することができない。その理由は、熱拡散が裏面処理に課されたサーマルバジェットの制限を超える高いサーマルバジェット（数分から数時間の持続時間に対する７００℃を超える温度）を伴うからである。本開示において、標準的エネルギー注入は、数百ｅＶと数百ｋｅＶの間のエネルギー範囲を有するドーパント元素の注入を意味する。
本開示は、深いドープされたバッファ層を低いサーマルバジェットで形成する代替的な工程を提案する。
第１実施例
図５〜７は、第１実施例による深いドープされたバッファ層を形成する工程を示し、図８は、結果的に得られる構造を示す。
図５〜７は、第１実施例による深いドープされたバッファ層を形成する工程を示し、図８は、結果的に得られる構造を示す。
図５〜７に示す工程の前に、（図１に示すように）平面９を有する単結晶半導体基板１を設ける。単結晶半導体基板１は、例えば、結晶シリコン（ｃ−Ｓｉ）基板又は結晶ゲルマニウム（ｃ−Ｇｅ）基板である。平面９は、例えば、化学的機械的な研磨又は他の任意の既知の技術によって得られる。平面９は、決定された結晶配向、例えば、（１１１）又は（１００）を有する。
図５は、単結晶半導体基板１の平面９に非単結晶半導体材料の層５を堆積する工程を示す。層５の半導体材料及び基板１の半導体材料は、同一の結晶格子を有する。好適には、層５及び基板１を、同一の半導体材料、例えば、ケイ素又はゲルマニウムによって構成する。例えば、非単結晶半導体材料の層５を、アモルファスシリコン又は多結晶シリコンによって構成する。層５の堆積工程を、スパッタリング、化学気相堆積（ＣＶＤ）又はプラズマ化学気相堆積（ＰＥＣＶＤ）のような薄膜堆積の既知の方法を用いて行ってもよい。
非単結晶半導体材料の層５は、数百ｎｍと数μｍ（３μｍを上限とすることができる）の範囲の厚さｄ５を有する。層５は、外面１９を有する。基板１の平面９は、非単結晶半導体材料の層５との界面５を形成する。
図６は、標準的なエネルギーのイオン注入ビーム４０を用いるドーピングの代替的又は付加的な工程を示す。層５が堆積中にドープされる場合、注入の工程は付加的である。イオン注入の工程は、イオン注入ビーム４０を非単結晶半導体層５の外面１９に向けることにある。ドーパント元素は、非単結晶半導体層５に注入され、したがって、非単結晶半導体材料の内側及び／又は単結晶基板１の内側に配置される不活性なドーパント元素を含む層７を形成する。不活性なドープされた半導体の非単結晶層７は、数百ｎｍと数μｍの間の厚さｄ７を有する。ドープされた半導体の非単結晶層７の内側において、ドーパント濃度分布は特に、ドーパント種及びイオン注入エネルギーに応じて略一定であってもよい又は勾配曲線に従ってもよい。
イオン注入の工程後の非単結晶半導体層５に加えられたドーパント元素が不活性であることが観察される。
標準的なエネルギー注入は、高エネルギーの注入より低いコストで利用することができ、複数のドーパント元素に適合し、かつ、ドーパント元素の種に対する安定性を提供する。
図７は、ドーパント元素を加えた後の非単結晶半導体材料の層５に適用されるレーザ熱アニールの工程を示す。更に正確には、レーザビーム３０は、非単結晶半導体層５の外面１９に向けられ、この層は、均一にドープされる又は内側のドープされた層７を備える。
レーザビーム３０は、例えば、非単結晶半導体層５によって吸収されるように選択した波長、パルス持続時間及びエネルギーを有するパルス状エキシマレーザビームである。レーザビーム３０は、外面１９から単結晶基板１の内側の界面６まで延在する深さｄ６に亘って非単結晶層５を完全に溶融するように決定されたしきい値より大きいエネルギー密度を有する。同時に、レーザビーム３０は、ドープされた層５に存在する及び／又はドープされた非単結晶層７に注入されたドーパント元素の活性化を引き起こす。しかしながら、レーザビーム３０は、単結晶基板１の深さ方向の溶融をほとんど引き起こさず、したがって、基板の裏面を保護する。さらに、レーザ熱アニールビームは、レーザビーム寸法によって空間的に制限される溶融及びドーパント活性化を引き起こす。一例として、１０５０ｎｍ未満の波長を有する単一のレーザパルス３０は、１４１４℃のシリコンの融点より高い温度の局所的な加熱を引き起こす。したがって、レーザパルスは、数μｍ以下の厚さに亘るアモルファスシリコン又は他結晶シリコンの層５の溶融に適している。レーザパルスは、単結晶基板にほとんど延在することなく単結晶基板との界面まで又はこの界面より僅かに下まで溶融が生じるように層５の厚さに応じて調整可能なエネルギー密度を有する。
レーザ熱アニール工程ｄ）を、非単結晶半導体層５が単結晶基板１との界面９まで十分に溶融されたときに停止させる。レーザ熱アニールがドーパント活性化の役割も果たすので、レーザ熱アニールの深さを、ドーパント分布を測定することによって事後に制御してもよい。深さ方向のドーパント元素は、照射されなかったバルクシリコン材料（ｂｕｌｋ ｓｉｌｉｃｏｎ ｍａｔｅｒｉａｌ）において不活性のままである。反射率測定装置を、エピ状層の物理的な状態（固体又は液体）を制御するのに用いてもよい。
このレーザ熱アニールは、制限されたサーマルバジェットで行われる。その理由は、レーザパルスが持続時間中に制限され、かつ、溶融深さが非単結晶層５の深さに制限されるとともにレーザビーム３０の寸法によって横方向に制限されるからである。
レーザ熱アニール工程を停止した後、溶融された半導体層は、瞬時に、更に正確には、数百ｎｍ未満から１秒未満で冷える。温度の減少は、周囲の雰囲気との自然変換によって及び／又は基板への伝導によって生じる。好適には、基板は、基板の温度及びウェハとのコンタクト部の温度を制御できるシステムを含む試料ステージに配置される。溶融された層の温度が半導体材料の固相線温度より下に減少すると、層は、結晶化により凝固する。結晶化は、単結晶基板から生じる。単結晶基板１の平面９は、エピ状結晶化の種としての役割を果たす。更に正確には、非単結晶層５は、エピ状単結晶半導体層１５まで結晶化する。このエピ状単結晶半導体層１５は、活性化ドーパントによってドープされる及び／又は活性化ドーパントを有する埋め込まれるとともにドープされた層１７を引き起こす。
非単結晶半導体層を堆積する工程ｂ）は、用いられる堆積技術に依存する堆積チャンバで実現される。ドーパントを加える工程ｃ）が堆積の工程ｂ）の間に実現されるとき、工程ｃ）も堆積チャンバにおいて実現される。レーザ熱アニールの工程ｄ）及びエピ状結晶化の工程ｅ）は、一般的には、他の反応チャンバ又は空気中で行われる。好適には、工程ｄ）及び工程ｅ）を、制御された温度及び圧力の下で、例えば、低圧条件及び／又は不活性ガスからなる雰囲気で行う。
単結晶基板に深いドープされた層を形成する方法のこの第１実施例は、高エネルギーの注入機の使用を回避する、したがって、範囲の端部の欠陥（ｅｎｄ ｏｆ ｒａｎｇｅ ｄｅｆｅｃｔ）のような衝撃の欠陥（ｉｍｐａｃｔ ｄｅｆｅｃｔ）が形成されるのを回避する。
さらに、レーザ熱アニールによって十分なドーピング活性化を可能にする。その結果、この工程は、縦型装置構造の良好な分布制御を行う。
第１実施例の変形によれば、非単結晶半導体材料の層５の内側にドーパント元素を加えることを、（図５に示す）堆積工程中に行う。例えば、層５は、スパッタリング、ＣＶＤ又はＰＥＣＶＤ堆積工程の間に前駆ガス（ｐｒｅｃｕｒｓｏｒ ｇａｓ）の混合物を用いてドープされる。層５の堆積の間のドーピングの利点は、層５の内側のドーピング分布の制御を可能にすることである。さらに、第１実施例のこのような変形は、ドーパント元素を注入するための標準的な又は低エネルギーのイオン注入機の使用を回避し、したがって、製造コストを低減する。一例として、層５のドーピングは、この層５の全体の厚さｄ５に亘って一様であり、したがって、非単結晶半導体材料のｎドープされた又はｐドープされた層５を形成する。他の例として、ドーパント種濃度は、堆積工程中に変化し、その結果、基板１の平面９に垂直な方向に層５の内側のドーパント濃度の勾配が生じる。その結果、例えば、堆積工程の後、層５は、ドープされていない非単結晶半導体材料の層及びドープされた非単結晶半導体材料の他の内側層７を備える。非単結晶半導体材料の層５の堆積を完了した後、層５は、数百ｎｍと約５μｍの間の厚さｄ５を有する。その後、工程は、レーザ熱アニールの工程（図７）を再開する。レーザビーム３０は、非単結晶半導体材料の層５の外面１９に向けられ、この層は、一様にドープされる又は内側にドープされた層７を備える。
同様に、図７に関連して説明したように、レーザビーム３０は、非単結晶半導体層５によって吸収されるような波長、パルス持続時間及びエネルギーを有するように選択される。レーザビーム３０は、例えば、パルス状エキシマレーザビームである。レーザビーム３０は、外面１９から単結晶基板１まで延在する深さｄ６に亘る非単結晶層５の完全な溶融を生じさせる。同時に、レーザビーム３０は、ドープされた層５及び／又は内側のドープされた非単結晶層７に存在するドーパント元素の活性化を引き起こす。一般的には、レーザビーム３０は、単結晶基板１の深さ方向の溶融をほとんど引き起こさない。さらに、レーザ熱アニールビームは、寸法及びエネルギー密度のようなレーザビーム形態によって横方向と深さ方向の両方で空間的に制限される領域に亘る溶融及びドーパント活性化を引き起こす。単一のレーザパルス照射の後、非単結晶半導体層５は、単結晶基板１との界面９まで十分に溶融される。レーザ熱アニール工程を停止した後、溶融された半導体層は、冷えるとともに結晶化によって凝固する。単結晶基板１は、エピ状結晶化の種としての役割を果たす。更に正確には、非単結晶半導体層５は、結晶化してエピ状単結晶半導体層１５になる。このようなエピ状単結晶半導体層１５は、活性化ドーパントがドープされ、活性化ドーパントによって内側のドープされた層１７を引き起こす。
図８に示すように、単結晶半導体基板１及びドープされたエピ状単結晶半導体層１５を備える縦型構造が得られる。代替的には、スタックは、埋め込められるとともにドープされた半導体エピ状単結晶層１７を有するドープされないエピ状単結晶半導体層１５を備える。エピ状単結晶半導体層１５は、単結晶半導体基板１との界面を有する。ドープされたエピ状単結晶半導体材料の層１５，１７は、基板１と同一の結晶格子及び結晶配向を有する。
この構造は、良好な伝導特性を有する。
基板の表面には、表面処理工程の間に他のドープされた領域が形成され、したがって、低い接合リークのような良好な電子的特性を有する接合の装置を取得することができる。
代替として、レーザアニールは、例えば、数十ｎｍから３μｍまでの深さの単結晶基板への深い溶融を行ってもよい。これを、非単結晶の既存のドーパントを単結晶基板の溶融された層に拡散するのに用いてもよい。
第２実施例
図９〜１１は、第２実施例によるドープされた埋め込み層を形成する工程を示し、図１２は、結果的に得られる構造を示す。
図９〜１１は、第２実施例によるドープされた埋め込み層を形成する工程を示し、図１２は、結果的に得られる構造を示す。
図９〜１１に示すステップの前に、（図１に示すような）平面９を有する単結晶半導体基板１を設ける。
図９において、標準的なエネルギーの注入機を、ドーパントイオンを単結晶基板１に注入するのに用いる。従来既知の一例として、ｎ形ドーピングを生成するためにリンイオンを注入する又はｎ形ドーピングをシリコンに生成するためにホウ素イオンを注入する。イオン注入ビーム４０は、基板１の裏面９に向けられる。好適には、裏面９は、平坦であるとともに研磨されている。ドーパント種は、単結晶基板１に注入され、したがって、不活性なドーパント元素を含む単結晶半導体材料の層２７を形成する。層２７は、数百ｎｍ（すなわち、５００ｎｍ）と数μｍ（すなわち、３μｍ）の間の厚さｄ７を有する。換言すれば、層２７は、裏面９から数百ｎｍ（すなわち、５００ｎｍ）と数μｍ（すなわち、３μｍ）の間の深さまで延在する。この層の内側において、不活性なドーパントの濃度勾配は、略一定であってもよい又は特にドーパント種及びイオン注入エネルギーに応じた表面９から深さｄ７までの勾配曲線に従ってもよい。
図１０は、図９に示す標準的なエネルギーのイオン注入の工程の後に裏面９に対して行われる堆積工程を示す。非単結晶半導体材料の層５は、単結晶基板１の裏面９に堆積される。層５及び基板１の半導体材料は、同一の結晶格子を有し、好適には、同一の半導体材料によって構成される。例えば、単結晶基板１は、単結晶シリコンによって構成され、非単結晶層５は、アモルファスシリコン又は多結晶シリコンによって構成される。非単結晶層５は、例えば、スパッタリング、化学気相堆積又はプラズマ化学気相堆積によって、低温で、好適には、５００℃より低い温度で堆積される。非単結晶層５は、一般的には、真性である又はドープされない。代替的には、非単結晶層５は、不活性なドーパント元素を有する単結晶半導体の層２７と同一の又は他のドーパント元素をドープしてもよい及び／又は他のドーパント元素濃度を有してもよい（第３実施例参照）。
得られるスタックは、不活性なドーパント元素を有する単結晶半導体の層２７及び非単結晶半導体の層５を有する基板１を備える。非単結晶層５は、１μｍと３μｍの間の厚さｄ５を有する。単結晶基板１の表面は、非単結晶層５との界面１１を形成する。非単結晶層５は、一般的には基板１の界面１１と平行な外面１９を有する。
図１１は、図１０に示す堆積工程の後に基板１の裏面に対して行われるレーザ照射を示す。レーザビーム３０は、非単結晶層５の外面１９に向けられる。好適には、レーザビーム３０は、非単結晶層５によって吸収されるように選択した波長、パルス持続時間及びエネルギー範囲を有する単一パルスエキシマレーザビームである。レーザビーム３０は、外面１９から基板１との界面１１までの非単結晶層５の空間的に制限された溶融を生じるように決定したしきい値より高いエネルギー密度を有する。同時に、レーザビーム３０は、単結晶基板１の内側の界面８までの深さｄ８に亘る単結晶層７に注入されたドーパント元素の活性化を引き起こす。厚さｄ８は、数ｎｍ（例えば、１０ｎｍ）と５μｍの間であり、好適には、５００ｎｍと５μｍの間である。しかしながら、レーザビーム３０は、単結晶層７又は単結晶基板１の溶融を引き起こさない。さらに、レーザ熱アニールビームは、レーザビーム寸法によって空間的に制限される領域の溶融及びドーパント活性化を引き起こす。
レーザ熱アニール工程は、非単結晶半導体層５が界面１１まで十分に溶融されたときに中断される。反射率測定装置を、非単結晶半導体層５の物理的状態（固体又は液体）を制御するのに用いてもよい。
このレーザ熱アニール工程は、制限されたサーマルバジェットで行われる。その理由は、レーザパルスが制限され、かつ、溶融深さが非単結晶層５の厚さに制限されるとともにレーザビーム３０の寸法によって横方向に制限されるからである。
レーザ熱アニール工程を停止した後、溶融された半導体層は、冷えるとともに結晶化によって凝固する。界面１１は、規定された結晶配向、例えば、（１１１）を有する。その理由は、下にある基板も単結晶であるからである。界面１１は、エピ状結晶の種としての役割を果たす。更に正確には、非単結晶層５は、結晶化してエピ状結晶化した半導体層１５となる。
図１２に示すように、単結晶半導体基板１及び埋め込まれたドープされた半導体単結晶層１７を備えるスタック構造が得られ、埋め込まれたドープされた半導体単結晶層１７は、単結晶半導体基板１との第１の界面８及びエピ状結晶化された半導体層１５との第２の界面６を有し、エピ状結晶化された半導体層１５と単結晶半導体基板１の間に配置される。
この構造は、良好な伝導特性を有する。
第３実施例
第３実施例は、第１実施例と第２実施例の組合せにある。第３実施例の第１の工程において、図９に関連した説明と同様に、標準的なエネルギーの注入が、ドーパント元素を基板に注入するために単結晶基板１の平面９に対して行われ、したがって、第１のドーピングタイプの不活性なドープされた元素を有する単結晶半導体材料の層２７を形成する。その後、非単結晶半導体材料の層５は、基板１の平面９に堆積される。この第３実施例において、層５は、真性である、ドープされていない又は同一のドーピングタイプ又は第２のドーピングタイプの不活性なドーパント元素がドープされる。層５のこのようなドーピングを、層５の堆積の間に又は（図６に示すように）層５の堆積の後に標準的エネルギーの注入工程を用いて行ってもよい。
第３実施例は、第１実施例と第２実施例の組合せにある。第３実施例の第１の工程において、図９に関連した説明と同様に、標準的なエネルギーの注入が、ドーパント元素を基板に注入するために単結晶基板１の平面９に対して行われ、したがって、第１のドーピングタイプの不活性なドープされた元素を有する単結晶半導体材料の層２７を形成する。その後、非単結晶半導体材料の層５は、基板１の平面９に堆積される。この第３実施例において、層５は、真性である、ドープされていない又は同一のドーピングタイプ又は第２のドーピングタイプの不活性なドーパント元素がドープされる。層５のこのようなドーピングを、層５の堆積の間に又は（図６に示すように）層５の堆積の後に標準的エネルギーの注入工程を用いて行ってもよい。
その後、レーザ熱アニールビーム３０を、第２のドーピングタイプの不活性なドーパント元素をドープした非単結晶半導体材料の層５の外面１９に当てる。レーザ熱アニールビーム３０のエネルギー密度は、基板１の界面１１までの層５の十分な溶融が生じるように選択される。さらに、レーザ熱アニールビーム３０は、層５の第２のドーピングタイプのドーパント元素及び層２７の第１のドーピングタイプのドーパント元素の同時の活性化を引き起こす。
層の十分な溶融の後、レーザアニールビーム３０は、非単結晶層のエピ状結晶化を引き起こすために中断される。したがって、バルク単結晶半導体基板１、埋め込まれた第１のタイプのドープされた単結晶半導体層３７及び第２のタイプのドープされたエピ状単結晶半導体層１５を備えるスタック構造が得られる。第１のタイプのドープされた単結晶半導体層３７は、バルク基板１と第２のタイプのドープされたエピ状単結晶半導体層１５の間に配置される。
したがって、縦型の電子的な接合の装置が低いサーマルバジェットで形成される。
当業者は、ここに開示したような一つマラは複数の工程のあり得る繰り返し及び／又は組合せを考察する。例えば、製造方法は、第１のドーパント元素を基板の内側に注入する工程ｃ１）と、基板に注入された第１のドーパント元素のレーザ熱アニールの工程ｄ１）と、第２のドーパント元素をドープした層５の堆積を備える工程ｂ）及び工程ｃ２）並びにアモルファス又は多結晶層５の内側の第２のドーパント元素のレーザ熱アニール（ＬＴＡ）の工程ｄ２）と、エピ状結晶化の工程ｅ）と、を備えてもよい。
装置
本発明は、ＩＧＢＴ、パワーＭＯＳ、ダイオード及び他のマイクロエレクトロニクス装置のような深い接合の装置に適用される。
本発明は、ＩＧＢＴ、パワーＭＯＳ、ダイオード及び他のマイクロエレクトロニクス装置のような深い接合の装置に適用される。
本発明によって、深い電子的な接合の装置を低いサーマルバジェットで製造することができる。
第１実施例において、装置は、単結晶半導体材料の基板１と、ドープされたエピ状単結晶半導体材料の層１５と、を備える。
第１実施例において、ドープされたエピ状単結晶半導体材料の層１５は、５００ｎｍと３μｍの範囲の厚さを有する。
第１実施例の変形において、装置は、単結晶半導体材料の基板１と、ドープされていないエピ状単結晶半導体材料の層１５と、基板１の平面と層１５の間に配置したドープされたエピ状単結晶半導体材料の層１７と、を備える。各層１５及び１７は、５００ｎｍと３μｍの範囲の厚さを有する。
一実施の形態によれば、ドープされたエピ状単結晶半導体材料の層１５又は１７は、空間的に一様なドーパント濃度を有する。他の実施の形態によれば、エピ状単結晶半導体材料の層１５又は１７は、基板１の平面に垂直な方向に勾配ドーパント分布を有する。
第２実施例において、装置は、単結晶半導体材料の基板１であって、基板１の平面の下に配置したドープされた単結晶半導体材料の層３７を有する基板１と、エピ状単結晶半導体材料の層１５と、を備える。各層１５及び３７は、５００ｎｍと３μｍの範囲の厚さを有する。
第２実施例の変形において、ドープされた単結晶半導体材料の層３７は、第１のドーパントタイプでドープされ、エピ状単結晶半導体材料の層１５は、第２のドーパントタイプでドープされる。
第２実施例の種々の例によれば、ドープされた層１５及び／又は層３７は、基板１の平面に垂直な方向に沿って空間的に一様なドーパント濃度又は勾配ドーパント分布を有する。
本発明によって、単結晶半導体材料の内側に埋め込まれた深いドープされた層を製造することができる。また、本発明によって、深い電子的な接合の装置を低いサーマルバジェットで製造することができる。
Claims (14)
- ａ）平面（９）を有する単結晶半導体材料の基板（１）を設ける工程と、
ｂ）外面（１９）を有する非単結晶半導体材料の層（５）を前記平面（９）に堆積する工程と、
ｃ）単結晶半導体材料の不活性化ドープ層（２７）及び／又は非単結晶半導体材料の不活性化ドープ層（７）を形成するために、工程ｂ）の前に前記基板（１）に、及び／又は、工程ｂ）の間又は工程ｂ）の後に非単結晶半導体材料の前記層（５）に不活性なドーパント元素を加える工程と、
ｄ）工程ｃ）の後に、予め決定されたしきい値より高いエネルギー密度を有するレーザ熱アニールビーム（３０）を、工程ｂ）で形成した前記外面（１９）の領域に露光し、前記基板（１）の界面に至るまでの前記レーザ熱アニールビーム（３０）によって規定される容積の前記非単結晶半導体材料の層（５）を溶融するとともに工程ｃ）で加えられた前記ドーパント元素を活性化させる工程と、
ｅ）前記基板（１）との界面（６，８）からの前記非単結晶半導体材料の層（５）のエピ状の結晶化を引き起こすとともに前記界面と前記外面（１９）の間の容積に延在するエピ状単結晶半導体材料（１５）を形成するために、前記レーザ熱アニールビームの前記領域への露光を停止する工程であって、前記基板（１）及び／又は前記エピ状単結晶半導体材料（１５）は、活性化したドープされた単結晶半導体材料の層（１７，２７）を備える工程と、
を備える、深い接合の電子装置の製造方法。 - 工程ｄ）の間に、前記レーザ熱アニールビーム（３０）は、前記非単結晶半導体材料の吸収の範囲のレーザ波長を有するエキシマレーザビームである、請求項１に記載の深い接合の電子装置の製造方法。
- 工程ｃ）は、工程ａ）の後及び工程ｂ）の前に行われる工程ｃ１）を備え、前記工程ｃ１）は、前記不活性なドーパント元素を前記単結晶半導体材料の基板（１）に注入し、前記不活性なドーパント元素がドープされるとともに前記平面（９）から前記単結晶半導体材料の基板（１）まで延在する単結晶半導体材料の層（２７）を形成するために、前記基板（１）の前記平面（９）にイオン注入ビーム（４０）を露光することを備える請求項１又は２に記載の深い接合の電子装置の製造方法。
- 工程ｃ）は、工程ａ）の間に行われる工程ｃ２）を備え、前記工程ｃ２）は、ドーパント元素を前記非単結晶半導体材料の層（５）に注入することを備える請求項１〜３のいずれか一項に記載の深い接合の電子装置の製造方法。
- 工程ｃ）は、工程ａ）及び工程ｂ）の後に行われる工程ｃ３）を備え、前記工程ｃ３）は、前記不活性なドーパント元素を前記非単結晶半導体材料の層（５）に注入し、前記不活性なドーパント元素がドープされた非単結晶半導体材料の層（７）を形成するために、前記非単結晶半導体材料の層（５）にイオン注入ビーム（４０）を露光することを備える請求項１〜４のいずれか一項に記載の深い接合の電子装置の製造方法。
- 活性化したドープされた単結晶半導体材料の層（３７）に第１のタイプのドーパントをドープし、活性化したドープされたエピ状単結晶半導体材料の層（１７）に第２のタイプのドーパントをドープする請求項３及び請求項４又は５に記載の深い接合の電子装置の製造方法。
- 前記平面（９）から酸化層を除去するために、工程ｂ）の前に前記基板（１）の前記平面（９）をクリーニングする他の工程を更に備える請求項１〜６のいずれか一項に記載の深い接合の電子装置の製造方法。
- 前記半導体材料をケイ素とゲルマニウムの間で選択する請求項１〜７のいずれか一項に記載の深い接合の電子装置の製造方法。
- 不活性化ドーパント元素の注入を行う工程ｃ）を、前記基板（１）の前記平面（９）に垂直な方向に沿った勾配分布でドーパント元素を注入するように行う請求項１〜８のいずれか一項に記載の深い接合の電子装置の製造方法。
- 前記エピ状単結晶半導体材料の層（１５）は、５００ｎｍと３μｍの間の厚さを有する請求項１〜９のいずれか一項に記載の深い接合の電子装置の製造方法。
- 工程ｄ）において、前記レーザ熱アニールビームは、０．１〜１０Ｊ／ｃｍ２の範囲のエネルギー密度及び６００ｎｍより小さいレーザ波長を有するエキシマレーザビームである請求項１〜１０のいずれか一項に記載の深い接合の電子装置の製造方法。
- 工程ｄ）及び工程ｅ）を、不活性ガス、空気又は真空の間で選択したガス雰囲気において制御された圧力及び温度の下で行う請求項１〜１１のいずれか一項に記載の深い接合の電子装置の製造方法。
- 工程ｄ）の間の前記非単結晶半導体材料の層（５）の完全な溶融の制御及び工程ｅ）の間の前記エピ状単結晶半導体材料の層（１５）の制御を行うために、前記非単結晶半導体材料の層（５）の外面で反射した光ビームを測定する工程を更に備える請求項１〜１１のいずれか一項に記載の深い接合の電子装置の製造方法。
- 単結晶半導体基板（１）を備える深い接合の電子装置において、外面（１９）及び前記単結晶半導体基板（１）との界面（６，８）を有するエピ状単結晶半導体材料（１５）の層（１５）を備え、前記単結晶半導体基板（１）及び／又は前記エピ状単結晶半導体材料（１５）の層（１５）は、活性化したドープされた単結晶半導体材料の層（１７，２７）を備え、前記界面（６，８）は、前記外面から１〜５μｍの深さで配置され、前記活性化したドープされた単結晶半導体材料の層（１７，２７）のドーピング分布は、非ガウス分布である深い接合の電子装置。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| EP16172286.3 | 2016-05-31 | ||
| EP16172286.3A EP3252800A1 (en) | 2016-05-31 | 2016-05-31 | Deep junction electronic device and process for manufacturing thereof |
| PCT/EP2017/063195 WO2017207653A1 (en) | 2016-05-31 | 2017-05-31 | Deep junction electronic device and process for manufacturing thereof |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2019523986A true JP2019523986A (ja) | 2019-08-29 |
Family
ID=56098063
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2018562311A Pending JP2019523986A (ja) | 2016-05-31 | 2017-05-31 | 深い接合の電子装置及びその製造方法 |
Country Status (8)
| Country | Link |
|---|---|
| US (1) | US10566189B2 (ja) |
| EP (2) | EP3252800A1 (ja) |
| JP (1) | JP2019523986A (ja) |
| KR (1) | KR102478873B1 (ja) |
| CN (1) | CN109196622B (ja) |
| MY (1) | MY197787A (ja) |
| SG (1) | SG11201810302QA (ja) |
| WO (1) | WO2017207653A1 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113497158B (zh) * | 2020-04-07 | 2023-03-21 | 珠海格力电器股份有限公司 | 一种快恢复半导体器件及其制作方法 |
| US11769668B2 (en) | 2020-04-22 | 2023-09-26 | Istituto Nazionale Di Fisica Nucleare (Infn) | P+ or N+ type doping process for semiconductors |
| CN115702476A (zh) * | 2020-06-17 | 2023-02-14 | 应用材料公司 | 使用掺杂层的栅极界面工程 |
| CN115117198A (zh) * | 2022-05-16 | 2022-09-27 | 上海交通大学 | 一种δ掺杂层制备方法及电子器件 |
Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6255689B2 (ja) * | 1980-09-16 | 1987-11-20 | Hitachi Ltd | |
| JP2002313721A (ja) * | 2000-12-11 | 2002-10-25 | Seiko Epson Corp | 半導体積層体の製造方法、積層体の製造方法、半導体素子、および電子機器 |
| JP2005510871A (ja) * | 2001-11-30 | 2005-04-21 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | 半導体装置の製造方法 |
| JP2008016466A (ja) * | 2006-07-03 | 2008-01-24 | Fuji Electric Holdings Co Ltd | 半導体装置の製造方法 |
| JP2008116269A (ja) * | 2006-11-02 | 2008-05-22 | Sumitomo Heavy Ind Ltd | 温度計測装置、及び温度算出方法 |
| DE102006053182A1 (de) * | 2006-11-09 | 2008-05-29 | Infineon Technologies Ag | Verfahren zur p-Dotierung von Silizium |
| JP2012033782A (ja) * | 2010-07-30 | 2012-02-16 | Shindengen Electric Mfg Co Ltd | Ｉｇｂｔの製造方法及びｉｇｂｔ |
| JP2012516041A (ja) * | 2009-01-26 | 2012-07-12 | エクシコ フランス | レーザーエネルギーによって半導体材料の表面を照射するための方法及び装置 |
| JP2012146716A (ja) * | 2011-01-07 | 2012-08-02 | Toshiba Corp | 半導体装置の製造方法 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6255689A (ja) * | 1985-09-03 | 1987-03-11 | 富士通株式会社 | 液晶表示ユニットの実装方法 |
| US6890835B1 (en) * | 2000-10-19 | 2005-05-10 | International Business Machines Corporation | Layer transfer of low defect SiGe using an etch-back process |
| WO2006033041A1 (en) * | 2004-09-22 | 2006-03-30 | Koninklijke Philips Electronics N.V. | Integrated circuit fabrication using solid phase epitaxy and silicon on insulator technology |
| US7679146B2 (en) * | 2006-05-30 | 2010-03-16 | Semiconductor Components Industries, Llc | Semiconductor device having sub-surface trench charge compensation regions |
| DE102008003953A1 (de) * | 2007-02-28 | 2008-09-04 | Fuji Electric Device Technology Co. Ltd. | Verfahren zur Herstellung eines Halbleiterelements |
| JP2009135448A (ja) * | 2007-11-01 | 2009-06-18 | Semiconductor Energy Lab Co Ltd | 半導体基板の作製方法及び半導体装置の作製方法 |
| US20100224878A1 (en) * | 2009-03-05 | 2010-09-09 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| CN102386067B (zh) * | 2010-08-31 | 2013-12-18 | 中国科学院上海微***与信息技术研究所 | 有效抑制自掺杂效应的外延生长方法 |
| EP2899749A1 (en) * | 2014-01-24 | 2015-07-29 | Excico France | Method for forming polycrystalline silicon by laser irradiation |
-
2016
- 2016-05-31 EP EP16172286.3A patent/EP3252800A1/en active Pending
-
2017
- 2017-05-31 SG SG11201810302QA patent/SG11201810302QA/en unknown
- 2017-05-31 JP JP2018562311A patent/JP2019523986A/ja active Pending
- 2017-05-31 CN CN201780033643.8A patent/CN109196622B/zh active Active
- 2017-05-31 KR KR1020187034699A patent/KR102478873B1/ko active IP Right Grant
- 2017-05-31 EP EP17725999.1A patent/EP3465738A1/en active Pending
- 2017-05-31 MY MYPI2018002190A patent/MY197787A/en unknown
- 2017-05-31 WO PCT/EP2017/063195 patent/WO2017207653A1/en unknown
- 2017-05-31 US US16/305,735 patent/US10566189B2/en active Active
Patent Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6255689B2 (ja) * | 1980-09-16 | 1987-11-20 | Hitachi Ltd | |
| JP2002313721A (ja) * | 2000-12-11 | 2002-10-25 | Seiko Epson Corp | 半導体積層体の製造方法、積層体の製造方法、半導体素子、および電子機器 |
| JP2005510871A (ja) * | 2001-11-30 | 2005-04-21 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | 半導体装置の製造方法 |
| JP2008016466A (ja) * | 2006-07-03 | 2008-01-24 | Fuji Electric Holdings Co Ltd | 半導体装置の製造方法 |
| JP2008116269A (ja) * | 2006-11-02 | 2008-05-22 | Sumitomo Heavy Ind Ltd | 温度計測装置、及び温度算出方法 |
| DE102006053182A1 (de) * | 2006-11-09 | 2008-05-29 | Infineon Technologies Ag | Verfahren zur p-Dotierung von Silizium |
| JP2012516041A (ja) * | 2009-01-26 | 2012-07-12 | エクシコ フランス | レーザーエネルギーによって半導体材料の表面を照射するための方法及び装置 |
| JP2012033782A (ja) * | 2010-07-30 | 2012-02-16 | Shindengen Electric Mfg Co Ltd | Ｉｇｂｔの製造方法及びｉｇｂｔ |
| JP2012146716A (ja) * | 2011-01-07 | 2012-08-02 | Toshiba Corp | 半導体装置の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US10566189B2 (en) | 2020-02-18 |
| CN109196622A (zh) | 2019-01-11 |
| KR20190015262A (ko) | 2019-02-13 |
| MY197787A (en) | 2023-07-14 |
| EP3252800A1 (en) | 2017-12-06 |
| SG11201810302QA (en) | 2018-12-28 |
| US20190214251A1 (en) | 2019-07-11 |
| KR102478873B1 (ko) | 2022-12-19 |
| EP3465738A1 (en) | 2019-04-10 |
| WO2017207653A1 (en) | 2017-12-07 |
| CN109196622B (zh) | 2024-04-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6037012B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| US5399506A (en) | Semiconductor fabricating process | |
| JP2019523986A (ja) | 深い接合の電子装置及びその製造方法 | |
| US6645838B1 (en) | Selective absorption process for forming an activated doped region in a semiconductor | |
| JP2006351659A (ja) | 半導体装置の製造方法 | |
| US20120178223A1 (en) | Method of Manufacturing High Breakdown Voltage Semiconductor Device | |
| US10998402B2 (en) | Semiconductor devices with steep junctions and methods of manufacturing thereof | |
| TWI331367B (en) | Method of manufacturing semiconductor device | |
| JP2013247248A (ja) | 半導体装置の製造方法 | |
| JP5201305B2 (ja) | 半導体装置の製造方法 | |
| TW201222674A (en) | Controlling laser annealed junction depth by implant modification | |
| US10153168B2 (en) | Method of manufacturing semiconductor device | |
| WO2011055691A1 (ja) | 半導体装置の製造方法 | |
| TWI642092B (zh) | 深接面電子裝置及其製造方法 | |
| US10755933B2 (en) | Method of manufacturing semiconductor device | |
| KR20100085943A (ko) | 광속을 이용한 웨이퍼 가열 방법 | |
| JP6904931B2 (ja) | 半導体デバイスを形成する方法 | |
| JP5675204B2 (ja) | Ｉｇｂｔの製造方法 | |
| US10748772B2 (en) | Device forming method | |
| JP2012507878A (ja) | プライミングおよび光束によって板状体の層を加熱するための方法および装置 | |
| US20220293414A1 (en) | Method for modifying a strain state of at least one semiconductor layer | |
| CN116913768B (zh) | 多次脉冲亚熔化准分子激光退火方法 | |
| US20240203735A1 (en) | Method for producing doped transistor source and drain | |
| Scheit et al. | Dopant profile engineering using ArF excimer laser, flash lamp and spike annealing for junction formation | |
| JPS60182132A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20200521 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20210114 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20210526 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20210706 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20211006 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20220315 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20220615 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20220815 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20230110 |