TWI642092B - 深接面電子裝置及其製造方法 - Google Patents

Abstract

本發明有關深接面電子裝置之製造方法，包含以下步驟：b)沉積非單晶半導體材料之層(5)於單晶半導體材料之基板(1)的平面表面(9)上；c)分別地，在步驟b)之前，將非活化的摻雜物元素結合至該基板(1)內，及/或在步驟b)之期間或之後，結合至該層(5)內，以便形成非活化的摻雜層(7，27)；d)將步驟b)所形成之該層(5)的外部表面(19)曝射至雷射熱退火光束(30)，以便使該層(5)熔化至該基板(1)，並激活在步驟c)所結合的該摻雜物元素；以及e)停止對該雷射光束的曝射，以便誘導出該熔化之層(5)的外延式結晶，使得該基板(1)及/或該外延式單晶半導體材料(15)分別包含活化的摻雜單晶半導體材料之層(17，27)。

Description

深接面電子裝置及其製造方法

本發明關於包含深電子接面之積體電路(IC)的製造方法。

更確切地，本發明有關用於以低的熱預算在深電子接面裝置中形成緩衝層的裝置及方法。

深接面裝置係特別有用於製造諸如IGBT(絕緣閘極雙極性電晶體)，或功率金氧半場效應電晶體(MOS，亦即，MOSFET、MOS-FET、或MOS FET)的垂直功率裝置。

許許多多的文獻描述用以形成深電子接面裝置的裝置及方法。IC製造係藉由首先完成前段處理步驟，且然後，追隨有後段處理步驟，而被達成。該前段處理係IC製造的第一部分，其中深接面裝置的第一部件係在半導體晶圓的正面上圖案化，以及該後段處理係IC製造的第二部分，其中該深接面裝置的相對部件係在該晶圓的背面上形成。當 前段處理係以金屬化步驟完成時，則通常，後段處理才開始。

因此，為了要保存形成於基板之正面上的電性接面及IC金屬化結構，該等後段處理步驟必須在低於大約450℃的溫度處被執行。此外，該後段處理係較佳地以低熱預算達成，用以降低處理成本。

在本發明內，處理步驟的熱預算係界定為溫度與在該溫度時之處理步驟的持續時間之乘積。例如，在超過1000℃之溫度的烤爐中，用於數分鐘之處理步驟的熱預算係非常地高，且與後段處理不相容。

垂直功率裝置特別需要積體電路的背面上之深摻雜緩衝層的形成。在本發明內，深層意指被埋置在包含於從基板的背面起之500奈米至大約5微米間的範圍中之距離處的層。

用以形成深摻雜層的已知技術依賴標準佈植器的使用，隨後之熱擴散及激活的進行。標準佈植器係根據加速器系統，且可以以下文的兩個類別分類。中等電流加速器系統產生10微安(μA)與2毫安(mA)之間的離子束電流，而具有包含於3千電子伏特(KeV)與數百KeV之間的能量範圍。高電流加速器系統產生直至大約30毫安(mA)的離子束電流，用於直至0.2KeV到180KeV的能量。佈植深度取決於所佈植之物種的質量。熱擴散包含將基板放置在高於700℃之烤爐中數分鐘或數小時，其意指高的熱預算。熱擴散致能所深入佈植在整塊基板中之摻雜 物的激活。惟，此技術無法被應用以在IC的背面上形成深摻雜緩衝層，因為熱擴散會將取樣的正面暴露於高溫，且因為它的長持續時間(數分鐘或數小時)會變成高的熱預算。

現今之用以在IC基板的背面上形成深摻雜緩衝層之標準技術係以兩個個別的步驟執行：第一步驟，使用高能量佈植器以佈植摻雜物元素至通常係單晶矽晶圓的基板內；以及第二步驟，使用雷射熱退火(LTA)以激活所佈植的摻雜物。高能量佈植隨後進行LTA的方法通常在前段處理的最後步驟之後，積體電路(IC)生產線的背面處理步驟之期間被完成。在本發明內，高能量佈植意指使用包含於200千電子伏特(KeV)與數百萬電子伏特(MeV)間之範圍中的能量之離子佈植器或離子槍的摻雜物離子佈植。佈植深度取決於所佈植之物種的質量。高能量佈植係用以直接佈植摻雜物元素至整塊中之埋置層內所必需的。

然而，高能量佈植係昂貴的，且強烈地依賴摻雜物元素。此外，通常以低的熱預算執行之雷射熱退火係受限於具有限制的及物種相依的擴散之一些摻雜物元素的激活。

其他的方法依賴雙重佈植方案：在從表面起1至2微米的距離處高能量佈植第一摻雜物元素，隨後在從該表面起大約500奈米的距離處進行第二摻雜物元素的淺佈植，以便形成p-n電子接面。

專利文獻DE 10 2006 053182 A1有關藉由小於500奈米(nm)深度，隨後進行第一雷射退火步驟，帽蓋層之沉 積，另一雷射退火步驟，及在高於750℃的溫度之趨入步驟的步驟，而在矽中佈植鋁或鍺摻雜物的方法。Ong等人之出版刊物“藉由雷射退火而在矽基板上形成外延SiGe的低成本方法”APL，第94冊第8號，2009年，第82104至82104頁。

有需要用以形成深電子接面裝置及/或垂直功率裝置，而維持前段在相對低的溫度(小於大約450℃)之較簡單的後段方法。尤其，有需要用於以低的熱預算在積體電路的背面上形成深摻雜緩衝層。

本發明之一目的在於提供低的熱預算技術，用以在積體電路的背面上形成深摻雜緩衝層。

上述目的係依據本發明而藉由提供深接面電子裝置的製造方法來達成，該方法包含以下步驟：a)提供單晶半導體材料之基板，該基板具有平面表面；b)沉積非單晶半導體材料之層於該平面表面上，該非單晶半導體材料之層具有外部表面；c)分別地，在該步驟b)之前，結合非活化的摻雜物元素至該基板內，及/或在該步驟b)之期間或之後，結合該等非活化的摻雜物元素至該非單晶半導體材料之層內，以便分別形成單晶半導體材料之非活化的摻雜層及/或非單晶半導體材料之非活化的摻雜層； d)在該步驟c)之後，將該步驟b)所形成之該外部表面的區域曝射至具有高於所決定的臨限值之能量密度的雷射熱退火光束，以便使藉由該雷射熱退火光束所界定之體積內的該非單晶半導體材料之層熔化成與該基板的介面，並激活在該步驟c)所結合的該等摻雜物元素；以及e)停止對該雷射熱退火光束之該區域的曝射，以便從與該基板的該介面誘導出該非單晶半導體材料之層的外延式結晶，直至該外部表面，並誘導延伸在該介面與該外部表面間的該體積上之外延式單晶半導體材料的形成，且其中該基板及/或該外延式單晶半導體材料分別包含活化的摻雜單晶半導體材料之層。

因而，外延式單晶半導體材料及摻雜單晶半導體材料之層具有與單晶半導體材料之基板相同的晶格及晶體取向。

步驟b)可以以一般小於500℃，及較佳地小於300℃，或甚至小於250℃的低溫執行。步驟c)可藉由標準或低的能量佈植，且以受限的佈植劑量，以及在因為摻雜物元素摻入的淺深度而不能在高能量之任何情況中，被執行。因此，步驟c)並不需要高能量佈植器，也不需要高劑量的佈植。

在本發明中所詳細描述的特殊實施例中，步驟c)可在步驟b)之期間被執行，該等摻雜物係以精確的化學劑量與該非單晶半導體材料沉積在一起。

步驟d)產生該非單晶層的全熔化，且此熔化係空間 地受限於由雷射光束尺寸所決定的區域上，並受限於深度中，以便將該非單晶層熔化成與該基板的介面。該熔化並不會在基板之本身內實質地蔓延，且因此，不會影響到該基板的相對面，其係電子裝置的正面。此外，步驟d)係藉由雷射脈衝持續時間而被暫時地限制，因而此步驟通常持續小於1秒鐘。再者，該雷射光束同時地產生局部的外延式結晶和有效率的摻雜物激活。

總之，在單晶基板中所埋置之單晶半導體材料的深摻雜層之形成係因而以極受限的熱預算獲得，且同時將正面維持在低溫處。此方法係比先前技藝的後段處理更簡單，因為它並不需要高能量佈植器。

再者，此方法致能摻雜位準及摻雜輪廓的較佳控制。它使具有摻雜物輪廓的摻雜層能夠形成，此係無法使用先前技藝方法達成的。

因而，此方法使摻雜單晶半導體材料之深緩衝層能夠以低的熱預算形成。

此方法可被應用在具有圖案化正面之基板的背面表面上，例如，用以形成IGBT或MOSFET裝置。

此方法係局部地應用在藉由雷射光束之區域而被限制的表面區域上，且可使用一步驟及重複的方法而被應用在相同基板的相鄰區域。較佳地，以雷射光束照射背面表面的步驟包含以僅一雷射脈衝用於各個選擇的區，而照射背面表面之至少兩個選擇的區，該兩個選擇的區重疊最多1%。

本發明之方法提供深摻雜緩衝層之輪廓的較佳控制。

依據本發明之特殊及有利的觀點，在該步驟d)之期間，該雷射光束係準分子雷射光束，具有在該非單晶半導體材料之吸收範圍中的雷射波長。

依據另一特殊的觀點，該步驟c)包含在步驟a)之後及在步驟b)之前被執行的步驟c1)，該步驟c1)包含對具有低於數百千電子伏特(KeV)之能量的離子佈植射束(如由標準佈植器之能力所界定的)之該基板的該表面之曝射，以便將該等非活化的摻雜物元素佈植至該單晶半導體基板內，且形成由該等非活化的摻雜物元素所摻雜，並從該平面表面延伸至該單晶半導體基板內之單晶半導體材料的層。

依據另一特殊的觀點，該步驟c)包含在步驟b)之期間被執行的步驟c2)，該步驟c2)包含該等摻雜物元素至該非單晶半導體材料之層內的該結合。

依據仍另一特殊的觀點，該步驟c)包含在該等步驟a)及b)之後被執行的步驟c3)，該步驟c3)包含對離子佈植射束之該非單晶半導體材料之層的曝射，以便將該等非活化的摻雜物元素佈植至該非單晶半導體材料之層內，且形成由該等非活化的摻雜物元素所摻雜之非單晶半導體材料的層。

依據特殊的實施例，該活化的摻雜單晶半導體之層係摻雜有第一摻雜物類型，以及該活化的摻雜外延式單晶半導體之層係摻雜有第二摻雜物類型。

依據較佳的實施例，該方法進一步包含在步驟b)之前清潔該基板之該表面的另一步驟，以便從該表面去除任何氧化物層。

依據本發明之特殊及有利的觀點，該基板係由晶體矽所製成及/或該非單晶層係由非晶或多晶矽所製成，及/或該半導體材料係在矽及鍺之中選出。

依據本發明之另一特殊及有利的觀點，結合非活化的摻雜物元素之該步驟c)被完成，以便沿著與該基板的該平面表面橫切之方向的梯度輪廓結合摻雜物元素。

依據實施例，該外延式晶體半導體層係n摻雜的，以及該晶體半導體基板係在與該外延式晶體半導體層的介面處p摻雜。

依據另一實施例，該外延式晶體半導體層係p摻雜的，以及該晶體半導體基板係在與該外延式晶體半導體層的介面處n摻雜。

依據較佳的實施例，該外延式單晶半導體材料之層具有包含於500奈米與3微米之間的厚度。

依據本發明之另一特殊及有利的觀點，步驟d)包含將該非單晶半導體材料之層曝射至準分子雷射光束，該準分子雷射光束具有在從0.1到10焦耳/平方公分之範圍中的能量密度及低於600奈米的雷射波長。

較佳地，該等步驟d)及e)係在氣體的氛圍中且在控制的壓力及溫度下執行，該氣體氛圍係在惰性氣體、空氣、或真空之中選出。

做為選項，該方法進一步包含測量在該非單晶半導體材料之層的該外部表面上所反射之光束的步驟，以便控制該步驟d)之期間的該非單晶半導體材料之層的全熔化，及該步驟e)期間之該層的外延式結晶化。

本發明之進一步的目的在於使用本發明之方法，以供形成在絕緣閘極雙極性電晶體或功率金氧半場效應電晶體之中所選擇的垂直電晶體裝置之用。

本發明之進一步的目的在於提供包含單晶半導體基板的深接面電子裝置，其包含具有外部表面及與該單晶半導體基板之介面的外延式單晶半導體材料之層，以及其中該單晶半導體基板及/或該外延式單晶半導體材料之層分別包含活化的摻雜單晶半導體材料之層，其中該介面係位於包含在從該外部表面起之1與5微米間的深度處，且其中該活化的摻雜單晶半導體材料之層的摻雜輪廓係非高斯輪廓(non-Gaussian profile)。做為實例，摻雜半導體材料之該單晶層的厚度係包含在數百奈米與2微米之間。較佳地，摻雜半導體材料的該單晶層具有以下之中所選擇之控制的摻雜位準輪廓：階梯狀輪廓、三角形輪廓、梯度輪廓、高斯輪廓(Gaussian profile)。

本發明亦有關在下文說明中所揭示之特徵，且其將被單獨地考慮或依據任何可能的技術組合而予以考慮。

1‧‧‧單晶基板

2‧‧‧埋置層

3、6、8、11‧‧‧介面

4‧‧‧摻雜層

5‧‧‧非單晶半導體層

7‧‧‧內部摻雜層

9‧‧‧平面表面

10‧‧‧高能量佈植射束

15‧‧‧外延式單晶半導體層

17、27、37‧‧‧埋置之摻雜的半導體外延式單晶層

19‧‧‧外部表面

20‧‧‧雷射光束

30‧‧‧雷射熱退火光束

40‧‧‧離子佈植射束

此說明僅係用於非限制的描繪性目的，且當參考附圖 時，將被較佳地瞭解，其中：第1圖描繪依據先前技藝之單晶半導體基板的橫剖面視圖；第2圖描繪依據先前技藝之高能量佈植摻雜物元素至半導體基板內的步驟；第3圖描繪依據先前技藝之雷射熱退火的步驟；第4圖以橫剖面描繪由於第1至3圖上所描繪的處理步驟所導致之晶體矽晶圓中的深摻雜緩衝層；第5圖以橫剖面描繪依據在晶體基板上沉積非單晶半導體層之第一實施例的處理步驟b)或步驟b)及c)的組合；第6圖描繪依據藉由標準或低的能量佈植而結合摻雜物元素至非單晶半導體層內的第一實施例之變化例的步驟c)；第7圖描繪依據本發明第一實施例之雷射熱退火的步驟d)；第8圖以橫剖面描繪由於第5及7圖上，或第5、6、及7圖上所描繪的處理步驟所導致之單晶基板的背面上之外延式單晶摻雜半導體的層；第9圖描繪依據本發明另一特殊實施例之標準或低能量佈植摻雜物元素至半導體基板內的步驟c)；第10圖以橫剖面描繪在第9圖上所描繪的步驟c)之後，在基板上沉積非單晶半導體層的另一步驟b)；第11圖描繪在第10圖上所描繪的步驟c)之後的雷射 熱退火之步驟d)；以及第12圖以橫剖面描繪由於第9至11圖上所描繪之處理步驟所導致的晶體基板之背面上的深緩衝層；

處理

第1至3圖示意地描繪依據先前技藝之用以在例如，單晶矽晶圓之晶體基板1中形成深摻雜緩衝層的方法。

單晶基板1係使用以形成具有垂直電子接面的功率電子裝置，其中電晶體具有例如，在基板的正面上之柵極及射極的兩個接觸區，以及例如，在基板的背面上之集極的至少另一個接點。垂直功率裝置需要在基板1的正面表面上及在背面上之不同摻雜層的形成。

基板1通常係由單晶半導體材料，較佳地係由晶體矽(c-Si)或鍺(c-Ge)所製成。基板1具有具備例如，(111)或(100)之所決定的晶體取向之扁平表面9。例如，該扁平表面9表示具有IC特徵於相對的正面上之圖案化晶圓的背面表面。

第1至3圖描繪用以在晶體基板1的表面9上形成深摻雜緩衝層之習知方法。現今，該習知技術包含高能量佈植的第一步驟(第2圖)，及用於以低的熱預算激活摻雜物之雷射退火的第二步驟(第3圖)。

在第2圖上，高能量佈植步驟包含將晶體基板1的背面表面9曝射於高能量佈植射束10，用以佈植摻雜物元素的 離子至該基板內。例如，在單晶矽基板1中，高能量佈植係使用以根據應用而佈植在硼、磷、砷、鋁、鎵、銦、鉈、銻、及鉍之中所選擇的摻雜物元素。摻雜層2係埋置且延伸於自背面表面9起之大約2至5微米的距離處。因而所形成的埋置層2包含非活化的摻雜物元素，且具有包含在大致以高斯(Gaussian)摻雜位準輪廓之2與5微米間的厚度d2。惟，高能量佈植係昂貴的，且強烈地依賴摻雜物元素。例如，磷原子的佈植係使用以形成n摻雜的緩衝層。磷離子的高能量佈植意指佈植具有包含在500千電子伏特(KeV)與數百萬電子伏特(MeV)間的範圍中之能量的磷離子。高斯輪廓(西格瑪(sigma)及峯值)取決於離子射束佈植器的特徵。控制離子射束之入射的角度使高斯摻雜輪廓(Gaussian doping profile)之峯值位置的調整能夠在相當有限的範圍內進行。而且，所佈植的離子係非活化的。

在第3圖上，第二步驟包含激活所佈植的摻雜物元素。第3圖描繪例如，使用雷射之熱退火的步驟。雷射光束20被指引朝向基板1的背面表面9。雷射光束20具有決定的功率密度，以便將埋置層2中之佈植的摻雜物元素激活，而藉以形成摻雜半導體材料的單晶層4。例如，雷射光束20係準分子雷射光束，其具有在可見光或紫外線(UV)範圍中，較佳地在250奈米(nm)與355奈米(nm)之間的波長，以及在奈秒至次微秒範圍中，通常在50奈秒(ns)與200奈秒(ns)之間，且較佳地在130奈 秒(ns)與180奈秒(ns)之間的脈衝持續時間。該雷射脈衝呈現大於25平方毫米(mm²)，較佳地大於200平方毫米(mm²)的幾何橫剖面。準分子雷射光束產生限制於UV雷射光束的大約10奈米至可見光雷射光束的大約1微米之深度的淺加熱。該等操作條件避免在基板內的熱擴散。無論如何，準分子雷射光束並不會透過晶體基板而產生直至正面的熔化，以便防止正面之層的劣化。根據摻雜物元素，雷射光束20可誘導直至與基板1的介面3之摻雜物元素的受限擴散。確切地，光係根據雷射波長而在第一層中被吸收，且所曝射的材料則幾乎與該等摻雜物無關。真正控制退火槽之穿透的熔化深度係所施加的雷射能量密度。因此，該等摻雜物亦應在該熔化深度內或與該熔化區相鄰，以便將被激活。

第4圖描繪基板1的橫剖面視圖，包含由於在第2及3圖上所描繪的高能量佈植及雷射熱退火步驟之結果所獲得的摻雜半導體材料之單晶層4。摻雜半導體材料之該單晶層4具有包含在幾百奈米至5微米之範圍中的厚度。在摻雜層4與基板1之間的介面3係在從基板1的背面表面9起之大約1至5微米的距離處。

惟，高能量佈植係昂貴的，且強烈地依賴摻雜物元素。此外，低熱預算退火僅能夠以限制的及物種相依的擴散來激活該等摻雜物。

此方法通常係在後段處理步驟期間完成於積體電路(IC)的生產線中。此方法係在前段處理的最後步驟之後 完成。後段處理步驟係因而以低的熱預算執行，以便保存已在基板之正面上形成的IC結構。

儘管如此，深摻雜緩衝層無法藉由使用標準佈植器及隨後進行的熱擴散而在背面上被形成，因為熱擴散隱含高的熱預算(數分鐘直至數小時的持續時間之700℃以上的溫度)，而超過所致力於後段處理的熱預算限制。在本發明內，標準能量佈植意指以包含在數百電子伏特(eV)與數百千電子伏特(KeV)間的能量範圍佈植摻雜物元素。

本發明提出用於以低的熱預算來形成深摻雜埋置層的替代方法。

第一實施例

第5至7圖描繪依據第一實施例之用以形成摻雜埋置層的方法，以及第8圖描繪生成的結構。

在第5至7圖上所描繪的該等步驟之前，係提供具有平面表面9的單晶半導體基板1(如第1圖上所描繪地)。單晶半導體基板1係例如，晶體矽(c-Si)基板或晶體鍺(c-Ge)基板。平面表面9係例如，藉由化學機械研磨法或任何其他已知的技術而被獲得。平面表面9具有例如，(111)或(100)之所決定的晶體取向。

第5圖描繪單晶半導體基板1的平面表面9上之非單晶半導體材料的層5之沉積的步驟。層5及基板1之半導體材料具有相同的晶格。較佳地，層5及基板1係由例如，矽或鍺之相同的半導體材料所製成。例如，非單晶半導體材料 的層5係由非晶矽或多晶矽所製成。層5的沉積步驟可使用諸如濺鍍法、化學氣相沉積法(CVD)、或電漿輔助化學氣相沉積法(PECVD)之薄膜沉積的已知方法，而予以執行。

非單晶半導體材料的層5具有在幾百奈米至幾微米(3微米(μm)可係上限)之範圍中的厚度d5。層5具有外部表面19。基板1之表面9現在形成與非單晶半導體材料的層5之介面。

第6圖描繪使用標準能量離子佈植射束40之摻雜的替代或選項步驟。在其中層5在沉積期間被摻雜的情況中，離子佈植之步驟係選項的。離子佈植之步驟包含在非單晶半導體層5的外部表面19上指引離子佈植射束40。摻雜物元素被佈植在非單晶半導體層5中，而藉以形成位在非單晶半導體材料內及/或位在單晶基板1內部之包含非活化摻雜物元素的層7。非活化的摻雜半導體非單晶層7具有包含在幾百奈米與幾微米之間的厚度d7。在摻雜半導體非單晶層7之內，摻雜物濃度輪廓可係約略恆定的，或可特殊地根據摻雜物物種及根據離子佈植能量而遵循梯度曲線。

應注意的是，在離子佈植的步驟之後被結合於非單晶半導體層5中的摻雜物元素係非活化的。

標準能量佈植可以比高能量佈植更降低成本，可以與許許多多的摻雜物元素相容，且提供與摻雜物元素物種的穩定性。

在該等摻雜物元素的結合之後，第7圖描繪所施加至 非單晶半導體材料的層5之雷射熱退火的步驟。更確切地，雷射光束30被指引朝向非單晶半導體層5的外部表面19，此層被均勻地摻雜或包含內部摻雜層7。

雷射光束30係例如，脈衝式準分子雷射光束，具有選擇的波長、脈衝持續時間、及能量，以便將由非單晶半導體層5所吸收。雷射光束30具有高於決定之臨限值的能量密度，以便在從外部表面19延伸至單晶基板1內之介面6的深度d6上，產生非單晶層5的全熔化。同時，雷射光束30誘導存在於摻雜層5中及/或被佈植在摻雜非單晶層7中之該等摻雜物元素的激活。無論如何，雷射光束30並不會誘導單晶基板1之實質深入的熔化，而藉以保存基板的相對面。此外，雷射熱退火光束在藉由雷射光束尺寸而被空間限制的區域上，產生熔化及摻雜物激活。當作實例，具有小於1050奈米(nm)之波長的單一雷射脈衝30以比1414℃之矽的熔點更高的溫度誘導局部加熱。因而，該雷射脈衝係適用以使直至數微米，例如，直至5微米的厚度上之非晶矽或多晶矽的層5熔化。該雷射脈衝具有可根據層5之厚度而被調整的能量密度，以致使熔化發生於與單晶基板的介面或稍微在此介面之下，而不會實質延伸到該單晶基板內。

雷射熱退火步驟d)係在當非單晶半導體層5被全熔化至與單晶基板1的介面9時，停止。雷射熱退火的深度可藉由測量摻雜物輪廓來控制後驗，因為雷射熱退火亦用作摻雜物激活。在深度中，摻雜物元素在尚未被照射之塊矽材 料中保持非活化。反射儀可被使用以控制外延式層的實體狀態(固態或液態)。

雷射熱退火步驟係以受限之熱預算來執行，因為該等雷射脈衝係以持續時間來限制，以及因為熔化深度係受限於非單晶層5的厚度，且亦藉由雷射光束30之尺寸而被側向地限制。

在停止雷射熱退火步驟之後，所熔化的半導體層立即地，且更確切地說，在小於幾百奈秒直至小於1秒之中冷卻下來。溫度的降低藉由與周遭氛圍之自然對流及/或藉由與基板之傳導而發生。較佳地，基板係安置在取樣台上，該取樣台包含能夠控制基板溫度及與晶圓接觸之溫度的系統。一旦熔化層之溫度降低到半導體材料的固相線以下，該層藉由使結晶化而固態化。結晶化起源於單晶基板。單晶基板1的扁平表面9用作外延式結晶化的晶種。更確切地，非單晶層5結晶化為外延式單晶半導體層15。此外延式單晶半導體層15係摻雜有活化的摻雜物，及/或包含具有活化的摻雜物之埋置摻雜層17。

非單晶半導體層之沉積的步驟b)係根據所使用的沉積技術，而在沉積室中被達成。當摻雜物結合的步驟c)在沉積的步驟b)期間被達成時，該步驟c)亦在沉積室中被達成。雷射熱退火的步驟d)及外延式結晶化的步驟e)通常係在另一反應室中或在空氣中進行。較佳地，處理步驟d)及e)係在控制的溫度及壓力下執行，例如，在低壓的情形中及/或在包含惰性氣體的氛圍中。

用以在單晶基板中形成深摻雜層之方法的第一實施例避免高能量佈植器的使用，且從而，避免諸如範圍末端缺陷之衝擊缺陷的產生。

此外，雷射熱退火致能全摻雜激活。因而，此方法提供垂直裝置結構的較佳輪廓控制。

依據第一實施例之變化例，在非單晶半導體材料的層5內之摻雜物元素的結合係在沉積步驟之期間完成(第5圖上所描繪的)。例如，層5係在濺鍍、CVD、或PECVD沉積步驟期間，使用先質氣體的混合物而被摻雜。在層5的沉積期間之摻雜的優點在於使層5內部之摻雜輪廓能夠控制。此外，對於佈植摻雜物元素，第一實施例之此變化例避免離子佈植器的使用，即使是標準或低能量的，而藉以降低製造成本。在實例中，層5的摻雜在此層5的整體厚度d5上係均勻的，因而形成非單晶半導體材料之n摻雜或p摻雜的層5。在另一實例中，摻雜物物種濃度在沉積步驟期間變化，因而在層5之內以與基板1之平面表面9垂直的方向產生摻雜物濃度的梯度。做為實例之結果，在該沉積步驟之後，層5包含未摻雜之非單晶半導體材料的層及摻雜之非單晶半導體材料的另一內部層7。在完成非單晶半導體材料之層5的沉積之後，層5具有包含在幾百奈米與大約5微米間之範圍中的厚度d5。然後，處理以雷射熱退火之步驟再繼續(第7圖)。雷射光束30被指引朝向非單晶半導體之層5的外部表面19，此層被均勻地摻雜或包含內部摻雜層7。

同樣地，如關於第7圖所描述地，雷射光束30係選擇用以具有波長、脈衝持續時間、及能量，以便將由非單晶半導體層5所吸收。例如，雷射光束30係脈衝式準分子雷射光束。雷射光束30在從外部表面19延伸至與單晶基板1之介面6的深度d6上，產生非單晶層5的全熔化。同時，雷射光束30誘導存在於摻雜層5中及/或在內部摻雜非單晶層7中之該等摻雜物元素的激活。通常，雷射光束30並不會誘導單晶基板1之實質深入的熔化。此外，雷射熱退火光束在藉由諸如，尺寸及能量密度之雷射光束特徵而被空間限制在側向及深度中的區域上，產生熔化及摻雜物激活。在單一雷射脈衝照射之後，非單晶半導體層5被全熔化至與單晶基板1的介面9。在停止雷射熱退火步驟之後，所熔化的半導體層冷卻且藉由使結晶化而固態化。單晶基板1用作外延式結晶化的晶種。更確切地，非單晶層5結晶化為外延式單晶半導體層15。此外延式單晶半導體層15係摻雜有活化的摻雜物，或包含具有活化的摻雜物之內部摻雜層17。

如第8圖上所描繪地，因而所獲得的垂直結構包含單晶半導體基板1及摻雜的外延式單晶半導體層15。替代地，該堆疊包含未摻雜的外延式單晶半導體層15，其包括埋置之摻雜的半導體外延式單晶層17。外延式單晶半導體層15具有與單晶半導體基板1的介面。摻雜的外延式單晶半導體材料之層15，17具有與基板1相同的晶格和晶體取向。

此結構具有優異的導電率性質。

在基板之正面上，其他的摻雜區域可能已在正面處理步驟之期間被形成，從而使能夠獲得具有諸如低的接面漏電之優異電子性質的接面裝置。

做為替代例，雷射退火可誘導較深的熔化到單晶基板內，例如，從幾十奈米到3微米(μm)的深度。此可被使用以擴散非單晶中之現有的摻雜物至單晶基板的熔化層內。

第二實施例

第9至11圖描繪依據第二實施例之用以形成摻雜埋置層的方法，以及第12圖描繪生成的結構。

在第9至11圖上所描繪的該等步驟之前，係提供具有平面表面9的單晶半導體基板1(如第1圖上所描繪地)。

在第9圖上，標準能量佈植器係使用以在單晶基板1中佈植摻雜物離子。如本項技藝中所已知之實例，磷離子係佈植用以在矽中產生n型摻雜，或硼離子係佈植用以在矽中產生p型摻雜。離子佈植射束40被指引在基板1的背面表面9上。較佳地，該表面9係扁平的，且被研磨。摻雜物物種被佈植在單晶基板1中，而藉以形成包含非活化的摻雜物元素之單晶半導體材料的層27。層27具有包含在幾百奈米(亦即，500nm)與幾微米(亦即，3μm)之間的厚度d7。換言之，層27自背面表面9延伸包含在幾百奈米(亦即，500nm)與幾微米(亦即，3μm)之間的深度。在此 層27之內，非活化的摻雜物濃度輪廓可係約略恆定的，或可特殊地根據摻雜物物種及根據離子佈植能量，而自背面表面9起遵循梯度曲線，直至該深度d7。

第10圖描繪沉積步驟，其係在第9圖上所描繪之標準能量佈植的步驟之後，施加在表面9之上。非單晶半導體材料的層5係沉積在單晶基板1之扁平表面9上。層5及基板1的半導體材料具有相同的晶格，且較佳地，係由相同的半導體材料所製成。例如，單晶基板1係由晶體矽所製成，以及非單晶層5係由非晶或多晶矽所製成。非單晶層5係藉由例如，濺鍍法、化學氣相沉積法、或電漿輔助化學氣相沉積法，而以低溫，較佳地，以低於500℃的溫度沉積。非單晶層5通常係本徵的或未摻雜的。替代地，如與具有非活化的摻雜物元素之單晶半導體的層27相比之下，非單晶層5可被摻雜有相同的或另一種摻雜物元素，及/或另一摻雜物元素濃度(請參閱以下之第三實施例)。

所獲得的堆疊包含包括具有非活化的摻雜物元素之單晶半導體的層27之單晶基板1以及非單晶半導體的層5。非單晶層5具有包含在1微米與3微米之間的厚度d5。單晶基板1的表面形成與非單晶層5的介面11。非單晶層5具有大致平行於與基板1之介面11的外部表面19。

第11圖描繪雷射照射，其係在第10圖上所描繪的沉積步驟之後，施加在基板1的背面上。雷射光束30被指引至非單晶層5的外部表面19上。較佳地，雷射光束30係單一脈衝準分子雷射光束，具有所選擇的波長、脈衝持續時 間、及能量，以便將由非單晶半導體層5所吸收。雷射光束30具有高於決定之臨限值的能量密度，以便從外部表面19至與基板1之介面11，產生非單晶層5之空間限制的熔化。同時，雷射光束30在對單晶基板1內之介面8的深度d8上，誘導佈植在單晶層27中之該等摻雜物元素的激活。厚度d8係包含在幾奈米(例如，10nm)與5微米(μm)之間，且較佳地，在500nm與5μm之間。無論如何，雷射光束30並不會誘導單晶層27或單晶基板1的熔化。此外，雷射熱退火光束在藉由雷射光束尺寸而被空間限制的區域上，產生熔化及摻雜物激活。

雷射熱退火步驟係在當非單晶半導體層5被全熔化至與介面11時，中斷。反射儀可被使用以控制非單晶層5的實體狀態(固態或液態)。

雷射熱退火步驟係以受限之熱預算來執行，因為該等雷射脈衝係以持續時間來限制，以及因為熔化深度係受限於非單晶層5的厚度，且亦藉由雷射光束30之尺寸而被側向地限制。

在停止雷射熱退火步驟之後，所熔化的半導體層冷卻且藉由使結晶化而固態化。介面11具有例如，(111)之所界定的晶體取向，因為在下面的基板亦係單晶的。此介面11用作外延式結晶化的晶種。更確切地，非單晶層5結晶化為外延式結晶化的半導體層15。

如第12圖上所描繪地，因而所獲得的堆疊結構包含單晶半導體基板1、具有與單晶半導體基板1之第一介面8及 與外延式結晶化的半導體層15之第二介面6的埋置之摻雜的半導體單晶層37，其係安置在外延式結晶化的半導體層15與單晶半導體基板1之間。

此結構具有優異的導電率性質。

第三實施例

第三實施例包含第一及第二實施例的組合。在第三實施例的第一步驟中，與關於第9圖中之說明相似地，標準能量佈植被施加至單晶基板1的扁平表面9，用以在該基板佈植摻雜物元素，而藉以形成具有第一摻雜類型之非活化的摻雜元素之單晶半導體材料的層27。然後，非單晶半導體材料的層5係沉積在基板1的扁平表面9上。在此第三實施例中，層5可係本徵的，未摻雜的，或摻雜有相同摻雜類型或第二摻雜類型之非活化的摻雜物元素。層5的此摻雜可在層5的沉積期間被執行，或在層5的沉積之後，使用另一標準能量佈植步驟而予以執行(如在第6圖上所描繪的)。

然後，將雷射熱退火光束30施加至摻雜有第二摻雜類型之非活化的摻雜物元素之非單晶半導體材料之層5的外部表面19。雷射熱退火光束30的能量密度係選擇以便產生直至與基板1的介面11之層5的全熔化。此外，雷射熱退火光束30誘導層5中的第二摻雜類型之摻雜物元素，及層27中的第一摻雜類型之摻雜物元素的同時激活。

在該層的全熔化之後，雷射熱退火光束30被中斷，以 便誘導非單晶層的外延式結晶化。因而，所獲得的堆疊結構包含整塊單晶半導體基板1、埋置之第一類型摻雜的單晶半導體層37、及第二類型摻雜的外延式單晶半導體層15。第一類型摻雜的單晶半導體層37係安置在整塊基板1與第二類型摻雜的外延式單晶半導體層15之間。

垂直電子接面裝置係因而以低的熱預算形成。

熟習本項技藝之該等人士應考慮到如在此所揭示的一或若干個步驟之可能的重複及/或組合。例如，方法可包含在基板內的第一摻雜物元素之佈植的步驟c1)；以及在基板中所佈植的第一摻雜物元素之雷射熱退火的步驟d1)；以及包含摻雜有第二摻雜物元素的層5之沉積的步驟b)和c2)，及在非晶或多晶層5內的第二摻雜物元素之雷射熱退火的步驟d2)LTA；以及外延式結晶化的步驟e)。

裝置

本發明應用於諸如IGBT、功率MOS、二極體、及其他微電子裝置之深接面裝置的製造。

本發明使深電子接面裝置能夠以低的熱預算製造。

在第一實施例中，該裝置包含單晶半導體材料的基板1及摻雜之外延式單晶半導體材料的層15。

在該第一實施例中，摻雜之外延式單晶半導體材料的層15具有包含在500奈米(nm)至3微米(μm)之範圍中的厚度。

在該第一實施例的變化例中，該裝置包含單晶半導體材料的基板1、未摻雜之外延式單晶半導體材料的層15、及摻雜之外延式單晶半導體材料的層17，其係安置在基板1的扁平表面與層15之間。各個層15及17具有包含在500奈米(nm)至3微米(μm)之範圍中的厚度。

依據一實施例，外延式單晶半導體材料的摻雜層15或17具有空間均勻的摻雜物密度。依據另一實施例，外延式單晶半導體材料的摻雜層15或17具有與基板1的平面表面橫切之方向中的梯度摻雜物輪廓。

在第二實施例中，該裝置包含單晶半導體材料的基板1，其包括安置在基板1之扁平表面下面的摻雜之單晶半導體材料的層37；以及外延式單晶半導體材料的層15。各個層15及37具有包含在500奈米(nm)至3微米(μm)之範圍中的厚度。

在第二實施例的變化例中，摻雜之單晶半導體材料的層37係摻雜有第一摻雜物類型，以及外延式單晶半導體材料的層15係摻雜有第二摻雜物類型。

依據第二實施例的種種實例中，摻雜層15及/或摻雜層37個別地具有空間均勻的摻雜物密度，或具有與基板1的平面表面橫切之方向中的梯度摻雜物輪廓。

本發明致能埋置於單晶半導體材料內之深摻雜層的製造。進而，本發明使深電子接面裝置能夠以低的熱預算製造。

Claims (13)

1. 一種深接面電子裝置的製造方法，包含前段處理步驟及後段處理步驟，其中在完成該前段處理步驟後執行該後段處理步驟，且其中後段處理在將正面保持在低於450℃的溫度的同時達成，且其中該後段處理包含以下步驟：a)提供單晶半導體材料之基板(1)，該基板在背面具有平面表面(9)；b)在低於500℃的溫度下，沉積非單晶半導體材料之層(5)於單晶矽之該基板(1)的該平面表面(9)上，非單晶半導體材料之該層(5)具有包含於1微米和3微米之間的厚度，該非單晶半導體材料之層(5)具有外部表面(19)；c)在該步驟b)之前，結合非活化的摻雜物元素至該基板(1)內，以便形成單晶半導體材料之非活化的摻雜層(27)；d)在該步驟c)之後，將該步驟b)所形成之該外部表面(19)的區域曝射至具有在從0.1到10焦耳/平方公分之範圍中高於所決定的臨限值之能量密度的單一雷射熱退火光束(30)，及低於600奈米的雷射波長，以便使藉由該雷射熱退火光束所界定之體積內的該非單晶半導體材料之層(5)熔化成該基板(1)內部的介面，並激活在該步驟c)所結合的該等摻雜物元素；以及e)停止對該雷射熱退火光束之該區域的曝射，以便 從該基板(1)內部的該介面(6，8)誘導出該非單晶半導體材料之層(5)的外延式結晶，並誘導延伸在該介面與該外部表面(19)間的該體積上之外延式單晶半導體材料(15)的形成，其中該基板(1)包含活化的摻雜單晶半導體材料之層(17，27)。
2. 如申請專利範圍第1項之深接面電子裝置的製造方法，其中在該步驟d)之期間，該雷射光束(30)係準分子雷射光束，其具有在該非單晶半導體材料之吸收範圍中的雷射波長。
3. 如申請專利範圍第1項之深接面電子裝置的製造方法，其中該步驟c)包含，其係在步驟a)之後及在步驟b)之前被執行的步驟c1)，該步驟c1)包含對離子佈植射束(40)之該基板(1)的該表面(9)之曝射，以便將該等非活化的摻雜物元素佈植至該單晶半導體基板(1)內，且形成由該等非活化的摻雜物元素所摻雜，並從該平面表面(9)延伸至該單晶半導體基板(1)內之單晶半導體材料的層(27)。
4. 如申請專利範圍第1項之深接面電子裝置的製造方法，其中該步驟c)進一步包含步驟c2)，其係在步驟b)之期間被執行，該步驟c2)包含該等摻雜物元素至該非單晶半導體材料之層(5)內的該結合。
5. 如申請專利範圍第1項之深接面電子裝置的製造方法，其中該步驟c)進一步包含步驟c3)，其係在該等步驟a)及b)之後被執行，該步驟c3)包含對離子佈植射束(40)之該非單晶半導體材料之層(5)的曝射，以便將該等非活化的摻雜物元素佈植至該非單晶半導體材料之層(5)內，且形成由該等非活化的摻雜物元素所摻雜之非單晶半導體材料的層(7)。
6. 如申請專利範圍第3-5項之深接面電子裝置的製造方法，其中該活化的摻雜單晶半導體之層(37)係摻雜有第一摻雜物類型，以及該活化的摻雜外延式單晶半導體之層(17)係摻雜有第二摻雜物類型。
7. 如申請專利範圍第1項之深接面電子裝置的製造方法，進一步包含在步驟b)之前清潔該基板(1)之該表面(9)的另一步驟，以便從該表面(9)去除任何氧化物層。
8. 如申請專利範圍第1項之深接面電子裝置的製造方法，其中該半導體材料係在矽及鍺之中選出。
9. 如申請專利範圍第1項之深接面電子裝置的製造方法，其中結合非活化的摻雜物元素之該步驟c)被完成， 以便沿著與該基板(1)的該平面表面(9)橫切之方向，結合摻雜物元素與梯度輪廓。
10. 如申請專利範圍第1項之深接面電子裝置的製造方法，其中在步驟d)，該雷射光束係準分子雷射光束。
11. 如申請專利範圍第1項之深接面電子裝置的製造方法，其中該等步驟d)及e)係在氣體的氛圍中且在控制的壓力及溫度下執行，該氣體氛圍係在惰性氣體、空氣、或真空之中選出。
12. 如申請專利範圍第1項之深接面電子裝置的製造方法，進一步包含測量在該非單晶半導體材料之層(5)的該外部表面上所反射之光束的步驟，以便控制該步驟d)之期間的非單晶半導體材料之該層(5)的全熔化，及用以控制該步驟e)期間之該層(15)的外延式結晶化。
13. 一種深接面電子裝置，包含單晶半導體基板(1)，其包含具有在該基板(1)背面之外部表面(19)及與該單晶半導體基板(1)之介面(6，8)的外延式單晶半導體材料(15)之單一層(15)，以及其中該單晶半導體基板(1)包含活化的摻雜單晶半導體材料之層(17，27)，其中該介面(6，8)係位於包含在從該基板(1)背面之該外部表面起之1與5微米間的深度處，且其中該活 化的摻雜單晶半導體材料之層(17，27)的摻雜輪廓係非高斯輪廓(non-Gaussian profile)。