CN109037211A - 电容阵列结构 - Google Patents

电容阵列结构 Download PDF

Info

Publication number
CN109037211A
CN109037211A CN201710437255.8A CN201710437255A CN109037211A CN 109037211 A CN109037211 A CN 109037211A CN 201710437255 A CN201710437255 A CN 201710437255A CN 109037211 A CN109037211 A CN 109037211A
Authority
CN
China
Prior art keywords
capacitor
lower electrode
metal portion
pattern
pattern metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201710437255.8A
Other languages
English (en)
Other versions
CN109037211B (zh
Inventor
篮子为
方伟宪
庄志禹
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ali Corp
Original Assignee
Ali Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ali Corp filed Critical Ali Corp
Priority to CN201710437255.8A priority Critical patent/CN109037211B/zh
Priority to US15/806,149 priority patent/US10249705B2/en
Publication of CN109037211A publication Critical patent/CN109037211A/zh
Application granted granted Critical
Publication of CN109037211B publication Critical patent/CN109037211B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/0805—Capacitors only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/86—Electrodes with an enlarged surface, e.g. formed by texturisation having horizontal extensions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H01L23/5223—Capacitor integral with wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/01—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate comprising only passive thin-film or thick-film elements formed on a common insulating substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes

Abstract

本发明提供一种电容阵列结构，其包括N个电容单元。电容单元其中之一包括第一金属层、第二金属层以及第三金属层。第一金属层包括下电极的第一图案化金属部。第二金属层配置于第一金属层上，且包括下电极的第二图案化金属部以及上电极的第一图案化金属部。第三金属层配置于第二金属层上，且包括下电极的第三图案化金属部、下电极的第四图案化金属部以及上电极的第二图案化金属部。下电极的第二图案金属部具有开口，上电极的第一图案化金属部的一侧暴露在开口，使上电极的第一图案化金属部的所述一侧相邻于另一个电容单元的下电极。

Description

电容阵列结构
技术领域
本发明是有关于一种电容阵列结构，且特别是有关于一种可降低与基底或金属绕线之间寄生电容的电容阵列结构。
背景技术
于现今半导体产业中，电容为相当重要而基本的元件。其中，金属-氧化物-金属(Metal-Oxide-Metal，MOM)电容结构为一种常见的电容结构，其基本设计为在作为两电极的正金属极板与负金属极板之间充填绝缘介质，而使正金属极板与负金属极板以及其中之绝缘介质可形成一个电容单元。一般而言，在电容结构的设计中，可透过将电极之间的绝缘介质之厚度降低、或者增加电极表面积等方式来提高单位电容值。
除此之外，若将带有寄生电容的电容结构应用至实际电路中，金属极板形成的寄生电容也将影响电路整体效能，因此如何降低引起干扰的寄生电容也为设计电容结构的一个重要考量。随着半导体微型化的需求，如何在现有制程规格下改良电容结构以降低形成干扰的寄生电容已然成为重要的研究课题。尤其是，对于由大量电容组成的电路架构而言，寄生电容更是直接影响电路的整体表现。举例而言，逐次逼近暂存器(SuccessiveApproximation Register，SAR)模拟数字转换器(Analog-to-Digital Converter，ADC)的架构需要带有大量的电容的电容阵列，且电容阵列中大多数电容的其中之一个电极是相互连接的。请参照图1，图1为一种用于SAR ADC的电容阵列的简化电路图。电容阵列电路10包括多个电容C1、C2、C3、…、CN，且各个电容C1、C2、C3、…、CN的其中一端是共电位的。换言之，若电容C1、C2、C3、…、CN为MOM电容结构，各个电容C1、C2、C3、…、CN的其中一个金属极可彼此相连且为共电位。因此，若共电位的金属极与周遭的其他物件(像是基底或金属绕线)产生寄生电容，将大幅影响SAR ADC的电路整体效能。
发明内容
有鉴于此，本发明提供一种电容阵列结构，可降低电容单元之上电极所产生的寄生电容以降低干扰。
本发明提供一种电容阵列结构，其包括N个电容单元。每一电容单元包含上电极与下电极，其中这些电容单元沿第一轴向而相邻排列而构成电容列。这些电容单元中的第i个电容单元包括第一金属层、第二金属层，以及第三金属层。第一金属层包括下电极的第一图案化金属部。第二金属层配置于第一金属层上，第二金属层包括下电极的第二图案化金属部以及上电极的第一图案化金属部。第三金属层配置于第二金属层上，且第三金属层包括下电极的第三图案化金属部、下电极的第四图案化金属部，以及上电极的第二图案化金属部。i为不大于N的正整数且N为正整数。下电极的第二图案金属部具有一开口，上电极的第一图案化金属部的一侧暴露在开口，使上电极的第一图案化金属部的所述一侧相邻于第(i-1)个电容单元的下电极。
基于上述，在本发明的电容阵列结构中，各个电容单元的上电极所引起的寄生电容效应可大幅降低，因此本发明的电容阵列结构更适合应用于对寄生电容敏感的电路中。除此之外，本发明的电容结构可藉由朝水平方向与垂直方向延伸的连接部而彼此连结，使得电容阵列可弹性地布局为任意的形状。
为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合所附图式作详细说明如下。
附图说明
图1为一种用于SAR ADC的电容阵列的简化电路图。
图2是依据本发明一实施例所绘示的电容阵列结构的示意图。
图3A是依据本发明一实施例所绘示的电容单元的立体示意图。
图3B是依据图3A之实施例所绘示的第一金属层、第二金属层与第三金属层的上视示意图。
图4是依据本发明一实施例所绘示的电容单元的立体示意图。
图5是依据图4的实施例所绘示的电容阵列结构的俯视图。
图6是依据图5的实施例所绘示的电容阵列结构的剖面图。
附图标记说明
10：电容阵列电路
C1、C2、C3、CN：电容
21_1、21_i、21_(i-1)、21_N、51、52、53、54、55、56、57、58、59：电容单元
S1：基底
CR1：电容列
200、500：电容阵列结构
L1_i、L1_(i-1)：第一金属层
L2_i、L2_(i-1)：第二金属层
L3_i、L3_(i-1)：第三金属层
L4_(i-1)：第四金属层
b1_i、b1_(i-1)、b1：下电极的第一图案化金属部
b2_i、b2_(i-1)、b2：下电极的第二图案化金属部
b3_i、b3_(i-1)、b3：下电极的第三图案化金属部
b4_i、b4_(i-1)：下电极的第四图案化金属部
b5_i、b5：下电极的第五图案化金属部
t1_i、t1_(i-1)、t1：上电极的第一图案化金属部
t2_i、t2_(i-1)、t2：上电极的第二图案化金属部
t3_i、t3：上电极的第三图案化金属部
31、32、33、34：连接部
35：长线型部
36：短线型部
A1：开口
E1：上电极的第一图案化金属部的一侧
37：T字部
38：U字部
39：第一线型部
40：第二线型部
41：第三线型部
V1、V3、V4：第一连接通孔
V5、V6、V7：第一连接通孔
D1、D2：冗余电容单元
具体实施方式
下文中参照所附图式来更充分地描述本发明实施例。然而，本发明可以多种不同的形式来实践，并非限制于下文中所述之实施例。此外，在图式中为明确起见，可能将各层与各元件的尺寸以及相对尺寸作夸张的描绘。
图2是依据本发明一实施例所绘示的电容阵列结构的示意图。请参照图2，电容阵列结构200包括N个电容单元21_1～21_N(N为正整数)，而电容单元21_1～21_N沿第一轴向(X轴)而相邻排列而构成一电容列CR1。电容单元21_1～21_N分别为金属-氧化物-金属电容(MOM电容)且配置于基底S1上方。每一个电容单元21_1～21_N包含上电极与下电极。需特别说明的是，于本示范性实施例中，每一个电容单元21_1～21_N的上电极的四周围被自己的下电极与相邻电容单元的下电极围绕，如此可避免电容单元21_1～21_N的上电极与基底S1或基底S1上方的走线形成寄生电容。此外，每一个电容单元21_1～21_N的电容值不仅可基于自己的上电极与下电极之间的电容效应而提供，每一个电容单元21_1～21_N的电容值更可基于自己的下电极与相邻电容单元的上电极之间的电容效应而提供。于本示范性实施例中，由于电容单元21_1～21_N的结构与形成电容的原理实质上相同，故在此针对第i个电容单元21_i(i为不大于N的正整数)来做说明如下。
图3A是依据本发明一实施例所绘示的电容单元的立体示意图。请参照图3A，第i个电容单元21_i包括第一金属层L1_i、第二金属层L2_i，以及第三金属层L3_i。第一金属层L1_i、第二金属层L2_i，以及第三金属层L3_i形成电容单元21_i的上电极与下电极(以不同网底图样表示上电极与下电极)。上电极与下电极分别为电容单元21_i中带有不同极性的电极。例如上电极与下电极可分别为正电性与负电性的电极。
第一金属层L1_i、第二金属层L2_i，以及第三金属层L3_i依序沿着第二轴向(Z轴)而平行堆迭于基底S1上方。第二轴向(Z轴)垂直于基底S1所位于之平面(XY平面)。第一金属层L1_i与第二金属层L2_i之间可由介电材料隔开，第二金属层L2_i与第三金属层L3_i之间由介电材料隔开。介电材料例如是二氧化硅(SiO2)或氧化铝(Al2O3)等具有高介电常数特性的材料。
第一金属层L1_i包括下电极的第一图案化金属部b1_i。第二金属层L2_i配置于第一金属层L1_i上，第二金属层L2_i包括下电极的第二图案化金属部b2_i与上电极的第一图案化金属部t1_i。第三金属层L3_i配置于第二金属层L2_i上，且第三金属层L3_i包括下电极的第三图案化金属部b3_i、下电极的第四图案化金属部b4_i与上电极的第二图案化金属部t2_i。虽然连接通孔未绘示于图3A，但构成上电极的第一图案化金属部t1_i以及第二图案化金属部t2_i可经由通孔(vias)而彼此电性连接。此外，构成下电极的第一图案化金属部b1_i、第二图案化金属部b2_i、第三图案化金属部b3_i，以及、第四图案化金属部b4_i亦可经由通孔而彼此电性连接。
于本示范性实施例中，第(i-1)个电容单元21_(i-1)设置于第i个电容单元21_i旁边，且第(i-1)个电容单元21_(i-1)的结构相同于第i个电容单元21_i的结构。也就是说，第(i-1)个电容单元21_(i-1)同样包括第一金属层L1_(i-1)、第二金属层L2_(i-1)，以及第三金属层L3_(i-1)。第一金属层L1_(i-1)、第二金属层L2_(i-1)，以及第三金属层L3_(i-1)形成电容单元21_(i-1)的上电极与下电极(以不同网底图样表示上电极与下电极)。第一金属层L1_(i-1)、第二金属层L2_(i-1)，以及第三金属层L3_(i-1)依序沿着第二轴向(Z轴)而平行堆迭于基底S1上方。
在第(i-1)个电容单元21_(i-1)中，第一金属层L1_(i-1)包括下电极的第一图案化金属部b1_(i-1)。第二金属层L2_(i-1)配置于第一金属层L1_(i-1)上，第二金属层L2_(i-1)包括下电极的第二图案化金属部b2_(i-1)与上电极的第一图案化金属部t1_(i-1)。第三金属层L3_(i-1)配置于第二金属层L2_(i-1)上，且第三金属层L3_(i-1)包括下电极的第三图案化金属部b3_(i-1)、下电极的第四图案化金属部b4_(i-1)与上电极的第二图案化金属部t1_(i-1)。
于本示范性实施例中，第i个电容单元21_i的下电极的第二图案金属部b2_i具有开口A1，上电极的第一图案化金属部t1_i的一侧E1暴露在开口A1，使上电极的第一图案化金属部t1_i的所述一侧E1相邻于第(i-1)个电容单元21_(i-1)的下电极。详细而言，基于第i个电容单元21_i的第二金属层L2_i相邻设置于第i个电容单元21_(i-1)的第二金属层L2_(i-1)的旁边，且第i个电容单元21_i的上电极的第一图案化金属部t1_i将相邻于第(i-1)个电容单元21_(i-1)的下电极的第二图案化金属部b1_(i-1)。如此一来，除了第i个电容单元21_i的下电极与上电极之间可形成电容之外，且第i个电容单元21_i的上电极的第一图案化金属部t1_i与第(i-1)个电容单元21_(i-1)的下电极的第二图案化金属部b1_(i-1)之间也可形成电容。
于本示范性实施例中，第i个电容单元21_i的上电极的第二图案化金属部t2_i相邻设置于下电极的第三图案化金属部b3_i的一侧。此外，上述第i个电容单元21_i的上电极的第二图案化金属部t2_i相邻设置于下电极的第四图案化金属部b4_i的一侧。如此一来，第i个电容单元21_i的上电极的第二图案化金属部t2_i将相邻于第(i-1)个电容单元21_(i-1)的下电极。详细而言，基于第i个电容单元21_i的第三金属层L3_i相邻设置于第(i-1)个电容单元21_(i-1)的第三金属层L3_(i-1)的旁边，第i个电容单元21_i的上电极的第二图案化金属部t2_i将相邻于第(i-1)个电容单元21_(i-1)的下电极的第三图案化金属部b3_(i-1)与第四图案化金属部b4_(i-1)。如此一来，第i个电容单元21_i的上电极的第二图案化金属部t2_i与第(i-1)个电容单元21_(i-1)的下电极的第三图案化金属部b3_(i-1)与第四图案化金属部b4_(i-1)之间也可形成电容。
另外，虽然未绘示于图3A，但依据上述说明可知，第(i+1)个电容单元21_(i+1)设置于第i个电容单元21_i旁边，且第(i+1)个电容单元21_(i+1)的结构相同于第i个电容单元21_i的结构。因此，第(i+1)个电容单元21_(i+1)的上电极与第i个电容单元21_i的下电极之间也可形成电容。
图3B是依据图3A之实施例所绘示的第一金属层、第二金属层与第三金属层的上视示意图。请参照图3B，上电极的第二图案化金属部t2_i包括长线型部35、短线型部36，以及多个连接部31、32、33、34。长线型部35垂直于短线型部36，且短线型部36与长线型部35相交于长线型部35的两端之间的交点上。连接部31位于短线型部36与长线型部35的交点旁，连接部33、34分别位于长线型部的所述两端上，且连接部32位于短线型部36的一端上。如此，电容单元21_i可经由向外凸出的连接部31、32、33、34而与不同的方向上的其他电容单元相连接。请合并参照图3A与图3B的范例，第i个电容单元21_i的第二图案化金属部t2_i可透过连接部31而与第(i-1)个电容单元21_(i-1)的第二图案化金属部t2_(i-1)相连。如此一来，于电路运作过程中，第i个电容单元21_i的上电极与第(i-1)个电容单元21_(i-1)的上电极共电位。
请再参照图3B，下电极的第三图案化金属部b3_i的上视图案与下电极的第四图案化金属部b4_i的上视图案相同，且下电极的第三图案化金属部b3_i与下电极的第四图案化金属部b4_i分别位于上电极的第二图案化金属部t2_i的短线型部36的相异两侧。并且，上电极的第二图案化金属部t2_i相邻设置于下电极的第三图案化金属部b3_i的一侧，上电极的第二图案化金属部t2_i相邻设置于下电极的第四图案化金属部b4_i的一侧。也就是说，上电极的第二图案化金属部t2_i的长线型部35与下电极的第三图案化金属部b3_i以及下电极的第四图案化金属部b4_i并列排列。如此一来，请合并参照图3A与图3B的范例，上电极的第二图案化金属部t2_i的长线型部35的一侧将相邻于第(i-1)个电容单元21_(i-1)的下电极。
请再参照图3B，下电极的第二图案化金属部b2_i包括第一线型部39、第二线型部40以及第三线型部41，且第一线型部39与第三线型部41平行设置。第一线型部39与第三线型部41分别连接于第二线型部40的两端，开口A1形成于第一线型部39以及第三线型部41之间。上电极的第一金属部t1_i呈现长条状并位于第一线型部39以及第三线型部41之间。如此一来，请合并参照图3A与图3B的范例，上电极的第二图案化金属部t1_i的一侧E1将相邻于第(i-1)个电容单元21_(i-1)的下电极。此外，下电极的第一图案化金属部b1_i包括T字部37与U字部38，T字部37的脚部延伸至U字部38内而垂直相交于U字部38的底部，T字部37的头部位于U字部38内。
于本示范性范例中，下电极的第一图案化金属部b1_i、下电极的第二图案化金属部b2_i、下电极的第三图案化金属部b3_i，以及下电极的第四图案化金属部b4_i经由多个第一连接通孔V1、V2、V3、V4而电性连接。上电极的第一图案化金属部t1_i以及上电极的第二图案化金属部t2_i经由多个第二连接通孔V5、V6、V7而电性连接。基于上述配置，上电极的第一图案化金属部t1_i被包夹于下电极的第一图案化金属部b1_i与上电极的第二图案化金属部t2_i的长线型部35之间。
在图3A与图3B的实施例中是以电容单元包括三层金属层为例进行说明，但本发明不限于此。在提升电容值的考量下，可重复配置多层与第二金属层形状相同的其他金属层于第一金属层与第三金属层之间。以下将列举一实施例说明之。
图4是依据本发明一实施例所绘示的电容单元的立体示意图。请参照图4，除了包括第一金属层L1_i、第二金属层L2_i，以及第三金属层L3_i之外，第i个电容单元21_i更包括第四金属层L4_i。第四金属层L4_i配置于第二金属层L2_i与第三金属层L3_i之间，第四金属层L4_i包括上电极的第三图案化金属部t3_i以及下电极的第五图案化金属部b5_i。上电极的第三图案化金属部t3_i的上视图案相同于上电极的该第一图案化金属部t1_i，且下电极的第五图案化金属部b5_i的上视图案相同于下电极的第二图案化金属部b2_i。上电极的第三图案化金属部t3_i也将经由通孔与上电极的其他部位(即上电极的第一图案化金属部t1_i以及上电极的第二图案化金属部t2_i)相连，下电极的第五图案化金属部b5_i也将经由通孔与下电极的其他部位(即下电极的第二图案化金属部b2_i、下电极的第三图案化金属部b3_i以及下电极的第四图案化金属部b4_i)相连。
图5是依据图4的实施例所绘示的电容阵列结构的俯视图。请参照图5，电容阵列结构500包括多个如图4所示的电容单元，这些电容单元呈现阵列排列。具体而言，这些电容单元可透过上电极的连接部而彼此相连，从而呈现阵列排列。再者，电容阵列结构500的阵列***可布置有多个冗余电容单元包围电容阵列结构。举例而言，七个电容单元51、52、53、54、55、56、57可沿X轴排列而形成一电容列，并且由电容单元51～57形成的电容列的两端分别设置有冗余电容单元D1、D2。此外，两个电容单元58、59亦可沿着X轴排列而形成另一电容列，并且由电容单元58、59形成的电容列的两端分别设置有冗余电容单元D3、D4。电容单元58的上电极在Y方向上与电容单元53的上电极电性连接，且电容单元59的上电极在Y方向上与电容单元54的上电极电性连接。于图5的范例中，形成电容列的各电容单元51～57的上电极延X方向而彼此电性连接，形成电容列的电容单元58～59的上电极延X方向而彼此电性连接。此外，电容单元58的上电极与电容单元53的上电极电性连接，且电容单元59的上电极与电容单元54的上电极电性连接。值得注意的是，如图5的范例所示，冗余电容单元D1、D2的上电极分别不与电容单元51、57的上电极电性连接，且冗余电容单元D3、D4的上电极分别不与电容单元58、59的上电极电性连接。综上所述，本发明的电容阵列结构500可透过各电容单元的连接部而弹性地布局为任意形状的电容阵列。然而，图5的排列方式仅为示范性说明，电容单元的数量与排列方式可视实际应用而设计。
基于图2至图4的说明可知，透过本发明之电容单元的阵列排列与形状配置，各个电容单元的上电极的底部与四周围皆被自己的下电极与相邻电容单元的下电极包围，以降低各个电容单元的上电极与周遭的其他物件(像是基底或金属绕线)所形成的寄生电容。此外，各个电容单元的下电极不仅可与自己的上电极之间形成电容来提供电容值，各个电容单元的下电极更可与相邻电容单元的上电极之间形成电容来提供电容值。
详细而言，图6是依据图5的实施例所绘示的电容阵列结构的剖面图。请参照图6，图6为图5之电容阵列结构沿着X-X’线的剖面图。电容单元51、52、53、54、55、56、57沿着X方向依序排列而形成一电容列，且冗余电容单元D1、D2分别排列于此电容列的两端。电容单元51、52、53、54、55、56、57的上电极可连接T端而耦接相同的第一操作电压，电容单元51、52、53、54、55、56的下电极依序分别连接至B5端、B4端、B2端、B0端、B1端、B3端。需注意的是，电容单元57的下电极与冗余电容单元D1的下电极连接至相同的B6端。冗余电容单元D1的上电极连接至D端而耦接预定参考电压。冗余电容单元D2的上电极与下电极均连接至前述D端而耦接预定参考电压。
在本实施例中，每一个电容单元51、52、53、54、55、56、57可提供相同的单位电容值，若透过第一金属层下方的金属走线来连接这些电容单元的下电极可提供多倍数的单位电容值。举例而言，若电容单元53的B2端与电容单元52的B4端相连，则电容单元53与电容单元52可合并作为电路里可提供两倍单位电容值的一个电容元件。以下将详述每一电容单元可提供之电容值。
请参照图6，电容单元55的上电极可与电容单元55自己的下电极形成电容。如图所示，电容单元55的下电极的第一图案化金属部b1可与电容单元55内的上电极的第一图案化金属部t1之间形成电容，且上述电容单元55的下电极的第一图案化金属部b1也可与电容单元55内的上电极的其余图案化金属部(例如为图案化金属部t2、t3)之间形成电容。此外，电容单元55的下电极的第二图案化金属部b2可与电容单元55内的上电极的第一图案化金属部t1之间形成电容，且上述电容单元55的第二图案化金属部b2也可与电容单元55内的下电极的其余图案化金属部(例如为图案化金属部t2、t3)之间形成电容。此外，电容单元55的下电极的第三图案化金属部b3可与电容单元55内的上电极的第二图案化金属部t2之间形成电容，且上述电容单元55的下电极的第三图案化金属部b3也可与电容单元55内的上电极的其余图案化金属部(例如为图案化金属部t1、t3)之间形成电容。此外，电容单元55的下电极的第五图案化金属部b5可与电容单元55内的上电极的第三图案化金属部t3之间形成电容，且上述电容单元55的下电极的第五图案化金属部b5也可与电容单元55内的上电极的其余图案化金属部(例如为图案化金属部t1、t2)之间形成电容。简言之，电容单元55可透过自身下电极(如图案化金属部b1、b2、b3、b5)与自身上电极(如图案化金属部t1、t2、t3)而提供电容。在此，将上述自身下电极与自身上电极可提供的电容值称为内电容Ci。
除了上述的内电容Ci之外，电容单元55的下电极也可与相邻的电容单元56的上电极之间形成电容，进而提供电容单元的电容值。举例而言，电容单元55的下电极的第一图案化金属部b1可与电容单元56的上电极的第一图案化金属部t1之间形成电容，且电容单元55的下电极的第一图案化金属部b1也可与电容单元56的上电极的其余图案化金属部(例如为图案化金属t2、t3)之间形成电容。此外，电容单元55的下电极的第二图案化金属部b2可与相邻电容单元56的上电极的第一图案化金属部t1之间形成电容，且上述电容单元55的下电极的第二图案化金属部b2也可与电容单元56的上电极的其余图案化金属部(例如为图案化金属部t2、t3)之间形成电容。此外，电容单元55的下电极的第三图案化金属部b3可与电容单元56的上电极的第二图案化金属部t2之间形成电容，且上述电容单元55的下电极的第三图案化金属部b3也可与电容单元56的上电极的其余图案化金属部(例如为图案化金属部t1、t3)之间形成电容。此外，电容单元55的下电极的第五图案化金属部b5可与电容单元56的上电极的第三图案化金属部t3之间形成电容，且上述电容单元55的下电极的第五图案化金属部b5也可与电容单元56的上电极的其余图案化金属部(例如为图案化金属部t1、t2)之间形成电容。简言之，电容单元55可透过自身下电极(如图案化金属部b1、b2、b3、b5)与相邻电容单元56的上电极(如图案化金属部t1、t2、t3)形成电容。在此，将上述自身下电极与相邻电容单元的上电极形成电容可提供的电容值称为外电容Ce。值得注意的是，依据本实施例的设置方式，电容单元54的下电极已经将电容单元54的上电极与电容单元55的下电极隔离，因此电容单元55的下电极不会与电容单元54的上电极形成电容。
以上为电容单元55可提供的内电容Ci以及外电容Ce的说明。因此，电容单元55可提供的电容值C为内电容加外电容。亦即，C＝Ci+Ce。相似的，电容单元51、52、53、54、56也可分别提供相同的电容值C。
电容单元57可提供的内电容Ci与上述内容相似，就不再次赘述，以下将详述电容单元57可提供的外电容Ce的说明。由于电容单元57右方设置了冗余电容单元D2，且于电路实际操作过程中，冗余电容单元D2的上电极与下电极连接至D端而耦接预定参考电压。此外，冗余电容单元D1的上电极连接至D端而耦接预定参考电压，冗余电容单元D1的下电极连接B6端而耦接与电容单元57的下电极相同的电压。因此，电容单元57的下电极虽然无法与冗余电容单元D2的上电极形成电容，但电容单元57的下电极可透过与冗余电容单元D1耦接相同的B6端(代表电容单元57的下电极与电容单元D1的下电极共电位)，使电容单元57的下电极可基于冗余电容单元D1的下电极与电容单元51的上电极形成电容而可产生外电容Ce。换言之，冗余电容单元D1的下电极与电容单元51的上电极形成的电容可作为电容单元57的外电容。也就是说，电容单元57可提供的电容值与其余电容单元51～56相同，皆为C＝Ci+Ce。
综上所述，在本发明的电容阵列结构中，电容单元的下电极除了与自身电容单元的上电极形成电容之外，还可与相邻的电容单元的上电极形成电容。除此之外，依据本发明的电容阵列结构，各电容单元的上电极透过冗余电容的隔绝，不易与基底或其他金属绕线形成寄生电容，因此本发明的金属-氧化层-金属电容更适合用于对寄生电敏感的电路中。也就是说，本发明之电容阵列结构能具有更小的寄生电容干扰，且每一电容单元可提供的电容值一致，以确保电路可更稳定的工作。基于电容单元的下电极可同时与自己的上电极以及邻近电容单元的上电极形成电容，本发明的电容单元可在确保提供一定电容值的情况下具有较小的布局面积。另一方面，本发明的电容结构可藉由朝水平方向与垂直方向延伸的连接部而彼此连结，使得电容阵列可弹性地布局为任意的形状。此外，基于本发明之各金属层的几何图形结构，各电容单元可在确保提供一定电容值的情况下以高密度的方式排列于基底上。
虽然本发明已以实施例揭露如上，然其并非用以限定本发明，任何所属技术领域中具有通常知识者，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，故本发明的保护范围当视后附的权利要求所界定者为准。

Claims (14)

1.一种电容阵列结构，其特征在于，包括：
N个电容单元，每一该些电容单元包含一上电极与一下电极，其中该些电容单元沿一第一轴向而相邻排列而构成一电容列，且该些电容单元中的第i个电容单元包括：
一第一金属层，包括该下电极的一第一图案化金属部；
一第二金属层，配置于该第一金属层上，包括该下电极的一第二图案化金属部与该上电极的一第一图案化金属部；以及
一第三金属层，配置于该第二金属层上，且包括该下电极的一第三图案化金属部、该下电极的一第四图案化金属部与该上电极的一第二图案化金属部，其中i为不大于N的正整数且N为正整数，
其中该下电极的该第二图案金属部具有一开口，该上电极的该第一图案化金属部的一侧暴露在该开口，使该上电极的该第一图案化金属部的所述一侧相邻于第(i-1)个电容单元的下电极。
2.如权利要求1所述的电容阵列结构，其特征在于，其中该上电极的该第二图案化金属部的一长线型部与该下电极的该第三图案化金属部以及该下电极的该第四图案化金属部并列排列，且该长线型部的一侧相邻于第(i-1)个电容单元的下电极。
3.如权利要求1所述的电容阵列结构，其特征在于，其中一第二轴向垂直于一基底所位于之平面，而该第一金属层、该第二金属层，以及该第三金属层依序沿着该第二轴向而堆迭于该基底上方。
4.如权利要求1所述的电容阵列结构，其特征在于，其中该第一金属层与该第二金属层之间由介电材料隔开，该第二金属层与该第三金属层之间由该介电材料隔开。
5.如权利要求1所述的电容阵列结构，其特征在于，该下电极的该第一图案化金属部、该下电极的该第二图案化金属部、该下电极的该第三图案化金属部，以及该下电极的该第四图案化金属部经由多个第一连接通孔而电性连接，该上电极的该第一图案化金属部以及该上电极的该第二图案化金属部经由多个第二连接通孔而电性连接。
6.如权利要求1所述的电容阵列结构，其特征在于，其中每一该电容单元的该下电极与该上电极之间形成电容，且第i个电容单元的该上电极的该第一图案化金属部与第(i-1)个电容单元的下电极的该第二图案化金属部之间形成电容。
7.如权利要求1所述的电容阵列结构，其特征在于，其中该上电极的该第一图案化金属部被包夹于该下电极的该第一图案化金属部与该上电极的该第二图案化金属部的一长线型部之间，
其中该上电极的该第二图案化金属部相邻设置于该下电极的该第三图案化金属部的一侧，该上电极的该第二图案化金属部相邻设置于该下电极的该第四图案化金属部的一侧。
8.如权利要求1所述的电容阵列结构，其特征在于，其中该上电极的该第二图案化金属部包括一长线型部、一短线型部，以及多个连接部，该长线型部垂直于该短线型部，该短线型部与该长线型部相交于该长线型部的两端之间的一交点上，
其中该些连接部分别位于该交点旁、该长线型部的所述两端上，以及该短线型部的一端上。
9.如权利要求1所述的电容阵列结构，其特征在于，该下电极的该第二图案化金属部包括一第一线型部、一第二线型部以及一第三线型部，该第一线型部与该第三线型部平行设置，且该第一线型部与该第三线型部分别连接于该第二线型部的两端，该开口形成于该第一线型部以及该第三线型部之间，该上电极的该第一金属部呈现长条状并位于该第一线型部以及该第三线型部之间。
10.如权利要求1所述的电容阵列结构，其特征在于，其中第i个电容单元更包括一第四金属层，该第四金属层配置于该第二金属层与该第三金属层之间，该第四金属层包括该上电极的第三图案化金属部以及该下电极的第五图案化金属部。
11.如权利要求10所述的电容阵列结构，其特征在于，其中该上电极的该第三图案化金属部的上视图案相同于该上电极的该第一图案化金属部，且该上电极的该第五图案化金属部的上视图案相同于该下电极的该第二图案化金属部。
12.如权利要求1所述的电容阵列结构，其特征在于，其中该下电极的该第一图案化金属部包括一T字部与一U字部，该T字部的脚部延伸至该U字部内而垂直相交于该U字部的底部，该T字部的头部位于该U字部内。
13.如权利要求1所述的电容阵列结构，其特征在于，其中第i个电容单元的该上电极与第(i-1)个电容单元的上电极共电位。
14.如权利要求1所述的电容阵列结构，其特征在于，更包括一第一冗余电容单元与一第二冗余电容单元，其中该第一冗余电容单元设置于该电容列的一侧，该第二冗余电容单元设置于该电容列的另一侧，致使该电容列的第1个电容单元的上电极与该第一冗余电容单元的下电极形成电容，且该电容列的第N个电容单元的下电极与该第二冗余电容单元的上电极形成电容。
CN201710437255.8A 2017-06-12 2017-06-12 电容阵列结构 Active CN109037211B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201710437255.8A CN109037211B (zh) 2017-06-12 2017-06-12 电容阵列结构
US15/806,149 US10249705B2 (en) 2017-06-12 2017-11-07 Capacitor array structure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710437255.8A CN109037211B (zh) 2017-06-12 2017-06-12 电容阵列结构

Publications (2)

Publication Number Publication Date
CN109037211A true CN109037211A (zh) 2018-12-18
CN109037211B CN109037211B (zh) 2020-10-16

Family

ID=64564311

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710437255.8A Active CN109037211B (zh) 2017-06-12 2017-06-12 电容阵列结构

Country Status (2)

Country Link
US (1) US10249705B2 (zh)
CN (1) CN109037211B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111129304A (zh) * 2019-11-28 2020-05-08 联芸科技（杭州）有限公司 Mom电容器、电容阵列结构以及其制造方法
CN111262585A (zh) * 2020-02-14 2020-06-09 深圳市紫光同创电子有限公司 一种电容器及模拟数字转换器芯片
TWI761205B (zh) * 2021-05-11 2022-04-11 瑞昱半導體股份有限公司 帶有仿製電容結構的半導體電容陣列布局

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10979063B2 (en) 2019-05-13 2021-04-13 Stmicroelectronics (Grenoble 2) Sas Electronic circuit with a set of weighted capacitances
TWI774364B (zh) * 2021-05-11 2022-08-11 瑞昱半導體股份有限公司 能夠朝向布局邊緣形成寄生電容的半導體電容陣列布局

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080158772A1 (en) * 2006-12-29 2008-07-03 Industrial Technology Research Institute Common centroid symmetric structure capacitor
CN102487055A (zh) * 2010-12-01 2012-06-06 上海华虹Nec电子有限公司 金属-氧化物-金属电容结构
CN103337491A (zh) * 2013-06-26 2013-10-02 中国科学院计算技术研究所 一种用于全向连接的金属电容及布图方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7872852B2 (en) * 2008-02-12 2011-01-18 United Microelectronics Corp. Conductive structure having capacitor
CN102522403A (zh) 2009-09-11 2012-06-27 联咏科技股份有限公司 具有低寄生电容的金属氧化层金属电容
US20140049872A1 (en) 2012-08-16 2014-02-20 Himax Technologies Limited Metal-oxide-metal capacitor able to reduce area of capacitor arrays
US9450041B2 (en) 2012-11-28 2016-09-20 Marvell World Trade Ltd. Stackable high-density metal-oxide-metal capacitor with minimum top plate parasitic capacitance
CN103887301B (zh) 2012-12-20 2016-09-21 扬智科技股份有限公司 用于自动化电容布局的单位电容模块、自动化电容布局方法以及自动化电容布局装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080158772A1 (en) * 2006-12-29 2008-07-03 Industrial Technology Research Institute Common centroid symmetric structure capacitor
CN102487055A (zh) * 2010-12-01 2012-06-06 上海华虹Nec电子有限公司 金属-氧化物-金属电容结构
CN103337491A (zh) * 2013-06-26 2013-10-02 中国科学院计算技术研究所 一种用于全向连接的金属电容及布图方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111129304A (zh) * 2019-11-28 2020-05-08 联芸科技（杭州）有限公司 Mom电容器、电容阵列结构以及其制造方法
CN111262585A (zh) * 2020-02-14 2020-06-09 深圳市紫光同创电子有限公司 一种电容器及模拟数字转换器芯片
CN111262585B (zh) * 2020-02-14 2023-03-28 深圳市紫光同创电子有限公司 一种电容器及模拟数字转换器芯片
TWI761205B (zh) * 2021-05-11 2022-04-11 瑞昱半導體股份有限公司 帶有仿製電容結構的半導體電容陣列布局
US11837597B2 (en) 2021-05-11 2023-12-05 Realtek Semiconductor Corporation Semiconductor capacitor array layout with dummy capacitor structure

Also Published As

Publication number Publication date
US20180358427A1 (en) 2018-12-13
US10249705B2 (en) 2019-04-02
CN109037211B (zh) 2020-10-16

Similar Documents

Publication Publication Date Title
CN109037211A (zh) 电容阵列结构
CN105990931B (zh) 马达绕组
TW470982B (en) Multilayer electronic device and method for producing same
TWI271754B (en) Three-dimensional capacitor structure
CN101009157B (zh) 积层电容器
US7327551B2 (en) Capacitor structure
US7872852B2 (en) Conductive structure having capacitor
JP6639736B2 (ja) キャパシタ装置とその製造方法
TW200534309A (en) Multilayer capacitor
US7149071B2 (en) Controlled resistance capacitors
JP2007042677A (ja) 積層コンデンサ
JP2008277474A (ja) ケース入りコンデンサ
JP2019514209A (ja) コンデンサアレンジメント
CN102903717B (zh) 具有稳定供电的电容器的半导体集成电路及其制造方法
JP4105665B2 (ja) 積層セラミックコンデンサ
CN110858520B (zh) 电能存储设备和用于制造电能存储设备的方法
CN101483090B (zh) 避雷器
TWI580057B (zh) 半導體電容
KR20180130298A (ko) 커패시터
CN100454550C (zh) 电容结构
CN100511511C (zh) 多层片状电容器阵列及其接线结构
JP2000012383A (ja) 電気二重層コンデンサ・バンク
JPH11251180A (ja) 積層コンデンサ
CN104022015A (zh) Mim双电容器结构及其制造方法
CN112368831A (zh) 一种集成电路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant