CN100511511C - 多层片状电容器阵列及其接线结构 - Google Patents

Abstract

本发明公开了一种多层片状电容器阵列，包括：电容器器身，具有多个介电层；多个第一和第二内部电极对，形成在多个介电层上，使得一个内部电极对中的一个电极面向该内部电极对中的另一电极，并且在其之间夹置有多个介电层的一个；至少一个第一外部接线端和多个第二外部接线端，形成在电容器器身的顶面和底面中至少一个表面上；以及至少一个第一导电过孔和多个第二导电过孔，形成在电容器器身的分层方向上，并分别连接至第一外部接线端和第二外部接线端。

Description

多层片状电容器阵列及其接线结构

技术领域

本发明一般地涉及一种多层片状电容器，并且更特别地，涉及一种在单片中提供多个电容器的多层片状电容器。

背景技术

多层片状电容器(MLCC)具有由夹置于多个介电层之间的内部电极组成的结构，这对本领域内的技术人员来说是已知的。由于小尺寸、大容量和易于安装的优点，MLCC已经被广泛的应用于各种电子装置。

最近，为了减小零件的尺寸以及实现易于安装过程，需要一种多层片状电容器阵列，其特征在于，在单片中制造具有相同或不同静电容量的两个或多个电容器。

图1a和1b分别是示出传统多层片状电容器阵列的分解透视图和示意性透视图。

如图1a的分解透视图所示，两个第一内部电极12a和12b以及两个第二内部电极13a和13b分别形成在多个介电层11a和11b上。第一和第二内部电极12a、12b、13a、和13b具有从其一侧面延伸的引线14a、14b、15a、和15b。图1a所示的具有第一和第二内部电极12a、12b、13a、和13b的介电层11a和11b彼此堆叠，以形成图1b所示的电容器器身11。此外，从图1b明显看出，设置了连接至引线14a、14b、15a、和15b的外部接线端16a、16b、17a、和17b，从而得到了多层片状电容器10。

这样，在结构一侧的第一和第二内部电极12a和13a，以及在另一侧的第一和第二内部电极12b和13b起到独立电容器的作用。图1a和1b中描述的传统的多层片状电容器阵列10包括在水平方向布置的电容器，因此，当使用三个或更多的电容器时，难以减小其尺寸。

另外，传统的多层片状电容器阵列10需要具有较小的等效串联电感(ESL)，以特别地被用作连接在半导体芯片和LSI电源电路中的电源之间的去耦电容器。

为了减小等效串联电感，美国专利第5,880,925号公开了在具有相反极性的引线的交叉布置中的多个引线的结构。然而，上述的结构不适合用于具有多个水平布置的内部电极的传统多层片状电容器阵列。即，在图1a所示的多层片状电容器阵列的单个内部电极的一个侧面上的引线数量加倍的情况下，电容器的数量增加了两倍。因此，难以在有限的空间内增加引线的数量，以获得期望的减小ESL的效果。

此外，传统的多层片状电容器阵列是不利的，因为其尺寸由于结构限制而不能减小，并且其局限性影响了为减小ESL而作出的引线结构的改变。

发明内容

因此，本发明旨在解决在现有技术中存在的上述问题，并且本发明的一个目的是提供一种多层片状电容器阵列，其特征在于，提供了使用在堆叠方向上形成的导电过孔(conductive via)和在电容器器身的顶面和底面上形成的外部接线端的多个电容器，并且导电过孔被适当的设置，以实现减小ESL的效果。

本发明的另一目的是为多层片状电容器阵列提供一种接线结构，其具有适合与上述的多层片状电容器阵列一起使用的内部连接结构。

为了实现上述的目的，本发明提供了一种多层片状电容器阵列，包括：电容器器身，具有堆叠在一起的多个介电层；多个第一和第二内部电极对，形成在多个介电层上，使得一对内部电极中的一个电极面向一对内部电极中的另一个电极，在其之间夹置多个介电层中的一个；至少一个第一外部接线端和多个第二外部接线端，形成在电容器器身的顶面和底面的至少一个表面上；以及至少一个第一导电过孔和多个第二导电过孔，形成在电容器器身的分层方向上，并分别连接至第一外部接线端和第二外部接线端，其中，至少一个第一导电过孔连接至第一内部电极并与第二内部电极电绝缘，多个第二导电过孔被分成k(k≥2)组，每组至少具有一个第二导电过孔，以及第二内部电极被分成k组，每组至少具有一个第二内部电极，并且第二导电过孔的每组连接至第二内部电极的每组并与第二内部电极的其他组和第一内部电极电绝缘。

优选地，设置第一和第二导电过孔，使得由流入与其连接的内部电极的电流感应的磁场被抵消，从而减小ESL。

在减小ESL的优选实施例中，与预定的第一导电过孔相邻的每组第二导电过孔，被设置为以等间隔与预定的第一导电过孔隔开。此外，设置多个第一导电过孔，其中，第一和第二导电过孔分别设置在规则正方形的角上，以减小ESL。特别地，在本实施例中，第一导电过孔设置在对角线方向上彼此相对的两个角上，以及第二导电过孔设置在其他两个角上。

根据该实施例，连接至第二导电过孔的一组第二内部电极，与第二导电过孔的其他组分离并电绝缘，使得两组内部电极没有连接至相同的第二导电过孔组。相反地，MLCC至少包括一个连接至两组第二内部电极的第二导电过孔。

此外，每组第二内部电极具有相等的数量，使得每个电容器具有相同的静电容量。相反地，至少一组第二内部电极具有不同于其他组第二内部电极的数量，由此至少一个电容器具有不同的静电容量。类似地，至少一组第二导电过孔具有不同于第二导电过孔其他组的数量。

本发明还提供了一种多层片状电容器阵列的接线结构，包括：基线板(baseboard)，具有至少两条电源线和一条接地线；以及多层片状电容器阵列包，安装在基线板上并具有布线衬底，该布线衬底具有微处理器单元(MPU)芯片和安装在布线衬底下面的多层片状电容器阵列，其中，多层片状电容器阵列包括：电容器器身，具有堆叠在一起的多个介电层；多个第一和第二内部电极对，形成在多个介电层上，使得内部电极对中的一个电极面向内部电极对中的另一个电极，在其之间夹置有多个介电层的一个；至少一个第一外部接线端和多个第二外部接线端，形成在电容器器身的顶面和底面的至少一个表面上；以及至少一个第一导电过孔和多个第二导电过孔，形成在电容器器身的分层方向上，并分别连接至第一外部接线端和第二外部接线端，其中，所述至少一个第一导电过孔连接至第一内部电极并与第二内部电极电绝缘，其中，多个第二导电过孔被分成k(k≥2)组，每组至少具有一个第二导电过孔，并且第二内部电极被分成k组，每组至少具有一个第二内部电极，并且第二导电过孔的每个组连接至第二内部电极的每个组并与第二内部电极的其他组和第一内部电极电绝缘，其中，接地线连接至第一外部接线端，并且电源线分别地连接至第二外部接线端，每个第二外部接线端连接至k组第二导电过孔的每个组，并且其中，电源线和接地线中至少一条通过多层片状电容器的第一和第二导电过孔中相应的一个连接至MPU芯片。

附图说明

从以下结合附图的详细描述中将更容易理解本发明的上述和其他目的、特征、和其他优点，在附图中，

图1a和1b分别是传统的多层片状电容器阵列的分解透视图和示意性透视图；

图2a和2b分别是根据本发明的第一实施例的多层片状电容器阵列的示意性透视图和侧截面图；

图3a至3c是示出应用到图2b所示的多层片状电容器阵列的各介电层的导电过孔和内部电极的示意图；

图4a和4b是示出根据本发明的在多层片状电容器阵列中的ESL减小效果的示意图；

图5a至5c是根据本发明的第二实施例的多层片状电容器阵列的俯视图和截面图；

图6a和6b分别是根据本发明的第三实施例的多层片状电容器阵列的俯视图和截面图；

图7示出了本发明的多层片状电容器阵列的接线结构的实施例；

图8示出了本发明的多层片状电容器阵列的接线结构的另一实施例。

具体实施方式

下面，将参照附图详细描述本发明的多层片状电容器阵列。

图2a和2b分别是根据本发明的第一实施例的多层片状电容器阵列的示意性透视图和侧截面图。根据第一实施例，多层片状电容器阵列包括两个电容器。如图2a所示，多层片状电容器阵列20包括电容器器身21，在电容器器身上形成有第一外部接线端27和两组第二外部接线端26a和26b。第一外部接线端27连接至阴极并连接至两个电容器。一组第二外部接线端26a设置为一个电容器的阳极端子，并且另一组第二外部接线端26b设置为另一个电容器的阳极端子。在图2a中，示出了电容器器身的顶面。其底面可以形成有外部接线端26a、26b、和27，对应于其顶面的外部接线端。

根据第一实施例，可以通过在图2中可以看到的垂直导电过孔25、24a、和24b，来实现第一和第二外部接线端27、26a、和26b与内部电极22a、22b、23a、和23b之间的连接。图2b是沿图2a所示的多层片状电容器阵列20中的线A-A’的截面图。

如图2b所示，多层片状电容器阵列20的电容器器身21包括堆叠在一起的多个介电层21a-21e。第一内部电极23a和23b以及第二内部电极22a和22b交替地布置，使得介电层21b-21d分别夹置在第一和第二内部电极22a、23a、22b、和23b之间。

第一导电过孔25连接至两个第一内部电极23a和23b，由此第一外布接线端27与第一内部电极23a和23b电连接。然而，第一导电过孔25通过开区域(open region)与两个第二内部电极22a和22b电绝缘。

如图2b中的C所示，一个第二导电过孔24a连接至一个第二内部电极22a，因此将第二内部电极22a与第二外布接线端26a电连接。此外，如图2b中的O所示，第二导电过孔24a通过开区域与第一内部电极23a和23b以及另一第二内部电极22b电绝缘。这样，另一第二导电过孔24b连接至另一第二内部电极22b，使得第二内部电极22b与第二外部接线端26b电连接。此外，上述的第二导电过孔24b通过开区域与第一内部电极23a和23b以及另一第二内部电极22a电绝缘。

图2b示出了在A-A’方向上的外部接线端最前面行和内部电极的连接结构，其中内部电极通过导电过孔连接至外部接线端。这样，外部接线端的其他行通过使用导电过孔而具有与内部电极的连接结构。

也就是，如图2b所示，当第一外部接线端27通过第一导电过孔25连接至第一内部电极23a和23b时，其与第二内部电极22a和22b电断开。形成涉及第一正极性的第二外部接线端26a和涉及第二正极性的第二外部接线端26b，以分别仅与最低的第二内部电极22a和另一第二内部电极22b电连接。

特别地参照图3a至3c对图2b中示出的连接结构加以描述。

图3a至3c示出了应用到图2b的多层片状电容器阵列20的导电过孔24a、24b和25以及介电层21a、21b、21c、和21d的内部电极22a、22b、23a和23b的排列。

图3a示出了形成在图2b的第一介电层21a上的第二内部电极22a。如图中所示，第二内部电极22a仅与涉及第一正极性的第二导电过孔24a连接，并通过开区域与第一导电过孔25和另一第二导电过孔24b电断开。

如图3b所示，形成在第三介电层21c上的第二内部电极22b仅与涉及第二正极性的第二导电过孔24b连接，并通过开区域与第一导电过孔25和另一第二导电过孔24a电断开。

此外，如图3c所示，分别形成在第二介电层21b和第四介电层21d上的第一内部电极23a和23b，与涉及负极性的第一导电过孔25连接，并与所有第二导电过孔24a和24b电断开。

根据第一实施例的布置是有利的，这是因为由流入内部电极的电流感应的磁场被补偿。也就是，如图3a或3b所示，第一和第二导电过孔25、24a、和24b分别设置在规则正方形的角上。此外，第一导电过孔25设置在四个角中沿对角线方向彼此相对的两个角上，并且另一组第二导电过孔24a和24b(涉及第一正极性和第二正极性)设置在另外的两个角上。这样，涉及相反极性的第一和第二导电过孔25、24a和24b规则地设置为相邻，由此如箭头所示，电流方向在相应的第一和第二内部电极22a、23a、22b、和23b可能相反。因此，所产生的磁场的有效补偿的结果是ESL的显著减小。

图4a和4b是示出本发明的多层片状电容器阵列中的ESL减小效果的示意图。

如图4a所示，在图2b所示的多层片状电容器阵列中，当向第一外部接线端27和涉及第一正极性的第二外部接线端26a施加电压时，连接至第二外部接线端26a的第二导电过孔24a，以及与上述的过孔24a相邻的第一导电过孔25产生可以作为补偿的相反的磁通量。此外，如图4b所示，当向第一外部接线端27和涉及第二正极性的第二外部接线端26b施加电压时，连接至第二外部接线端26b的第二导电过孔24b以及与上述的过孔24b相邻的第一导电过孔25产生可以作为补偿的相反的磁通量。因此，在根据本发明的穿过导电过孔24a、24b和25的垂直连接结构中，在具有相反极性的相邻导电过孔之间磁场减小，因此有力地减小了ESL。

与预定的第一导电过孔相邻的每组第二导电过孔，可以设置为以等间隔与预定的第一导电过孔隔开。同样地，如图5a至5c所示，可以改变导电过孔的布置以易于连接外部接线端和外部电路。

图5a至5c是根据本发明的第二实施例的多层片状电容器阵列50的俯视图和截面图。

如图5a所示，电容器器身51的顶面形成有涉及负极性的第一外部接线端57、涉及第一正极性的第二外部接线端56a、以及涉及第二正极性的第二外部接线端。同样地，八个第一外部接线端57在电容器器身51的顶面的一侧排列成两行，并且第二外部接线端56a和56b被分成组，并且其中每四个以规则正方形形状布置在另外两行中。

图5b示沿图5a中线B-B’的截面图。如图5b所示，与第一外部接线端57连接的第一导电过孔55以及与涉及第一正极性的第二外部接线端56a连接的第二导电过孔54a，连接至第一和第二内部电极52a、53a、和53b。

第一导电过孔55连接至两个第一内部电极53a和53b，以与第一外部接线端57和第一内部电极53a和53b电连接，并通过开区域与两个第二内部电极52a和52b电绝缘。此外，第二导电过孔54a连接至一个第二内部电极52a，以将第二内部电极52a电连接至第二外部接线端56，并且该第二导电过孔通过开区域与第一内部电极53和另一第二内部电极52b电绝缘。

图5c是沿图5a中线C-C’的截面图。如图5c所示，与第一外部接线端57连接的第一导电过孔55以及与具有第二正极性的第二外部接线端56b连接的第二导电过孔54b连接至第一和第二内部电极52b、53a、和53b。

第一导电过孔55以与图5b中相同的方式连接至两个第一内部电极53a和53b，以将第一外部接线端57与第一内部电极53a和53b电连接，并且该第一导电过孔通过开区域与两个第二内部电极52a和52b电绝缘。此外，第二导电过孔54b连接至一个第二内部电极52b，以将第二内部电极52b与第二外端子56b电连接，并且该第二导电过孔通过开区域与第一内部电极53a和53b以及另一个第二内部电极52a电绝缘。

根据第二实施例的多层片状电容器阵列是不利的，因为所期望的ESL减小效果仅在两个相邻的中间行中，该两个相邻的中间行在第一外部接线端57和第二外部接线端56a和56b之间具有相反极性；但是根据第二实施例的多层片状电容器阵列又是有利的，因为可以通过简单的端子排列容易地完成安装过程。

同样地，第一和第二导电过孔设置为相等的复数。这种情况是示例性的，以便于解释。可选地，由于第一导电过孔具有共同的极性，因此仅需要使用一个第一导电过孔。

尽管描述了具有两个电容器的多层片状电容器阵列，其可以具有三个或更多电容器。在这种情况下，通过实现上述的连接结构来制造这样的多层片状电容器阵列，其中连接结构使用分成等于电容器的数量的组的多个第二导电过孔和多个第二内部电极。

图6a和6b分别是根据本发明的第三实施例的具有三个电容器的多层片状电容器阵列60的俯视图和截面图。多层片状电容器阵列60包括三个电容器，其具有在具有共同的阴极性时仅为正极性分别形成的连接结构。

在图6a中，电容器器身61的顶面(或底面)形成有涉及负极性的第一外部接线端67以及涉及正极性的第二外部接线端66a、66b、和66c。涉及正极性的第二外部接线端被分成涉及第一至第三正极性的第二外部接线端66a、66b、和66c。

至于根据第三实施例的外部接线端排列，正极性的外部接线端位于规则正方形的角上，并且负极性的外部接线端位于规则正方形的中心部分。

图6b是沿图6a中线D-D’的截面图。在图6b中，描述了如下连接结构：与第一外端子67连接的第一导电过孔65，以及与涉及第一至第三正极性的第二外部接线端66a、66b、和66c连接的第二导电过孔64a、64b、和64c。

第一导电过孔65连接至三个第一内部电极63a、63b、和63c，以将第一外部接线端67与第一内部电极63a、63b、和63c电连接，并且该第一导电过孔通过开区域与三个第二内部电极62a、62b、和62c电断开。

此外，涉及第一至第三极性的每个第二导电过孔64a、64b、和64c连接至一个第二内部电极62a、62b、或62c，并通过开区域与第一内部电极63a、63b、和63c、以及另外两个第二内部电极62b和62c、62a和62c、或62a和62b电断开。

根据第三实施例，涉及第三正极性的第二导电过孔64c可能多于涉及另一正极性的第二导电过孔64a和64b。涉及第三正极性的第二导电过孔64c连接至第二内部电极62c(其等于连接至另一第二导电过孔64a或64b的内部电极62a或62b的数量)，并且同时连接至彼此分开宽间隔的两侧。

类似地，连接至涉及正极性的第二导电过孔的一组第二内部电极可以具有不同于其他组的内部电极的数量，以显示出不同的静电容量。此外，尽管在本实施例中，第二内部电极设置为不重叠以对应第二导电过孔组的状态，但是至少一个第二内部电极可以连接至涉及正极性的另一组第二导电过孔，以实现多种电容器阵列结构。

在上述的实施例中，第一和第二外部接线端设置为分别对应于第一和第二导电过孔的数量。可选地，具有相同极性的相同外部接线端组可以被互相连接，因此，其可以被部分地集成。例如，在图3a中，可以在对角方向上另外印刷导电材料，因此，具有相同极性的相同外部接线端组可以被互相连接。在图6a中，可以在列方向上另外印刷导电材料，由此外部接线端可以按照组被连接。

根据上述实施例的MLCC被显示和描述为正方形形状(见图2、图3a-3c、图5a和图6a)。然而，MLCC可以包括其他形状，例如长方形。对于长方形形状的MLCC，列上的导电过孔的数量可以不同于行上的导电过孔的数量。在这种情况下，可以理解，上述的规则正方形形状是长方形形状MLCC的一部分。

本发明的多层片状电容器阵列需要具有新的接线结构，以便其在实际中能作为去耦电容器使用。例如，如图2a和2b所示的多层片状电容器阵列需要适合涉及负极性的第一外部接线端27和涉及第一和第二正极性的第二外部接线端26a和26b的接线结构。优选地，接线结构允许由通过多层片状电容器阵列形成的第一和/或第二导电过孔来缩短线路，由此最小化寄生电感。

图7和8示出了这样的接线结构的不同实施例。在此采用的多层片状电容器阵列可以理解为参照图2A和2B描述的多层片状电容器阵列，但是不限于此。

首先参照图7，多层片状电容器的接线结构100包括基线板91(例如，PC板)和多层片状电容器阵列包80。

多层片状电容器阵列包80包括：布线衬底81，具有内电路元件83a、83b、84a、84b、87a、87b、87c、88a、88b、和88c；以及微处理器单元(MPU)85，安装在布线衬底81的顶部。布线衬底81还具有形成在其下部的空腔区C，其提供了用于在其中安装多层片状电容器阵列20的空间。

第一和第二电源线PWL1和PWL2以及接地线GND安装在基线板91上。接地线GND设置为穿过基线板91，并通过连接器装置(例如焊接S)连接至位于多层片状电容器阵列20下面的第二外部接线端27。接地线GND还通过多层片状电容器阵列20的导电过孔25连接至位于多层片状电容器阵列20顶部的第一外部接线端27，并通过布线衬底81的内电路元件84c、87c、和88c连接至MPU85的芯片端子86。

第一和第二电源线PWL1和PWL2通过内电路元件83a、83b、84a、84b、87a、87b、88a、和88b连接至MPU芯片85的端子86和多层片状电容器20的端子26a和26b，以及MPU芯片85通过内电路元件84a、84b、87a、87b、88a、和88b连接至多层片状电容器20。

这样，当MPU芯片85通过第一导电过孔25连接至基线板91时，多层片状电容器阵列20和MPU芯片85与接地线GND的连接路径可以被缩短。这能够简化布线衬底81的制造工艺，并由于到接地线GND的连接路径的缩短而减小寄生电感。

虽然图7所示的实施例描述了具有两个电容器部件，并且其中外部接线端被设置为两组26a和26b的多层片状电容器20，但是本发明的接线结构100可以类似地应用于具有三个或更多电容器部件的多层片状电容器阵列。更特别地，可以通过根据电容器部件的数量(外部接线端组的数量)另外安装基线板91的电源线并使用图7所示的连接结构，来实现适当的接线结构。

如上所述，通过经多层片状电容器阵列将MPU芯片连接至多条电源线，可以根据可调整的电流来适当地选择电容器的容量。

虽然本实施例描述了其中仅接地线GND通过第一导电过孔25被连接的布置，但是第一和第二电源线PWL1和PWL2中的至少一个可以通过第二导电过孔24a和24b另外地或选择性地连接至MPU芯片85。

此外，所有第一和第二电源线PWL1和PWL2以及接地线GND可以通过多层片状电容器阵列20的第一和第二导电过孔25、24a和24b连接，以进一步省略与第一和第二电源线PWL1和PWL2相联系的布线衬底81的电路元件83a和83b。

参照图8，多层片状电容器阵列的接线结构130包括基线板121(例如PC板)和多层片状电容器阵列包110。多层片状电容器阵列包110包括：布线衬底111，具有诸如导电过孔的垂直连接元件117a、117b、和117c；以及微处理器单元(MPU)115，安装在布线衬底111的顶部。空腔区C设置在布线衬底111的下部，其提供了用于在其中安装多层片状电容器阵列20的空间。

第一和第二电源线PWL1和PWL2以及接地线GND安装在基线板121上。设置为穿过基线板121的所有第一和第二电源线PWL1和PWL2以及接地线GND，通过诸如焊接的连接器装置S连接至在多层片状电容器阵列20下面的外部接线端26a、26b、和27。更特别地，接地线GND连接至涉及负极性的第一外部接线端，第一电源线PWL1连接至涉及第一正极性的第二外部接线端26a中的一个，并且第二电源线PWL2连接至涉及第二正极性的第二外部接线端26b中的另一个。

结果，基线板的所有线PWL1和PWL2以及线GND通过多层片状电容器阵列20的第一和第二导电过孔25、24a、和24b，连接至在多层片状电容器阵列20的顶部上的第一和第二外部接线端27、26a、和26b。在顶部的外部接线端27、26a、和26b也通过布线衬底31的垂直连接元件117a、117b和117c连接至MPU芯片115的端子116。

如上所述，多层片状电容器阵列20的第一和第二导电过孔24a、24b、和25可以缩短MPU芯片115和基线板121之间的连接路径，从而简化制造工艺。减小的连接路径同样能够减小寄生电感。

此外，该实施例的多层片状电容器阵列的第一和第二外部接线端27、26a、和26b具有与MPU芯片115的端子116的布置和间隔大致相同的布置和间隔，使得布线衬底的内(电路)元件可以仅由诸如导电过孔的垂直连接元件117a、117b、和117c形成。结果，布线衬底111的内部路径可以额外地被简化或缩短，从而更有效地减小了寄生电感。

如上所述，本发明提供了一种多层片状电容器阵列，其特征在于：多个电容器不是水平布置的，而是通过导电过孔垂直连接，因此通过导电过孔的布置有效地减小了ESL。此外，本发明的接线结构允许通过多层片状电容器阵列的导电过孔将至少一个电源线和接地线直接连接至MPU芯片，从而根据可调整的电流源选择性地调整去耦电容器的电容。这还可以进一步简化接线结构，从而有效地减小寄生电感。

以上所述仅为本发明的优选实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (16)

1.一种多层片状电容器阵列，包括：

电容器器身，具有多个堆叠在一起的介电层；

多个由第一和第二内部电极组成的电极对，形成在所述多个介电层上，使得一个内部电极对中的一个电极面向所述内部电极对中的另一电极，并且在其之间夹置有所述多个介电层中的一个介电层；

至少一个第一外部接线端和多个第二外部接线端，形成在所述电容器器身的顶面和底面中至少一个表面上；以及

至少一个第一导电过孔和多个第二导电过孔，形成在所述电容器器身的堆叠方向上，并分别连接至所述第一外部接线端和所述第二外部接线端，

其中，所述至少一个第一导电过孔连接至所述第一内部电极，并与所述第二内部电极电绝缘，

所述多个第二导电过孔被分成k组，其中k≥2，每组具有至少一个第二导电过孔，以及所述第二内部电极被分成k组，每组具有至少一个第二内部电极，并且第二导电过孔的每组连接至第二内部电极的每组并与第二内部电极的其他组和所述第一内部电极电绝缘。

2.根据权利要求1所述的多层片状电容器阵列，其中，设置所述第一和第二导电过孔，使得由流入与所述第一和第二导电过孔连接的所述内部电极的电流感应的磁场被补偿。

3.根据权利要求2所述的多层片状电容器阵列，其中，与预定的第一导电过孔相邻的所述第二导电过孔的每组被设置为，以等间隔与所述预定的第一导电过孔隔开。

4.根据权利要求1所述的多层片状电容器阵列，其中，所述第一导电过孔设置为多个。

5.根据权利要求4所述的多层片状电容器阵列，其中，所述第一和第二导电过孔分别设置在正方形的角上。

6.根据权利要求5所述的多层片状电容器阵列，其中，所述第一导电过孔设置在所述角中沿对角线方向彼此相对的两个角上，并且所述第二导电过孔设置在另外两个角上。

7.根据权利要求1所述的多层片状电容器阵列，其中，至少一组第二导电过孔具有不同于其他组第二导电过孔的数量。

8.根据权利要求1所述的多层片状电容器阵列，其中，第二内部电极的每组分别连接至不同的第二导电过孔。

9.根据权利要求1所述的多层片状电容器阵列，其中，第二内部电极的每组包括至少一个连接至相同的第二导电过孔的内部电极。

10.根据权利要求1所述的多层片状电容器阵列，其中，第二内部电极的每组具有相等的数量。

11.根据权利要求1所述的多层片状电容器阵列，其中，至少一组第二内部电极具有不同于其他组第二内部电极的数量。

12.一种多层片状电容器阵列的接线结构，包括：

基线板，具有至少两条电源线和一条接地线；以及

多层片状电容器阵列包，安装在所述基线板上，并具有布线衬底、微处理器单元MPU芯片和安装在所述布线衬底的下部的多层片状电容器阵列，

其中，所述多层片状电容器阵列包括：

电容器器身，具有多个堆叠在一起的介电层；

多个由第一和第二内部电极组成的电极对，形成在所述多个介电层上，使得一个内部电极对中的一个电极面向所述内部电极对中的另一电极，并且在其之间夹置有所述多个介电层中的一个介电层；

至少一个第一外部接线端和多个第二外部接线端，形成在所述电容器器身的顶面和底面中的至少一个表面上；以及

至少一个第一导电过孔和多个第二导电过孔，形成在所述电容器器身的堆叠方向上，并分别连接至所述第一外部接线端和所述第二外部接线端，

其中，所述至少一个第一导电过孔连接至所述第一内部电极，并与所述第二内部电极电绝缘，

所述多个第二导电过孔被分成k组，其中k≥2，每组具有至少一个第二导电过孔，以及所述第二内部电极被分成k组，每组具有至少一个第二内部电极，并且第二导电过孔的每组连接至第二内部电极的每组并与第二内部电极的其他组和第一内部电极电绝缘，

其中，所述接地线连接至所述第一外部接线端，并且所述电源线分别连接至所述第二外部接线端，所述第二外部接线端的每个连接至所述k组第二导电过孔的每组，以及

其中，所述电源线和所述接地线中的至少一条通过所述多层片状电容器的所述第一和第二导电过孔中相应的一个连接至所述MPU芯片。

13.根据权利要求12所述的接线结构，其中，与所述第一或第二导电过孔相关的所述第一和第二外部接线端形成在所述电容器器身的顶面和底面上，其中，所述第一或第二导电过孔将所述电源线和接地线中的至少一条连接至所述MPU芯片。

14.根据权利要求12所述的接线结构，其中，所述布线衬底的所述电源线分别通过所述k组第二导电过孔连接至MPU芯片。

15.根据权利要求14所述的接线结构，其中，所述布线衬底的所述接地线通过所述第一导电过孔连接至所述MPU芯片。

16.根据权利要求12所述的接线结构，所述多层片状电容器阵列的所述第一和第二外部接线端具有与所述MPU芯片相同的布置和间隔。

Images