JPH11251180A - 積層コンデンサ - Google Patents

積層コンデンサ

Info

Publication number
JPH11251180A
JPH11251180A JP10051175A JP5117598A JPH11251180A JP H11251180 A JPH11251180 A JP H11251180A JP 10051175 A JP10051175 A JP 10051175A JP 5117598 A JP5117598 A JP 5117598A JP H11251180 A JPH11251180 A JP H11251180A
Authority
JP
Japan
Prior art keywords
internal electrodes
multilayer capacitor
electric circuits
dielectric
dielectric substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP10051175A
Other languages
English (en)
Other versions
JP3511569B2 (ja
Inventor
Yoshikazu Fujishiro
義和 藤城
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Corp
Original Assignee
TDK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TDK Corp filed Critical TDK Corp
Priority to JP05117598A priority Critical patent/JP3511569B2/ja
Publication of JPH11251180A publication Critical patent/JPH11251180A/ja
Application granted granted Critical
Publication of JP3511569B2 publication Critical patent/JP3511569B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Abstract

(57)【要約】 【課題】 積層コンデンサの大容量化、内部電極の長尺
化による浮遊インダクタンスを低減する。 【解決手段】 内部電極301〜304は、誘電体基体
401〜403に隣接し、誘電体基体401〜403に
よる誘電体層を間に挟んで積層され、2つの電極回路を
有するコンデンサ素子を構成する。内部電極301、3
03と、内部電極302、304とは、誘電体層を間に
挟んで互いに隣り合っている。従って、2つの電気回路
の間には、誘電体層の層数、その誘電率、内部電極の対
向面積に比例した大きな静電容量が取得される。電気回
路は、内部電極301〜304を、積層の方向と直交す
る長さ方向に順次に直列に接続して構成されており、内
部電極301、303と、内部電極302、304と
は、互いに隣り合っている。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、積層コンデンサに
関する。本発明に係る積層コンデンサは、主に、スイッ
チング電源の平滑コンデンサや高周波電子回路の電源デ
カップリング用コンデンサに用いられる。
【0002】
【従来の技術】近年、電子回路の電源としては、軽量
で、容易に大電力が得られるスイッチング電源が主に使
われている。従来、スイッチング電源では、平滑コンデ
ンサとして、電解コンデンサが主に用いられていたが、
最近、積層コンデンサが多用されるようになってきた。
積層セラミックコンデンサは、小型で、大容量のものが
得られ、誘電体損失も少ないという利点を有することに
よる。
【0003】また、高周波電子回路の電源デカップリン
グ用コンデンサとしても、電解コンデンサに代わって、
積層コンデンサが多用されるようになってきた。
【0004】ところが、スイッチング電源におけるスイ
ッチング周波数の高周波化及び電子回路におけるクロッ
ク周波数の高周波化等により、従来は、それほど問題と
されなかったインダクタンスが問題とされるようになっ
てきた。例えば、高周波の使用周波数領域において、イ
ンダクタンスと容量とによる自己共振が生じ、それによ
って位相が反転してしまうことがある。このような自己
共振現象が生じると、積層コンデンサを用いている回路
が異常発振し、安定な回路動作を確保することができな
くなる。
【0005】このような自己共振現象による不具合を回
避するためには、インダクタンス分を小さくして、共振
周波数を、使用周波数の、例えば、数倍以上と、大きく
すればよい。このような観点から、積層コンデンサのイ
ンダクタンスを低減させることを狙った先行技術文献と
しては、特公平4−70764公報を挙げることができ
る。しかし、この先行技術文献に記載された技術では、
異なる電位にある内部電極を、誘電体基体の同一端面に
引き出し、同一端面上に形成された外部電極に接続する
構造であるため、小型化が進むにつれて、異なる電位に
ある2つの外部電極の間に充分な絶縁間隔が確保できな
くなる。また、回路基板へ実装したときに、外部電極間
が半田等によって短絡されてしまうこともある。
【0006】
【発明が解決しようとする課題】本発明の課題は、イン
ダクタンスを低減し、自己共振周波数を、使用周波数よ
りも著しく高くできるようにした積層コンデンサを提供
することである。
【0007】本発明のもう一つの課題は、小型化に対し
ても、充分に対応できるインダクタンス低減構造を有す
る積層コンデンサを提供することである。
【0008】
【課題を解決するための手段】上述した課題を解決する
ために、本発明に係る積層コンデンサは、誘電体基体
と、複数の内部電極と含む。前記内部電極は、前記誘電
体基体の内部に埋設され、前記誘電体基体による誘電体
層を間に挟んで積層され、2つの電気回路を有するコン
デンサ素子を構成する。
【0009】前記電気回路の少なくとも一方は、複数の
前記内部電極を、前記誘電体基体の内部において、前記
積層の方向と直交する長さ方向に順次に直列に接続して
構成されている。前記電気回路の一方に属する内部電極
と、前記電気回路の他方に属する内部電極とは、前記誘
電体層を間に挟んで互いに隣り合っている。
【0010】上述したように、本発明に係る積層コンデ
ンサにおいて、複数備えられる内部電極は、誘電体基体
の内部に埋設され、誘電体基体による誘電体層を間に挟
んで積層され、2つの電気回路を有するコンデンサ素子
を構成する。2つの電気回路のうち、電気回路の一方に
属する内部電極と、電気回路の他方に属する内部電極と
は、誘電体層を間に挟んで互いに隣り合っている。従っ
て、2つの電気回路の間には、誘電体層の層数、層厚、
誘電率及び内部電極の対向面積に比例した大きな静電容
量が取得される。
【0011】しかも、電気回路の少なくとも一方は、複
数の内部電極を、積層の方向と直交する長さ方向に順次
に直列に接続して構成されており、電気回路の一方に属
する内部電極と、電気回路の他方に属する内部電極と
は、互いに隣り合っている。この構造によれば、隣接す
る1組の内部電極は電気極性が逆になり、流れる電流が
反対方向となる。従って、インダクタンスを低減し、自
己共振周波数を、使用周波数の、例えば、数倍程度の高
周波数に設定し、使用周波数帯域において、自己共振を
生じることのない積層コンデンサを得ることができる。
【0012】更に、複数の内部電極は、誘電体基体の内
部において、接続されているから、内部電極と、接続導
体との間において、誘電体基体による充分な電気絶縁を
確保できる。しかも、端子電極は、長さ方向において相
対する両端面に付与されており、電気回路のそれぞれは
長さ方向において相対する両端面に導出され端子電極に
接続されているから、誘電体基体の外部においても、充
分な電気絶縁を確保することができる。
【0013】このため、小型化に対しても、充分に対応
できるインダクタンス低減構造を有する積層コンデンサ
を得ることができる。
【0014】好ましくは、電気回路の一方のみならず、
電気回路の他方も、複数の内部電極を含み、複数の内部
電極を、長さ方向に順次に直列に接続して構成する。か
かる構成によれば、誘電体層の層数を増大させ、取得容
量を増大させることができる。
【0015】また、この場合も、電気回路の一方に属す
る内部電極と、電気回路の他方に属する内部電極とは、
互いに隣り合う構造になり、隣接する1組の内部電極は
電気極性が逆になり、流れる電流が反対方向となるか
ら、隣接する1組の内部電極において、内部電極のそれ
ぞれに発生するインダクタンスが互いに打ち消し合う。
従って、インダクタンスを低減し、自己共振周波数を、
使用周波数の、例えば、数倍以上の高周波数に設定し、
使用周波数帯域において、自己共振を生じることのない
積層コンデンサを得ることができる。
【0016】本発明において、誘電体基体は、一般に
は、誘電体セラミックでなる。そのほか、有機系誘電体
を用いることもできる。
【0017】内部電極の接続態様の一例として、2つの
電気回路のそれぞれにおいて、内部電極をジグザグに接
続する構造を採用できる。別の態様として、電気回路の
それぞれにおいて、内部電極をうず巻き状に接続しても
よい。
【0018】2つの電気回路のそれぞれに属する内部電
極を直列に接続する手段としては、誘電体層を貫通する
スルーホール導体によって、内部電極を接続して行く構
造が有効である。
【0019】本発明に係る積層コンデンサにおいて、電
気回路のそれぞれは、一端部を長さ方向において相対す
る両端面に導出し、両端面に付与された端子電極に接続
する。この構造によれば、平面実装タイプの積層コンデ
ンサが得られる。
【0020】更に、別の態様として、本発明に係る積層
コンデンサは、複数のコンデンサ素子を含んでいてもよ
い。この場合、コンデンサ素子のそれぞれは積層され、
電気的に互いに並列に接続される。この構造によれば、
コンデンサ素子それぞれの内部電極構造を簡素化すると
共に、コンデサ素子数に対応した静電容量を取得でき
る。
【0021】本発明の他の目的、構成及び利点について
は、添付図を参照し、更に具体的に説明する。添付図面
は単に例を示すに過ぎない。
【0022】
【発明の実施の形態】図1は本発明に係る積層コンデン
サの分解斜視図、図2は図1に示した積層コンデンサの
断面図である。図示するように、本発明に係る積層コン
デンサは、誘電体基体1と、複数の内部電極301〜3
04と含む。誘電体基体1は、一般には、誘電体セラミ
ックでなる。そのほか、有機系誘電体を用いることもで
きる。
【0023】内部電極301〜304は、誘電体基体1
の内部に埋設され、誘電体基体1による誘電体層401
〜403を間に挟んで積層され、2つの電気回路A、B
を有するコンデンサ素子を構成している。電気回路A
は、内部電極301、303を、積層方向Zと直交する
長さ方向Xに順次に直列に接続して構成されている。電
気回路Bも、内部電極302、304を、積層方向Zと
直交する長さ方向Xに順次に直列に接続して構成されて
いる。内部電極301〜304は幅方向Yの両端が誘電
体基体1によって閉じられている。
【0024】電気回路Aに属する内部電極301、30
3と、電気回路Bに属する内部電極302、304と
は、誘電体層401、402、403を間に挟んで互い
に隣り合っている。
【0025】電気回路Aに属する内部電極301及び内
部電極303は、誘電体層401、402を貫通するス
ルーホール導体51によって接続されている。電気回路
Bに属する内部電極302、304は、誘電体層40
2、403を貫通するスルーホール導体52によって接
続されている。スルーホール導体52は、長さ方向Xで
見て、スルーホール導体51とは反対側において、内部
電極302、304を接続している。これにより、内部
電極301、303をジグザグに接続した電気回路A及
び内部電極302、304をジグザグに接続した電気回
路Bが得られる。内部電極301〜304は、一端部を
誘電体基体1の外部に導き、外部で接続してもよい。実
施例において、スルーホール導体51、52は、3本設
けられているが、その数は任意である。
【0026】上述したように、本発明に係る積層コンデ
ンサにおいて、複数備えられる内部電極301〜304
は、誘電体基体1の内部に埋設され、誘電体基体1によ
る誘電体層401〜403を間に挟んで積層され、2つ
の電気回路A、Bを有するコンデンサ素子を構成する。
2つの電気回路A、Bのうち、電気回路Aに属する内部
電極301、303と、電気回路Bに属する内部電極3
02、304とは、誘電体層401〜403を間に挟ん
で互いに隣り合っている。従って、2つの電気回路A、
Bの間には、誘電体層401〜403の層数、その誘電
率、内部電極301〜304の対向面積に比例した大き
な静電容量が取得される。
【0027】しかも、電気回路A、Bは、内部電極30
1〜304を、積層の方向と直交する長さ方向Xに順次
に直列に接続して構成されており、電気回路Aに属する
内部電極301、303と、電気回路Bに属する内部電
極302、304とは、誘電体層401〜403を間に
挟んで互いに隣り合っている。この構造によれば、たと
えば、隣接する1組の内部電極301と内部電極302
は電気極性が逆になり、流れる電流i11とi12も電
流方向が、内部電極301では方向a、内部電極302
では方向bのように反対方向となるから、隣接する1組
の内部電極301、302において、内部電極301、
302のそれぞれに発生するインダクタンスが互いに打
ち消し合う。内部電極303と、内部電極304との間
においても同様のインダクタンス打ち消し作用が生じ
る。従って、インダクタンスを低減し、自己共振周波数
を、使用周波数の、例えば、数倍以上の高周波数に設定
し、使用周波数帯域において、自己共振を生じることの
ない積層コンデンサを得ることができる。
【0028】複数の内部電極301〜304は、誘電体
基体1の内部において、スルーホール導体51、52に
よって接続されているから、内部電極301〜304
と、スルーホール導体51、52との間において、誘電
体基体1による充分な電気絶縁を確保できる。しかも、
端子電極21、22は、長さ方向Xにおいて相対する両
端面に付与されており、電気回路A、Bは、一端部を長
さ方向Xにおいて相対する両端面に導出し、両端面に付
与された端子電極21、22に接続してある。具体的に
は、最上層に位置する内部電極301の一端を端子電極
21に導通させ、最下層に位置する内部電極304の一
端を端子電極22に導通させてある。この構造によれ
ば、誘電体基体1の外部において、異なる電位にある端
子電極21ー22間に充分な電気絶縁を確保することが
できる。このため、小型化に対しても、充分に対応でき
るインダクタンス低減構造を有する積層コンデンサを得
ることができる。
【0029】次に具体的なデータを参照して、本発明の
効果を説明する。図1及び図2に示した内部電極構造を
持つ本発明に係る積層コンデンサと、4つの内部電極を
交互に接続した従来の積層コンデンサとを用意し、その
特性を比較評価した。積層コンデンサとしてのディメン
ション及び形状は、両者共、縦3.2mm×横1.6mmの
直方体である。誘電体層の厚さ、内部電極形状、層数
は、両者共同じである。
【0030】測定の結果、1kHzでの静電容量は、本発
明に係る積層コンデンサでは33.1nFで、従来品で
は35.7nFでほぼ同じであった。
【0031】しかし、1GHzでのインダクタンスは、従
来の積層コンデンサでは1270PHであったのに対
し、本発明に係る積層コンデンサでは340PHとな
り、インダクタンスを、従来の約1/4に低減できた。
【0032】図3は本発明に係る積層コンデンサの別の
実施例を示す断面図である。図1及び図2に図示された
構成部分と同一の構成部分については、同一の参照符号
を付し、説明は省略する。この実施例では、図1及び図
2の実施例との比較において、内部電極数を増大させ、
より大きな静電容量を取得するようになっている。内部
電極301〜308は、2つのジグザグの電気回路A、
Bを構成するように接続されている。
【0033】電気回路Aに属する内部電極301、30
3、305、307は、スルーホール導体51、52、
53により、順次に直列(ジグザグ)に接続されてい
る。電気回路Bに属する内部電極304、306には、
スルーホール導体52、53と交差する部分に、ギャッ
プが設けられており、これによって、スルーホール導体
52、53と内部電極304、306との短絡を回避す
る。
【0034】電気回路Aに属する内部電極301、30
3、305、307は、電気回路Bに属する内部電極3
02、304、306、308と、誘電体層401〜4
07を間に挟んで互いに隣り合っており、スルーホール
導体54、55、56により、順次に直列(ジグザグ)
に接続してある。
【0035】上記構造によれば、互いに隣接して電極組
を構成する内部電極(301と302)、(303と3
04)、(305と306)、(307と308)は、
電気極性がそれぞれ逆になり、電流(i11とi1
2)、(i13とi14)、(i15とi16)、(i
17とi18)が、それぞれの組で、a方向とb方向の
反対方向に流れる。このため、隣接する各組の内部電極
(301と302)、(303と304)、(305と
306)、(307と308)において、内部電極のそ
れぞれに発生するインダクタンスを互いに打ち消し合
う。従って、インダクタンスを低減し、自己共振周波数
を、使用周波数の、例えば、数倍程度の高周波数に設定
し、使用周波数帯域において、自己共振を生じることの
ない積層コンデンサを得ることができる。
【0036】図4は本発明に係る積層コンデンサの別の
実施例を示す図である。図1〜図3に図示された構成部
分と同一の構成部分については、同一の参照符号を付
し、説明は省略する。この実施例では、電気回路A、B
のそれぞれにおいて、内部電極301〜308をうず巻
き状に接続してある。より具体的には、電気回路Aに属
する内部電極301、307、303、305を、スル
ーホール導体51、52、53により、順次にうず巻き
状に接続し、電気回路Bに属する内部電極308、30
2、306、304を、スルーホール導体54、55、
56により、順次にうず巻き状に接続する。
【0037】電気回路Aに属する内部電極301、30
7、303、305と、電気回路Bに属する内部電極3
08、302、306、304とは、誘電体層401〜
407を間に挟んで互いに隣り合っている。
【0038】この構造によれば、隣接する内部電極(3
01と302)、(303と304)、(305と30
6)、(307と308)とは電気極性がそれぞれ逆に
なり、電流(i11とi12)、(i13とi14)、
(i15とi16)、(i17とi18)がa方向とb
方向の反対方向に流れる。このため、隣接する内部電極
の組(301と302)、(303と304)、(30
5と306)、(307と308)において、内部電極
のそれぞれに発生するインダクタンスを互いに打ち消し
合う。従って、インダクタンスを低減し、自己共振周波
数を、使用周波数の、例えば、数倍程度の高周波数に設
定し、使用周波数帯域において、自己共振を生じること
のない積層コンデンサを得ることができる。ここに、一
方に属する内部電極は端子21に接続され、他方に属す
る内部電極は端子22に接続される。
【0039】図5は本発明に係る積層コンデンサの別の
実施例を示す図である。図において、図1に図示された
構成部分と同一の構成部分については、同一の参照符号
を付し、説明は省略する。この実施例では、複数のコン
デンサ素子C1、C2を含んでいる。コンデンサ素子C
1、C2のそれぞれは、図1に図示された電極構造を有
する。従って、図1の実施例を参照して説明した作用効
果を奏する。実施例では、2個のコンデンサ素子C1、
C2を例示するのみであるが、その数は任意である。
【0040】しかも、コンデンサ素子C1、C2のそれ
ぞれは積層され、電気的に互いに並列に接続される。従
って、コンデサ素子数に対応した静電容量を取得でき
る。図示は省略するが、コンデンサ素子C1、C2の構
造は、図2〜図4に図示された何れでもよい。
【0041】
【発明の効果】以上述べたように、本発明によれば、次
のような効果を得ることができる。 (a)インダクタンスを低減し、自己共振周波数を、使
用周波数よりも著しく高くできるようにした積層コンデ
ンサを提供することができる。 (b)小型化に対しても、充分に対応できるインダクタ
ンス低減構造を有する積層コンデンサを提供することが
できる。
【図面の簡単な説明】
【図1】本発明に係る積層コンデンサの分解斜視図であ
る。
【図2】図1に示した積層コンデンサの断面図である。
【図3】本発明に係る積層コンデンサの別の実施例を示
す断面図である。
【図4】本発明に係る積層コンデンサの別の実施例を示
す断面図である。
【図5】本発明に係る積層コンデンサの更に別の実施例
を示す断面図である。
【符号の説明】
1 誘電体基体 301〜308 内部電極 401〜407 誘電体層 51〜56 スルーホール導体

Claims (8)

    【特許請求の範囲】
  1. 【請求項1】 誘電体基体と、複数の内部電極と、複数
    の端子電極とを含む積層コンデンサであって、 前記内部電極は、前記誘電体基体の内部に埋設され、前
    記誘電体基体による誘電体層を間に挟んで積層され、2
    つの電気回路を有するコンデンサ素子を構成しており、 前記電気回路の少なくとも一方は、複数の前記内部電極
    を、前記誘電体基体の内部において、前記積層の方向と
    直交する長さ方向に順次に直列に接続して構成されてお
    り、 前記電気回路の一方に属する内部電極と、前記電気回路
    の他方に属する内部電極とは、前記誘電体層を間に挟ん
    で互いに隣り合っており、 前記端子電極は、前記長さ方向において相対する前記両
    端面に付与されており、 前記電気回路のそれぞれは、前記長さ方向において相対
    する両端面に導出され、前記端子電極に接続されてい
    る。
  2. 【請求項2】 請求項1に記載された積層コンデンサで
    あって、 前記誘電体基体は、誘電体セラミックでなる。
  3. 【請求項3】 請求項1または2の何れかに記載された
    積層コンデンサであって、 前記電気回路の他方は、複数の前記内部電極を、前記誘
    電体基体の内部において、前記積層の方向と直交する長
    さ方向に順次に直列に接続して構成されている。
  4. 【請求項4】 請求項3に記載された積層コンデンサで
    あって、 前記電気回路のそれぞれは、前記内部電極をジグザグに
    接続して構成されている。
  5. 【請求項5】 請求項3に記載された積層コンデンサで
    あって、 前記電気回路のそれぞれは、前記内部電極をうず巻き状
    に接続して構成されている。
  6. 【請求項6】 請求項1、2、3、4または5の何れか
    に記載された積層コンデンサであって、 前記内部電極は、前記誘電体層を貫通するスルーホール
    導体によって接続されている。
  7. 【請求項7】 請求項1、2、3、4、5または6の何
    れかに記載された積層コンデンサであって、 前記電気回路のそれぞれは、前記長さ方向において相対
    する両端面に導出され、前記両端面に付与された端子電
    極に接続されている。
  8. 【請求項8】 請求項1、2、3、4、5、6または7
    の何れかに記載された積層コンデンサであって、 前記コンデンサ素子は複数であり、前記コンデンサ素子
    のそれぞれは積層され、電気的に互いに並列に接続され
    ている。
JP05117598A 1998-03-03 1998-03-03 積層コンデンサ Expired - Fee Related JP3511569B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP05117598A JP3511569B2 (ja) 1998-03-03 1998-03-03 積層コンデンサ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP05117598A JP3511569B2 (ja) 1998-03-03 1998-03-03 積層コンデンサ

Publications (2)

Publication Number Publication Date
JPH11251180A true JPH11251180A (ja) 1999-09-17
JP3511569B2 JP3511569B2 (ja) 2004-03-29

Family

ID=12879509

Family Applications (1)

Application Number Title Priority Date Filing Date
JP05117598A Expired - Fee Related JP3511569B2 (ja) 1998-03-03 1998-03-03 積層コンデンサ

Country Status (1)

Country Link
JP (1) JP3511569B2 (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1154482A2 (en) * 2000-05-09 2001-11-14 Innochips Technology Low inductance multilayer chip and method for fabricating same
US7684170B2 (en) 2004-06-25 2010-03-23 Technische Universitat Braunschweig Carolo-Wilhelmina Multi-layer capacitor and integrated circuit module
JP2011187864A (ja) * 2010-03-11 2011-09-22 Nippon Telegr & Teleph Corp <Ntt> スタック型抵抗素子およびその製造方法
KR101130986B1 (ko) 2005-01-13 2012-03-28 티디케이가부시기가이샤 적층 콘덴서 및 적층 콘덴서의 등가 직렬 저항 조정 방법
JP2016040860A (ja) * 2014-08-12 2016-03-24 セイコーエプソン株式会社 液体吐出装置およびヘッドユニット
JP2021125619A (ja) * 2020-02-07 2021-08-30 株式会社村田製作所 積層セラミックコンデンサ

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1154482A2 (en) * 2000-05-09 2001-11-14 Innochips Technology Low inductance multilayer chip and method for fabricating same
EP1154482A3 (en) * 2000-05-09 2006-01-25 Innochips Technology Low inductance multilayer chip and method for fabricating same
US7684170B2 (en) 2004-06-25 2010-03-23 Technische Universitat Braunschweig Carolo-Wilhelmina Multi-layer capacitor and integrated circuit module
KR101130986B1 (ko) 2005-01-13 2012-03-28 티디케이가부시기가이샤 적층 콘덴서 및 적층 콘덴서의 등가 직렬 저항 조정 방법
JP2011187864A (ja) * 2010-03-11 2011-09-22 Nippon Telegr & Teleph Corp <Ntt> スタック型抵抗素子およびその製造方法
JP2016040860A (ja) * 2014-08-12 2016-03-24 セイコーエプソン株式会社 液体吐出装置およびヘッドユニット
JP2021125619A (ja) * 2020-02-07 2021-08-30 株式会社村田製作所 積層セラミックコンデンサ

Also Published As

Publication number Publication date
JP3511569B2 (ja) 2004-03-29

Similar Documents

Publication Publication Date Title
US7019957B2 (en) Multilayer capacitor
KR100364967B1 (ko) 적층 커패시터, 배선 기판, 및 고주파 회로
KR100702642B1 (ko) 적층 커패시터
US7292429B2 (en) Low inductance capacitor
KR100331931B1 (ko) 다층 커패시터
US6661640B2 (en) Multilayer ceramic electronic device
JP3337018B2 (ja) 積層コンデンサ、配線基板、デカップリング回路および高周波回路
US7251115B2 (en) Multilayer capacitor
US6795294B2 (en) Laminated capacitor, printed circuit board, decoupling circuit, and high-frequency circuit
JP2001185442A (ja) 積層コンデンサ、デカップリングコンデンサの接続構造および配線基板
US6292350B1 (en) Multilayer capacitor
JP2000208361A (ja) 積層コンデンサ
JP2001185441A (ja) 積層コンデンサ、配線基板、デカップリング回路および高周波回路
US20080225463A1 (en) Layered capacitor and mounting structure
JP2006013383A (ja) 積層コンデンサ
KR101051620B1 (ko) 적층 콘덴서
JP3511569B2 (ja) 積層コンデンサ
KR100586947B1 (ko) 인덕턴스 감소 구조를 갖는 적층 세라믹 커패시터
JP2006013380A (ja) 積層コンデンサ
JP2001015384A (ja) 積層セラミックコンデンサ
JP3135443B2 (ja) 積層セラミックコンデンサー
JP4952456B2 (ja) 固体電解コンデンサの実装基板への接続構造
JP6406438B2 (ja) 回路基板
JP2009065059A (ja) 固体電解コンデンサおよび固体電解コンデンサの実装基板への接続構造
JP2001203125A (ja) 積層コンデンサ、配線基板、デカップリング回路および高周波回路

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20031224

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20031226

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090116

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100116

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110116

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110116

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120116

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120116

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130116

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130116

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140116

Year of fee payment: 10

LAPS Cancellation because of no payment of annual fees