CN100454550C - 电容结构 - Google Patents

Abstract

一种电容结构，包括多层堆叠的导电图案，且各导电图案包括一封闭导电环、多个相互平行并与封闭导电环电性连接的主要导电条，以及多个与主要导电条交错设置且未与封闭导电环电性连接的次要导电条。位于奇数层的导电图案的主要导电条与次要导电条是分别对应于位于偶数层的导电图案的次要导电条与主要导电条。

Description

电容结构

技术领域

本发明涉及一种电容结构，尤其涉及一种具有高电容值与高匹配度的电容结构。

背景技术

电容是储存电荷的元件，常用于各式集成电路，例如射频集成电路(RFIC)与模拟电路(analog circuit)。基本上，电容结构主要是由二平行的电极板与一设于上述二电极板之间的绝缘层所构成。请参考图1，图1为现有一平板式电容结构的示意图。如图1所示，平板式电容结构10包括一衬底12、一第一电极板14设置于衬底12上、一电容介电层16设置于第一电极板14上，以及一第二电极板18设置于电容介电层16上。

由于现有平板式电容结构10的第一电极板14、电容介电层16与第二电极板18是利用水平排列方式向上堆叠，因而必须占用相当大的面积，如此一来将大幅增加电容结构的面积，而导致集成电路的集成度降低。

近年来，另一种具有指间交叉(interdigitated)配置的电容结构被提出，并逐渐取代了传统电容结构，例如美国专利第5,583,359号专利(US PatentNo.5,583,359)即揭露了一种指间交叉电容结构。请参考图2与图3，其中图2为现有指间交叉电容结构30的外观示意图，而图3为现有指间交叉电容结构30沿图2的剖线III-III的剖面示意图。如图2与图3所示，现有指间交叉电容结构30主要是由一第一电极结构与一第二电极结构所构成。第一电极结构包括多个垂直堆叠的第一导电图案32，而第二电极结构包括多个垂直堆叠的第二导电图案34，其中各第一导电图案32包括一第一周边导电条321与多个与第一周边导电条321连接的第一指状导电条322，各第二导电图案34包括一第二周边导电条341与多个与第二周边导电条341连接的第二指状导电条342，且各第一导电图案32与各第二导电图案34之间均设置有电容介电层38(图2未示)。指间交叉电容结构30还包括多个第一连接插塞40，设置于各第一导电图案32的第一周边导电条321之间的电容介电层38中，以使各第一导电图案32相互电连接，以及多个第二连接插塞42，设置于各第二导电图案34的第二周边导电条341之间的电容介电层38中，以使各第二导电图案34相互电连接。

如图2所示，各第一导电图案32藉由第一连接插塞40的连接，构成第一电极结构，各第二导电图案34藉由第二连接插塞42的连接，构成一第二电极结构，且第一导电图案32、第二导电图案34与设于第一导电图案32与第二导电图案34之间的电容介电层即构成现有指间交叉电容结构30。如图3所示，第一导电图案32的第一指状导电条322是连接至正电压，第二导电图案34的第二指状导电条342则是连接至负电压。

相比于平板式电容结构，现有指间交叉电容结构在相同的尺寸下虽然具有较佳的电容值，但却必须藉由设于周边部位的连接插塞进行电连接，使得电容值仍待进一步改善。

发明内容

本发明的目的之一在于提供一种电容结构，以提升电容值与匹配度。

为达上述目的，本发明提供一种电容结构。上述电容结构包括一第一层导电图案、一第二层导电图案设置于该第一层导电图案上方、一介电层设置于该第一层导电图案与该第二层导电图案之间，以及多个连接插塞设置于该介电层中，用以电性连接该第一层导电图案与该第二层导电图案。上述第一层导电图案包括一第一封闭导电环、多个相互平行并与该第一封闭导电环电性连接的第一主要导电条，以及多个与该些第一主要导电条交错设置且未与该第一封闭导电环电性连接的第一次要导电条。上述第二层导电图案包括一第二封闭导电环、多个相互平行并与该第二封闭导电环电性连接的第二主要导电条，以及多个与该些第二主要导电条交错设置且未与该第二封闭导电环电性连接的第二次要导电条。该些第一主要导电条与该些第二次要导电条电性连接，且该些第二主要导电条与该些第一次要导电条电性连接。

为让本发明的上述目的、特征、和优点能更明显易懂，下文特举一优选实施方式，并配合附图，作详细说明如下。然而如下的优选实施方式与图式仅供参考与说明用，并非用来对本发明加以限制。

附图说明

图1为现有一平板式电容结构的示意图；

图2与图3为现有指间交叉电容结构的示意图；

图4为本发明电容结构的第一层导电图案的布局示意图；

图5为本发明电容结构的第二层导电图案的示意图；

图6为本发明电容结构一优选实施例的外观示意图；

图7则为图6所示的电容结构沿剖线VII-VII的剖面示意图。

主要元件符号说明

10平板式电容结构                  12衬底

14第一电极板                      16电容介电层

18第二电极板                      30指间交叉电容结构

32第一导电图案                    321第一周边导电条

322第一指状导电条                 34第二导电图案

341第二周边导电条                 342第二指状导电条

38电容介电层                      40第一连接插塞

42第二连接插塞                    50第一层导电图案

52第一封闭导电环                  54第一主要导电条

56第一次要导电条                  60第二层导电图案

62第二封闭导电环                  64第二主要导电条

66第二次要导电条                  70连接插塞

72连接插塞                        74连接插塞

80导电图案                        90导电图案

100介电层

具体实施方式

请参考图4与图5。图4为本发明电容结构的第一层导电图案50的布局示意图，而图5为本发明电容结构的第二层导电图案60的示意图，其中本发明电容结构并不局限于仅由第一层导电图案50与第二层导电图案60堆叠而成的双层结构，而可包括多层导电图案，且奇数层的导电图案的布局皆同于第一层导电图案50的布局，而偶数层的导电图案的布局则皆同于第二层导电图案60的布局。如图4所示，第一层导电图案50包括一第一封闭导电环52、多个相互平行并与第一封闭导电环52电性连接的第一主要导电条54，以及多个与第一主要导电条54交错设置且未与第一封闭导电环52电性连接的第一次要导电条56。如图5所示，第二层导电图案60包括一第二封闭导电环62、多个相互平行并与第二封闭导电环62电性连接的第二主要导电条64，以及多个与第二主要导电条64交错设置且未与第二封闭导电环62电性连接的第二次要导电条66。

本发明的电容结构是藉由堆叠上述第一层导电图案50与第二层导电图案60所构成，且第一层导电图案50的第一封闭导电环52、第一主要导电条54与第一次要导电条56是分别对应于第二层导电图案60的第二封闭导电环62、第二次要导电条66与第二主要导电条64。另外，第一层导电图案50与第二层导电图案60之间另设置有一介电层(图未示)，而介电层中则包括多个连接插塞70，分别用以电性连接第一层导电图案50的第一主要导电条54与第二层导电图案60的第二次要导电条66，以及第二层导电图案60的第二主要导电条64与第一层导电图案50的第一次要导电条56。此外，第一层导电图案50与第二层导电图案分别包括一输入/输出端(图未示)，以分别对外作电性连接之用。

本发明电容结构的主要特征为各层导电图案的封闭导电环、主要导电条与次要导电条均具有一对称形状，藉此可增加电容结构的匹配度。如图4与图5所示，第一封闭导电环52与第二封闭导电环62均分别为一矩形环，而第一主要导电条54、第一次要导电条56、第二主要导电条64与第二次要导电条66均分别为一长条形，但上述各元件的形状并不限于此，而可视需要作适度变更而为各种对称形状。

请参考图6与图7。图6为本发明电容结构一优选实施例的外观示意图，而图7则为图6所示的电容结构沿剖线VII-VII的剖面示意图，其中本实施例是以一由四层导电图案堆叠而成的电容结构为例。如图6与图7所示，电容结构包括多层堆叠的导电图案，其中奇数层的导电图案(第一层与第三层)80的布局图案即同于图4所示的第一层导电图案50的布局图案，而偶数层的导电图案90即同于图5所示的第二层导电图案60的布局图案。此外，导电图案80、90之间均设置有一介电层100，而连接插塞则设置于介电层100中，用以连接导电图案80、90，其中连接插塞72是用以连接奇数层的导电图案80中的主要导电条与偶数层的导电图案90的次要导电条，而连接插塞74则是用以连接偶数层的导电图案90的主要导电条与奇数层的导电图案80的次要导电条。另外，连接插塞72、74的作用在于连接导电图案80、90，因此其形状、尺寸与设置密度等并不限于图6与图7所揭露的样态，而可视电容值与匹配度等考量作最佳化的设计。再者，本发明电容结构可有效与金属内连线工艺整合，因此导电图案的材质可为金属材质，例如铝或铜等，连接插塞的材质可为钨、铜或铝等，且介电层的材质可为氧化硅，但导电图案也可为其他任何导体，例如多晶硅，而介电层也可依介电常数的需求而选用氧化硅、氮化硅、氮氧化硅或任何单一或复合介电材质。

本发明电容结构的主要特点在于布局上具有良好的对称性，因此电容结构具有良好的匹配度。此外，电容结构的电容值是由各层导电图案之间的垂直电容值、各层导电图案的主要导电条与次要导电条之间的水平电容值，以及连接插塞之间的水平电容值所贡献，因此电容结构的单位电容值可有效提升。

以上所述仅为本发明的优选实施例，凡依本发明权利要求所做的均等变化与修饰，皆应属本发明的涵盖范围。

Claims (16)

1.一种电容结构，包括：

一第一层导电图案，该第一层导电图案包括一第一封闭导电环、多个相互平行并与该第一封闭导电环电性连接的第一主要导电条，以及多个与该些第一主要导电条交错设置且未与该第一封闭导电环电性连接的第一次要导电条；

一第二层导电图案，设置于该第一层导电图案上方，该第二层导电图案包括一第二封闭导电环、多个相互平行并与该第二封闭导电环电性连接的第二主要导电条，以及多个与该些第二主要导电条交错设置且未与该第二封闭导电环电性连接的第二次要导电条，其中该些第一主要导电条是与该些第二次要导电条电性连接，且该些第二主要导电条是与该些第一次要导电条电性连接；

一介电层，设置于该第一层导电图案与该第二层导电图案之间；以及

多个连接插塞，设置于该介电层中，用以电性连接该第一层导电图案与该第二层导电图案。

2.如权利要求1所述的电容结构，其中该第一封闭导电环与该第二封闭导电环分别具有一对称形状。

3.如权利要求1所述的电容结构，其中各该第一主要导电条与各该第二主要导电条分别具有一对称形状。

4.如权利要求1所述的电容结构，其中各该第一次要导电条与各该第二次要导电条分别具有一对称形状。

5.如权利要求1所述的电容结构，其中该第一层导电图案与该第二层导电图案包括金属或多晶硅。

6.如权利要求1所述的电容结构，其中该介电层包括氧化硅、氮化硅或氮氧化硅。

7.如权利要求1所述的电容结构，其中该电容结构的电容值是由该第一层导电图案与该第二层导电图案之间的垂直电容值、该些第一主要导电条与该些第一次要导电条之间的水平电容值、该些第二主要导电条与该些第二次要导电条之间的水平电容值，以及该些连接插塞之间的水平电容值所贡献。

8.如权利要求1所述的电容结构，还包括一第三层导电图案与一第四层导电图案，依序堆叠于该第二层导电图案的上方，该第三层导电图案与该第一层导电图案具有相同的布局图案，且该第四层导电图案与该第二层导电图案具有相同的布局图案。

9.一种电容结构，包括：

多层堆叠的导电图案，各该导电图案包括一封闭导电环、多个相互平行并与该封闭导电环电性连接的主要导电条，以及多个与该些主要导电条交错设置且未与该封闭导电环电性连接的次要导电条，其中位于一奇数层的该导电图案的该些主要导电条与该些次要导电条是分别对应于位于一偶数层的该导电图案的该些次要导电条与该些主要导电条；

至少一介电层，设置于该些导电图案之间；以及

多个连接插塞，设置于该介电层中，其中位于该奇数层的该导电图案的该些主要导电条与该些次要导电条是藉由该些连接插塞分别电性连接位于该偶数层的该导电图案的该些次要导电条与该些主要导电条。

10.如权利要求9所述的电容结构，其中各该封闭导电环具有一对称形状。

11.如权利要求9所述的电容结构，其中各该主要导电条具有一对称形状。

12.如权利要求9所述的电容结构，其中各该次要导电条具有一对称形状。

13.如权利要求9所述的电容结构，其中各该导电图案包括金属。

14.如权利要求9所述的电容结构，其中各该导电图案包括多晶硅。

15.如权利要求9所述的电容结构，其中该介电层包括氧化硅、氮化硅或氮氧化硅。

16.如权利要求9所述的电容结构，其中该电容结构的电容值是由该些导电图案之间的垂直电容值、各导电图案的该些主要导电条与该些次要导电条之间的水平电容值，以及该些连接插塞之间的水平电容值所贡献。

Images