CN109001970B - 计时装置、电子设备以及移动体 - Google Patents

计时装置、电子设备以及移动体 Download PDF

Info

Publication number
CN109001970B
CN109001970B CN201810567102.XA CN201810567102A CN109001970B CN 109001970 B CN109001970 B CN 109001970B CN 201810567102 A CN201810567102 A CN 201810567102A CN 109001970 B CN109001970 B CN 109001970B
Authority
CN
China
Prior art keywords
data
timing
circuit
time
clock
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810567102.XA
Other languages
English (en)
Other versions
CN109001970A (zh
Inventor
神山正之
臼田俊也
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2017228243A external-priority patent/JP6958296B2/ja
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Publication of CN109001970A publication Critical patent/CN109001970A/zh
Application granted granted Critical
Publication of CN109001970B publication Critical patent/CN109001970B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/14—Time supervision arrangements, e.g. real time clock
    • G—PHYSICS
    • G04—HOROLOGY
    • G04C—ELECTROMECHANICAL CLOCKS OR WATCHES
    • G04C11/00—Synchronisation of independently-driven clocks
    • G—PHYSICS
    • G04—HOROLOGY
    • G04C—ELECTROMECHANICAL CLOCKS OR WATCHES
    • G04C9/00—Electrically-actuated devices for setting the time-indicating means
    • G—PHYSICS
    • G04—HOROLOGY
    • G04C—ELECTROMECHANICAL CLOCKS OR WATCHES
    • G04C9/00—Electrically-actuated devices for setting the time-indicating means
    • G04C9/04—Electrically-actuated devices for setting the time-indicating means by blocking the driving means
    • G—PHYSICS
    • G04—HOROLOGY
    • G04G—ELECTRONIC TIME-PIECES
    • G04G5/00—Setting, i.e. correcting or changing, the time-indication
    • G—PHYSICS
    • G04—HOROLOGY
    • G04G—ELECTRONIC TIME-PIECES
    • G04G7/00—Synchronisation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
    • G06F15/177—Initialisation or configuration control

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Software Systems (AREA)
  • Electric Clocks (AREA)

Abstract

计时装置、电子设备以及移动体，与以往相比能够简单地进行计时校正。计时装置具有：第1计时电路，其与时钟信号同步地生成第1计时数据；第2计时电路，其生成第2计时数据，该第2计时数据按照比更新所述第1计时数据的周期长的周期被更新；接口电路，其将所述第1计时数据发送到外部装置，并从所述外部装置接收第1校正值；以及存储电路，其存储所述第1校正值，所述第1计时电路对所述第1计时数据设定所述第1校正值，从而对所述第2计时数据的更新定时进行校正。

Description

计时装置、电子设备以及移动体
技术领域
本发明涉及计时装置、电子设备以及移动体。
背景技术
在专利文献1中公开了使从设备与主设备时刻同步的时刻同步装置。并且，在专利文献2中公开了根据主设备所具有的主设备时钟的时刻来校正从设备的从设备时钟的时刻的***。
由于专利文献1所记载的装置或专利文献2所记载的***均使从设备的时刻信息与主设备所具有的时刻信息同步，所以在停止对主设备的电源供给而使其时刻信息丢失的情况下，存在如下问题：直到主设备在恢复电源供给之后取得时刻信息为止，无法使从设备的时刻信息与主设备的时刻信息同步。为了解决该问题，有时使用与主设备的时刻信息同步、并且即使停止对主设备的电源供给也能够利用备用电源进行计时的的计时装置(实时时钟装置)。在使用了这样的计时装置的通常的***中，主设备以1秒为单位设定从设备的时刻，计时装置中的设定时刻的反映或计数的开始定时在很多情况下基于来自主设备的命令的发送定时。
专利文献1：日本特开2015-203667号公报
专利文献2：日本特开平4-96115号公报
另外，在微小误差会造成问题的***中，为了确保计时装置的计时精度，有时周期性地反复进行主设备对计时装置的时刻设定。由此，周期性地校正计时装置的时刻。但是，例如在这样的***中无法将小于1Hz的分频电路的计数初始值设定为绝对值，因此如果不进行基于复杂的通信控制的定时调整，则有可能产生最大1秒的时刻的设定偏差。此外，考虑了在从计时装置读出时刻时也有可能产生因通信时间等导致的时刻偏差。作为产生这样的时刻偏差的结果，存在难以准确地校正计时装置的计时的问题。
发明内容
根据本发明的一些方式，可以提供与以往相比能够简单地进行计时校正的计时装置。并且，根据本发明的一些方式，能够提供使用了该计时装置的电子设备和移动体。
本发明是为了解决前述课题的至少一部分而完成的，能够作为以下的方式或应用例来实现。
[应用例1]
本应用例的计时装置具有：第1计时电路，其与时钟信号同步地生成第1计时数据；第2计时电路，其生成第2计时数据，该第2计时数据按照比更新所述第1计时数据的周期长的周期被更新；接口电路，其将所述第1计时数据发送到外部装置，并从所述外部装置接收第1校正值；以及存储电路，其存储所述第1校正值，所述第1计时电路对所述第1计时数据设定所述第1校正值，从而对所述第2计时数据的更新定时进行校正。
本应用例的计时装置还可以具有输出所述时钟信号的振荡电路。并且，所述第2计时电路也可以根据所述时钟信号生成所述第2计时数据，所述第2计时数据按照比更新所述第1计时数据的周期长的周期被更新。这里，“根据所述时钟信号生成所述第2计时数据，所述第2计时数据按照比更新所述第1计时数据的周期长的周期被更新”是指，不仅包含在时钟信号的各脉冲的上升或下降的定时更新第2计时数据的情况，还包含在时钟信号的至少一部分脉冲的上升或下降的定时通过所生成的信号(例如，来自第1计时电路的进位信号)更新第2计时数据的情况。
根据本应用例，外部装置能够通过计时装置经由接口电路发送的第1计时数据来识别计时偏差，并将用于消除偏差的第1校正值发送到计时装置。并且，计时装置经由接口电路接收第1校正值并存储于存储电路，对第1计时数据设定存储于存储电路的第1校正值，从而校正第2计时数据的更新定时。即，根据本应用例的计时装置，通过第1校正值来校正包含通信延迟在内的计时偏差，与以往相比能够更简单地进行计时校正。
[应用例2]
在上述应用例的计时装置中，所述第1计时电路也可以在所述第1计时数据为规定的值时对所述第1计时数据设定所述第1校正值，从而对所述更新定时进行校正。
根据本应用例的计时装置，由于在固定的定时对第1计时数据设定第1校正值，所以外部装置能够发送用于高精度地进行第2计时数据的更新定时校正的第1校正值。
[应用例3]
在上述应用例的计时装置中，所述第1校正值也可以是由所述外部装置根据所述第1计时数据和所述外部装置所具有的计时数据而生成的值。
根据本应用例，外部装置能够通过计时装置经由接口电路发送的第1计时数据和基准计时数据来识别计时偏差，并将用于消除偏差的准确的第1校正值发送到计时装置。因此，根据本应用例的计时装置，能够通过第1校正值准确地校正包含通信延迟在内的计时偏差。
[应用例4]
在上述应用例的计时装置中，所述第1计时电路也可以以1/1000秒为单位对所述第1计时数据进行更新，所述第2计时电路以1秒为单位对所述第2计时数据进行更新。
根据本应用例的计时装置，能够以1/1000秒为单位高精度地校正包含通信延迟在内的计时偏差。
[应用例5]
在上述应用例的计时装置中，也可以是，所述时钟信号的频率为4096Hz，所述第1计时电路具有计数器，该计数器按照4比96的比例选择40和41并以6比特对所述时钟信号的脉冲数进行计数，所述第1计时电路输出由所述计数器输出的6比特计数值的高位4比特计数值来作为所述第1计时数据的一部分。
根据本应用例的计时装置，第1计时电路能够根据计数器所计数的6比特计数值“000000”～“100111”的高位4比特计数值“0000”～“1001”，利用简单的电路结构输出表示十进制数“0”～“9”的计时数据来作为以1/1000秒为单位的时刻，而几乎不增加消耗电流。
[应用例6]
在上述应用例的计时装置中，所述存储电路还可以存储第2校正值和校正周期，所述第1计时电路按照所述校正周期对所述第1计时数据设定所述第2校正值，从而对所述更新定时进行校正。
根据本应用例的计时装置，按照存储于存储电路的校正周期，对第1计时数据设定存储于存储电路的第2校正值，从而校正第2计时数据的更新定时。因此，根据本应用例的计时装置，例如，即使是长时间未基于第1校正值进行第2计时数据的更新定时校正的状况，也能够校正因时效变化等而产生的计时偏差。
[应用例7]
本应用例的电子设备具有：上述任意一个计时装置；控制装置，其作为所述外部装置而将所述第1校正值发送到所述计时装置。
根据本应用例的电子设备，由于通过控制装置所发送的第1校正值来校正包含通信延迟在内的计时装置的计时偏差，所以与以往相比能够简单地进行计时装置的计时校正。因此，例如，能够以更低成本实现与以往相比可靠性更高的电子设备。
[应用例8]
本应用例的移动体具有上述任意一个计时装置。
根据本应用例的移动体，与以往相比能够更简单地进行计时装置的计时校正。因此，例如，能够以更低的成本实施与以往相比可靠性更高的移动体。
附图说明
图1是示出第1实施方式的计时装置的功能块和处理***的结构例的图。
图2是示出振荡电路的结构例的图。
图3是示出分频电路的结构例的电路图。
图4是示出高位计时部的结构例的图。
图5是示出第1实施方式的低位计时部的结构例的图。
图6是示出秒更新前后的时序图的一例的图。
图7是示出秒更新前后的时序图的另一例的图。
图8是示出秒更新前后的时序图的又一例的图。
图9是示出主控制装置所进行的用于计时校正的处理过程的一例的流程图。
图10是示出第1实施方式的计时装置所进行的用于计时校正的处理过程的一例的流程图。
图11是示出第2实施方式的计时装置的功能块和处理***的结构例的图。
图12是示出第2实施方式的低位计时部的结构例的图。
图13是示出第2实施方式的计时装置所进行的用于计时校正的处理过程的一例的流程图。
图14是示出变形例1的计时装置的结构例的图。
图15是示出本实施方式的电子设备的结构的一例的功能框图。
图16是示出本实施方式的电子设备的外观的一例的图。
图17是示出本实施方式的移动体的结构的一例的功能框图。
图18是示出本实施方式的移动体的外观的一例的图。
标号说明
1：计时装置；2：主控制装置；3：从装置；4：主电源；5：备用电源；10：振荡电路；11：振子；12：反相器(逻辑反相元件)；13：电阻；14：电容器；15：电容器组；16：开关电路；17：解码电路；20：分频电路；21～23：T型触发器；30：分频电路；40：仲裁电路；50：低位计时部；51：计数控制电路；52：计数器；53：输出控制电路；54：控制标志寄存器；55：计数器；56：输出控制电路；57：数据转换电路；58：状态标志寄存器；59a、59b：分频电路；60：仲裁电路；70：高位计时部；71a～74a：计数器；75a：移位寄存器；76a、77a：计数器；71b～77b：输出控制电路；80：接口电路；90：存储电路；91：偏移寄存器；92：计时校正数据；100：电源切换电路；110：计时校正部；120：“或”电路；130：分频电路；140：仲裁电路；200：主计时数据；300：电子设备；310：计时装置；320：控制部；330：操作部；340：存储部；350：通信部；360：显示部；370：声音输出部；400：移动体；410：计时装置；420：运算处理装置；430、440、450：控制装置。
具体实施方式
以下，参照附图对本发明的优选实施方式进行详细地说明。另外，以下所说明的实施方式并非不当地限定权利要求书所记载的本发明的内容。并且，以下说明的结构并非全部都是本发明的必需的构成要件。
1.计时装置(实时时钟装置)
1-1.第1实施方式
[计时装置的结构和动作]
图1是示出第1实施方式的计时装置(实时时钟装置)1的功能块和使用了计时装置1的处理***的结构例的图。如图1所示，该处理***构成为包含计时装置1、主(master)控制装置2、多个从(slave)装置3、主(main)电源4以及备用电源5。
主控制装置2具有非常准确的时刻信息(即，作为基准的主计时数据200)，根据来自各从装置3的请求将该时刻信息发布到各从装置3，或者定期地将该时刻信息发布到各从装置3。各从装置3结合主计时数据200对自己的内部时刻进行各种处理。主计时数据200例如是主控制装置2从GPS(Global Positioning System：全球定位***)或网络取得的时刻信息，其计时误差例如为10-6秒以下。在所需的定时、或者定期地更新主计时数据200。
主控制装置2和各从装置3从主电源4被供给电力而进行动作，当来自主电源4的电力供给被切断时，动作停止。与此相对，计时装置1通常从主电源4被供给电力而进行计时动作，但当来自主电源4的电力供给被切断时，立即切换成使用从备用电源5供给的电力的计时动作。即，计时装置1在来自主电源4的电力供给被切断的期间也继续进行计时动作。
并且，当来自主电源4的电力供给恢复时，主控制装置2尝试更新主计时数据200，但有时更新也需要较长的时间(例如，几分钟到几十分钟)。因此，当来自主电源4的电力供给恢复时，主控制装置2从计时装置1读出计时数据来代替主计时数据200。在本实施方式中，主控制装置2从计时装置1读出包含年、月、日、时、分、秒、毫秒的信息在内的计时数据，并将从计时装置1读出的计时数据设为主计时数据200，直到能够从GPS或网络取得准确的计时数据为止。在该情况下，来自计时装置1的计时数据需要例如误差为每个月13秒左右(在换算成距基准频率的偏差的情况下为±5ppm左右)以内的程度的准确度。
如图1所示，计时装置1构成为包含振荡电路10、分频电路20、分频电路30、仲裁电路40、低位计时部50、仲裁电路60、高位计时部70、接口电路80、存储电路(存储部)90以及电源切换电路100。但是，计时装置1也可以构成为省略或变更这些要素的一部分，或者追加其他要素。该计时装置1具有通过与时钟信号同步地进行计时动作而生成计时数据的实时时钟(RTC)的功能。
振荡电路10通过进行振荡动作而生成具有2的幂数的频率(例如32768Hz
(＝215Hz)的频率)的时钟信号CLK0。
图2是示出振荡电路10的结构例的图。如图2所示，振荡电路10构成为包含振子11、反相器(逻辑反相元件)12、电阻13、电容器14、电容器组15、开关电路16和解码电路17。
反相器12的输入端子与振子11的一端连接，输出端子与振子11的另一端连接。电阻13的一端与反相器12的输入端子连接，另一端与反相器12的输出端子连接。电容器14的一端与电阻13的另一端连接，另一端接地。
电容器组15由多个电容器构成，该多个电容器的各自的一端与反相器12的输入端子连接，另一端经由开关电路16接地或开路(成为高阻抗)。开关电路16根据解码电路17所输出的控制信号而使包含在电容器组15中的各电容器的另一端接地或开路(成为高阻抗)。解码电路17例如对存储于存储电路90(参照图1)的数据(电容选择数据)进行解码，输出开关电路16的控制信号。
在这样构成的振荡电路10中，反相器12对振子11的输出信号进行反相放大，将反相放大后的信号反馈给振子11。由此，振子11以固有的谐振频率或接近谐振频率的频率进行振荡，反相器12的输出信号(对振子11的输出信号进行反相放大后的信号)作为时钟信号CLK0从振荡电路10输出。由于能够通过改变电容器组15的合成电容值对振荡电路10的振荡频率进行微调，所以例如在计时装置1的检查工序中，确定可获得期望的振荡频率的电容选择数据，并写入到存储电路90所具有的非易失性存储器(未图示)中。
例如，振荡电路10可以是使用了音叉型石英振子、AT切石英振子、SC切石英振子等作为振子11的石英振荡电路，也可以是使用了SAW(Surface Acoustic Wave：表面声波)谐振器或石英振子以外的压电振子作为振子11的振荡电路。并且，振荡电路10还可以是使用了以硅半导体为材料的MEMS(Micro Electro Mechanical Systems：微机电***)振子作为振子11的振荡电路。振子11可以利用压电效应被激励，也可以通过库仑力(静电力)被驱动。
回到图1，从振荡电路10输出的时钟信号CLK0被供给到分频电路20。但是，计时装置1也可以省略振荡电路10而从外部向分频电路20供给时钟信号CLK0。分频电路20通过对时钟信号CLK0进行分频，生成具有4096Hz(＝212Hz)的频率的时钟信号CLK1。
图3是示出分频电路20的结构例的电路图。如图3所示，分频电路20例如由T(toggle：反转)型触发器21～23串联连接而构成。T型触发器21～23分别在输入到输入端子T的信号每变化1个周期时将输出信号反转，从而对输入到输入端子T的信号进行2分频。由此，分频电路20例如对具有32768Hz(＝215Hz)的频率的时钟信号CLK0进行8(＝23)分频而生成具有4096Hz(＝212Hz)的频率的时钟信号CLK1。另外，在图3中示出了时钟信号CLK0为32768Hz(＝215Hz)的情况下的分频电路20的结构例，但如果时钟信号CLK0为2NHz(N为13以上的整数)，则构成为将N-12个T型触发器串联连接即可。
回到图1，时钟信号CLK1被供给到分频电路30，并且经由仲裁电路40供给到低位计时部50。分频电路30通过对时钟信号CLK1进行分频而生成具有任意的频率的时钟信号CLK2。分频电路30与分频电路20(图3)同样，也可以由个数与分频比对应的T型触发器构成。时钟信号CLK2可以被供给到计时装置1的内部的各种电路，也可以输出到计时装置1的外部而被供给到各种装置。
低位计时部50(“第1计时电路”的一例)通过与时钟信号CLK1同步地进行计时动作，生成计时数据T1、T0(“第1计时数据”的一例)。计时数据T1是表示以1/100秒为单位的时刻的计时数据，计时数据T0是表示以1/1000秒为单位的时刻的计时数据。即，低位计时部50以1/1000秒为单位对计时数据T1、T0进行更新。并且，低位计时部50根据时钟信号CLK1来生成具有1Hz频率的时钟信号CLK3。时钟信号CLK3经由仲裁电路40被供给到高位计时部70。此外，低位计时部50生成使高位计时部70的计时动作停止的计数禁止信号CNTDIS。
高位计时部70通过与基于时钟信号CLK1生成的时钟信号CLK3同步地进行计时动作，生成以比更新计时数据T1、T0的周期长的周期进行更新的计时数据(例如，表示以秒为单位的时刻的计时数据T2～表示以年为单位的时刻的计时数据T8)。
接口电路80是计时装置1与主控制装置2之间的通信的接口电路，从主控制装置2接收各种命令，根据接收到的命令来进行针对存储电路90的各种数据的写入或读出、各种控制信号的生成、来自低位计时部50和高位计时部70的计时数据的读出等。接口电路80例如可以是SPI(Serial Peripheral Interface：串行***接口)、I2C(Inter-IntegratedCircuit：内部集成电路)等各种串行总线兼容的接口电路，也可以是并行总线兼容的接口电路。
在本实施方式中，接口电路80在接收到地址被指定的计时数据读出命令时，根据在接收到的命令中被指定的地址，使读取使能信号E0～E8中的1个有效(例如，设为高电平)。当读取使能信号E0有效时，低位计时部50向接口电路80输出计时数据T0，当读取使能信号E1有效时，低位计时部50向接口电路80输出计时数据T1。同样，当读取使能信号E2～E8分别有效时，高位计时部70分别向接口电路80输出计时数据T2～T8。并且，接口电路80将从低位计时部50或高位计时部70输出的计时数据T0～T8中的任意一个计时数据发送到主控制装置2(“外部装置”的一例)。另外，接口电路80在接收到计时数据读出命令时，也可以使读取使能信号E0～E8依次有效，依次取得计时数据T0～T8，并连续地发送到主控制装置2。
并且，在本实施方式中，接口电路80在接收到用于供低位计时部50计时的、被指定了-999毫秒～+999毫秒的范围内的以1/1000秒为单位的偏移数据的偏移设定命令时，将在接收到的命令中被指定的偏移数据写入到存储电路90所具有的偏移寄存器91，并且使标志置位信号FS有效(例如，设为高电平)而输出到低位计时部50。偏移寄存器91所保存的偏移数据OFS被供给到低位计时部50，当低位计时部50所输出的清除信号CLR1有效时清零。
存储电路90例如构成为包含：寄存器组，其包含偏移寄存器91；以及非易失性存储器，其存储电容选择数据等控制用的各种数据。存储于非易失性存储器的各数据在计时装置1的启动时从非易失性存储器传送到各寄存器而被保存，根据保存于各寄存器的数据来控制计时装置1的各部分。非易失性存储器例如可以是EEPROM(Electrically ErasableProgrammable Read-Only Memory：电可擦可编程只读存储器)或闪存等可改写的各种非易失性存储器，也可以是一次性PROM(One Time Programmable Read Only Memory：一次性可编程只读存储器)那种不可改写的各种非易失性存储器。
在从低位计时部50或高位计时部70读出计时数据的期间，仲裁电路40使包含在时钟信号CLK1中的脉冲延迟，使得在该读出计时数据的期间，计时数据不发生变化。在此以外的期间，仲裁电路40直接输出从分频电路20供给的时钟信号CLK1。同样，在从高位计时部70读出计时数据的期间，仲裁电路60使包含在时钟信号CLK3中的脉冲延迟，使得在该读出计时数据的期间，计时数据不发生变化。在其此以外的期间，仲裁电路60直接输出从低位计时部50供给的时钟信号CLK3。另外，如果接口电路80必须将计时数据T0～T8连续地发送到主控制装置2，则在此期间，仲裁电路40使包含在时钟信号CLK1中的脉冲延迟，从而不需要仲裁电路60。
电源切换电路100进行切换，使得在从主电源4供给规定的电压值以上的电源电压VA时，输出电源电压VA作为计时装置1的各部分的电源电压(工作电压)，当来自主电源4的电源电压VA小于规定的电压值时，输出从备用电源5输出的电源电压VB。即，即使在没有通过电源切换电路100而从主电源4供给期望的电源电压VA的状态下，计时装置1也能够通过从备用电源5供给的电源电压VB继续进行计时动作。
[高位计时部的结构和动作]
图4是示出高位计时部70的结构例的图。如图4所示，高位计时部70构成为包含计数器71a～74a、移位寄存器75a、计数器76a、77a以及输出控制电路71b～77b。输出控制电路71b～77b例如分别由多个传输门等构成。
计数器71a(“第2计时电路”的一例)通过与时钟信号CLK3同步地进行计数动作，生成表示以秒为单位的时刻的计数值。例如，计数器71a是60进制BCD(二进制编码的十进制)计数器，与时钟信号CLK3的脉冲同步地，依次生成表示十进制数“0”～“59”的BCD计数值。当计数值与表示十进制数“59”的值相等时，计数器71a与时钟信号CLK3的下一个脉冲同步地将计数值复位为“0”，并且输出进位信号CA1。但是，当计数禁止信号CNTDIS有效时，即使被供给时钟信号CLK3的脉冲，计数器71a也不进行计数动作，而保持此时的BCD计数值。
计数器71a所生成的计数值作为表示以秒为单位的时刻的计时数据T2(“第2计时数据”的一例)来使用。即，计数器71a以1秒为单位对计时数据T2进行更新。当读取使能信号E2有效时，输出控制电路71b将计数器71a所生成的计时数据T2输出到接口电路80。
计数器72a通过与进位信号CA1同步地进行计数动作，生成表示以分为单位的时刻的计数值。例如，计数器72a是60进制BCD计数器，与进位信号CA1的脉冲同步地，依次生成表示十进制数“0”～“59”的BCD计数值。当计数值与表示十进制数的“59”的值相等时，计数器72a与进位信号CA1的下一个脉冲同步地将计数值复位为“0”，并且输出进位信号CA2。
计数器72a所生成的计数值作为表示以分为单位的时刻的计时数据T3来使用。即，计数器72a以分为单位对计时数据T3进行更新。当读取使能信号E3有效时，输出控制电路72b将计数器72a所生成的计时数据T3输出到接口电路80。
计数器73a通过与进位信号CA2同步地进行计数动作，生成表示以时为单位的时刻的计数值。例如，计数器73a是24进制BCD计数器，与进位信号CA2的脉冲同步地，依次生成表示十进制数“0”～“23”的BCD计数值。当计数值与表示十进制数“23”的值相等时，计数器73a与进位信号CA2的下一个脉冲同步地将计数值复位为“0”，并且输出进位信号CA3。
计数器73a所生成的计数值作为表示以时为单位的时刻的计时数据T4来使用。即，计数器73a以时为单位对计时数据T4进行更新。当读取使能信号E4有效时，输出控制电路73b将计数器73a所生成的计时数据T4输出到接口电路80。
计数器74a通过与进位信号CA3同步地进行计数动作，生成表示以日为单位的时刻的计数值。例如，计数器74a是10进制BCD计数器，与进位信号CA3的脉冲同步地，依次生成表示十进制数“1”～“31”的BCD计数值。
但是，需要根据月份来使一个月的最后一日为“28”或“30”，在闰年的2月的情况下，需要使月的最后一日为“29”。因此，计数器74a对表示以日为单位的时刻的计数值和计数上限值进行比较，该计数上限值是根据表示以月为单位的时刻的计数值和表示以年为单位的时刻的计数值而设定的。当计数值与计数上限值相等时，计数器74a与进位信号CA3的下一个脉冲同步地将计数值复位为“1”，并且输出进位信号CA4。
计数器74a所生成的计数值作为表示以日为单位的时刻的计时数据T5来使用。即，计数器74a以日为单位对计时数据T5进行更新。当读取使能信号E5有效时，输出控制电路74b将计数器74a所生成的计时数据T5输出到接口电路80。
移位寄存器75a与进位信号CA3同步地生成表示星期的计时数据T6。例如，移位寄存器75a是包含呈环状连接的7个D型触发器的7比特移位寄存器。7个触发器与星期日～星期六这一周中的七天对应。
在设定初始状态时，接口电路80根据从主控制装置2供给的7比特初始值数据，将1个触发器的数据设置为“1”，并且将其他触发器的数据复位为“0”。之后，移位寄存器75a与进位信号CA3同步地使星期数据朝一个方向移位。因此，通过移位寄存器75a的7个触发器中的数据“1”的位置来显示目前是星期几。
移位寄存器75a所生成的星期数据作为表示星期的计时数据T6来使用。即，移位寄存器75a以日为单位对计时数据T6进行更新。当读取使能信号E6有效时，输出控制电路75b将移位寄存器75a所生成的计时数据T6输出到接口电路80。
计数器76a通过与进位信号CA4同步地进行计数动作，生成表示以月为单位的时刻的计数值。例如，计数器76a由12进制BCD计数器构成，与进位信号CA4的脉冲同步地，依次生成表示十进制数“1”～“12”的BCD计数值。当计数值与表示十进制数“12”的值相等时，计数器76a与进位信号CA4的下一个脉冲同步地将计数值复位为“1”，并且输出进位信号CA5。
计数器76a所生成的计数值作为表示以月为单位的时刻的计时数据T7来使用。即，计数器76a以月为单位对计时数据T7进行更新。当读取使能信号E7有效时，输出控制电路76b将计数器76a所生成的计时数据T7输出到接口电路80。
计数器77a通过与进位信号CA5同步地进行计数动作，生成表示以年为单位的时刻的计数值。例如，计数器77a由10进制BCD计数器构成，在阳历年号的情况下，与进位信号CA5的脉冲同步地，依次生成表示十进制数“2015”、“2016”、“2017”···的下两位数的BCD计数值。
计数器77a所生成的计数值作为表示以年为单位的时刻的计时数据T8来使用。即，计数器77a以年为单位对计时数据T8进行更新。当读取使能信号E8有效时，输出控制电路77b将计数器77a所生成的计时数据T8输出到接口电路80。
[低位计时部的结构和动作]
图5是示出低位计时部50的结构例的图。如图5所示，低位计时部50构成为包含计数控制电路51、计数器52、输出控制电路53、控制标志寄存器54、计数器55、输出控制电路56、数据转换电路57、状态标志寄存器58以及分频电路59a、59b。
计数器52例如由6比特二进制计数器构成。计数器52为了进行以1/100秒为单位的计时动作，与具有4096Hz的频率的时钟信号CLK1的脉冲同步地进行计数动作，从而在各个计数循环中，生成表示十进制数“0”到“39”的6比特C5～C0的计数值。这里，C5是最高位比特，C0是最低位比特。
输出控制电路53例如由多个传输门等构成。当读取使能信号E0有效时，输出控制电路53将计数器52所生成的计数值的高位4比特C5～C2输出到接口电路80，作为表示以1/1000秒为单位的时刻的4比特计时数据T0。
由于时钟信号CLK1的1个周期大约为244微秒，所以通过选择计数器52的计数值的高位4比特C5～C2，生成表示以1/1000秒为单位的时刻的计时数据T0。这样，根据本实施方式，通过选择为了进行以1/100秒为单位的计时动作而生成的6比特计数值“000000”～“100111”中的高位4比特“0000”～“1001”，能够利用简单的电路结构，生成表示十进制数“0”～“9”的4比特计时数据T0来作为以1/1000秒为单位的时刻，而几乎不增加消耗电流。
但是，时钟信号CLK1的4个周期相对于1/1000秒包含大约-23.4微秒的误差。为了消除该误差，在由计数器52进行的计数动作中，包含计数值从“0”依次变化为“39”之后回到“0”的40个计数的循环、以及计数值连续两次变为“39”之后回到“0”的41个计数的循环。因此，在低位计时部50中设置有控制标志寄存器54，该控制标志寄存器54储存表示第40个计数的信息的1比特的计数控制标志FL1。控制标志寄存器54例如由D型触发器等构成。
计数控制电路51在设定初始状态时，将从接口电路80供给的计数初始值设定于计数器52和计数器55，并且将储存于控制标志寄存器54的计数控制标志FL1复位为“0”。计数控制电路51例如由包含时序电路的状态机构成。
计数器52所生成的6比特C5～C0的计数值也被供给到计数控制电路51。在计数循环为规定的次数的情况下，当计数器52所生成的计数值与表示十进制数“39”的值相等时，计数控制电路51将计数控制标志FL1设定为“1”。由此，设定如下的第1状态转变：即使时钟信号CLK1的下一个脉冲到来，计数器52也维持着计数值，计数器52与时钟信号CLK1的再下一个脉冲同步地将计数值复位为“0”。
另一方面，在计数循环不是规定的次数的情况下，即使计数器52所生成的计数值与表示十进制数“39”的值相等，计数控制电路51也将计数控制标志FL1维持为“0”。由此，设定如下的第2状态转变：计数器52与时钟信号CLK1的下一个脉冲同步地将计数值复位为“0”。
在41个计数的循环中，1个计数循环的期间相当于具有4096Hz的频率的时钟信号CLK1的41个周期，大约为10.01毫秒。另一方面，在40个计数的循环中，1个计数循环的期间相当于时钟信号CLK1的40个周期，大约为9.77毫秒。因此，在连续的100次计数循环内，计数控制电路51将41个计数的循环设定为96次，并且将40个计数的循环设定为4次，从而能够缓和41个计数的循环与40个计数的循环之间的误差，减少由计时数据表示的时刻的误差。
例如，在连续的100次循环内，当在第13次、第38次、第63次以及第88次以外的循环中，计数器52所生成的计数值与表示十进制数“39”的值相等时，计数控制电路51将计数控制标志FL1设定为“1”，从而设定第1状态转变。计数控制电路51在第1状态转变中停止计数器52的计数动作，并且与时钟信号CLK1的下一个脉冲同步地将计数控制标志FL1复位为“0”。并且，计数控制电路51与时钟信号CLK1的再下一个脉冲同步地，解除计数器52的计数动作的停止而将计数值复位为“0”，并且使计数使能信号CNTEN仅在该1个脉冲期间有效(例如，设为高电平)。由此，实现了41个计数的循环。
并且，在连续的100次循环内，当在第13次、第38次、第63次以及第88次循环中，计数器52所生成的计数值与表示十进制数“39”的值相等时，计数控制电路51将计数控制标志FL1维持为“0”，从而设定第2状态转变。计数控制电路51在第2状态转变中，与时钟信号CLK1的下一个脉冲同步地将计数器52的计数值复位为“0”，并且使计数使能信号CNTEN仅在该1个脉冲期间有效。由此，实现了40个计数的循环。
这样，计数器52按照4比96的比例选择40和41而以6比特对具有4096Hz的频率的时钟信号CLK1的脉冲数进行计数，低位计时部50输出计数器52所输出的6比特计数值的高位4比特的计数值来作为计时数据T0，该计时数据T0是计时数据T1、T0的一部分。因此，低位计时部50能够根据计数器52所计数的6比特计数值“000000”～“100111”的高位4比特的计数值“0000”～“1001”，利用简单的电路结构，输出表示十进制数“0”～“9”的计时数据T0，作为以1/1000秒为单位的时刻，而几乎不增加消耗电流。
从计数控制电路51输出的计数使能信号CNTEN被供给到计数器55。当计数使能信号CNTEN有效时，计数器55与时钟信号CLK1同步地进行计数动作，从而生成表示以1/100秒为单位的时刻的计数值。
计数器55例如由8比特10进制BCD计数器构成。计数器55所生成的BCD计数值包含表示十进制数的1/10秒的位置的4比特B7～B4、和表示十进制数的1/100秒的位置的4比特B3～B0。
当计数使能信号CNTEN有效时，计数器55与时钟信号CLK1的脉冲同步地，依次生成表示十进制数“0”～“99”的计数值。当计数值与表示十进制数“99”的值相等时，计数器55接着与计数使能信号CNTEN有效时的时钟信号CLK1的脉冲同步地，将计数值复位为“0”。
计数器55的100个计数的期间为4096-1×(41×96+40×4)＝1秒。并且，计数器55的1个计数的期间虽然最大包含大约±117微秒的误差，但长期来看与1/100秒的期间准确地对应。
计数器55所生成的计数值的高位4比特B7～B4和低位4比特B3～B0作为表示以1/100秒为单位的时刻的计时数据T1来使用。输出控制电路56例如由多个传输门等构成，当读取使能信号E1有效时，输出控制电路56将计数器55所生成的计时数据T1输出到接口电路80。
并且，在对十进制数“0”～“99”进行计数的100次计数循环内，计数器55将仅直接输出所供给的时钟信号CLK1的起始脉冲的循环设定为4次，并且将不输出时钟信号CLK1的脉冲的循环设定为96次，从而输出具有4Hz的频率的时钟信号CLK4。例如，计数器55仅在计数值为十进制数“0”、“25”、“50”、“75”的4次循环中输出时钟信号CLK1的起始脉冲，从而根据时钟信号CLK1生成时钟信号CLK4。
分频电路59a通过对具有4Hz的频率的时钟信号CLK4进行2分频，生成具有2Hz的频率的时钟信号CLK5。并且，分频电路59b通过对具有2Hz的频率的时钟信号CLK5进行2分频，生成具有1Hz频率的时钟信号CLK3。时钟信号CLK3的上升与计数器55的计数值从十进制数“99”更新为“0”的定时一致。
数据转换电路57将保存于偏移寄存器91的-999毫秒～+999毫秒范围内的以1/1000秒为单位的偏移数据OFS转换为带符号的13比特BCD偏移值而输出。该带符号的13比特BCD偏移值的第12比特为符号值SIGN，第11～4比特是被置位于计数器55的比特B7～B0的偏移值OFS1，第3～0比特是被置位于计数器52的比特C5～C2的偏移值OFS0。在偏移数据OFS为0～+999毫秒的范围内，符号值SIGN为“0”，偏移值OFS1和偏移值OFS0分别相当于与偏移数据OFS对应的十进制数的高位2位的数值和低位1位的数值。例如，如果偏移数据OFS为+123毫秒，则13比特BCD偏移值为“0000100100011”(相当于+123)。另一方面，在偏移数据OFS为-999毫秒～-1毫秒的范围内，符号值SIGN为“1”，偏移值OFS1和偏移值OFS0分别相当于从十进制数“1000”减去与偏移数据OFS对应的十进制数后的高位2位的数值和低位1位的数值。例如，如果偏移数据OFS为+123毫秒，则13比特BCD偏移值为“1100001110111”(相当于-877)。
状态标志寄存器58储存状态标志FL2。状态标志FL2在标志置位信号FS从无效变化为有效时被设定为“1”。状态标志寄存器58例如由SR(置位/复位)型触发器等构成。
如果在计数器55的计数值为十进制数“99”时计数使能信号CNTEN有效的定时，状态标志FL2为“1”，则计数控制电路51与时钟信号CLK1的脉冲同步地，将计数器55的计数值的比特B7～B0更新为偏移值OFS1，并且将计数器52的计数值的比特C5～C2更新为偏移值OFS0，将比特C1、C0更新为“00”。与此同时，计数控制电路51仅在时钟信号CLK1的1个脉冲期间输出清除信号CLR1，通过清除信号CLR1将偏移数据OFS清零。并且，如果符号值SIGN为“1”，则计数控制电路51使计数禁止信号CNTDIS仅在时钟信号CLK1的脉冲期间有效，并且不输出具有4Hz的频率的时钟信号CLK4的脉冲。通过将该计数器55和计数器52的各计数值更新为偏移值OFS1、OFS0的处理(偏移设定处理)，能够以1/1000秒为单位变更高位计时部70对计时数据T2(秒)的更新定时。比计数器55和计数器52的计数动作(使计数值增加1的动作)优先进行偏移设定处理。
图6是示出不进行偏移设定处理的情况下的秒更新前后的时序图的一例的图。并且，图7和图8是示出进行偏移设定处理的情况下的秒更新前后的时序图的一例的图。
在图6的例子中，在计时数据T1(1/100秒)从“99”更新为“0”、并且计时数据T0(1/1000秒)从“9”更新为“0”的定时(秒更新定时)，计时数据T2(秒)从“59”更新为“0”。
与此相对，在图7和图8的例子中，在计时数据T1(1/100秒)为“99”并且计时数据T0(1/1000秒)为“9”时(计时数据T1、T0为预先确定的规定的值“999”时)，即，在更新计时数据T2(秒)的预定的定时(秒更新预定定时)，低位计时部50对计时数据T1(1/100秒)、T0(1/1000秒)设定偏移值OFS1、OFS0，从而校正计时数据T2(秒)的更新定时。因此，在图7的例子中，与时钟信号CLK1(未图示)同步地将计时数据T1(1/100秒)从“99”更新为“0”(偏移值OFS1)，并且将计时数据T0(1/1000秒)从“9”更新为“3”(偏移值OFS0)。并且，在该秒更新预定定时，计时数据T2(秒)从“59”更新为“0”。即，在符号值SIGN为“0”(偏移数据OFS为零或正的值)时，偏移设定处理的定时(秒更新预定定时)与秒更新定时一致。
另一方面，在图8的例子中，在秒更新预定定时，计时数据T1(1/100秒)维持“99”(设定“99”(偏移值OFS1))，并且与时钟信号CLK1(未图示)同步地将计时数据T0(1/1000秒)从“9”更新为“7”(偏移值OFS0)。计时数据T2(秒)在该秒更新预定定时维持“59”，在3/1000秒后从“59”更新为“0”。即，在符号值SIGN为“1”(偏移数据OFS为负的值)时，秒更新定时晚于偏移设定处理的定时(秒更新预定定时)。
[计时校正]
上述计时装置1所进行的偏移设定处理被使用在以1/1000秒为单位的计时校正中。图9是示出主控制装置2所进行的用于计时装置1的计时校正的处理过程的一例的流程图。并且，图10示出计时装置1所进行的用于计时校正的处理过程的一例的流程图。
如图9所示，当从主电源4开始电力供给时(步骤S10的“是”)，首先，主控制装置2判断是否可以使用计时装置1的计时数据(S20)。例如，主控制装置2判定在计时装置1所进行的备用动作中(来自主电源的电力被切断的期间)计时动作是否存在异常，在不存在异常的情况下判断为可以使用计时装置1的计时数据，在存在异常的情况下判断为无法使用。例如，计时装置1具有检测振荡电路10的振荡停止、或计时装置1的电源电压(电源切换电路100的输出电压)小于规定的电压值等异常的电路，并且将表示异常检测的结果的标志信息存储到存储电路90。并且，主控制装置2也可以从计时装置1读出表示异常检测的结果的标志信息，判断是否可以使用计时装置1的计时数据。
在判断为可以使用计时装置1的计时数据的情况下(步骤S20的“是”)，主控制装置2将计时数据读出命令发送到计时装置1(步骤S30)。
接着，主控制装置2待机到从计时装置1接收到计时数据(步骤S40的“否”)，当接收到计时数据时(步骤S40的“是”)，根据接收到的计时数据T0～T8来更新主计时数据200(步骤S50)。另外，在图9的过程中，通过步骤S30、S40来接收所有的计时数据T0～T8，但也可以依次只接收至少包含计时数据T0、T1的所需的计时数据。
另一方面，在判断为不可以使用计时装置1的计时数据的情况下(步骤S20的“否”)，主控制装置2另外对计时装置1进行初始时刻对准处理(步骤S60)。
接着，主控制装置2开始各种处理(步骤S70)。主控制装置2例如进行将主计时数据200发布给各从装置3的处理等。
接着，主控制装置2待机到从GPS或网络取得时刻信息为止(步骤S80的“否”)，当取得时刻信息时(步骤S80的“是”)，根据所取得的时刻信息来更新主计时数据200(步骤S90)。
接着，主控制装置2将计时数据读出命令发送到计时装置1(步骤S100)。
接着，主控制装置2待机到从计时装置1接收到计时数据为止(步骤S110的“否”)，当接收到计时数据时(步骤S110的“是”)，计算主计时数据200与接收到到的计时数据T0～T8之间的相对偏差，生成与偏差对应的偏移数据(步骤S120)。在计时数据T0～T8比主计时数据200延迟的情况下，主控制装置2生成与延迟时间对应的正值的偏移数据，在计时数据T0～T8比主计时数据200提前的情况下，主控制装置2生成与提前时间对应的负值的偏移数据。
接着，主控制装置2将指定了所生成的偏移数据的偏移设定命令发送到计时装置1(步骤S130)。由此，在计时装置1中，进行偏移设定处理，实现了计时校正。
接着，当经过了规定的时间时(步骤S140的“是”)，主控制装置2再次进行步骤S100以后的处理。这里，规定的时间与计时校正的周期对应，例如，可以是使得主计时数据200与计时数据T0～T8之间的相对偏差不为±1秒以上的时间。这样的话，不需要为了计时校正而再设定计时数据T2～T8，主控制装置2的处理被简化。
另一方面，当在经过规定的时间之前来自主电源4的电力被切断时(步骤S140的“否”和步骤S150的“是”)，主控制装置2待机到来自主电源4的电力供给恢复为止(步骤S10的“否”)。然后，当来自主电源4的电力供给恢复时(步骤S10的“是”)，主控制装置2再次进行步骤S20以后的处理。另外，在来自主电源4的电力被切断的期间，计时装置1也通过从备用电源5供给的电力继续进行计时动作。因此，主控制装置2能够在来自主电源4的电力供给刚恢复之后，从计时装置1使用通过上次的步骤S130的处理进行了计时校正的精度比较高的计时数据T0～T8对主计时数据200进行更新。之后，主控制装置2从GPS或网络取得时刻信息而将主计时数据200更新为准确的时刻，能够根据准确的主计时数据200来进行计时装置1的计时校正。
与此相对，如图10所示，当接收到主控制装置2在图9的步骤S30或步骤S100中发送的计时数据读出命令时(步骤S210的“是”)，计时装置1将计时数据T0～T8发送到主控制装置2(步骤S220)。
并且，当接收到主控制装置2在图9的步骤S130中发送的偏移设定命令时(步骤S230的“是”)，首先，计时装置1将接收到的偏移设定命令所指定的偏移数据写入到偏移寄存器91(步骤S240)。
接着，计时装置1将保存于偏移寄存器91的偏移数据OFS转换成符号值SIGN和偏移值OFS1、OFS0(步骤S250)。
接着，计时装置1待机到秒更新预定定时到来为止(步骤S260的“否”)。然后，当秒更新预定定时到来时(步骤S260的“是”)，计时装置1将低位计时部50的计数器55、52的计数值更新为偏移值OFS1、OFS0(步骤S270)，并再次进行步骤S210以后的处理。
这样，主控制装置2和计时装置1分别进行图9和图10所示的处理，由此，由主控制装置2根据计时数据T1、T0和主计时数据200生成的偏移数据OFS(“第1校正值”的一例)被定期地存储到存储电路90(偏移寄存器91)中，在计时数据T2的更新预定定时对计时数据T1、T0设定偏移数据OFS(偏移值OFS1、OFS0)。由此，定期地进行计时装置1的以1/1000秒为单位的计时校正。
[作用效果]
如以上所说明的那样，在本实施方式中，主控制装置2计算从计时装置1读出的计时数据T0～T8与准确的主计时数据200之间的相对偏差，并将用于消除偏差的偏移数据OFS发送到计时装置1。然后，计时装置1接收偏移数据OFS并存储到偏移寄存器91中。计时装置1的低位计时部50将存储于偏移寄存器91的偏移数据OFS(偏移值OFS1、OFS0)设定于计时数据T1(1/100秒)、T0(1/1000秒)，从而对计时数据T2(秒)的更新定时进行校正。具体来说，计时装置1通过设定-999毫秒～-1毫秒的范围的偏移数据OFS，使计时数据T2(秒)的更新定时以1/1000秒为单位延迟，通过设定+1毫秒～+999毫秒的范围的偏移数据OFS，使计时数据T2(秒)的更新定时以1/1000秒为单位提前。这里，由于读出计时数据T0～T8所需的通信延迟以1/1000秒为单位每次均相同，所以当假设主控制装置2读出刚校正后的计时数据T0～T8时，与主计时数据200的偏差为零。换言之，计时装置1相对于主计时数据200错开读出计时数据T0～T8所需的延迟时间而进行计时，从而成为主控制装置2所读出的计时数据T0～T8与主计时数据200一致的状态(可以使用计时数据T0～T8代替主计时数据200的状态)。这样，根据第1实施方式的计时装置1，通过偏移数据OFS来校正包含与主控制装置2的通信延迟在内的计时偏差，与以往相比能够简单地进行准确的计时校正。
1-2.第2实施方式
图11是示出第2实施方式的计时装置(实时时钟装置)1的功能块和使用了计时装置1的处理***的结构例的图。在图11中，对与图1同样的结构要素赋予相同的标号，以下，以与第1实施方式不同的内容为中心对第2实施方式进行说明，省略了与第1实施方式重复的说明。
如图11所示，与第1实施方式的计时装置1同样，第2实施方式的计时装置1包含振荡电路10、分频电路20、分频电路30、仲裁电路40、低位计时部50、仲裁电路60、高位计时部70、接口电路80、存储电路90以及电源切换电路100，还包含计时校正部110。并且，在第2实施方式的计时装置1中，在存储电路90中存储有计时校正数据92。
计时校正数据92是用于校正随着时间经过而产生的计时偏差的数据，包含校正值(“第2校正值”的一例)的信息和校正周期的信息。例如，在根据振子11的精度、振子11的时效变化等信息，预先已知计时装置1的计时在1年内延迟(或提前)X秒左右的情况下，也可以设定使校正周期为Y个月、校正值为+X×Y/12秒(或-X×Y/12秒)的计时校正数据。例如，选择使校正值处于-999毫秒～+999毫秒的范围的值为(X×Y/12＜1)的Y。在计时装置1的检查工序等中，可以将计时校正数据92(校正值和校正周期)写入到存储电路90所具有的非易失性存储器(未图示)中，也可以通过主控制装置2写入到存储电路90中。并且，计时校正数据92(校正值和校正周期)在计时装置1的动作中是可变的。
计时校正部110根据存储于存储电路90的计时校正数据92，对计时数据T1(1/100秒)、T0(1/1000秒)进行校正。具体来说，计时校正部110根据包含在计时校正数据92中的校正周期和计时数据T2～T8，判断是否经过了校正周期。然后，每当经过校正周期时，计时校正部110将包含在计时校正数据92中的校正值作为偏移数据OFS写入到偏移寄存器91中，并且使标志置位信号FS2有效(例如，设为高电平)而输出到低位计时部50。偏移寄存器91所保存的偏移数据OFS被供给到低位计时部50，当低位计时部50所输出的清除信号CLR1有效时被清零。
这样，在第2实施方式的计时装置1中也使用偏移寄存器91，与第1实施方式的计时装置1同样，能够通过从主控制装置2接收偏移设定命令而进行以1/1000秒为单位的计时校正，并且能够按照包含在计时校正数据92中的校正周期，周期性地进行以1/1000秒为单位的计时校正。
另外，作为包含在计时校正数据92中的校正值，也可以允许+1秒以上或-1秒以下的值。在该情况下，只要计时校正部110将校正值的小于1秒的值写入到偏移寄存器91中而对计时数据T1(1/100秒)、T0(1/1000秒)进行校正(偏移校正)，并且根据校正值的1秒以上的值对计时数据T2(秒)～T8(年)的至少一部分进行校正即可。
图12是示出第2实施方式中的低位计时部50的结构例的图。如图12所示，除了与第1实施方式中的低位计时部50(图5)同样的结构之外，第2实施方式中的低位计时部50构成为还包含“或”电路120。
“或”电路120输出标志置位信号FS和标志置位信号FS2的“或”信号。即，“或”电路120在标志置位信号FS和标志置位信号FS2中的至少一方为高电平(有效)时输出高电平(有效)的信号，在标志置位信号FS和标志置位信号FS2均为低电平(无效)时输出低电平(无效)的信号。并且，在“或”电路120的输出信号从无效变化为有效时，状态标志寄存器58所储存的状态标志FL2被设定为“1”。即，在标志置位信号FS或标志置位信号FS2从无效变化为有效时，状态标志FL2被设定为“1”。
由于第2实施方式中的低位计时部50的其他结构和功能与第1实施方式中的低位计时部50(图5)同样，所以省略其说明。
另外，当正在进行通过偏移设定命令的接收而实现的计时校正和基于计时校正数据92的计时校正中的一方的期间，另一方的开始定时可能到来的情况下，只要设置仲裁电路，使得等到开始定时先到来的计时校正结束之后再进行开始定时后到来的计时校正即可。
图13是示出第2实施方式的计时装置1所进行的用于计时校正的处理过程的一例的流程图。在图13中，对进行与图10相同的处理的步骤赋予相同的标号。另外，由于主控制装置2所进行的用于计时校正的处理过程与第1实施方式(图9)同样，所以省略其图示和说明。
如图10所示，首先，计时装置1从存储电路90读出计时校正数据，设定校正周期(步骤S200)。
接着，计时装置1在接收到计时数据读出命令时(步骤S210的“是”)，将计时数据T0～T8发送到主控制装置2(步骤S220)。
并且，当接收到偏移设定命令时(步骤S230的“是”)，计时装置1将偏移设定命令所指定的偏移数据写入到偏移寄存器91(步骤S240)，将保存于偏移寄存器91的偏移数据OFS转换成符号值SIGN和偏移值OFS1、OFS0(步骤S250)。
接着，计时装置1待机到秒更新预定定时到来为止(步骤S260的“否”)，当秒更新预定定时到来时(步骤S260的“是”)，将低位计时部50的计数器55、52的计数值更新为偏移值OFS1、OFS0(步骤S270)，并再次进行步骤S210以后的处理。
另一方面，如果没有接收到计时数据读出命令(步骤S210的“否”)，则计时装置1根据计时数据T2～T8来判定是否经过了在步骤S200中设定的校正周期(步骤S232)。并且，如果没有经过校正周期(步骤S232的“否”)，则计时装置1再次进行步骤S210以后的处理。
并且，如果经过了校正周期(步骤S232的“是”)，则计时装置1从存储电路90读出计时校正数据，将校正值设为偏移数据，并且设定校正周期(步骤S234)。
接着，计时装置1将偏移数据(校正值)写入到偏移寄存器91(步骤S240)，将保存于偏移寄存器91的偏移数据OFS转换成符号值SIGN和偏移值OFS1、OFS0(步骤S250)。
接着，计时装置1待机到秒更新预定定时到来为止(步骤S260的“否”)，当秒更新预定定时到来时(步骤S260的“是”)，将低位计时部50的计数器55、52的计数值更新为偏移值OFS1、OFS0(步骤S270)，并再次进行步骤S210以后的处理。
通过这样的处理，按照计时校正数据92所指定的校正周期，对计时数据T1、T0设定计时校正数据92所指定的校正值来进行计时校正。
在以上所说明的第2实施方式的计时装置1中，计时装置1的低位计时部50按照计时校正数据92所指定的校正周期，将存储于偏移寄存器91的偏移数据OFS(偏移值OFS1、OFS0)(计时校正数据92所指定的校正值)设定为计时数据T1(1/100秒)、T0(1/1000秒)，从而对计时数据T2(秒)的更新定时进行校正。因此，例如，即使是长时间未基于从主控制装置2接收到偏移设定命令而执行计时校正的状况，也能够按照包含在计时校正数据92中的校正周期来周期性地进行以1/1000秒为单位的计时校正，从而对因时效变化等而产生的计时偏差进行校正。
1-3.变形例
[变形例1]
在上述各实施方式中，低位计时部50生成并输出1Hz频率的时钟信号CLK3，但也可以通过分频电路对4096Hz的时钟信号CLK1进行4096分频而生成。图14是示出变形例1的计时装置1的结构例的图。图14的例子对第2实施方式(图11)进行了变形，但同样也可以对第1实施方式(图1)进行变形。在图14中，对与图11同样的结构要素赋予相同的标号，以与第1实施方式或第2实施方式不同的内容为中心进行说明，省略与第1实施方式或第2实施方式重复的说明。
如图14所示，与第2实施方式的计时装置1(图11)相比，变形例1的计时装置1具有分频电路130和仲裁电路140来代替分频电路30和仲裁电路60。分频电路130通过对具有4096Hz(＝212Hz)的频率的时钟信号CLK1进行4096分频而生成具有1Hz频率的时钟信号CLK3。分频电路130也可以与分频电路20(图3)同样，由与分频比对应的12个T型触发器构成。时钟信号CLK3经由仲裁电路140被供给到高位计时部70。
在从高位计时部70读出计时数据的期间，仲裁电路140使包含在时钟信号CLK3中的脉冲延迟，使得在该读出计时数据的期间，计时数据不发生变化。在此以外的期间，仲裁电路140直接输出从分频电路130供给的时钟信号CLK3。并且，在高位计时部70更新计时数据时，仲裁电路140与时钟信号CLK3同步地将低位计时部50的计数器55、52(参照图5)强制复位，使得在以秒以上的时间为单位的计时数据T2～T8与以1/100秒为单位的计时数据T1及以1/1000秒为单位的计时数据T0之间不产生矛盾。仲裁电路140例如由包含组合电路或时序电路的逻辑电路等构成。
另外，低位计时部50由于不需要输出时钟信号CLK3，所以不需要图12所示的结构中的分频电路59a、59b。
根据变形例1的计时装置1，起到了与上述各实施方式同样的效果，并且电路结构能够保持与进行以秒以上的时间为单位的计时动作的以往种类同样的简单结构，该电路结构例如用于生成时钟信号CLK3并生成表示以秒以上的时间为单位的时刻的多个计数值，所以能够在电路布局等方面提高与以往种类的互换性。
[变形例2]
在上述各实施方式中，为了容易地生成具有1Hz频率的时钟信号CLK3，振荡电路10也可以输出具有2的幂数的频率(32768Hz(＝215Hz))的时钟信号CLK0。即，在上述各实施方式中，例如，使用谐振频率为32768Hz附近的振子11，因此，计数器52选择40和41而对具有4096Hz频率的时钟信号CLK1的脉冲数进行计数，虚拟生成了以1/1000秒为单位的计时数据T0。与此相对，变形例2的计时装置1使用具有谐振频率为2的幂数×1kHz的频率的振子11，从而生成准确的以1/1000秒为单位的计时数据T0。例如，使用谐振频率为32000Hz附近的振子11而使振荡电路10输出32000Hz的时钟信号CLK0，分频电路20对时钟信号CLK0进行32分频而生成1kHz的时钟信号CLK1，并供给到低位计时部50。虽然省略了图示，但与图5所示的结构相比，低位计时部50的计数器52被置换成4比特10进制BCD计数器，计数器52对时钟信号CLK1的脉冲进行计数而生成计时数据T0(1/1000秒)，计数控制电路51在计数器52进位时使计数使能信号CNTEN有效(例如，设为高电平)。并且，作为8比特10进制BCD计数器的计数器55在计数使能信号CNTEN有效时与时钟信号CLK1同步地进行计数动作，从而生成计时数据T1(1/100秒)。然后，高位计时部70只要根据时钟信号CLK1、具体来说根据来自低位计时部50的计数器55的进位信号(1秒周期的信号)来生成计时数据T2～T8即可。另外，不需要图5的结构中的控制标志寄存器54和分频电路59a、59b。
与上述各实施方式同样，在该变形例2的计时装置1中，在计时数据T2(秒)的更新预定定时，也对计时数据T1(1/100秒)、T0(1/1000秒)设定偏移数据OFS(偏移值OFS1、OFS0)而对计时数据T2(秒)的更新定时进行校正，因此与以往相比能够简单地进行准确的计时校正。
2.电子设备
图15是示出本实施方式的电子设备的结构的一例的功能框图。并且，图16是示出作为本实施方式的电子设备的一例的智能手机的外观的一例的图。
本实施方式的电子设备300构成为包含计时装置310、控制部320、操作部330、存储部340、通信部350、显示部360以及声音输出部370。另外，本实施方式的电子设备300也可以构成为省略或变更图15的结构要素(各部分)的一部分，或者添加其他结构要素。
计时装置310进行计时动作，根据来自控制部320的命令来输出计时数据。
控制部320根据存储于存储部340等的程序来进行各种计算处理或控制处理。具体来说，控制部320进行与来自操作部330的操作信号对应的各种处理、为了与其他设备进行数据通信而控制通信部350的处理、发送用于使显示部360显示各种信息的显示信号的处理、发送用于从声音输出部370输出各种声音的声音信号的处理等。并且，控制部320从计时装置310读出(接收)计时数据而进行各种计算处理或控制处理，并且发送作为计时数据的校正值的例如以1/1000秒为单位的偏移数据。控制部320例如由MCU(Micro ControllerUnit：微控制器单元)或MPU(Micro Processor Unit：微处理器单元)实现。
操作部330是由操作键或按钮开关等构成的输入装置，将与用户所进行的操作对用的操作信号输出到控制部320。控制部320例如可以根据从操作部330输入的信号在计时装置310中设定时刻信息。
存储部340存储用于供控制部320进行各种计算处理或控制处理的程序或数据等。并且，存储部340作为控制部320的作业区域来使用，临时存储从存储部340读出的程序或数据、从操作部330输入的数据、控制部320按照各种程序执行的运算结果等。存储部340构成为包含ROM(Read Only Memory：只读存储器)、RAM(Random Access Memory：随机存取存储器)，例如，由硬盘、软盘、MO、MT、各种存储器、CD-ROM或DVD-ROM等实现。
通信部350进行用于使控制部320与外部装置之间的数据通信成立的各种控制。
显示部360是由LCD(Liquid Crystal Display：液晶显示器)等构成的显示装置，根据从控制部320输入的显示信号来显示各种信息。也可以在显示部360上设置作为操作部330而发挥功能的触摸面板。
声音输出部370由扬声器等构成，根据从控制部320输入的声音信号将各种信息输出为声音或语音。
通过将例如上述各实施方式的计时装置1作为计时装置310来应用，例如能够实现长时间地维持高可靠性的电子设备。另外，控制部320或控制部320和存储部340相当于上述各实施方式的主控制装置2，经由通信部350与显示部360、声音输出部370或控制部320进行通信的外部装置相当于从装置3。
作为这样的电子设备300，考虑了各种电子设备，例如，可列举电子时钟、个人计算机(例如，移动型个人计算机、膝上型个人计算机、平板型个人计算机)、智能手机或移动电话等移动终端、数码相机、喷墨式吐出装置(例如，喷墨打印机)、服务器(时间服务器)或路由器、开关等存储区域网络设备、局域网络设备、移动终端基站用设备、电视、摄像机、录像机、汽车导航装置、实时时钟装置、寻呼机、电子记事本(也包含带通信功能的)、电子词典、电子计算器、电子游戏设备、游戏用控制器、文字处理器、工作站、可视电话、防盗用电视监视器、电子双筒望远镜、POS终端、医疗设备(例如电子体温计、血压计、血糖计、心电图计测装置、超声波诊断装置、电子内窥镜)、鱼群探测仪、具有有线或无线通信功能并能够发送各种数据的气表、水表、电表(智能电表)等各种测量设备、仪器类(例如，车辆、飞机、船舶的仪器类)、飞行模拟器、头戴显示器、运动追踪器、运动***、运动控制器、PDR(行人位置方位计测)等。
3.移动体
图17是示出本实施方式的移动体的结构的一例的功能框图。并且，图18是示出作为本实施方式的移动体的一例的汽车的外观的一例的图(俯视图)。本实施方式的移动体400构成为包含计时装置410、运算处理装置420以及控制装置430、440、450。另外，本实施方式的移动体也可以构成为省略图17和图18的结构要素(各部分)的一部分，或者添加其他结构要素。
计时装置410进行计时动作，根据来自运算处理装置420的命令输出计时数据。
运算处理装置420根据存储于内置的未图示的存储部等的程序来进行各种计算处理或控制处理。具体来说，运算处理装置420进行对控制装置430、440、450进行控制的处理。并且，运算处理装置420从计时装置410读出(接收)计时数据而进行各种计算处理，并且发送作为计时数据的校正值的、例如以1/1000秒为单位的偏移数据。
控制装置430、440、450例如对移动体400进行发动机***、制动***、无钥匙进入***等的各种控制。
通过将例如上述各实施方式的计时装置1作为计时装置410来应用，能够实现例如长时间地维持高可靠性的移动体。另外，运算处理装置420相当于上述各实施方式的主控制装置2，控制装置430、440、450相当于从装置3。
作为这样的移动体400，考虑了各种移动体，例如，可列举汽车(也包含电动汽车)、喷气机或直升机等飞机、船舶、火箭、人工卫星等。
本发明并不限定于本实施方式，能够在本发明的主旨的范围内实施各种变形。
上述实施方式和变形例只是一例，并不限定于此。例如，也可以对各实施方式和各变形例进行适当组合。
本发明包含与在实施方式中说明的结构实际上相同的结构(例如，功能、方法和结果相同的结构、或目的和效果相同的结构)。并且，本发明包含将在实施方式中说明的结构的非本质部分置换后的结构。并且，本发明包含能够起到与在实施方式中说明的结构相同的作用效果的结构或达成同一目的的结构。并且，本发明包含在实施方式所说明的结构中添加了公知技术的结构。

Claims (8)

1.一种计时装置，其具有：
第1计时电路，其与时钟信号同步地生成第1计时数据；
第2计时电路，其生成第2计时数据，该第2计时数据按照比更新所述第1计时数据的周期长的周期被更新；
接口电路，其将所述第1计时数据发送到外部装置，并从所述外部装置接收第1校正值；以及
存储电路，其存储所述第1校正值，
所述第1计时电路对所述第1计时数据设定所述第1校正值，从而对所述第2计时数据的更新定时进行校正。
2.根据权利要求1所述的计时装置，其中，
所述第1计时电路在所述第1计时数据为规定的值时对所述第1计时数据设定所述第1校正值，从而对所述更新定时进行校正。
3.根据权利要求1或2所述的计时装置，其中，
所述第1校正值是由所述外部装置根据所述第1计时数据和所述外部装置所具有的计时数据而生成的值。
4.根据权利要求1或2所述的计时装置，其中，
所述第1计时电路以1/1000秒为单位对所述第1计时数据进行更新，
所述第2计时电路以1秒为单位对所述第2计时数据进行更新。
5.根据权利要求4所述的计时装置，其中，
所述时钟信号的频率为4096Hz，
所述第1计时电路具有计数器，该计数器按照4比96的比例选择40和41并以6比特对所述时钟信号的脉冲数进行计数，所述第1计时电路输出由所述计数器输出的6比特计数值的高位4比特计数值来作为所述第1计时数据的一部分。
6.根据权利要求1或2所述的计时装置，其中，
所述存储电路还存储第2校正值和校正周期，
所述第1计时电路按照所述校正周期对所述第1计时数据设定所述第2校正值，从而对所述更新定时进行校正。
7.一种电子设备，其具有：
权利要求1～6中的任意一项所述的计时装置；以及
控制装置，其作为所述外部装置而将所述第1校正值发送到所述计时装置。
8.一种移动体，其具有权利要求1～6中的任意一项所述的计时装置。
CN201810567102.XA 2017-06-07 2018-06-05 计时装置、电子设备以及移动体 Active CN109001970B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2017112383 2017-06-07
JP2017-112383 2017-06-07
JP2017228243A JP6958296B2 (ja) 2017-06-07 2017-11-28 計時装置、電子機器及び移動体
JP2017-228243 2017-11-28

Publications (2)

Publication Number Publication Date
CN109001970A CN109001970A (zh) 2018-12-14
CN109001970B true CN109001970B (zh) 2021-09-24

Family

ID=64563992

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810567102.XA Active CN109001970B (zh) 2017-06-07 2018-06-05 计时装置、电子设备以及移动体

Country Status (2)

Country Link
US (1) US10725497B2 (zh)
CN (1) CN109001970B (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6686390B2 (ja) * 2015-11-30 2020-04-22 セイコーエプソン株式会社 計時装置、電子機器、及び、移動体
US10769038B2 (en) * 2018-08-23 2020-09-08 Arm Limited Counter circuitry and methods including a master counter providing initialization data and fault detection data and wherein a threshold count difference of a fault detection count is dependent upon the fault detection data
JP7172411B2 (ja) * 2018-10-11 2022-11-16 セイコーエプソン株式会社 リアルタイムクロック装置、電子機器及び移動体
JP7238464B2 (ja) * 2019-02-26 2023-03-14 セイコーエプソン株式会社 リアルタイムクロックモジュール、電子機器及び移動体
CN111143239B (zh) * 2019-12-27 2021-08-13 南方电网电力科技股份有限公司 一种智能电表的冻结电量数据压缩存储方法和解压方法
CN113138623A (zh) * 2020-01-20 2021-07-20 南京深视光点科技有限公司 全局时钟同步传输方法
EP4060493A1 (en) * 2021-03-17 2022-09-21 Bayerische Motoren Werke Aktiengesellschaft Generating a timestamp at a control unit

Citations (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4150535A (en) * 1974-10-31 1979-04-24 Citizen Watch Company Limited Electronic timepiece
US5500741A (en) * 1993-02-18 1996-03-19 Goldstar Co., Ltd. VCR having capability of displaying time signal received from broadcasting stations
CN1128873A (zh) * 1994-05-20 1996-08-14 日本电气株式会社 电子表的时间校正
WO1998014842A1 (en) * 1996-10-03 1998-04-09 H.P.M. Technologies Pty. Ltd. Synchronization of a timepiece to a reference time
CN1297544A (zh) * 1999-03-30 2001-05-30 精工爱普生株式会社 电子装置、电子装置的外部调整装置、电子装置的调整方法
CN1322337A (zh) * 1998-09-10 2001-11-14 飞马技术有限公司 用于超声飞行时间数字转换器***的处理算法和使用所述算法的***
CN1369067A (zh) * 1999-06-18 2002-09-11 艾利森电话股份有限公司 实时时钟频率误差纠正的方法和装置
CN101221409A (zh) * 2007-01-10 2008-07-16 精工爱普生株式会社 时刻校正装置、带时刻校正装置的计时装置及时刻校正方法
CN101344760A (zh) * 2007-07-09 2009-01-14 精工爱普生株式会社 时刻校正装置、计时装置以及时刻校正方法
KR100944705B1 (ko) * 2008-09-04 2010-02-26 한신전자 (주) 엔엠이에이 통신과 펄스신호를 이용한 선박용 마스터시계와 슬레이브시계의 시간 자동 보정장치
CN101738930A (zh) * 2008-11-12 2010-06-16 联芯科技有限公司 一种时钟校准方法、装置和***
CN102023564A (zh) * 2009-09-15 2011-04-20 精工爱普生株式会社 电子钟表和电子钟表的时刻校正方法
CN102033487A (zh) * 2009-09-29 2011-04-27 横河电机株式会社 测量数据同步***和测量数据同步方法
CN103033828A (zh) * 2012-12-14 2013-04-10 北京东方联星科技有限公司 一种高灵敏度北斗辅助授时装置和授时接收机及授时方法
CN103460072A (zh) * 2011-04-05 2013-12-18 皇家飞利浦有限公司 具有改进的时间精度的利用时间数字转换的探测器阵列
CN106231668A (zh) * 2011-02-22 2016-12-14 松下知识产权经营株式会社 无线通信***以及无线子机和无线母机

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03296684A (ja) * 1990-04-16 1991-12-27 Toshiba Corp ネットワークステーションの時刻同期方式
JP2915517B2 (ja) 1990-08-09 1999-07-05 富士通株式会社 システム構成要素の自動時刻補正方式
JPH07154243A (ja) * 1993-11-29 1995-06-16 Mitsubishi Electric Corp 電子式時計装置ならびに補正値決定装置および方法
US5886583A (en) * 1996-03-26 1999-03-23 Nec Corporation Oscillator control circuit including a phase difference change-detecting circuit
US6185691B1 (en) * 1997-12-29 2001-02-06 Intel Corporation Clock generation
US6178206B1 (en) * 1998-01-26 2001-01-23 Intel Corporation Method and apparatus for source synchronous data transfer
US6625209B1 (en) * 1999-03-29 2003-09-23 Csi-Wireless, Inc. Short synchronization time data modem
MX2009007049A (es) * 2007-02-01 2009-08-13 Rohde & Schwarz Sistemas, aparatos, metodos y productos de programa de computadora para proporcionar interoperabilidad atsc.
JP2009109338A (ja) * 2007-10-30 2009-05-21 Seiko Epson Corp 時刻情報管理システム、電子機器、時刻情報管理方法及びプログラム
JP5753647B2 (ja) * 2008-10-09 2015-07-22 セイコーエプソン株式会社 電子時計及び衛星信号受信方法
JP2012514393A (ja) * 2008-12-31 2012-06-21 ラムバス・インコーポレーテッド 高速シグナリングシステムにおける過渡事象時の位相誤差を補正する方法および装置
JP5169919B2 (ja) * 2009-03-06 2013-03-27 セイコーエプソン株式会社 電子機器、時差データ取得方法、時差データのデータ構造
JP5616957B2 (ja) * 2010-03-26 2014-10-29 シチズンホールディングス株式会社 電波時計
US8443224B2 (en) * 2010-10-27 2013-05-14 Freescale Semiconductor, Inc. Apparatus and method for decoupling asynchronous clock domains
JP5939374B2 (ja) * 2011-12-05 2016-06-22 セイコーエプソン株式会社 タイマー装置及び電子機器
JP6435762B2 (ja) * 2013-12-26 2018-12-12 カシオ計算機株式会社 電子機器、プログラム、及び、日時情報の取得方法
JP6310758B2 (ja) 2014-04-16 2018-04-11 株式会社日立製作所 時刻同期装置および方法
JP6240048B2 (ja) * 2014-08-26 2017-11-29 株式会社東芝 通信装置及び通信システム
EP3334169A4 (en) * 2015-08-07 2018-12-26 Sony Corporation Receiving device and data processing method
JP6686390B2 (ja) * 2015-11-30 2020-04-22 セイコーエプソン株式会社 計時装置、電子機器、及び、移動体
US9864399B2 (en) * 2015-12-10 2018-01-09 Apple Inc. Timebase synchronization
JP6766427B2 (ja) * 2016-04-25 2020-10-14 セイコーエプソン株式会社 回路装置、発振器、電子機器及び移動体
JP6790887B2 (ja) * 2017-02-13 2020-11-25 カシオ計算機株式会社 衛星電波受信装置、電子時計、測位制御方法及びプログラム
US10903974B2 (en) * 2018-07-25 2021-01-26 Sirius Xm Radio Inc. Maintaining repeater accuracy for satellite signal delivery systems

Patent Citations (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4150535A (en) * 1974-10-31 1979-04-24 Citizen Watch Company Limited Electronic timepiece
US5500741A (en) * 1993-02-18 1996-03-19 Goldstar Co., Ltd. VCR having capability of displaying time signal received from broadcasting stations
CN1128873A (zh) * 1994-05-20 1996-08-14 日本电气株式会社 电子表的时间校正
WO1998014842A1 (en) * 1996-10-03 1998-04-09 H.P.M. Technologies Pty. Ltd. Synchronization of a timepiece to a reference time
CN1322337A (zh) * 1998-09-10 2001-11-14 飞马技术有限公司 用于超声飞行时间数字转换器***的处理算法和使用所述算法的***
CN1297544A (zh) * 1999-03-30 2001-05-30 精工爱普生株式会社 电子装置、电子装置的外部调整装置、电子装置的调整方法
CN1369067A (zh) * 1999-06-18 2002-09-11 艾利森电话股份有限公司 实时时钟频率误差纠正的方法和装置
CN101221409A (zh) * 2007-01-10 2008-07-16 精工爱普生株式会社 时刻校正装置、带时刻校正装置的计时装置及时刻校正方法
CN101344760A (zh) * 2007-07-09 2009-01-14 精工爱普生株式会社 时刻校正装置、计时装置以及时刻校正方法
KR100944705B1 (ko) * 2008-09-04 2010-02-26 한신전자 (주) 엔엠이에이 통신과 펄스신호를 이용한 선박용 마스터시계와 슬레이브시계의 시간 자동 보정장치
CN101738930A (zh) * 2008-11-12 2010-06-16 联芯科技有限公司 一种时钟校准方法、装置和***
CN102023564A (zh) * 2009-09-15 2011-04-20 精工爱普生株式会社 电子钟表和电子钟表的时刻校正方法
CN102033487A (zh) * 2009-09-29 2011-04-27 横河电机株式会社 测量数据同步***和测量数据同步方法
CN106231668A (zh) * 2011-02-22 2016-12-14 松下知识产权经营株式会社 无线通信***以及无线子机和无线母机
CN103460072A (zh) * 2011-04-05 2013-12-18 皇家飞利浦有限公司 具有改进的时间精度的利用时间数字转换的探测器阵列
CN103033828A (zh) * 2012-12-14 2013-04-10 北京东方联星科技有限公司 一种高灵敏度北斗辅助授时装置和授时接收机及授时方法

Also Published As

Publication number Publication date
US10725497B2 (en) 2020-07-28
US20180356855A1 (en) 2018-12-13
CN109001970A (zh) 2018-12-14

Similar Documents

Publication Publication Date Title
CN109001970B (zh) 计时装置、电子设备以及移动体
JP6686390B2 (ja) 計時装置、電子機器、及び、移動体
CN106487332B (zh) 振荡电路、电子设备以及移动体
US9252749B2 (en) Clock generation device, electronic apparatus, moving object, and clock generation method
US9389636B2 (en) Clock generating device, electronic apparatus, moving object, clock generating method
CN106487360B (zh) 振荡电路、电子设备以及移动体
US9075396B2 (en) Timer device and electronic apparatus
JP6958296B2 (ja) 計時装置、電子機器及び移動体
CN111614322B (zh) 实时时钟模块、电子设备以及移动体
US10732670B2 (en) Real-time clock module, electronic device, vehicle, and information processing system
US10809670B2 (en) Timing apparatus, timing method, and electronic appliance
US8824623B2 (en) Timer device and electronic apparatus
JP7392576B2 (ja) リアルタイムクロック回路、リアルタイムクロックモジュール、電子機器及びリアルタイムクロック回路の補正方法
JP7314685B2 (ja) 計時装置、電子機器及び移動体
JP5119002B2 (ja) 時計回路および電子時計
US20230341894A1 (en) Real-Time Clock Module And Electronic Device
JP6540478B2 (ja) 計時装置、電子機器、及び、移動体
JP2008224481A (ja) 電子機器用回路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant