CN111614322B - 实时时钟模块、电子设备以及移动体 - Google Patents

实时时钟模块、电子设备以及移动体 Download PDF

Info

Publication number
CN111614322B
CN111614322B CN202010111376.5A CN202010111376A CN111614322B CN 111614322 B CN111614322 B CN 111614322B CN 202010111376 A CN202010111376 A CN 202010111376A CN 111614322 B CN111614322 B CN 111614322B
Authority
CN
China
Prior art keywords
data
circuit
value
register
clock module
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010111376.5A
Other languages
English (en)
Other versions
CN111614322A (zh
Inventor
米山刚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Publication of CN111614322A publication Critical patent/CN111614322A/zh
Application granted granted Critical
Publication of CN111614322B publication Critical patent/CN111614322B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/31703—Comparison aspects, e.g. signature analysis, comparators
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/31727—Clock circuits aspects, e.g. test clock circuit details, timing aspects for signal generation, circuits for testing clocks
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
    • H03B5/02—Details
    • H03B5/04—Modifications of generator to compensate for variations in physical values, e.g. power supply, load, temperature
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/14—Time supervision arrangements, e.g. real time clock
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
    • H03B5/08—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance
    • H03B5/12—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
    • H03B5/30—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element being electromechanical resonator
    • H03B5/32—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element being electromechanical resonator being a piezoelectric resonator
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/22—Modifications for ensuring a predetermined initial state when the supply voltage has been applied

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Electric Clocks (AREA)
  • Manipulation Of Pulses (AREA)
  • Debugging And Monitoring (AREA)

Abstract

提供实时时钟模块、电子设备以及移动体，能够检测出用于调整振荡频率的调整数据产生了异常。实时时钟模块具有：振荡电路；存储部，其存储用于调整所述振荡电路的振荡频率的调整数据；数据异常判定电路，其对基于所述调整数据的第1数据和基于所述调整数据的第2数据进行比较，来判定所述第1数据和所述第2数据中的至少一方是否异常；以及标志寄存器，其对数据异常标志进行保持，该数据异常标志根据来自所述数据异常判定电路的信号而被设定为第1值或第2值，其中，该第1值表示所述第1数据和所述第2数据正常，该第2值表示所述第1数据和所述第2数据中的至少一方异常。

Description

实时时钟模块、电子设备以及移动体
技术领域
本发明涉及实时时钟模块、电子设备以及移动体。
背景技术
在专利文献1中记载了一种实时时钟装置，该实时时钟装置具有温度补偿型振荡电路，该温度补偿型振荡电路在从外部供给的电压成为基准电压以下时，停止补偿电路的动作，并且将温度补偿标志的值变更为表示温度补偿电路的动作已停止的值。
专利文献1：日本特开2009-038432号公报
但是，在专利文献1所记载的实时时钟装置中，虽然能够检测出电源电压的下降，但无法检测出用于调整振荡频率的调整数据产生了异常。
发明内容
本发明的实时时钟模块的一个方式具有：
振荡电路；
存储部，其存储用于调整所述振荡电路的振荡频率的调整数据；
数据异常判定电路，其对基于所述调整数据的第1数据和基于所述调整数据的第2数据进行比较，来判定所述第1数据和所述第2数据中的至少一方是否异常；以及
标志寄存器，其对数据异常标志进行保持，所述数据异常标志根据来自所述数据异常判定电路的信号而被设定为第1值或第2值，其中，该第1值表示所述第1数据和所述第2数据正常，该第2值表示所述第1数据和所述第2数据中的至少一方异常。
所述实时时钟模块的一个方式也可以具有：
第1数据寄存器，其从所述存储部加载所述调整数据；以及
第2数据寄存器，其从所述存储部加载所述调整数据，
所述第1数据是从所述第1数据寄存器输出的数据，
所述第2数据是从所述第2数据寄存器输出的数据。
在所述实时时钟模块的一个方式中，也可以是，
所述调整数据从所述存储部周期性地加载到所述第2数据寄存器中。
所述实时时钟模块的一个方式也可以具有数据寄存器，该数据寄存器从所述存储部加载所述调整数据，
所述第1数据是从所述数据寄存器输出的数据，
所述第2数据是存储于所述存储部的所述调整数据。
所述实时时钟模块的一个方式也可以具有时刻寄存器，该时刻寄存器对所述数据异常标志从所述第1值变更为所述第2值时的时刻信息进行保持。
在所述实时时钟模块的一个方式中，也可以是，
所述数据异常判定电路具有脉冲信号生成电路，该脉冲信号生成电路在所述第1数据与所述第2数据不一致时生成脉冲信号，
根据所述脉冲信号，所述数据异常标志从所述第1值变更为所述第2值。
本发明的实时时钟模块的一个方式具有：
振荡电路；
存储部，其存储用于调整所述振荡电路的振荡频率的调整数据；
第1数据寄存器，其从所述存储部加载所述调整数据；
第2数据寄存器，其从所述存储部加载所述调整数据；
第1数据异常判定电路，其对从所述第1数据寄存器输出的第1数据和从所述第2数据寄存器输出的第2数据进行比较，来判定所述第1数据和所述第2数据中的至少一方是否异常；
第2数据异常判定电路，其对所述第2数据和作为存储于所述存储部的所述调整数据的第3数据进行比较，来判定所述第2数据和所述第3数据中的至少一方是否异常；
第1标志寄存器，其对第1数据异常标志进行保持，所述第1数据异常标志根据来自所述第1数据异常判定电路的信号而被设定为第1值或第2值，其中，该第1值表示所述第1数据和所述第2数据正常，该第2值表示所述第1数据和所述第2数据中的至少一方异常；以及
第2标志寄存器，其对第2数据异常标志进行保持，所述第2数据异常标志根据来自所述第2数据异常判定电路的信号而被设定为第3值或第4值，其中，该第3值表示所述第2数据和所述第3数据正常，该第4值表示所述第2数据和所述第3数据中的至少一方异常。
所述实时时钟模块的一个方式也可以是具有时刻寄存器，该时刻寄存器对所述第1数据异常标志从所述第1值变更为所述第2值时或所述第2数据异常标志从所述第3值变更为所述第4值时的时刻信息进行保持。
在所述实时时钟模块的一个方式中，也可以是，
所述第1数据异常判定电路具有第1脉冲信号生成电路，该第1脉冲信号生成电路在所述第1数据与所述第2数据不一致时生成第1脉冲信号，
所述第2数据异常判定电路具有第2脉冲信号生成电路，该第2脉冲信号生成电路在所述第2数据与所述第3数据不一致时生成第2脉冲信号，
根据所述第1脉冲信号，所述第1数据异常标志从所述第1值变更为所述第2值，
根据所述第2脉冲信号，所述第2数据异常标志从所述第3值变更为所述第4值。
本发明的电子设备的一个方式具有：
所述实时时钟模块的一个方式；以及
处理电路，其根据来自所述实时时钟模块的输出信号来进行动作。
本发明的移动体的一个方式具有：
所述实时时钟模块的一个方式；以及
处理电路，其根据来自所述实时时钟模块的输出信号来进行动作。
附图说明
图1是第1实施方式的实时时钟模块的功能框图。
图2是示出存储于存储部的数据的一例的图。
图3是示出数据异常判定电路的结构例的图。
图4是示出数据异常判定电路的动作的一例的时序图。
图5是第2实施方式的实时时钟模块的功能框图。
图6是示出第2实施方式的数据异常判定电路的动作的一例的时序图。
图7是第3实施方式的实时时钟模块的功能框图。
图8是示出第3实施方式的数据异常判定电路的动作的一例的时序图。
图9是第4实施方式的实时时钟模块的功能框图。
图10是示出数据异常判定电路的结构例的图。
图11是示出第4实施方式的数据异常判定电路的动作的一例的时序图。
图12是电子设备的实施方式的功能框图。
图13是示出电子设备的实施方式的外观的一例的图。
图14是移动体的实施方式的功能框图。
图15是示出移动体的实施方式的一例的图。
标号说明
1：实时时钟模块；2：振子；3：集成电路；10：振荡电路；11：分频电路；12：分频电路；13：计时电路；14：加载信号生成电路；21-1～21-n：设定寄存器；22-1～22-n：比较用寄存器；30-1～30-n：数据异常判定电路；31：比较电路；32：触发器；33：触发器；34：NOR电路；35：脉冲信号生成电路；41-1～41-n：标志寄存器；42-1～42-n：时刻寄存器；43-1～43-n：标志寄存器；44-1～44-n：OR电路；51：总线接口电路；52：存储器接口电路；60：存储部；70：调节器；72：偏置电流生成电路；80：电压下降检测电路；90：上电复位电路；130-1～130-n：数据异常判定电路；131：比较电路；132：触发器；133：触发器；134：NOR电路；135：脉冲信号生成电路；300：电子设备；310：振荡器；320：处理电路；330：操作部；340：存储部；350：通信部；360：显示部；370：声音输出部；400：移动体；420：处理电路；430、440、450：控制器。
具体实施方式
以下，使用附图对本发明的优选实施方式进行详细说明。另外，以下说明的实施方式并非对权利要求书中记载的本发明的内容进行不当限定。另外，以下说明的结构并不一定全部都是本发明的必要构成要素。
1.实时时钟模块
1-1.第1实施方式
图1是第1实施方式的实时时钟模块1的功能框图。如图1所示，实时时钟模块1包含振子2和集成电路3。
振子2可以是音叉型石英振子、AT切石英振子、SC切石英振子等，也可以是SAW(Surface Acoustic Wave：声表面波)谐振子、石英振子以外的压电振子。并且，振子2还可以是以硅半导体为材料的MEMS(Micro Electro Mechanical Systems：微机电***)振子。振子2可以通过压电效应而被激励，也可以通过库仑力(静电力)而被驱动。
集成电路3包含振荡电路10、分频电路11、分频电路12、计时电路13、加载信号生成电路14、n个设定寄存器21-1～21-n、n个比较用寄存器22-1～22-n、n个数据异常判定电路30-1～30-n、n个标志寄存器41-1～41-n、n个时刻寄存器42-1～42-n、总线接口电路51、存储器接口电路52、存储部60、调节器70、偏置电流生成电路72、电压下降检测电路80以及上电复位电路90。但是，集成电路3也可以是省略或变更这些要素的一部分或者追加其他要素的结构。
上电复位电路90根据经由集成电路3的端子T5供给的电源电压VDD和经由集成电路3的端子T6供给的接地端电压VSS，在电源电压VDD从0V到达希望的电压的期间内生成脉冲状的复位信号RST。通过复位信号RST使集成电路3的各电路初始化。
调节器70根据电源电压VDD和接地端电压VSS，生成规定的电压值被稳定化的电压VOSC和电压VLOGIC。在本实施方式中，电压VOSC比电压VLOGIC低。
偏置电流生成电路72根据电源电压VDD和接地端电压VSS，生成用于使振荡电路10、调节器70、电压下降检测电路80进行动作的偏置电流IBIAS。
另外，虽然在图1中省略了图示，但接地端电压VSS被供给到集成电路3的各电路。
电压下降检测电路80对电压VLOGIC进行监视，检测出电压VLOGIC低于规定的电压阈值的情况，并将电压下降标志VF设定为“1”。这里，规定的电压阈值例如被设定为使计时电路13等以电压VLOGIC为电源电压进行动作的电路的动作保证电压的下限值。因此，电压下降标志VF为“1”表示由计时电路13生成的计时数据TM的可靠性稍低。
振荡电路10经由集成电路3的端子T3、T4与振子2的两端电连接。振荡电路10以从调节器70供给的电压VOSC为电源电压来进行动作，通过将振子2的输出信号放大并进行反馈，使振子2振荡而生成时钟信号CK1。
分频电路11以电压VOSC为电源电压来进行动作，通过对时钟信号CK1进行分频而生成具有希望的频率的时钟信号CK2。例如，分频电路11可以是将分频比设为2的N次方并将N个触发器串联连接起来的触发计数器。
另外，振荡电路10和分频电路11与其他电路相比以相对较高的速度进行动作，因此以降低振荡电路10和分频电路11的功耗的方式使振荡电路10和分频电路11的电源电压为比电压VLOGIC低的电压VOSC。
分频电路12以电压VLOGIC为电源电压来进行动作，通过对时钟信号CK2进行分频而生成具有希望的频率的时钟信号CK3。例如，分频电路12可以是将分频比设为2的M次方并将M个触发器串联连接起来的触发计数器。
计时电路13以电压VLOGIC为电源电压来进行动作，并且根据时钟信号CK3来进行计时动作，例如生成表示年、月、星期、日、时、分、秒的计时数据TM。例如，可以是，时钟信号CK3的频率为1Hz，计时电路13每当对时钟信号CK3的脉冲数进行60次计数时便输出进位信号，并且根据复位的秒计数器的计数值来计算秒单位的时刻。并且，也可以是，计时电路13每当对来自秒计数器的进位信号的数量进行60次计数时便输出进位信号，并且根据复位的分计数器的计数值来计算分单位的时刻。对于时单位、日单位、星期单位、月单位、年单位的各时刻，计时电路13也可以按照与分单位的时刻同样的方式进行计算。另外，计时电路13也可以计算不足1秒的单位，例如，1/100秒单位、1/1000秒单位等的时刻。在该情况下，时钟信号CK3的频率只要是比1Hz高的频率即可。
并且，为了实现高精度的计时，计时电路13也可以具有温度补偿电路，该温度补偿电路对振荡电路10的频率温度特性进行补偿。
存储部60是非易失性存储器，对n个数据DM1～DMn进行存储。数据DM1～DMn是用于调整各电路的调整数据等的各种数据。特别是，在本实施方式中，数据DM1是用于调整振荡电路10的振荡频率的调整数据。存储部60例如可以是EEPROM(Electrically ErasableProgrammable Read-Only Memory：电可擦可编程只读存储器)、闪存等可改写的各种非易失性存储器，也可以是一次性PROM(One TimeProgrammable Read Only Memory：一次性可编程只读存储器)那样的不可改写的各种非易失性存储器。
图2是示出存储于存储部60的数据的一例的图。在图2的例子中，n为7，在存储部60中存储有7个数据DM1～DM7。
在图2的例子中，数据DM1是用于调整振荡电路10的振荡频率的调整数据，是用于以使振荡电路10的振荡频率成为希望的频率的方式对振荡电路10进行调整的频率调整数据。数据DM2是用于以使电压VOSC成为希望的电压值的方式对调节器70进行调整的VOSC调整数据。数据DM3是用于以使电压VLOGIC成为希望的电压值的方式对调节器70进行调整的VLOGIC调整数据。数据DM4是用于以使偏置电流IBIAS成为希望的电流值的方式对偏置电流生成电路72进行调整的偏置电流调整数据。数据DM5是用于以使电压下降检测电路80的电压阈值成为希望的值的方式对电压下降检测电路80进行调整的电压下降检测阈值调整数据。数据DM6是包含集成电路3的制造批号和制造日的信息等的IC码数据。数据DM7是包含实时时钟模块1的制造批号和制造日的信息等的RTC码数据。
回到图1，加载信号生成电路14以电压VLOGIC为电源电压来进行动作，对时钟信号CK2的脉冲数进行计数，当计数值达到规定的值时，与时钟信号CK2的1个脉冲相对应地将加载信号LD设定为高电平。从加载信号生成电路14开始计数时钟信号CK2的脉冲数起到计数值到达规定的值为止的时间被设定为从开始向集成电路3供给电源电压VDD到振荡电路10的振荡动作稳定为止所需的时间以上的时间。
n个设定寄存器21-1～21-n以电压VLOGIC为电源电压来进行动作，从存储部60分别加载n个数据DM1～DMn。设定寄存器21-1～21-n分别将所保持的数据作为数据DA1～DAn来输出。设定寄存器21-1～21-n是能够由未图示的外部装置经由总线接口电路51来改写数据的寄存器。
n个比较用寄存器22-1～22-n以电压VLOGIC为电源电压来进行动作，从存储部60分别加载n个数据DM1～DMn。比较用寄存器22-1～22-n分别将所保持的数据作为数据DB1～DBn来输出。比较用寄存器22-1～22-n是不能够由未图示的外部装置经由总线接口电路51来改写数据的寄存器。
在本实施方式中，在加载信号LD从低电平变化为高电平时，向设定寄存器21-1～21-n分别加载n个数据DM1～DMn，并且向比较用寄存器22-1～22-n分别加载n个数据DM1～DMn。
在将i设为1以上且n以下的任意的整数时，数据异常判定电路30-i以电压VLOGIC为电源电压来进行动作，与时钟信号CK3同步地对从设定寄存器21-i输出的数据DAi和从比较用寄存器22-i输出的数据DBi进行比较，判定数据DAi和数据DBi中的至少一方是否异常。然后，数据异常判定电路30-i在判定为数据DAi和数据DBi中的至少一方异常时，输出脉冲信号PSi。数据异常判定电路30-1～30-n的电路结构也可以是相同的。图3是示出数据异常判定电路30-i的结构例的图。i是1以上且n以下的任意的整数。
在图3的例子中，数据异常判定电路30-i包含比较电路31、触发器32、触发器33、NOR电路34以及脉冲信号生成电路35。
比较电路31对数据DAi和数据DBi进行比较，在两者一致时输出高电平的数据，在两者不一致时输出低电平的数据。
触发器32在每个时钟信号CK3的脉冲的上升沿处对从比较电路31输出的数据进行保持，并输出所保持的数据。
触发器33在每个时钟信号CK3的脉冲的上升沿处对从触发器32输出的数据进行保持，并输出所保持的数据。
另外，虽然省略了图示，但在复位信号RST为高电平时，触发器32、33所分别保持的数据被初始化为高电平。
在从触发器32输出的数据和从触发器33输出的数据中的至少一方为高电平时，NOR电路34输出低电平的信号，在从触发器32输出的数据和从触发器33输出的数据的双方为低电平时，NOR电路34输出高电平的信号。在数据DAi与数据DBi不一致的状态持续了时钟信号CK3的1个周期的时间以上的情况下，NOR电路34的输出信号从低电平变化为高电平。
脉冲信号生成电路35生成在NOR电路34的输出信号从低电平变化为高电平时在一定时间内成为高电平的脉冲信号PSi。脉冲信号生成电路35例如由延迟电路和EXOR电路实现，其中，该延迟电路使NOR电路34的输出信号延迟，该EXOR电路被输入NOR电路34的输出信号和延迟电路的输出信号而输出脉冲信号PSi。
在数据DAi与数据DBi不一致时，由于NOR电路34的输出信号从低电平变化为高电平，因此脉冲信号生成电路35在数据DAi与数据DBi不一致时生成脉冲信号PSi。数据DAi与数据DBi不一致是指，数据DAi和数据DBi中的至少一方与数据DMi不一致，即，数据DAi和数据DBi中的至少一方异常。因此，数据异常判定电路30-i在判定为数据DAi和数据DBi中的至少一方异常时，生成脉冲信号PSi。
回到图1，在将i设为1以上且n以下的任意的整数时，标志寄存器41-i以电压VLOGIC为电源电压来进行动作，对根据来自数据异常判定电路30-i的信号来设定第1值或第2值的数据异常标志DFi进行保持，其中，该第1值表示数据DAi和数据DBi正常，该第2值表示数据DAi和数据DBi中的至少一方异常。具体来说，根据从数据异常判定电路30-i输出的脉冲信号PSi，数据异常标志DFi从第1值变更为第2值。在本实施方式中，标志寄存器41-i由在脉冲信号PSi的上升沿处对高电平的数据进行保持的触发器来实现。另外，虽然省略了图示，但在复位信号RST为高电平时，标志寄存器41-1～41-n所分别保持的数据被初始化为低电平。
如上所述，数据异常判定电路30-i在判定为数据DAi和数据DBi中的至少一方异常时生成脉冲信号PSi。因此，在本实施方式中，设定在数据异常标志DFi中的表示数据DAi和数据DBi正常的第1值是相当于低电平的“0”。并且，设定在数据异常标志DFi中的表示数据DAi和数据DBi中的至少一方异常的第2值是相当于高电平的“1”。
在将i设为1以上且n以下的任意的整数时，时刻寄存器42-i以电压VLOGIC为电源电压来进行动作，并对数据异常标志DFi从第1值变更为第2值时的时刻信息TSi进行保持。具体来说，时刻寄存器42-i在脉冲信号PSi的上升沿处取入计时数据TM，并作为时刻信息TSi进行保持。因此，如果数据异常标志DFi是第2值，则时刻信息TSi是表示数据异常判定电路30-i判定为数据DAi和数据DBi中的至少一方异常的时刻的信息。
总线接口电路51和存储器接口电路52是以电压VLOGIC为电源电压来进行动作，并经由集成电路3的端子T1、T2与未图示的外部装置进行数据通信的接口电路。总线接口电路51从外部装置接收各种寄存器访问命令，并根据接收到的命令，进行针对设定寄存器21-1～21-n的数据的写入以及计时数据TM、数据DA1～DAn、数据DB1～DBn、数据异常标志DF1～DFn、时刻信息TS1～TSn的读出等。存储器接口电路52从外部装置接收各种存储器访问命令，并根据接收到的命令，进行针对存储部60的数据DM1～DMn的写入和读出等。例如，在集成电路3或实时时钟模块1的检查工序中，外部装置一边经由总线接口电路51来改写设定寄存器21-1～21-n的数据DA1～DAn，一边搜索用于对集成电路3的各电路进行调整的最佳值，将得到的最佳值的数据DM1～DMn经由存储器接口电路52写入到存储部60中。
总线接口电路51和存储器接口电路52例如是与I2C(Inter-Integrated Circuit：内置集成电路)总线对应的接口电路，从外部装置向端子T1输入串行时钟信号，并经由端子T2针对外部装置输入输出串行数据。但是，总线接口电路51和存储器接口电路52例如可以是与SPI(Serial Peripheral Interface：串行外设接口)总线等的I2C总线以外的各种串行总线对应的接口电路，也可以是并行总线对应的接口电路。
另外，在图1的例子中，设定寄存器21-1相当于“第1数据寄存器”，比较用寄存器22-1相当于“第2数据寄存器”。并且，从设定寄存器21-1输出的数据DA1是基于数据DM1的数据，相当于“第1数据”，其中，该数据DM1是用于调整振荡电路10的振荡频率的调整数据。并且，从比较用寄存器22-1输出的数据DB1是基于数据DM1的数据，相当于“第2数据”，其中，该数据DM1是用于调整振荡电路10的振荡频率的调整数据。
图4是示出数据异常判定电路30-i的动作的一例的时序图。i是1以上且n以下的任意的整数。在图4的例子中，在存储部60中存储有“01010101”的数据DMi。
首先，在时刻t0产生复位信号RST。由此，数据DAi和数据DBi分别被初始化为“00000000”。并且，加载信号LD和脉冲信号PSi分别被初始化为低电平。并且，数据异常标志DFi被初始化为“0”。并且，时刻信息TSi被初始化为“0000…00”。
接着，在时刻t1，产生时钟信号CK3的最初的脉冲。然后，当产生时钟信号CK3的规定的数量的脉冲时，在时刻t2，在时钟信号CK3的脉冲的上升沿处，加载信号LD从低电平变换为高电平。由此，向设定寄存器21-i和比较用寄存器22-i加载数据DMi，数据DAi和数据DBi分别从“00000000”变化为“01010101”。
接着，在时刻t3，在时钟信号CK3的下一个脉冲的上升沿处，加载信号LD从高电平变化为低电平。
接着，在时刻t4，由于某些原因，数据DAi的一部分的比特值发生变化，当数据DAi从“01010101”变化为“01010111”时，在时刻t5，在时钟信号CK3的两个脉冲后的上升沿处产生脉冲信号PSi。由此，数据异常标志DFi从“0”变化为“1”，计时数据TM被取入到时刻寄存器42-i中，时刻信息TSi从“0000…00”变化为“XXXX…XX”。
例如，外部装置经由总线接口电路51来定期地读出数据异常标志DFi，在时刻t5之后最初读出数据异常标志DFi时，能够识别出数据DAi和数据DBi中的至少一方异常。并且，外部装置经由总线接口电路51来读出时刻信息TSi，由此，能够识别判定为数据DAi和数据DBi中的至少一方异常的时刻，即，计时数据TM的可靠性下降的时刻。
另外，如果外部装置预先记录有存储于存储部60的数据DMi的值，则经由总线接口电路51读出数据DAi和数据DBi，并将读出的数据DAi和数据DBi的各值与所记录的数据DMi的值进行比较，从而能够分别判断数据DAi和数据DBi是否异常。并且，外部装置经由存储器接口电路52来读出数据DMi，并将读出的数据DMi的值与所记录的数据DMi的值进行比较，从而能够判定数据DMi是否异常。
如以上说明的那样，第1实施方式的实时时钟模块1具有数据异常判定电路30-1，该数据异常判定电路30-1对基于数据DM1的第1数据和基于数据DM1的第2数据进行比较，判定第1数据和第2数据中的至少一方是否异常，其中，该数据DM1是用于调整振荡电路10的振荡频率的调整数据。第1数据是从加载数据DM1的设定寄存器21-1输出的数据DA1，第2数据是从加载数据DM1的比较用寄存器22-1输出的数据DB1。并且，第1实施方式的实时时钟模块1具有标志寄存器41-1，该标志寄存器41-1对数据异常标志DF1进行保持，该数据异常标志DF1根据来自数据异常判定电路30-1的信号而被设定为第1值或第2值，该第1值表示数据DA1和数据DB1正常，该第2值表示数据DA1和数据DB1中的至少一方异常。因此，根据第1实施方式的实时时钟模块1，能够检测出分别用于调整振荡频率的调整数据即数据DA1和数据DB1中的至少一方产生了异常。
并且，第1实施方式的实时时钟模块1具有时刻寄存器42-1，该时刻寄存器42-1对数据异常标志DF1从第1值变更为第2值时的时刻信息TS1进行保持。因此，根据第1实施方式的实时时钟模块1，能够检测数据DA1和数据DB1中的至少一方产生了异常时的时刻。
1-2.第2实施方式
以下，关于第2实施方式的实时时钟模块1，对与第1实施方式相同的结构标注相同的标号，省略或简化与第1实施方式同样的说明，主要对与第1实施方式不同的内容进行说明。
图5是第2实施方式的实时时钟模块1的功能框图。如图5所示，第2实施方式的实时时钟模块1的集成电路3不具有图1所示的比较用寄存器22-1～22-n。
在第2实施方式中，在将i设为1以上且n以下的任意的整数时，数据异常判定电路30-i以电压VLOGIC为电源电压来进行动作，与时钟信号CK3同步地对从设定寄存器21-i输出的数据DAi和存储于存储部60的数据DMi进行比较，判定数据DAi和数据DMi中的至少一方是否异常。然后，数据异常判定电路30-i在判定为数据DAi和数据DMi中的至少一方异常时，输出脉冲信号PSi。数据异常判定电路30-i的具体结构与图3相同，只要将数据DBi置换为数据DMi即可，因此省略其图示及说明。
由于第2实施方式的实时时钟模块1的其他结构与第1实施方式同样，所以省略其说明。
另外，在图5的例子中，设定寄存器21-1相当于“数据寄存器”。并且，从设定寄存器21-1输出的数据DA1是基于数据DM1的数据，相当于“第1数据”，其中，该数据DM1是用于调整振荡电路10的振荡频率的调整数据。并且，存储于存储部60的数据DM1是用于调整振荡电路10的振荡频率的调整数据，相当于“第2数据”。
图6是示出第2实施方式的数据异常判定电路30-i的动作的一例的时序图。i是1以上且n以下的任意的整数。在图6的例子中，在存储部60中存储有“01010101”的数据DMi。
首先，在时刻t0产生复位信号RST。由此，数据DAi被初始化为“00000000”。并且，加载信号LD和脉冲信号PSi分别被初始化为低电平。并且，数据异常标志DFi被初始化为“0”。并且，时刻信息TSi被初始化为“0000…00”。
接着，在时刻t1，时钟信号CK3产生最初的脉冲。然后，当时钟信号CK3产生规定的数量的脉冲时，在时刻t2，在时钟信号CK3的脉冲的上升沿处，加载信号LD从低电平变化为高电平。由此，向设定寄存器21-i加载数据DMi，数据DAi从“00000000”变化为“01010101”。
接着，在时刻t3，在时钟信号CK3的下一个脉冲的上升沿处，加载信号LD从高电平变化为低电平。
接着，在时刻t4，由于某些原因，数据DMi的一部分的比特值发生变化，当数据DMi从“01010101”变化为“01010111”时，在时刻t5，在时钟信号CK3的2个脉冲后的上升沿处产生脉冲信号PSi。由此，数据异常标志DFi从“0”变化为“1”，计时数据TM被取入到时刻寄存器42-i中，时刻信息TSi从“0000…00”变化为“XXXX…XX”。
例如，外部装置经由总线接口电路51来定期地读出数据异常标志DFi，在时刻t5之后最初读出数据异常标志DFi时，能够识别出数据DAi和数据DMi中的至少一方异常。并且，外部装置经由总线接口电路51来读出时刻信息TSi，从而能够识别判定为数据DAi和数据DMi中的至少一方异常的时刻，即，计时数据TM的可靠性下降的时刻。
另外，如果外部装置预先记录有存储于存储部60的数据DMi的值，则经由总线接口电路51来读出数据DAi，并将读出的数据DAi的值与所记录的数据DMi的值进行比较，从而能够判断数据DAi是否异常。并且，外部装置经由存储器接口电路52来读出数据DMi，并将读出的数据DMi的值与所记录的数据DMi的值进行比较，从而能够判断数据DMi是否异常。
以上说明的第2实施方式的实时时钟模块1具有数据异常判定电路30-1，该数据异常判定电路30-1对基于数据DM1的第1数据和基于数据DM1的第2数据进行比较，判定第1数据和第2数据中的至少一方是否异常，其中，该数据DM1是用于调整振荡电路10的振荡频率的调整数据。第1数据是从加载数据DM1的设定寄存器21-1输出的数据DA1，第2数据是作为存储于存储部60的调整数据的数据DM1。并且，第2实施方式的实时时钟模块1具有标志寄存器41-1，该标志寄存器41-1对数据异常标志DF1进行保持，该数据异常标志DF1根据来自数据异常判定电路30-1的信号而被设定为第1值或第2值，其中，该第1值表示数据DA1和数据DM1正常，该第2值表示数据DA1和数据DM1中的至少一方异常。因此，根据第2实施方式的实时时钟模块1，能够检测出分别用于调整振荡频率的调整数据即数据DA1和数据DM1中的至少一方产生了异常。特别是，根据第2实施方式的实时时钟模块1，即使在由于噪声或经年劣化而导致存储于存储部60的数据DM1的一部分的比特值发生了变化的情况下，也能够检测出数据DM1的异常。
并且，第2实施方式的实时时钟模块1具有时刻寄存器42-1，该时刻寄存器42-1对数据异常标志DF1从第1值变更为第2值时的时刻信息TS1进行保持。因此，根据第2实施方式的实时时钟模块1，能够检测数据DA1和数据DM1中的至少一方产生了异常时的时刻。
1-3.第3实施方式
以下，关于第3实施方式的实时时钟模块1，对与第1实施方式同样的结构标注相同的标号，省略或简化与第1实施方式同样的说明，主要对与第1实施方式不同的内容进行说明。
图7是第3实施方式的实时时钟模块1的功能框图。如图7所示，第3实施方式的实时时钟模块1与图1所示的第1实施方式的实时时钟模块1相比，在集成电路3的加载信号生成电路14中生成了加载信号LD1和加载信号LD2。
具体来说，加载信号生成电路14以电压VLOGIC为电源电压来进行动作，对时钟信号CK2的脉冲数进行计数，当计数值达到规定的值时，与时钟信号CK2的1个脉冲相对应地将加载信号LD1和加载信号LD2分别设定为高电平。从加载信号生成电路14开始计数时钟信号CK2的脉冲数起到计数值到达规定的值为止的时间，被设定为从开始向集成电路3供给电源电压VDD起到振荡电路10的振荡动作稳定所需的时间以上的时间。
并且，加载信号生成电路14反复进行时钟信号CK2的脉冲数的计数，每当计数值达到规定的值时，与时钟信号CK2的1个脉冲相对应地将加载信号LD2设定为高电平。即，加载信号LD1仅1次成为高电平，与此相对，加载信号LD2周期性地成为高电平。
在第3实施方式中，在加载信号LD1从低电平变化为高电平时，向设定寄存器21-1～21-n分别加载n个数据DM1～DMn。因此，数据DM1～DMn被分别从存储部60向设定寄存器21-1～21-n仅加载1次。
并且，在加载信号LD2从低电平变化为高电平时，向比较用寄存器22-1～22-n分别加载n个数据DM1～DMn。因此，数据DM1～DMn被分别从存储部60向比较用寄存器22-1～22-n周期性地加载。
由于第3实施方式的实时时钟模块1的其他结构与第1实施方式同样，所以省略其说明。
另外，在图7的例子中，设定寄存器21-1相当于“第1数据寄存器”，比较用寄存器22-1相当于“第2数据寄存器”。并且，从设定寄存器21-1输出的数据DA1是基于数据DM1的数据，相当于“第1数据”，其中，该数据DM1是用于调整振荡电路10的振荡频率的调整数据。并且，从比较用寄存器22-1输出的数据DB1是基于数据DM1的数据，相当于“第2数据”，其中，该数据DM1是用于调整振荡电路10的振荡频率的调整数据。
图8是示出第3实施方式的数据异常判定电路30-i的动作的一例的时序图。i是1以上且n以下的任意的整数。在图8的例子中，在存储部60中存储有“01010101”的数据DMi。
首先，在时刻t0产生复位信号RST。由此，数据DAi和数据DBi分别被初始化为“00000000”。并且，加载信号LD1、加载信号LD2以及脉冲信号PSi分别被初始化为低电平。并且，数据异常标志DFi被初始化为“0”。并且，时刻信息TSi被初始化为“0000…00”。
接着，在时刻t1，产生时钟信号CK3的最初的脉冲。然后，当时钟信号CK3产生规定的数量的脉冲时，在时刻t2，在时钟信号CK3的脉冲的上升沿处，加载信号LD1和加载信号LD2分别从低电平变化为高电平。由此，向设定寄存器21-i和比较用寄存器22-i分别加载数据DMi，数据DAi和数据DBi分别从“00000000”变化为“01010101”。
接着，在时刻t3，在时钟信号CK3的下一个脉冲的上升沿处，加载信号LD1和加载信号LD2分别从高电平变化为低电平。
接着，在时刻t4，由于某些原因，数据DMi的一部分的比特值发生变化，数据DMi从“01010101”变化为“01010111”。
然后，当在时刻t2之后时钟信号CK3产生规定的数量的脉冲时，在时刻t5，在时钟信号CK3的脉冲的上升沿处，加载信号LD2从低电平变化为高电平。由此，向比较用寄存器22-i加载数据DMi，数据DBi从“01010101”变化为“01010111”。
接着，在时刻t6，在时钟信号CK3的下一个脉冲的上升沿处，加载信号LD2从高电平变化为低电平。
接着，在时刻t7，在时钟信号CK3的下一个脉冲的上升沿处产生脉冲信号PSi。由此，数据异常标志DFi从“0”变化为“1”，计时数据TM被取入到时刻寄存器42-i中，时刻信息TSi从“0000…00”变化为“XXXX…XX”。
例如，外部装置经由总线接口电路51来定期地读出数据异常标志DFi，在时刻t7之后最初读出数据异常标志DFi时，能够识别出数据DAi和数据DBi中的至少一方异常。并且，外部装置经由总线接口电路51来读出时刻信息TSi，从而能够识别判定为数据DAi和数据DBi中的至少一方异常的时刻，即，计时数据TM的可靠性下降的时刻。
另外，如果外部装置记录有存储于存储部60的数据DMi的值，则经由总线接口电路51来读出数据DAi和数据DBi，并将读出的数据DAi和数据DBi的各值与所记录的数据DMi的值进行比较，从而能够分别判断数据DAi和数据DBi是否异常。并且，外部装置经由存储器接口电路52来读出数据DMi，并将读出的数据DMi的值与所记录的数据DMi的值进行比较，从而能够判断数据DMi是否异常。
以上说明的第3实施方式的实时时钟模块1具有数据异常判定电路30-1，该数据异常判定电路30-1对基于数据DM1的第1数据和基于数据DM1的第2数据进行比较，判定第1数据和第2数据中的至少一方是否异常，其中，该数据DM1是用于调整振荡电路10的振荡频率的调整数据。第1数据是从加载数据DM1的设定寄存器21-1输出的数据DA1，第2数据是从周期性地加载数据DM1的比较用寄存器22-1输出的数据DB1。并且，第3实施方式的实时时钟模块1具有标志寄存器41-1，该标志寄存器41-1对数据异常标志DF1进行保持，该数据异常标志DF1根据来自数据异常判定电路30-1的信号而被设定为第1值或第2值，其中，该第1值表示数据DA1和数据DB1正常，该第2值表示数据DA1和数据DB1中的至少一方异常。因此，根据第3实施方式的实时时钟模块1，能够检测出分别用于调整振荡频率的调整数据即数据DA1和数据DB1中的至少一方产生了异常。特别是，根据第3实施方式的实时时钟模块1，由于从存储部60向比较用寄存器22-1周期性地加载数据DM1，因此即使在由于噪声或经年劣化而导致存储于存储部60的数据DM1的一部分的比特值发生了变化的情况下，也能够检测出数据DM1的异常。
并且，第3实施方式的实时时钟模块1具有时刻寄存器42-1，该时刻寄存器42-1对数据异常标志DF1从第1值变更为第2值时的时刻信息TS1进行保持。因此，根据第3实施方式的实时时钟模块1，能够检测数据DA1和数据DB1中的至少一方产生了异常时的时刻。
1-4.第4实施方式
以下，关于第4实施方式的实时时钟模块1，对与第1实施方式同样的结构标注相同的标号，省略或简化与第1实施方式同样的说明，主要对与第1实施方式不同的内容进行说明。
图9是第4实施方式的实时时钟模块1的功能框图。如图9所示，第4实施方式的实时时钟模块1与图1所示的第1实施方式的实时时钟模块1相比，在集成电路3中追加了n个数据异常判定电路130-1～130-n、n个标志寄存器43-1～43-n以及n个OR电路44-1～44-n。
在将i设为1以上且n以下的任意的整数时，数据异常判定电路130-i以电压VLOGIC为电源电压来进行动作，与时钟信号CK3同步地对从比较用寄存器22-i输出的数据DBi和存储于存储部60的数据DMi进行比较，判定数据DBi和数据DMi中的至少一方是否异常。然后，数据异常判定电路130-i在判定为数据DBi和数据DMi中的至少一方异常时输出脉冲信号PRi。数据异常判定电路130-1～130-n的电路结构也可以是相同的。图10是示出数据异常判定电路130-i的结构例的图。i是1以上且n以下的任意的整数。
在图10的例子中，数据异常判定电路130-i包含比较电路131、触发器132、触发器133、NOR电路134以及脉冲信号生成电路135。
比较电路131对数据DBi和数据DMi进行比较，在两者一致时输出高电平的数据，在两者不一致时输出低电平的数据。
触发器132在每个时钟信号CK3的脉冲的上升沿处对从比较电路131输出的数据进行保持，并输出所保持的数据。
触发器133在每个时钟信号CK3的脉冲的上升沿处对从触发器132输出的数据进行保持，并输出所保持的数据。
另外，虽然省略了图示，但在复位信号RST为高电平时，触发器132、133所分别保持的数据被初始化为高电平。
在从触发器132输出的数据和从触发器133输出的数据中的至少一方为高电平时，NOR电路134输出低电平的信号，在从触发器132输出的数据和从触发器133输出的数据的两方为低电平时，NOR电路134输出高电平的信号。在数据DBi与数据DMi不一致的状态持续了时钟信号CK3的1个周期的时间以上的情况下，NOR电路134的输出信号从低电平变化为高电平。
脉冲信号生成电路135生成在NOR电路134的输出信号从低电平变化为高电平时在一定时间内成为高电平的脉冲信号PRi。在数据DBi与数据DMi不一致时，NOR电路134的输出信号从低电平变化为高电平，因此脉冲信号生成电路135在数据DBi与数据DMi不一致时生成脉冲信号PRi。数据DBi与数据DMi不一致是指，数据DBi和数据DMi中的至少一方异常。因此，数据异常判定电路130-i在判定为数据DBi和数据DMi中的至少一方异常时生成脉冲信号PRi。
回到图9，在将i设为1以上且n以下的任意的整数时，标志寄存器43-i以电压VLOGIC为电源电压来进行动作，对根据来自数据异常判定电路130-i的信号来设定第3值或第4值的数据异常标志EFi进行保持，其中，该第3值表示数据DBi和数据DMi正常，该第4值表示数据DBi和数据DMi中的至少一方异常。具体来说，根据从数据异常判定电路130-i输出的脉冲信号PRi，数据异常标志EFi从第3值变更为第4值。在本实施方式中，标志寄存器43-i由在脉冲信号PRi的上升沿处保持高电平的数据的触发器来实现。另外，虽然省略了图示，但在复位信号RST为高电平时，标志寄存器43-1～43-n所分别保持的数据被初始化为低电平。
如上所述，数据异常判定电路130-i在判定为数据DBi和数据DMi中的至少一方异常时生成脉冲信号PRi。因此，在本实施方式中，设定在数据异常标志EFi中的表示数据DBi和数据DMi正常的第3值是相当于低电平的“0”。并且，设定在数据异常标志EFi中的表示数据DBi和数据DMi中的至少一方异常的第4值是相当于高电平的“1”。
在将i设为1以上且n以下的任意的整数时，在从数据异常判定电路30-i输出的脉冲信号PSi和从数据异常判定电路130-i输出的脉冲信号PRi中的至少一方为高电平时，OR电路44-i输出高电平的信号，在脉冲信号PSi和脉冲信号PRi的双方为低电平时，OR电路44-i输出低电平的信号。因此，在产生了脉冲信号PSi或脉冲信号PRi时，OR电路44-i的输出信号从低电平变化为高电平。
在将i设为1以上且n以下的任意的整数时，时刻寄存器42-i以电压VLOGIC为电源电压来进行动作，对数据异常标志DFi从第1值变更为第2值时或数据异常标志EFi从第3值变更为第4值时的时刻信息TSi进行保持。具体来说，时刻寄存器42-i在OR电路44-i的输出信号的上升沿，即，脉冲信号PSi的上升沿或脉冲信号PRi的上升沿处取入计时数据TM，并作为时刻信息TSi来进行保持。因此，如果数据异常标志DFi是第2值或者数据异常标志EFi是第4值，则时刻信息TSi是表示数据异常判定电路30-i判定为数据DAi和数据DBi中的至少一方异常的时刻或者数据异常判定电路130-i判定为数据DBi和数据DMi中的至少一方异常的时刻的信息。
总线接口电路51能够根据从未图示的外部装置接收到的命令，进行针对设定寄存器21-1～21-n的数据的写入以及计时数据TM、数据DA1～DAn、数据DB1～DBn、数据异常标志DF1～DFn、数据异常标志EF1～EFn、时刻信息TS1～TSn的读出等。
由于第4实施方式的实时时钟模块1的其他结构与第1实施方式相同，因此省略其说明。
另外，在图9的例子中，设定寄存器21-1相当于“第1数据寄存器”，比较用寄存器22-1相当于“第2数据寄存器”。并且，数据异常判定电路30-1相当于“第1数据异常判定电路”，数据异常判定电路130-1相当于“第2数据异常判定电路”。并且，标志寄存器41-1相当于“第1标志寄存器”，标志寄存器43-1相当于“第2标志寄存器”。并且，从设定寄存器21-1输出的数据DA1相当于“第1数据”，从比较用寄存器22-1输出的数据DB1相当于“第2数据”。并且，存储于存储部60的数据DM1是用于调整振荡电路10的振荡频率的调整数据，相当于“第3数据”。并且，标志寄存器41-1所保持的数据异常标志DF1相当于“第1数据异常标志”，标志寄存器43-1所保持的数据异常标志EF1相当于“第2数据异常标志”。并且，数据异常判定电路30-1所具有的脉冲信号生成电路35相当于“第1脉冲信号生成电路”，数据异常判定电路130-1所具有的脉冲信号生成电路135相当于“第2脉冲信号生成电路”。并且，脉冲信号PS1相当于“第1脉冲信号”，脉冲信号PR1相当于“第2脉冲信号”。
图11是示出第4实施方式的数据异常判定电路30-i和数据异常判定电路130-i的动作的一例的时序图。i是1以上且n以下的任意的整数。在图11的例子中，在存储部60中存储有“01010101”的数据DMi。
首先，在时刻t0产生复位信号RST。由此，数据DAi和数据DBi分别被初始化为“00000000”。并且，加载信号LD、脉冲信号PSi以及脉冲信号PRi分别被初始化为低电平。并且，数据异常标志DFi和数据异常标志EFi分别被初始化为“0”。并且，时刻信息TSi被初始化为“0000…00”。
接着，在时刻t1，时钟信号CK3产生最初的脉冲。然后，当时钟信号CK3产生规定的数量的脉冲时，在时刻t2，在时钟信号CK3的脉冲的上升沿处，加载信号LD从低电平变化为高电平。由此，向设定寄存器21-i和比较用寄存器22-i加载数据DMi，数据DAi和数据DBi分别从“00000000”变化为“01010101”。
接着，在时刻t3，在时钟信号CK3的下一个脉冲的上升沿处，加载信号LD从高电平变化为低电平。
接着，在时刻t4，由于某些原因，数据DMi的一部分的比特值发生变化，当数据DMi从“01010101”变化为“01010111”时，在时刻t5，在时钟信号CK3的2个脉冲后的上升沿处产生脉冲信号PRi。由此，数据异常标志EFi从“0”变化为“1”，计时数据TM被取入到时刻寄存器42-i中，时刻信息TSi从“0000…00”变化为“XXXX…XX”。
例如，外部装置经由总线接口电路51定期地读出数据异常标志DFi和数据异常标志EFi，在时刻t5之后最初读出数据异常标志DFi时，能够识别出数据DAi和数据DBi正常，在时刻t5之后最初读出数据异常标志EFi时，能够识别出数据DBi和数据DMi中的至少一方异常。即，外部装置能够识别出数据DMi异常。并且，外部装置经由总线接口电路51来读出时刻信息TSi，由此，能够识别判定为数据DMi异常的时刻，即，计时数据TM的可靠性下降的时刻。
另外，如果外部装置记录有存储于存储部60的数据DMi的值，则经由总线接口电路51来读出数据DAi和数据DBi，并将读出的数据DAi和数据DBi的各值与所记录的数据DMi的值进行比较，从而能够分别判断数据DAi和数据DBi是否异常。并且，外部装置经由存储器接口电路52来读出数据DMi，并将读出的数据DMi的值与所记录的数据DMi的值进行比较，从而能够判断数据DMi是否异常。
以上说明的第4实施方式的实时时钟模块1具有数据异常判定电路30-1，该数据异常判定电路30-1对从加载数据DM1的设定寄存器21-1输出的数据DA1和从加载数据DM1的比较用寄存器22-1输出的数据DB1进行比较，判定数据DA1和数据DB1中的至少一方是否异常，其中，该数据DM1是用于调整振荡电路10的振荡频率的调整数据。并且，第4实施方式的实时时钟模块1具有数据异常判定电路130-1，该数据异常判定电路130-1对从比较用寄存器22-1输出的数据DB1和存储于存储部60的数据DM1进行比较，判定数据DB1和数据DM1中的至少一方是否异常。并且，第4实施方式的实时时钟模块1具有标志寄存器41-1，该标志寄存器41-1对数据异常标志DF1进行保持，该数据异常标志DF1根据来自数据异常判定电路30-1的信号而被设定为第1值或第2值，其中，该第1值表示数据DA1和数据DB1正常，该第2值表示数据DA1和数据DB1中的至少一方异常。并且，第4实施方式的实时时钟模块1具有标志寄存器43-1，该标志寄存器43-1对数据异常标志EF1进行保持，该数据异常标志EF1根据来自数据异常判定电路130-1的信号而被设定为第3值或第4值，该第3值表示数据DB1和数据DM1正常，该第4值表示数据DB1和数据DM1中的至少一方异常。因此，根据第4实施方式的实时时钟模块1，能够检测出分别用于调整振荡频率的调整数据即数据DA1、数据DB1以及数据DM1中的至少1个产生了异常。
特别是，在数据异常标志DF1为第1值并且数据异常标志EF1为第3值的情况下，判定为数据DA1、数据DB1以及数据DM1全部处于正常。并且，在数据异常标志DF1为第2值并且数据异常标志EF1为第3值的情况下，判定为数据DA1异常，数据DB1和数据DM1正常。并且，在数据异常标志DF1为第1值并且数据异常标志EF1为第4值的情况下，判定为数据DM1异常，数据DA1和数据DB1正常。并且，在数据异常标志DF1为第2值并且数据异常标志EF1为第4值的情况下，判定为数据DB1异常，数据DA1和数据DM1正常。即，根据第4实施方式的实时时钟模块1，能够通过数据异常标志DF1和数据异常标志EF1来判定数据DA1、数据DB1以及数据DM1分别正常还是异常。
并且，第4实施方式的实时时钟模块1具有时刻寄存器42-1，该时刻寄存器42-1对数据异常标志DF1从第1值变更为第2值时或数据异常标志EF1从第3值变更为第4值时的时刻信息TS1进行保持。因此，根据第4实施方式的实时时钟模块1，能够检测数据DA1、数据DB1以及数据DM1中的至少1个产生了异常时的时刻。
1-5.变形例
例如，在上述各实施方式中，比较电路31或比较电路131在所比较的两个数据一致时输出高电平的数据，在所比较的两个数据不一致时输出低电平的数据，但也可以在所比较的两个数据一致时输出低电平的数据，在所比较的两个数据不一致时输出高电平的数据。在该情况下，只要将NOR电路34或NOR电路134置换为AND电路即可。
并且，在上述各实施方式中，脉冲信号生成电路35或脉冲信号生成电路135生成高电平的脉冲信号，但也可以生成低电平的脉冲信号。
并且，在上述各实施方式中，数据异常判定电路30-1～30-n或数据异常判定电路130-1～130-n在每经过时钟信号CK3的1个周期的时间时判定所输入的两个数据是否异常，但该判定的时间间隔并不限定于时钟信号CK3的1个周期的时间。例如，该时间间隔可以是对时钟信号CK3进行分频而得的时钟信号的1个周期的时间，也可以选择多个时间中的1个时间。
2.电子设备
图12是示出使用了上述各实施方式的实时时钟模块1的电子设备的实施方式的结构的一例的功能框图。并且，图13是示出作为本实施方式的电子设备的一例的智能手机的外观的一例的图。
本实施方式的电子设备300构成为包含实时时钟模块1、振荡器310、处理电路320、操作部330、存储部340、通信部350、显示部360以及声音输出部370。另外，本实施方式的电子设备300也可以是省略或变更图12的构成要素的一部分或者追加了其他构成要素的结构。
处理电路320以从振荡器310输出的振荡信号为时钟信号来进行动作，根据存储于存储部340等的程序来进行各种计算处理和控制处理。具体来说，处理电路320进行与来自操作部330的操作信号对应的各种的处理、为了与其他设备进行数据通信而控制通信部350的处理、发送用于使显示部360显示各种信息的显示信号的处理、发送用于从声音输出部370输出各种声音的声音信号的处理等。并且，处理电路320根据来自实时时钟模块1的输出信号来进行动作。具体来说，处理电路320对实时时钟模块1进行各种设定，并且从实时时钟模块1读出计时数据等而进行各种计算处理和控制处理。处理电路320例如由MCU(MicroController Unit：微控制器)或MPU(Micro Processor Unit：微处理器)实现。
操作部330是由操作键或按钮开关等构成的输入装置，将与用户的操作对应的操作信号输出到处理电路320。处理电路320例如能够根据从操作部330输入的信号，对实时时钟模块1设定时刻信息。
存储部340存储有用于供处理电路320进行各种计算处理和控制处理的程序和数据等。并且，存储部340被用作处理电路320的工作区域，临时存储从存储部340读出的程序及数据、从操作部330输入的数据、处理电路320依照各种程序执行的运算结果等。存储部340构成为包含ROM(Read Only Memory：只读存储器)、RAM(Random Access Memory：随机存取存储器)，例如由硬盘、软盘、MO、MT、各种存储器、CD-ROM、或者DVD-ROM等实现。
通信部350进行用于建立处理电路320与外部装置之间的数据通信的各种控制。
显示部360是由LCD(Liquid Crystal Display：液晶显示器)等构成的显示装置，根据从处理电路320输入的显示信号来显示各种信息。也可以在显示部360上设置作为操作部330来发挥功能的触摸面板。
声音输出部370由扬声器等构成，根据从处理电路320输入的声音信号而将各种信息作为声响或声音来输出。
本实施方式的电子设备300通过具有上述的各实施方式的实时时钟模块1，能够检测出用于调整振荡频率的调整数据产生了异常，因此能够实现较高的可靠性。
作为这样的电子设备300，可考虑各种电子设备，例如可举出电子钟表、移动型/膝上型/平板型等的个人计算机、智能手机或移动电话机等移动终端、数字照相机、喷墨式打印机等的喷墨式排出装置、路由器或交换机等存储区域网络设备、局域网设备、移动终端基站用设备、电视机、摄像机、录像机、车载导航装置、实时时钟装置、寻呼机、电子记事本、电子辞典、计算器、电子游戏设备、游戏用控制器、文字处理器、工作站、视频电话、防盗用电视监视器、电子双筒望远镜、POS终端、电子体温计、血压计、血糖仪、心电图计测装置、超声波诊断装置、电子内窥镜等医疗设备、鱼群探测器、各种测量设备、车辆、航空器、船舶等计量仪器类、飞行模拟器、头戴式显示器、运动轨迹仪、运动追随器、运动控制器、步行者自主导航(PDR：Pedestrian Dead Reckoning)装置等。
3.移动体
图14是示出使用了上述的各实施方式的实时时钟模块1的移动体的实施方式的结构的一例的功能框图。并且，图15是示出本实施方式的移动体的一例的图。本实施方式的移动体400构成为包含实时时钟模块1、处理电路420以及控制器430、440、450。另外，本实施方式的移动体也可以是省略图14和图15的构成要素的一部分或者追加了其他构成要素的结构。
处理电路420根据存储于未图示的存储部等的程序来进行各种计算处理和控制处理。具体来说，处理电路420进行对控制器430、440、450进行控制的处理。并且，处理电路420根据来自实时时钟模块1的输出信号来进行动作。具体来说，处理电路420对实时时钟模块1进行各种设定，并且从实时时钟模块1读出计时数据等而进行各种计算处理和控制处理。
控制器430、440、450例如对移动体400进行发动机***、制动***、无钥匙进入***等的各种控制。
本实施方式的移动体400通过具有上述的各实施方式的实时时钟模块1，能够检测出用于调整振荡频率的调整数据产生了异常，因此能够实现较高的可靠性。
作为这样的移动体400，可考虑各种移动体，例如可举出电动汽车等的汽车、喷气式飞机或直升飞机等的航空器、船舶、火箭、人造卫星等。
本发明并不限定于本实施方式，能够在本发明的主旨的范围内实施各种变形。
上述实施方式和变形例只是一个例子，并不是限定于这些实施方式和变形例。例如，也可以对各实施方式和各变形例进行适当组合。
本发明包含与在实施方式中说明的结构实质相同的结构(例如，功能、方法以及结果相同的结构，或者目的以及效果相同的结构)。此外，本发明包含对实施方式中说明的结构的非本质部分进行置换后的结构。此外，本发明包含能够起到与在实施方式中说明的结构相同的作用效果的结构或达到相同目的的结构。此外，本发明包含对在实施方式中说明的结构附加公知技术后的结构。

Claims (10)

1.一种实时时钟模块，该实时时钟模块具有：
振荡电路；
计时电路，其根据基于所述振荡电路的输出信号的时钟信号来进行计时动作，由此生成时刻信息；
存储部，其存储用于调整所述振荡电路的振荡频率的调整数据；
第1数据寄存器，其从所述存储部加载所述调整数据；
第2数据寄存器，其从所述存储部加载所述调整数据；
数据异常判定电路，其对基于所述调整数据的第1数据和基于所述调整数据的第2数据进行比较，来判定所述第1数据和所述第2数据中的至少一方是否异常；以及
标志寄存器，其对数据异常标志进行保持，所述数据异常标志根据来自所述数据异常判定电路的信号而被设定为第1值或第2值，其中，该第1值表示所述第1数据和所述第2数据正常，该第2值表示所述第1数据和所述第2数据中的至少一方异常，
所述第1数据是从所述第1数据寄存器输出的数据，
所述第2数据是从所述第2数据寄存器输出的数据。
2.根据权利要求1所述的实时时钟模块，其中，
所述调整数据从所述存储部周期性地加载到所述第2数据寄存器中。
3.一种实时时钟模块，该实时时钟模块具有：
振荡电路；
计时电路，其根据基于所述振荡电路的输出信号的时钟信号来进行计时动作，由此生成时刻信息；
存储部，其存储用于调整所述振荡电路的振荡频率的调整数据；
数据异常判定电路，其对基于所述调整数据的第1数据和基于所述调整数据的第2数据进行比较，来判定所述第1数据和所述第2数据中的至少一方是否异常；以及
标志寄存器，其对数据异常标志进行保持，所述数据异常标志根据来自所述数据异常判定电路的信号而被设定为第1值或第2值，其中，该第1值表示所述第1数据和所述第2数据正常，该第2值表示所述第1数据和所述第2数据中的至少一方异常；以及
数据寄存器，该数据寄存器从所述存储部加载所述调整数据，
所述第1数据是从所述数据寄存器输出的数据，
所述第2数据是存储于所述存储部的所述调整数据。
4.根据权利要求1至3中的任意一项所述的实时时钟模块，其中，
所述实时时钟模块具有时刻寄存器，该时刻寄存器对所述数据异常标志从所述第1值变更为所述第2值时的所述时刻信息进行保持。
5.根据权利要求1至3中的任意一项所述的实时时钟模块，其中，
所述数据异常判定电路具有脉冲信号生成电路，该脉冲信号生成电路在所述第1数据与所述第2数据不一致时生成脉冲信号，
根据所述脉冲信号，所述数据异常标志从所述第1值变更为所述第2值。
6.一种实时时钟模块，该实时时钟模块具有：
振荡电路；
存储部，其存储用于调整所述振荡电路的振荡频率的调整数据；
第1数据寄存器，其从所述存储部加载所述调整数据；
第2数据寄存器，其从所述存储部加载所述调整数据；
第1数据异常判定电路，其对从所述第1数据寄存器输出的第1数据和从所述第2数据寄存器输出的第2数据进行比较，判定所述第1数据和所述第2数据中的至少一方是否异常；
第2数据异常判定电路，其对所述第2数据和作为存储于所述存储部的所述调整数据的第3数据进行比较，来判定所述第2数据和所述第3数据中的至少一方是否异常；
第1标志寄存器，其对第1数据异常标志进行保持，所述第1数据异常标志根据来自所述第1数据异常判定电路的信号而被设定为第1值或第2值，其中，该第1值表示所述第1数据和所述第2数据正常，该第2值表示所述第1数据和所述第2数据中的至少一方异常；以及
第2标志寄存器，其对第2数据异常标志进行保持，所述第2数据异常标志根据来自所述第2数据异常判定电路的信号而被设定为第3值或第4值，其中，该第3值表示所述第2数据和所述第3数据正常，该第4值表示所述第2数据和所述第3数据中的至少一方异常。
7.根据权利要求6所述的实时时钟模块，其中，
所述实时时钟模块具有时刻寄存器，该时刻寄存器对所述第1数据异常标志从所述第1值变更为所述第2值时或所述第2数据异常标志从所述第3值变更为所述第4值时的时刻信息进行保持。
8.根据权利要求6或7所述的实时时钟模块，其中，
所述第1数据异常判定电路具有第1脉冲信号生成电路，该第1脉冲信号生成电路在所述第1数据与所述第2数据不一致时生成第1脉冲信号，
所述第2数据异常判定电路具有第2脉冲信号生成电路，该第2脉冲信号生成电路在所述第2数据与所述第3数据不一致时生成第2脉冲信号，
根据所述第1脉冲信号，所述第1数据异常标志从所述第1值变更为所述第2值，
根据所述第2脉冲信号，所述第2数据异常标志从所述第3值变更为所述第4值。
9.一种电子设备，该电子设备具有：
权利要求1至8中的任意一项所述的实时时钟模块；以及
处理电路，其根据来自所述实时时钟模块的输出信号来进行动作。
10.一种移动体，该移动体具有：
权利要求1至8中的任意一项所述的实时时钟模块；以及
处理电路，其根据来自所述实时时钟模块的输出信号来进行动作。
CN202010111376.5A 2019-02-26 2020-02-24 实时时钟模块、电子设备以及移动体 Active CN111614322B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2019032546A JP7238464B2 (ja) 2019-02-26 2019-02-26 リアルタイムクロックモジュール、電子機器及び移動体
JP2019-032546 2019-02-26

Publications (2)

Publication Number Publication Date
CN111614322A CN111614322A (zh) 2020-09-01
CN111614322B true CN111614322B (zh) 2023-10-10

Family

ID=72140185

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010111376.5A Active CN111614322B (zh) 2019-02-26 2020-02-24 实时时钟模块、电子设备以及移动体

Country Status (3)

Country Link
US (1) US11543451B2 (zh)
JP (1) JP7238464B2 (zh)
CN (1) CN111614322B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7238464B2 (ja) * 2019-02-26 2023-03-14 セイコーエプソン株式会社 リアルタイムクロックモジュール、電子機器及び移動体
CN112311263B (zh) * 2020-10-20 2021-11-12 石家庄通合电子科技股份有限公司 一种整流器pwm波调制方法及装置

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101063895A (zh) * 2006-04-26 2007-10-31 富士通株式会社 时钟异常检测电路和时钟异常检测方法
JP2011154582A (ja) * 2010-01-28 2011-08-11 Seiko Epson Corp 集積回路装置、電子機器
JP2013089107A (ja) * 2011-10-20 2013-05-13 Rohm Co Ltd 電源回路、及び液晶表示装置
CN103293463A (zh) * 2012-02-24 2013-09-11 拉碧斯半导体株式会社 振荡电路、集成电路及异常检测方法
JP2014075065A (ja) * 2012-10-05 2014-04-24 Renesas Electronics Corp 半導体装置及びその回路動作開始方法
CN106209078A (zh) * 2015-05-27 2016-12-07 精工爱普生株式会社 定时信号生成装置、电子设备和移动体
CN107229010A (zh) * 2016-03-25 2017-10-03 精工爱普生株式会社 电路、检测装置、振荡器、电子设备、移动体及检测方法
JP2018106337A (ja) * 2016-12-26 2018-07-05 セイコーエプソン株式会社 情報処理端末、情報処理システム、および印刷装置

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04111138A (ja) 1990-08-31 1992-04-13 Fujitsu Ltd ソフトウェア障害検出方式
JPH06175888A (ja) 1992-12-09 1994-06-24 Toshiba Corp 異常アクセス検出回路
JP2007026028A (ja) 2005-07-15 2007-02-01 Fujitsu Ten Ltd マイクロコンピュータの異常検出装置
JP5256856B2 (ja) 2007-07-20 2013-08-07 セイコーエプソン株式会社 リアルタイムクロック、およびリアルタイムクロックのデータ記録方法
US8209561B2 (en) 2007-07-20 2012-06-26 Seiko Epson Corporation Real time clock and method for recording data in real time clock
JP5228392B2 (ja) 2007-07-31 2013-07-03 セイコーエプソン株式会社 温度補償型発振回路、リアルタイムクロック装置および電子機器
US7714674B2 (en) * 2007-10-01 2010-05-11 Silicon Laboratories Inc. System and method for calibrating bias current for low power RTC oscillator
US8391105B2 (en) * 2010-05-13 2013-03-05 Maxim Integrated Products, Inc. Synchronization of a generated clock
JP2016187153A (ja) * 2015-03-27 2016-10-27 セイコーエプソン株式会社 発振器、電子機器及び移動体
JP6686329B2 (ja) * 2015-08-28 2020-04-22 セイコーエプソン株式会社 発振回路、電子機器及び移動体
JP6728598B2 (ja) * 2015-08-28 2020-07-22 セイコーエプソン株式会社 発振回路、電子機器及び移動体
JP6686390B2 (ja) * 2015-11-30 2020-04-22 セイコーエプソン株式会社 計時装置、電子機器、及び、移動体
JP2017175203A (ja) * 2016-03-18 2017-09-28 セイコーエプソン株式会社 発振器、電子機器および移動体
JP2018116588A (ja) * 2017-01-20 2018-07-26 セイコーエプソン株式会社 回路装置、リアルタイムクロック装置、電子機器及び移動体
CN109001970B (zh) * 2017-06-07 2021-09-24 精工爱普生株式会社 计时装置、电子设备以及移动体
JP7238464B2 (ja) * 2019-02-26 2023-03-14 セイコーエプソン株式会社 リアルタイムクロックモジュール、電子機器及び移動体

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101063895A (zh) * 2006-04-26 2007-10-31 富士通株式会社 时钟异常检测电路和时钟异常检测方法
JP2011154582A (ja) * 2010-01-28 2011-08-11 Seiko Epson Corp 集積回路装置、電子機器
JP2013089107A (ja) * 2011-10-20 2013-05-13 Rohm Co Ltd 電源回路、及び液晶表示装置
CN103293463A (zh) * 2012-02-24 2013-09-11 拉碧斯半导体株式会社 振荡电路、集成电路及异常检测方法
JP2014075065A (ja) * 2012-10-05 2014-04-24 Renesas Electronics Corp 半導体装置及びその回路動作開始方法
CN106209078A (zh) * 2015-05-27 2016-12-07 精工爱普生株式会社 定时信号生成装置、电子设备和移动体
CN107229010A (zh) * 2016-03-25 2017-10-03 精工爱普生株式会社 电路、检测装置、振荡器、电子设备、移动体及检测方法
JP2018106337A (ja) * 2016-12-26 2018-07-05 セイコーエプソン株式会社 情報処理端末、情報処理システム、および印刷装置

Also Published As

Publication number Publication date
US20200271721A1 (en) 2020-08-27
CN111614322A (zh) 2020-09-01
JP7238464B2 (ja) 2023-03-14
JP2020135800A (ja) 2020-08-31
US11543451B2 (en) 2023-01-03

Similar Documents

Publication Publication Date Title
US9294101B2 (en) Integrated circuit, vibrating device, electronic apparatus, moving object, and method of switching modes of integrated circuit
CN106487332B (zh) 振荡电路、电子设备以及移动体
CN111614322B (zh) 实时时钟模块、电子设备以及移动体
CN109001970B (zh) 计时装置、电子设备以及移动体
CN107453711B (zh) 振荡器、电子设备、移动体以及振荡器的制造方法
CN106487360B (zh) 振荡电路、电子设备以及移动体
US9389636B2 (en) Clock generating device, electronic apparatus, moving object, clock generating method
US10732670B2 (en) Real-time clock module, electronic device, vehicle, and information processing system
CN111490735B (zh) 振荡电路、振荡器、电子设备以及移动体
CN108512547B (zh) 振荡器、电子设备、移动体以及振荡器的制造方法
US9473153B2 (en) Oscillation circuit, oscillator, electronic device, and moving object
JP7392576B2 (ja) リアルタイムクロック回路、リアルタイムクロックモジュール、電子機器及びリアルタイムクロック回路の補正方法
US11231743B2 (en) Timer, electronic apparatus, and vehicle
JP6958296B2 (ja) 計時装置、電子機器及び移動体
US10613576B2 (en) Oscillator, clock signal generator, electronic apparatus, and vehicle
JP6672708B2 (ja) 信号処理回路、半導体集積回路装置、発振器、電子機器、基地局及び信号処理回路の製造方法
JP7392311B2 (ja) 回路装置、発振器、電子機器、及び移動体
CN114978112A (zh) 振荡器和通信方法
JP2019220855A (ja) 分周回路、発振器、電子機器及び移動体

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant