CN108718196B - 一种应用于音圈马达驱动芯片的运放失调自校准电路 - Google Patents

Abstract

本发明公开了一种应用于音圈马达驱动芯片的运放失调自校准电路，包括运放OPAMP、计数锁存器、比较器、振荡器和数模转换器校准DAC，运放OPAMP的输出端与比较器的负极输入端连接，比较器的输出端与振荡器的输入端和计数锁存器的一个输入端连接，振荡器的输出端与计数锁存器的另一个输入端连接，计数锁存器的输出端与数模转换器校准DAC的输入端连接，数模转换器校准DAC的输出端与运放OPAMP的信号反馈端连接，运放OPAMP的输入端和输出端还分别与音圈马达驱动芯片连接。能够消除或者极大的减小运放OPAMP的失调，提高了马达驱动芯片输出电流的精度，延长了***电池的使用时间，避免了使用熔丝修调而增加芯片开发和测试成本。

Description

一种应用于音圈马达驱动芯片的运放失调自校准电路

技术领域

本发明涉及半导体设备技术领域，具体涉及一种应用于音圈马达驱动芯片的运放失调自校准电路。

背景技术

实现摄像头对焦的方法有很多种，其中音圈马达(Voice Coil Motor，VCM)由于结构简单，体积小，响应速度快等优点，使用最为广泛，应用的范围包括：智能手机，笔记本电脑，网络摄像头，视频监控器，扫描仪等的自动对焦摄像模组。

音圈马达驱动器芯片的电路框图，如图1所示，音圈马达驱动芯片100包含的模块有：I2C接口，数模转换器主DAC，输出运放OPAMP，输出级功率晶体管NM0，电流检测电阻Rsense，续流二极管Dio0和参考基准源Reference，音圈马达的电路等效模型110包含线圈电感L1和线圈内阻R1。VCM驱动的基本原理如下：马达的控制端通过I2C接口向音圈马达驱动芯片发送输出电流的指令，音圈马达驱动芯片的I2C接口接收到指令以后，将该指令通过数模转换器主DAC转换成相应的电压信号Vdac。由于运放OPAMP输入端的“虚短”，在理想情况下电流检测电阻Rsense的电压Vsen等于Vdac，由欧姆定律可以得到输出电流Iout＝Vsen/Rsense＝Vdac/Rsense由Vdac来控制，这样就完成了从输入指令到输出电流的驱动过程。

由于运放OPAMP输入在实际情况下存在失调误差，所以Vsen并不等于Vdac，造成实际的输出电流与控制端所要求的输出电流之间存在误差，该误差不仅影响马达驱动的精度，而且在控制端输出零电流指令的情况下仍然有电流输出。在便携式手机等电池供电的应用中，由于音圈马达在多数时间会处在零输出电流的状态，所以运放OPAMP的输入失调会造成极大功耗浪费，减小了***电池的使用时间。

目前为了解决上述矛盾，现有主要存在以下解决方法：

1)增大运放OPAMP输入对管的面积，版图上采用共质心等对称画法。这种办法只能部分减少失调，不能将失调完全消除到***可接受的范围。

2)斩波自动调零技术。该技术在连续时间应用的场合中受到限制，而且时钟开关的非理想性会引入噪声，降低***性能。

3)采用熔丝修调(Trimming)方案，然而修调会增加整个芯片的开发和测试成本。

发明内容

本发明要解决的技术问题是，针对现有技术存在的上述缺陷，提供了一种应用于音圈马达驱动芯片的运放失调自校准电路及方法，能够消除或者极大的减小运放OPAMP的失调，提高了马达驱动芯片输出电流的精度，延长了***电池的使用时间，避免了使用熔丝修调而增加芯片开发和测试成本。

本发明为解决上述技术问题所采用的技术方案是：

一种应用于音圈马达驱动芯片的运放失调自校准电路，，包括运放OPAMP、计数锁存器、比较器、振荡器和数模转换器校准DAC，运放OPAMP的输出端与比较器的负极输入端连接，比较器的输出端与振荡器的输入端和计数锁存器的一个输入端连接，振荡器的输出端与计数锁存器的另一个输入端连接，计数锁存器的输出端与数模转换器校准DAC的输入端连接，数模转换器校准DAC的输出端与运放OPAMP的信号反馈端连接，运放OPAMP的输入端和输出端还分别用于与音圈马达驱动芯片的输出级电路连接。

按照上述技术方案，运放OPAMP的输出端与比较器的负极输入端之间连接有开关POR，开关POR与音圈马达驱动芯片连接，音圈马达驱动芯片上电复位，开关POR变为高电平，使开关POR处于闭合状态。

按照上述技术方案，所述的数模转换器校准DAC为N位电流型数模转换器，计数锁存器为N位计数锁存器。

按照上述技术方案，音圈马达驱动芯片的输出级电路包括数模转换器主DAC、电流检测电阻Rsense和输出级功率晶体管NM0，数模转换器主DAC的输出端与运放OPAMP的正极输入端连接，电流检测电阻Rsense的一端接地，电流检测电阻Rsense的另一端与运放OPAMP的负极输入端和输出级功率晶体管NM0的源极连接，输出级功率晶体管NM0的栅极与运放OPAMP的输出端连接；

电流检测电阻Rsense与运放OPAMP的负极输入端之间连接有第四开关，数模转换器主DAC与运放OPAMP的正极输入端之间连接有第三开关，输出级功率晶体管NM0的栅极与运放OPAMP的输出端之间连接有第五开关，第三开关、第四开关和第五开关的控制端与第一反相器的输出端COB连接，当第一反相器的输出端COB为高电平时第三开关、第四开关和第五开关闭合，当第一反相器的输出端COB为低电平时第三开关、第四开关和第五开关断开；

运放OPAMP的正极输入端通过第一开关接地，运放OPAMP的负极输入端通过第二开关接地，第一开关和第二开关的控制端与第二反相器的输出端CO连接，当第二反相器的输出端CO为高电平时第一开关和第二开关闭合，当第二反相器的输出端CO为低电平时第一开关和第二开关断开。

按照上述技术方案，运放OPAMP的失调电压的范围为[-100mV，0mV]。

按照上述技术方案，运放OPAMP包括输入对管MP0a、输入对管MP0b、偏置电流IBIAS、负载MOS管MN1、负载MOS管MN2、负载MOS管MN3、负载MOS管MN4、下拉使能MOS管MN5和可调电流镜负载，输入对管MP0a的源极与输入对管MP0b的源极和偏置电流IBIAS连接，输入对管MP0a的漏极与负载MOS管MN1的源极和负载MOS管MN3的漏极连接，输入对管MP0b的漏极与负载MOS管MN2的源极和负载MOS管MN4的漏极连接，负载MOS管MN1的漏极与可调电流镜负载的输入端连接，负载MOS管MN2的漏极与可调电流镜负载的输出端和下拉使能MOS管MN5的漏极连接，并作为运放OPAMP的输出端，负载MOS管MN3的源极与负载MOS管MN4的源极和下拉使能MOS管MN5的源极连接，并接地；

输入对管MP0a的栅极和输入对管MP0b的栅极分别作为运放OPAMP的正极输入端和负极输入端。

按照上述技术方案，负载MOS管MN1的栅极和负载MOS管MN2的栅极均连接有偏置电压Vnbias1，负载MOS管MN3的栅极和负载MOS管MN4的栅极均连接有偏置电压Vnbias2。

按照上述技术方案，可调电流镜负载包括PMOS管MP1、PMOS管MP2、PMOS管MP3和PMOS管MP4，PMOS管MP1的源极与PMOS管MP2的源极连接，PMOS管MP1的漏极与PMOS管MP3的源极连接，PMOS管MP2的漏极与PMOS管MP4的源极连接，PMOS管MP3的漏极与PMOS管MP3的栅极和PMOS管MP4的栅极连接，并作为可调电流镜的输入端，PMOS管MP4的漏极作为可调电流镜的输出端。

按照上述技术方案，PMOS管MP1的栅极和PMOS管MP2的栅极分别接偏置电压Vconb和偏置电压Vcon。

按照上述技术方案，数模转换器校准DAC为八位R2R构架。

本发明具有以下有益效果：

1.本发明中芯片上电复位后，运放OPAMP的输出Vout小于0.5*VDD，使比较器的输出COMP为高电平“1”，振荡器开始工作并输出时钟CLK给计数锁存器，计数器从全‘1’开始向下计数CLK时钟的上升沿个数，并输出不断递减的数据N来控制数模转换器校准DAC，校准DAC不断减小Vcon，补偿失调电压，从而提高Vout；当Vout穿越0.5*VDD，从低电平变成高电平时，比较器的输出COMP从高电平“1”变为低电平“0”，振荡器停止工作，计数锁存器锁存此时校准的数据N<n-1:0>，校准过程结束；能够消除或者极大的减小运放OPAMP的失调，提高了马达驱动芯片输出电流的精度，延长了***电池的使用时间，避免了使用熔丝修调而增加芯片开发和测试成本。

2本发明提供的新型运放，能够消除或者减小失调至校准DAC的分辨率以下，校准完成以后锁存器会锁存校准数据，然后使校准后的放大器OPAMP接入音圈马达驱动芯片输出级电路，从而极大的提高了音圈马达驱动芯片输出电流精度，避免了零输出电流状态时有误差电流输出和功耗浪费的情况，延长了***电池的使用时间，并且自动校准无需熔丝修调，从而节省了芯片研发和测试成本。

附图说明

图1是本发明实施例中现有技术中音圈马达驱动器芯片电路框图；

图2是本发明实施例中应用于音圈马达驱动芯片的运放失调自校准电路的原理图；

图3是本发明实施例中应用于音圈马达驱动芯片的运放失调自校准电路的自校准流程图；

图4是本发明实施例中运放OPAM的电路图；

图5是本发明实施例中可调电流镜负载的电路图；

图6是本发明实施例中可调电流镜负载的可调范围示意图；

图7是本发明实施例中固定Vconb＝1.5V时，Vcon与补偿的失调电压Vos关系图；

图8是本发明实施例中数模转换器校准DAC的电路图；

图9是本发明实施例中输出电压Vcon与N位输入计数值的关系图；

图10是本发明实施例中运放OPAM的详细校准过程示意图；

图中，100-音圈马达驱动芯片，102-数模转换器主DAC，110-音圈马达的电路等效模型，200-音圈马达驱动芯片的输出级电路，201-第一开关，202-第二开关，203-第三开关，204-第四开关，205-第五开关，206-第一反相器，207-第二反相器，400-运放OPAMP，401-可调电流镜负载，500-数模转换器校准DAC。

具体实施方式

下面结合附图和实施例对本发明进行详细说明。

参照图1～图10所示，本发明提供的一个实施例中的应用于音圈马达驱动芯片的运放失调自校准电路，包括运放OPAMP、计数锁存器、比较器、振荡器和数模转换器校准DAC500，运放OPAMP的输出端与比较器的负极输入端连接，比较器的输出端与振荡器的输入端和计数锁存器的一个输入端连接，振荡器的输出端与计数锁存器的另一个输入端连接，计数锁存器的输出端与数模转换器校准DAC500的输入端连接，数模转换器校准DAC500的输出端与运放OPAMP的信号反馈端连接，运放OPAMP的输入端和输出端还分别与音圈马达驱动芯片的输出级电路200连接。

进一步地，运放OPAMP的输出端与比较器的负极输入端之间连接有开关POR，开关POR与音圈马达驱动芯片100连接，音圈马达驱动芯片100上电复位，开关POR变为高电平，使开关POR处于闭合状态。

进一步地，运放OPAMP的正极输入端和负极输入端分别为运放OPAMP的第1管脚和第2管脚，运放OPAMP的输出端为运放OPAMP的第3管脚，运放OPAMP的信号反馈端为运放OPAMP的第4管脚。

进一步地，所述的数模转换器校准DAC500为N位电流型数模转换器，计数锁存器为N位计数锁存器。

进一步地，音圈马达驱动芯片的输出级电路200包括数模转换器主DAC102、电流检测电阻Rsense和输出级功率晶体管NM0，数模转换器主DAC102的输出端与运放OPAMP的正极输入端连接，电流检测电阻Rsense的一端接地，电流检测电阻Rsense的另一端与运放OPAMP的负极输入端和输出级功率晶体管NM0的源极连接，输出级功率晶体管NM0的栅极与运放OPAMP的输出端连接；

电流检测电阻Rsense与运放OPAMP的负极输入端之间连接有第四开关204，数模转换器主DAC102与运放OPAMP的正极输入端之间连接有第三开关203，输出级功率晶体管NM0的栅极与运放OPAMP的输出端之间连接有第五开关205，第三开关203、第四开关204和第五开关205的控制端与第一反相器206的输出端COB连接，当第一反相器206的输出端COB为高电平时第三开关203、第四开关204和第五开关205闭合，当第一反相器206的输出端COB为低电平时第三开关203、第四开关204和第五开关205断开；

运放OPAMP的正极输入端通过第一开关201接地，运放OPAMP的负极输入端通过第二开关202接地，第一开关201和第二开关202的控制端与第二反相器207的输出端CO连接，当第二反相器207的输出端CO为高电平时第一开关201和第二开关202闭合，当第二反相器207的输出端CO为低电平时第一开关201和第二开关202断开；输出级功率晶体管NM0的漏极作为音圈马达驱动芯片100的输出端。

进一步地，运放OPAMP的失调电压的范围为[-100mV，0mV]。

进一步地，预先给运放添加-50mV的失调电压，运放原本的失调电压范围是[-50mV，50mV]，使运放的总失调电压范围变成[-100mV，0]，这样失调校准的方向从不确定正负变成了单向消除负向失调电压，避免了运放失调电压正负极性的不确定而引起的校准逻辑复杂或者错误。

进一步地，运放OPAMP包括输入对管MP0a、输入对管MP0b、偏置电流IBIAS、负载MOS管MN1、负载MOS管MN2、负载MOS管MN3、负载MOS管MN4、下拉使能MOS管MN5和可调电流镜负载401，输入对管MP0a的源极与输入对管MP0b的源极和偏置电流IBIAS连接，输入对管MP0a的漏极与负载MOS管MN1的源极和负载MOS管MN3的漏极连接，输入对管MP0b的漏极与负载MOS管MN2的源极和负载MOS管MN4的漏极连接，负载MOS管MN1的漏极与可调电流镜负载401的输入端连接，负载MOS管MN2的漏极与可调电流镜负载401的输出端和下拉使能MOS管MN5的漏极连接，并作为运放OPAMP的输出端，运放OPAMP的输出端信号记为Vout，负载MOS管MN3的源极与负载MOS管MN4的源极和下拉使能MOS管MN5的源极连接，并接地；

输入对管MP0a的栅极和输入对管MP0b的栅极分别作为运放OPAMP的正极输入端和负极输入端，分别记为INN和INP；

进一步地，下拉使能MOS管MN5的栅极接运放的使能信号PORB；

进一步地，负载MOS管MN1的栅极和负载MOS管MN2的栅极均连接有偏置电压Vnbias1，负载MOS管MN3的栅极和负载MOS管MN4的栅极均连接有偏置电压Vnbias2。

进一步地，可调电流镜负载401包括PMOS管MP1、PMOS管MP2、PMOS管MP3和PMOS管MP4，PMOS管MP1的源极与PMOS管MP2的源极连接，PMOS管MP1的漏极与PMOS管MP3的源极连接，PMOS管MP2的漏极与PMOS管MP4的源极连接，PMOS管MP3的漏极与PMOS管MP3的栅极和PMOS管MP4的栅极连接，并作为可调电流镜的输入端，PMOS管MP4的漏极作为可调电流镜的输出端；PMOS管MP1和PMOS管MP2作为可变电阻，PMOS管MP3和PMOS管MP4构成电流镜。

进一步地，偏置电流IBIAS、PMOS管MP1的源极和PMOS管MP2的源极均接电源电压VDD。

进一步地，PMOS管MP1的栅极和PMOS管MP2的栅极分别接偏置电压Vconb和偏置电压Vcon。

进一步地，数模转换器校准DAC500为八位R2R构架。

进一步地，数模转换器校准DAC500包括8个电流源和8个开关，8个开关的一端均分别与8个电流源连接，最内侧开关N0的另一端连接有电阻R，其余7个开关的另一端均连接有2R，相邻两个开关的电阻连接端之间连接有电阻R，电流源为0.5*I，最外侧开关N7的电阻连接端作为数模转换器校准DAC500的输出端Vcon。

本发明的工作原理：

该失调自校准方法原理图如图2所示，200是芯片正常工作时的输出级电路，210是本发明提出的运放失调自校准电路，包含运放OPAMP，N位计数锁存器，比较器，振荡器和N位数模转换器校准DAC500。该方法的基本原理如下：开始时，芯片上电复位，POR变为高电平。运放OPAMP的输出Vout在刚开始时设置为低电平，接到比较器的负向输入端。由于比较器的正向输入端VREF为VDD/2，所以COMP为高电平。此时CO为高电平，COB为低电平，运放OPAMP进入自动校准过程。校准完成以后，CO变为低电平，COB变为高电平，运放OPAMP断开自校准电路，接入正常工作的音圈马达驱动芯片的输出级电路200。

自校准流程图如图3所示，刚开始时，运放OPAMP输入短接到地，输出Vout为低电平。由于运放失调电压的正负极性不确定，而且未校准的CMOS的失调电压在[-50mV，50mV]的范围，所以特意设置运放OPAMP输入端初始就有-50mV的失调，这样运放总的输入失调电压范围为[-100mV,0mV]，从而保证了校准的方向是单向消除负向失调电压，简化了校准逻辑，并且保证了OPAMP运放输入端都短接到地时，输出Vout仍然为低电平，这样校准逻辑不会发生错误。

由于Vout小于0.5*VDD，所以比较器的输出COMP为高电平“1”，此时振荡器开始工作并输出时钟CLK给N位计数锁存器，计数器从全‘1’开始向下计数CLK时钟的上升沿个数，并输出不断递减的数据N来控制数模转换器校准DAC500。校准DAC不断减小Vcon，补偿失调电压，从而提高Vout。当Vout穿越0.5*VDD，从低电平变成高电平时，比较器的输出COMP从高电平“1”变为低电平“0”，振荡器停止工作，计数锁存器锁存此时校准的数据N<n-1:0>，校准过程结束。

本发明提供的方案在音圈马达驱动芯片100上电以后，预先给运放OPAMP输入级加上-50mV的失调电压，加上运放本身失调电压以后，运放总失调电压范围为[-100mV,0mV]，这样避免了运放失调电压正负极性的不确定引起的校准逻辑复杂和校准方向错误。通过本发明提供的新型运放，能够消除或者减小失调至校准DAC的分辨率以下，校准完成以后锁存器会锁存校准数据，然后使校准后的放大器OPAMP接入音圈马达驱动芯片输出级电路，从而极大的提高了音圈马达驱动芯片输出电流精度，避免了零输出电流状态时有误差电流输出和功耗浪费的情况，延长了***电池的使用时间，并且自动校准无需熔丝修调，从而节省了芯片研发和测试成本。

本发明的关键点有：1)预先给运放添加-50mV的失调电压，运放本身的失调电压范围是[-50mV,50mV]，使运放的总失调电压范围变成[-100mV,0],这样失调校准的方向从不确定正负变成了单向消除负向失调电压，避免了运放失调电压正负极性的不确定而引起的校准逻辑复杂或者错误。2)提出了一种新型运放OPAMP，可以通过校准PMOS电流镜负载电流镜像比例来消除失调电压，结构简单，使用面积小，结合8位DAC可以将失调电压减小至uV数量级。

为了描述本发明能够实现的效果，如图4所示，提供一种新型运放，该放大器包括差分输入对管MP0a和MP0b，输入对管偏置电流IBIAS，负载MOS管MN1，负载MOS管MN2，负载MOS管MN3，负载MOS管MN4，下拉使能MOS管MN5和偏置电压Vnbias1，偏置电压Vnbias2以及可调电流镜负载401；可调电流镜负载401包含电流镜(电流镜由PMOS管MP3和PMOS管MP4构成)，以及用作可变电阻的PMOS管MP1和PMOS管MP2；其中，INP和INN是运放的正负输入端，PORB是运放的使能信号，Vout是运放的输出信号。

首先，为确保校准逻辑的正确，需要给运放加上固定的-50mV失调；处于饱和状态的输入对管MP0a的栅极和源级之间的电压差VSG1，MP0b的栅极和源级之间的电压差VSG2分别由公式(1-1)和(1-2)给出：

VSG1＝Vth+(2*I/(W/L)_MP0a)^1/2 (1-1)

VSG2＝Vth+(2*I/(W/L)_MP0b)^1/2 (1-2)

其中Vth表示输入对MOS管阈值电压，I表示输入对MOS管漏级电流，W代表MOS的沟道宽度，L代表MOS管的沟道长度，那么可以得到输入对管的栅源电压的差为：

ΔVSG＝VSG1-VSG2＝(2*I/(W/L)_MP0a)^1/2-(2*I/(W/L)_MP0b)^1/2 (1-3)

根据式(1-3)，调整MP0a的尺寸W/L大于MP0b的尺寸一定比例，使得ΔVSG＝VSG1-VSG2＝-50mV，由于差分输入对管的源级电压相等，所以VG1(INN)比INP(INP)大50mV，这样输入端在刚开始时就引入了-50mV的失调，整个运放的失调电压范围为[-100mV，0mV]。

如图5所示，可调电流镜负载401输入电流Iin和Iout电流的比例Ratio由公式(1-4)决定，

其中，gmp3，gmp 4为PMOS管MP3和PMOS管MP4的跨导，rds1和rds2为PMOS管MP1和PMOS管MP2的源漏电阻，当MP1和MP2处于深线性区时，即Vds远小于Vgs-Vth，MP1和MP2类似于一个可控线性电阻，其阻值rds为：

那么，通过调整MP1和MP2的偏置电压Vcon和Vconb，可以控制rds1和rds2的值，进而可以控制电流镜负载的镜像比例Ratio，Ratio的可调范围如图6所示。

提高电流镜负载的镜像比例Ratio可以提高Vout端的PMOS的输出电流，这样Vout就会被拉高，负向失调电压被补偿；假设失调电压为Vos，那么需要调整的输出补偿电流ΔIout可以通过(1-6)来计算，

ΔIout＝Vos*Gm (1-6)

其中，Gm为运放的总跨导，ΔIout通过调整电流镜负载的比例产生，如公式(1-7)所示

ΔIout＝Iout-Iin＝Iin(Ratio-1) (1-7)

那么，将式(1-4)(1-5)(1-7)代入(1-6)，并假设gmp*rds远大于1，化简以后可以得到补偿失调电压Vos与Vcon之间的关系式(1-8)：

如果固定偏置电压Vconb，通过校准DAC不断减小Vcon，就能补偿运放的负向失调电压。设定Vconb＝1.5V，Vcon与补偿的失调电压之间的关系图如图7所示，当运放的失调电压为-100mV时，所需要补偿的失调电压最大为100mV，此时Vcon应该调整到0.75V。

如图8所示，Vcon由的八位数模转换器校准DAC电路500控制，500数模转换器校准DAC由8个电流源0.5*I，电阻串R-2R组成，那么失调电压校准Vos的分辨率为100mV/256＝390.625uV。这种结构所使用的电流源的值是相同的，电阻值只相差两倍，所以可以做到很好的匹配和高精度。电流源的开关由八位输入数据N0～N7控制，输出电压Vcon由式(1-9)确定：

刚开始时，所有开关全部打开，此时随着向下计数器的计数，N的值逐渐减小，Vcon的值也随之减小，每一步减小256分之一的I*R值。由图7可知，Vcon应该从1.5V逐渐调整到0.75V来补偿输入端的失调电压，考虑到工艺角，电源，温度的影响，将Vcon的范围设置成从1.5V到0.5V，失调电压校准Vos的分辨率变大为488.28uV，校准DAC的输出Vcon与输入计数值之间的关系图，如图9所示。

具体的校准过程示意图如图10所示，电源电压AVDD上电之前PORB为高电平，将Vout下拉到地。AVDD上电以后，300运放接入210失调自校准电路，300运放的输入端都接到地。此时由于运放本身的失调电压范围在[-50mV,50mV]之间，那么运放的总失调电压INP-INN的范围为[-100mV，0mV]，这是一个负向失调电压，因此接入自动校准电路以后，Vout的输出不改变状态还是为低电平，210自校准电路中的计数锁存器开始计数，输出数据N<7:0>从8’d255开始一步步减小，Vcon也逐渐减小，补偿负向电压，INP逐渐抬高，每一步增加(I*R)/256。一直到Tstop时刻，此时INP从小于INN刚好变为INP>INN，Vout的穿越0.5*VDD，从低电平变成高电平，201自校准中的计数锁存器停止计数，锁存住当前的校准DAC代码N<7:0>＝8’d245，运放OPAMP输入端的失调误差被消除至校准DAC最低有效位LSB所补偿的分辨率电压488.28uV以下，至此校准过程完成。运放可以接入音圈马达正常的输出级，输出高精度的控制电流。

以上的仅为本发明的较佳实施例而已，当然不能以此来限定本发明之权利范围，因此依本发明申请专利范围所作的等效变化，仍属本发明的保护范围。

Claims (6)

1.一种应用于音圈马达驱动芯片的运放失调自校准电路，其特征在于，包括运放OPAMP、计数锁存器、比较器、振荡器和数模转换器校准DAC，运放OPAMP的输出端与比较器的负极输入端连接，比较器的输出端与振荡器的输入端和计数锁存器的一个输入端连接，振荡器的输出端与计数锁存器的另一个输入端连接，计数锁存器的输出端与数模转换器校准DAC的输入端连接，数模转换器校准DAC的输出端与运放OPAMP的信号反馈端连接，运放OPAMP的输入端和输出端还分别用于与音圈马达驱动芯片的输出级电路连接；

运放OPAMP包括输入对管MP0a、输入对管MP0b、偏置电流IBIAS、负载MOS管MN1、负载MOS管MN2、负载MOS管MN3、负载MOS管MN4、下拉使能MOS管MN5和可调电流镜负载，输入对管MP0a的源极与输入对管MP0b的源极和偏置电流IBIAS连接，输入对管MP0a的漏极与负载MOS管MN1的源极和负载MOS管MN3的漏极连接，输入对管MP0b的漏极与负载MOS管MN2的源极和负载MOS管MN4的漏极连接，负载MOS管MN1的漏极与可调电流镜负载的输入端连接，负载MOS管MN2的漏极与可调电流镜负载的输出端和下拉使能MOS管MN5的漏极连接，并作为运放OPAMP的输出端，负载MOS管MN3的源极与负载MOS管MN4的源极和下拉使能MOS管MN5的源极连接，并接地；

输入对管MP0a的栅极和输入对管MP0b的栅极分别作为运放OPAMP的正极输入端和负极输入端；

可调电流镜负载包括PMOS管MP1、PMOS管MP2、PMOS管MP3和PMOS管MP4，PMOS管MP1的源极与PMOS管MP2的源极连接，PMOS管MP1的漏极与PMOS管MP3的源极连接，PMOS管MP2的漏极与PMOS管MP4的源极连接，PMOS管MP3的漏极与PMOS管MP3的栅极和PMOS管MP4的栅极连接，并作为可调电流镜的输入端，PMOS管MP4的漏极作为可调电流镜的输出端；

PMOS管MP1的栅极和PMOS管MP2的栅极分别接偏置电压Vconb和偏置电压Vcon；

运放OPAMP的失调电压的范围为[-100mV，0mV]。

2.根据权利要求1所述的应用于音圈马达驱动芯片的运放失调自校准电路，其特征在于，运放OPAMP的输出端与比较器的负极输入端之间连接有开关POR，开关POR与音圈马达驱动芯片连接，音圈马达驱动芯片上电复位，开关POR变为高电平，使开关POR处于闭合状态。

3.根据权利要求1所述的应用于音圈马达驱动芯片的运放失调自校准电路，其特征在于，所述的数模转换器校准DAC为N位电流型数模转换器，计数锁存器为N位计数锁存器。

4.根据权利要求1所述的应用于音圈马达驱动芯片的运放失调自校准电路，其特征在于，音圈马达驱动芯片的输出级电路包括数模转换器主DAC、电流检测电阻Rsense和输出级功率晶体管NM0，数模转换器主DAC的输出端与运放OPAMP的正极输入端连接，电流检测电阻Rsense的一端接地，电流检测电阻Rsense的另一端与运放OPAMP的负极输入端和输出级功率晶体管NM0的源极连接，输出级功率晶体管NM0的栅极与运放OPAMP的输出端连接；

电流检测电阻Rsense与运放OPAMP的负极输入端之间连接有第四开关，数模转换器主DAC与运放OPAMP的正极输入端之间连接有第三开关，输出级功率晶体管NM0的栅极与运放OPAMP的输出端之间连接有第五开关，第三开关、第四开关和第五开关的控制端与第一反相器的输出端COB连接；

运放OPAMP的正极输入端通过第一开关接地，运放OPAMP的负极输入端通过第二开关接地，第一开关和第二开关的控制端与第二反相器的输出端CO连接。

5.根据权利要求1所述的应用于音圈马达驱动芯片的运放失调自校准电路，其特征在于，负载MOS管MN1的栅极和负载MOS管MN2的栅极均连接有偏置电压Vnbias1，负载MOS管MN3的栅极和负载MOS管MN4的栅极均连接有偏置电压Vnbias2。

6.根据权利要求1所述的应用于音圈马达驱动芯片的运放失调自校准电路，其特征在于，数模转换器校准DAC为八位R2R构架。