TWI381639B - 參考緩衝電路 - Google Patents

Description

參考緩衝電路

本發明有關於參考緩衝電路(reference buffer circuit)，更具體地，有關於可為類比至數位轉換器(analog-to-digital converter,ADC)或調整器(regulator)等提供至少一種參考電壓的參考緩衝電路。

在高速和高解析度的類比至數位轉換器中需要參考緩衝電路。參考緩衝電路通常包括參考緩衝器，為ADC提供至少一種參考電壓。有兩種參考緩衝電路可用於ADC：閉環(closed-loop)參考緩衝電路和開環(open-loop)參考緩衝電路。

第1圖顯示了習知的閉環參考緩衝電路1。放大器10具有負回授(negative feedback)環。放大器10在其正輸入端IN+接收輸入電壓Vref_in，並在其輸出端OUT輸出參考電壓Vref。參考緩衝電路1的輸出阻抗(output impedance)等於R_OUT /(1+A)，其中R_OUT 為放大器10的輸出阻抗，A為放大器10的增益(gain)。當參考緩衝電路1運作在高頻時，則需要參考緩衝電路1的輸出阻抗足夠低以快速穩定參考電壓Vref。然而，寬帶寬導致參考緩衝電路1的電力消耗和雜訊增加。因此，為高解析度ADC設計內部閉環參考緩衝電路非常困難。

第2圖顯示了習知單端(single-ended)開環參考緩衝電路。單端開環參考緩衝電路2包括放大器20、N型金屬氧化半導體(N-type Metal Oxide Semiconductor,NMOS)電晶體21和22、負載單元23和24。NMOS電晶體22的運作與NMOS電晶體21類似。放大器20和NMOS電晶體21組成負回授環，NMOS電晶體22位於開環電路中。在穩定狀態，參考電壓Vref跟蹤參考電壓Vrefx。並且，開環參考緩衝電路2的輸出阻抗等於1/gm，其中gm為NMOS電晶體22的跨導(transconductance)，放大器20的帶寬較窄，開環參考緩衝電路2的電力消耗比第1圖所示的閉環參考緩衝電路的電力消耗低。

第3圖顯示了習知差動(differential)開環參考緩衝電路。差動開環參考緩衝電路3包括放大器30和31、NMOS電晶體32和33、PMOS電晶體34和35、電阻36和37。放大器30和31的正輸入端分別接收輸入電壓Vrefp_in和Vrefn_in。放大器30和NMOS電晶體32形成一個負回授環，放大器31和PMOS電晶體34形成另一個負回授環。NMOS電晶體33位於一個開環電路中，PMOS電晶體35位於另一個開環電路中。在穩定狀態，參考電壓Vrefp和Vrefn分別跟蹤參考電壓Vrefpx和Vrefnx。

第2圖中，運作於飽和區的NMOS電晶體21和22中每個的閘極和源極間均有一電壓差，並且放大器20輸出端的電壓比參考電壓Vrefx大，其差值為該電壓差，所以開環參考緩衝電路2的需求供應電壓較大。若開環參考緩衝電路2由於設計需求運作在低供應電壓下，參考電壓Vref的最大值則被抑制的變小。類似的，第3圖中，NMOS電晶體32和33中每個的閘極和源極間均有一電壓差，且PMOS電晶體34和35中每個的閘極和源極間也均有一電壓差，當開環參考緩衝電路3運作在低供應電壓下時，參考電壓Vrefp的最大值和參考電壓Vrefn的最小值受限，致使參考電壓Vrefp和Vrefn間的擺動(swing)難以滿足設計需求。

隨著半導體製程的發展，半導體的運作電壓下降。因此，需要一種可運作在低供應電壓下、可提供具有較大擺動的參考電壓、並且具有低電力消耗和高運作速度的參考緩衝電路。

為了使得現有的參考緩衝電路可運作在低供應電壓下、可提供具有較大擺動的參考電壓、並且具有低電力消耗和高運作速度，本發明提供一種參考緩衝電路。

根據本發明之一實施例，提供一種參考緩衝電路，用於在一輸出節點提供一參考電壓，包括：一閉環分支，其中閉環分支包括：一放大器，具有一正輸入端、一負輸入端和一輸出端，所述正輸入端用於接收一輸入電壓；一第一MOS電晶體，具有耦接於所述放大器輸出端的一閘極、耦接所述放大器負輸入端的一源極、一汲極；以及一第二MOS電晶體，耦接於所述第一MOS電晶體源極；以及一開環分支，其中開環分支包括：一第三MOS電晶體，具有耦接於所述放大器輸出端的一閘極、耦接所述輸出節點的一源極、一汲極；一第四MOS電晶體，具有耦接於所述第三MOS電晶體源極的一汲極、一源極和一閘極；以及一第一跟蹤電路，用於使所述第四MOS電晶體閘極的一電壓跟蹤所述第三MOS電晶體汲極的一電壓。

根據本發明之一實施例，另提供一種參考緩衝電路，用於在一輸出節點提供一參考電壓，包括：一閉環分支，其中閉環分支包括：一放大器，具有一正輸入端、一負輸入端和一輸出端，所述正輸入端用於接收一輸入電壓；一源極跟隨電晶體，具有耦接所述放大器輸出端的一閘極、耦接所述放大器負輸入端的一源極、一汲極；以及一第一電流電晶體，耦接於所述源極跟隨電晶體的源極；以及一開環分支，其中開環分支包括：一驅動電晶體，具有耦接於所述放大器輸出端的一閘極、耦接所述輸出節點的一源極、一汲極；一第二電流電晶體，具有耦接於所述驅動電晶體源極的一汲極、一源極和一閘極；一第一電流源，耦接於所述第二電流電晶體的閘極；以及一第一跟蹤電晶體，具有用於接收一偏壓的閘極、耦接於所述驅動電晶體汲極的一源極、耦接於所述第二電流電晶體閘極的一汲極。

根據本發明之一實施例，另提供一種參考緩衝電路，用於在一第一輸出節點提供一第一參考電壓，在一第二輸出節點提供一第二參考電壓，包括：一閉環分支，其中閉環分支包括：一第一放大器，具有一正輸入端、一負輸入端和一輸出端，所述正輸入端用於接收一第一輸入電壓；一第二放大器，具有一正輸入端、一負輸入端和一輸出端，所述正輸入端用於接收一第二輸入電壓；一第一MOS電晶體，具有耦接於所述第一放大器輸出端的一閘極、耦接所述第一放大器負輸入端的一源極、一汲極；一第二MOS電晶體，具有耦接於所述第二放大器輸出端的一閘極、耦接所述第二放大器負輸入端的一源極、耦接於所述第一MOS電晶體汲極的一汲極；以及一第三MOS電晶體，耦接於所述第二MOS電晶體源極；以及一開環分支，其中開環分支包括：一第四MOS電晶體，具有耦接於所述第一放大器輸出端的一閘極、耦接所述第一輸出節點的一源極、一汲極；一第五MOS電晶體，具有耦接於所述第二放大器輸出端的一閘極、耦接所述第二輸出節點的一源極、耦接於所述第四MOS電晶體汲極的一汲極；一第六MOS電晶體具有耦接於所述第五MOS電晶體源極的一汲極、一源極和一閘極；以及一第一跟蹤電路，用於使所述第六MOS電晶體閘極的一電壓跟蹤所述第五MOS電晶體汲極的一電壓。

根據本發明之一實施例，另提供一種參考緩衝電路，用於在一第一輸出節點提供一第一參考電壓，在一第二輸出節點提供一第二參考電壓，包括：一閉環分支，其中閉環分支包括：一第一放大器，具有一正輸入端、一負輸入端和一輸出端，所述正輸入端用於接收一第一輸入電壓；一第二放大器，具有一正輸入端、一負輸入端和一輸出端，所述正輸入端用於接收一第二輸入電壓；一第一源極跟隨電晶體，具有耦接所述第一放大器輸出端的一閘極、耦接所述第一放大器負輸入端的一源極、一汲極；一第二源極跟隨電晶體，具有耦接所述第二放大器輸出端的一閘極、耦接所述第二放大器負輸入端的一源極、耦接所述第一源極跟隨電晶體汲極的一汲極；以及一策一電流電晶體，耦接於所述第二源極跟隨電晶體源極；以及一開環分支，其中開環分支包括：一第一驅動電晶體，具有耦接於所述第一放大器輸出端的一閘極、耦接所述第一輸出節點的一源極、一汲極；一第二驅動電晶體，具有耦接於所述第二放大器輸出端的一閘極、耦接所述第二輸出節點的一源極、耦接所述第一驅動電晶體汲極的一汲極；一第二電流電晶體，耦接於所述第二驅動電晶體的源極；一第一電流源，耦接於所述第二電流電晶體的閘極；以及一第一跟蹤電晶體，具有用於接收一偏壓的閘極、耦接於所述第二驅動電晶體汲極的一源極、耦接於所述第二電流電晶體閘極的一汲極。

本發明揭露的參考緩衝電路可於低供應電壓下正常運作，而對輸出參考電壓沒有限制，可使參考電壓間的擺動相對較大。並且可快速穩定參考電壓且具有較小的電力消耗。

以下為根據多個圖式對本發明之較佳實施例進行詳細描述，本領域習知技藝者閱讀後應可明確了解本發明之目的。

為了讓本發明之目的、特徵、及優點能更明顯易懂，下文特舉較佳實施例做詳細之說明。實施例是為說明本發明之用，並非用以限制本發明。本發明的保護範圍以所附申請專利範圍為準。

在說明書及後續的申請專利範圍當中使用了某些詞彙來指稱特定的組件。所屬領域中具有通常知識者應可理解，硬體製造商可能會用不同的名詞來稱呼同一個組件。本說明書及後續的申請專利範圍並不以名稱的差異來作為區分組件的方式，而是以組件在功能上的差異來作為區分的準則。在通篇說明書及後續的請求項當中所提及的「包含」係為一開放式的用語，故應解釋成「包含但不限定於」。以外，「耦接」一詞在此係包含任何直接及間接的電性連接手段。因此，若文中描述一第一裝置耦接於一第二裝置，則代表該第一裝置可直接電性連接於該第二裝置，或透過其他裝置或連接手段間接地電性連接至該第二裝置。

第4圖為單端參考緩衝電路的一個典型實施例，單端參考緩衝電路4在輸出節點Nout產生參考電壓Vrefp，包含放大器40、PMOS源極跟隨(source-follower)電晶體41、PMOS驅動電晶體43、PMOS電流電晶體42和44、負載單元45和46。也就是說，單端參考緩衝電路4中，閉環分支B40包括放大器40、PMOS電晶體41和42、負載單元45，開環分支B41包括PMOS電晶體43和44、負載單元46。

閉環分支B40中，放大器40的正輸入端IN+接收輸入電壓Vrefp_in。PMOS電晶體41的閘極耦接放大器40的輸出端OUT，其源極耦接放大器40的負輸入端IN-。PMOS電晶體42的閘極耦接PMOS電晶體41的汲極，PMOS電晶體42的源極耦接供應電壓源VDD，PMOS電晶體42的汲極耦接於PMOS電晶體41的源極。負載單元45耦接於PMOS電晶體41的汲極和低電壓源(例如接地訊號GND)間。

開環分支B41中，PMOS電晶體43的閘極耦接放大器40的輸出端OUT，其源極耦接輸出節點Nout。PMOS電晶體44的閘極耦接PMOS電晶體43的汲極，PMOS電晶體44的源極耦接供應電壓源VDD，PMOS電晶體44的汲極耦接輸出節點Nout。負載單元46耦接於PMOS電晶體43的汲極和接地訊號GND間。

運作間，閉環分支B40中產生電流I40和參考電壓Vrefpx，開環分支B41產生電流I41和參考電壓Vrefp。電流I41通常為電流I40的N倍，以保證參考緩衝電路4的驅動能力。因此，PMOS電晶體43的大小是PMOS電晶體41的N倍，PMOS電晶體44的大小是PMOS電晶體42的N倍。負載單元45的阻抗是負載單元46阻抗的N倍。在本實施例中，每個電晶體的大小可為各自的寬-長比率(width-length ratio,W/L)。並且，負載單元45和46可由電晶體或電阻器實現。例如，若負載單元45和46由電阻器實現，則負載單元45的電阻值為負載單元46電阻值的N倍。若負載單元45和46由電晶體實現，則負載單元46的大小為負載單元45大小的N倍。根據上述電路架構，參考電壓Vrefp跟蹤參考電壓Vrefpx，PMOS電流電晶體42和44作為電流源。

在第4圖所示的實施例中，參考電壓Vrefp的最大值約等於(vdd-|vds|)，其中vdd為供應電壓源VDD提供的電壓值，vds為PMOS電晶體44的汲極和源極間的電壓差。參考電壓Vrefp不受PMOS電晶體41或43的閘極和源極間的電壓差的限制，其中PMOS電晶體41或43運作在飽和區且耦接於放大器40的輸出端OUT，因此，甚至在供應電壓源VDD提供非常低的供應電壓下，參考緩衝電路4可正常運作。並且，參考緩衝電路4的輸出阻抗實質上等於1/gm，以快速穩定參考電壓Vrefp，對放大器40的帶寬不再有高的要求，因此，可顯著降低參考緩衝電路4的電力消耗。

第5圖為單端參考緩衝電路的另一個典型實施例。單端參考緩衝電路5在輸出節點Nout產生參考電壓Vrefn，包含放大器50、NMOS源極跟隨電晶體51、NMOS驅動電晶體53、NMOS電流電晶體52和54、負載單元55和56。也就是說，單端參考緩衝電路5中，閉環分支B50包括放大器50、NMOS電晶體51和52、負載單元55，開環分支B51包括NMOS電晶體53和54、負載單元56。NMOS電晶體53的源極於節點Nout處耦接NMOS電晶體54的汲極。運作間，閉環分支B50中產生電流I50和參考電壓Vrefnx，開環分支B51中產生電流I51和參考電壓Vrefn。電流I51為電流I50的N倍，以保證參考緩衝電路5的驅動能力。因此，NMOS電晶體53的大小是NMOS電晶體51的N倍，NMOS電晶體54的大小是NMOS電晶體52的N倍。負載單元55的阻抗是負載單元56阻抗的N倍。在本實施例中，每個電晶體的大小可為各自的寬-長比率。並且，負載單元55和56可由電晶體或電阻器實現。例如，若負載單元55和56由電阻器實現，則負載單元55的電阻值為負載單元56電阻值的N倍。若負載單元55和56由電晶體實現，則負載單元56的大小為負載單元55大小的N倍。根據上述電路架構，參考電壓Vrefn跟蹤參考電壓Vrefnx，NMOS電流電晶體52和54作為電流槽(current sink)。

在第5圖所示的實施例中，參考電壓Vrefn的最小值約等於|vds|，其中vds為NMOS電晶體54的汲極和源極間的電壓差。參考電壓Vrefn不受NMOS電晶體51或53的閘極和源極間的電壓差的限制，其中NMOS電晶體51或53運作在飽和區且耦接於放大器50的輸出端OUT，因此，甚至在供應電壓源VDD提供非常低的供應電壓下，參考緩衝電路5可正常運作。並且，參考緩衝電路5的輸出阻抗實質上等於1/gm，以使快速穩定參考電壓Vrefn，對放大器50的帶寬不再有很高的要求，因此，可顯著降低參考緩衝電路5的電力消耗。

第6圖顯示了差動參考緩衝電路的一個典型實施例。差動參考緩衝電路6分別在輸出節點Noutp和Noutn產生參考電壓Vrefp和Vrefn，包含放大器60和61、PMOS源極跟隨電晶體62、PMOS驅動電晶體63、NMOS源極跟隨電晶體64、NMOS驅動電晶體66、NMOS電流電晶體65和67、電流源68和69。差動參考緩衝電路6中，閉環分支B60包括放大器60和61、PMOS電晶體62、NMOS電晶體64和65、電流源68，開環分支B61包括PMOS電晶體63、NMOS電晶體66和67、電流源69。

閉環分支B60中，放大器60的正輸入端IN+接收輸入電壓Vrefp_in，放大器61的正輸入端IN+接收輸入電壓Vrefn_in。PMOS電晶體62的閘極耦接放大器60的輸出端OUT，其源極耦接放大器60的負輸入端IN-。NMOS電晶體64的閘極耦接放大器61的輸出端OUT，其源極耦接放大器61的負輸入端IN-，其汲極耦接PMOS電晶體62的汲極。NMOS電晶體65的閘極耦接NMOS電晶體64的汲極，NMOS電晶體65的源極耦接低電壓源，例如接地訊號GND，NMOS電晶體65的汲極耦接NMOS電晶體64的源極。電流源68耦接於PMOS電晶體62的源極和供應電壓源VDD間。

開環分支B61中，PMOS電晶體63的閘極耦接放大器60的輸出端OUT，其源極耦接輸出節點Noutp。NMOS電晶體66的閘極耦接放大器61的輸出端OUT，其源極耦接輸出節點Noutn，其汲極耦接PMOS電晶體63的汲極。NMOS電晶體67的閘極耦接NMOS電晶體66的汲極，NMOS電晶體67的源極耦接接地訊號GND，NMOS電晶體67的汲極耦接輸出節點Noutn。電流源69耦接於PMOS電晶體63的源極和供應電壓源VDD間。

運作間，閉環分支B60產生電流I60以及參考電壓Vrefpx和Vrefnx，開環分支B61產生電流I61以及參考電壓Vrefp和Vrefn。電流I61為電流I60的N倍，以保證參考緩衝電路6的驅動能力。因此，每個電晶體63、66和67的大小是其相應的電晶體62、64和65的N倍。在本實施例中，每個電晶體的大小可為各自的寬-長比率。並且，電流源68和69可由電晶體實現。例如，若電流源68和69由電晶體實現，則電流源69的大小為電流源68大小的N倍。根據上述電路架構，參考電壓Vrefp跟蹤參考電壓Vrefpx，參考電壓Vrefn跟蹤參考電壓Vrefnx。並且NMOS電流電晶體65和67作為電流槽。

在第6圖所示的實施例中，參考電壓Vrefp和Vrefn不受每個電晶體62、63、64和66的閘極和源極間的電壓差的限制，其中這些電晶體運作在飽和區且電晶體62和63耦接於放大器60的輸出端OUT，電晶體64和66耦接於放大器61的輸出端OUT，因此，甚至在供應電壓源VDD提供非常低的供應電壓下，參考緩衝電路6可正常運作，並且參考電壓Vrefp和Vrefn之間的擺動可變的相對較大。舉例來說，若電流源68和69分別由MOS電晶體實現，參考電壓Vrefp的最大值約等於(vdd-|vds|)，參考電壓Vrefn的最小值約等於|vds|，且因此參考電壓Vrefp和Vrefn間的擺動約等於(vdd-2|vds|)，其中vdd為供應電壓源VDD提供的電壓值，vds為電晶體67和電流源69中的MOS電晶體的汲極和源極間的電壓差。並且，參考緩衝電路6的輸出阻抗實質上等於1/gm，以快速穩定參考電壓Vrefp和Vrefn，對放大器60和61的帶寬不再有很高的要求，因此，可顯著降低參考緩衝電路6的電力消耗。

第7圖顯示了差動參考緩衝電路的另一個典型實施例。差動參考緩衝電路7分別在輸出節點Noutp和Noutn產生參考電壓Vrefp和Vrefn，包含放大器70和71、PMOS源極跟隨電晶體72、PMOS電流電晶體73和75、PMOS驅動電晶體74、NMOS源極跟隨電晶體76、NMOS驅動電晶體77、電流源78和79。也就是說，差動參考緩衝電路7中，閉環分支B70包括放大器70和71、PMOS電晶體72和73、NMOS電晶體76、電流源78，開環分支B71包括PMOS電晶體74和75、NMOS電晶體77、電流源79。PMOS電晶體74的源極在輸出節點Noutp處耦接PMOS電晶體75的汲極，NMOS電晶體77的源極在輸出節點Noutn處耦接電流源79。

參考第7圖，閉環分支B70產生電流I70以及參考電壓Vrefpx和Vrefnx，開環分支B71產生電流I71以及參考電壓Vrefp和Vrefn。電流I71為電流I70的N倍，以保證參考緩衝電路7的驅動能力。因此，每個電晶體74、75和77的大小是其相應的電晶體72、73和76的N倍。在本實施例中，每個電晶體的大小可為各自的寬-長比率。並且，電流源78和79可由電晶體實現。例如，若電流源78和79由電晶體實現，則電流源79的大小為電流源78大小的N倍。根據上述電路架構，參考電壓Vrefp跟蹤參考電壓Vrefpx，參考電壓Vrefn跟蹤參考電壓Vrefnx。並且NMOS電流電晶體73和75相當於電流源。

在第7圖所示的實施例中，參考電壓Vrefp和Vrefn不受每個電晶體72、74、76和77的閘極和源極間的電壓差的限制，其中這些電晶體運作在飽和區且電晶體72和74耦接於放大器70的輸出端OUT，電晶體76和77耦接於放大器71的輸出端OUT，因此，甚至在供應電壓源VDD提供非常低的供應電壓下，參考緩衝電路7可正常運作，且參考電壓Vrefp和Vrefn間的擺動可變的相對較大。此外，參考緩衝電路7的輸出阻抗實質上等於1/gm，以快速穩定參考電壓Vrefp和Vrefn，對放大器70和71的帶寬不再有很高的要求，因此，可顯著降低參考緩衝電路7的電力消耗。

根據上述實施例，所揭露的參考緩衝電路可於低供應電壓下正常運作，而對輸出參考電壓沒有限制，以使參考電壓間的擺動可相對較大。此外，由於參考緩衝電路中設有開環分支，參考緩衝電路可快速穩定參考電壓Vrefp和Vrefn且具有較小的電力消耗。

在某些條件下，例如在第4圖中的參考緩衝電路，參考緩衝電路4之後的跟隨裝置自輸出節點Nout需要大電流。因此，提供參考緩衝電路的另一個典型實施例，可具有較大的電流驅動能力。第8圖為單端參考緩衝電路的另一個典型實施例。在第8圖所示單端參考緩衝電路8的典型實施例中，多數元件和其連接與第4圖所示的參考緩衝電路4類似，PMOS電晶體44閘極與PMOS電晶體43汲極間的連接和PMOS電晶體42的閘極與PMOS電晶體41的汲極間的連接經過了修改。參考第8圖，跟蹤電路T81耦接於PMOS電晶體44的閘極和PMOS電晶體43的汲極間。跟蹤電路T81包括跟蹤NMOS電晶體T811和電流源T812。電流源T812耦接於電壓源VDD和PMOS電晶體44的閘極間。NMOS電晶體T811的閘極接收偏壓(bias voltage)VG2(例如操作於飽和區)，NMOS電晶體T811的源極耦接PMOS電晶體43的汲極，NMOS電晶體T811的汲極耦接PMOS電晶體44的閘極。當跟隨裝置從節點Nout需要大電流時，PMOS電晶體43的源極和汲極的電壓(例如Vrefp)首先降低。由於NMOS電晶體T811的閘-源極間電壓差的增加，流經NMOS電晶體T811的電流增加，因此NMOS電晶體T811的汲極電壓降低。換言之，可認為通過NMOS電晶體T811來跟蹤PMOS電晶體43降低的汲極電壓，藉此PMOS電晶體44的閘極電壓得以降低。接著，由於PMOS電晶體44的源-閘極間電壓差增加(增加量為其閘極電壓的降低量)，流經PMOS電晶體44的電流增加。結果，跟隨裝置需求的大電流可由PMOS電晶體44提供的電流快速補償，以相應於上述輸出節點Nout的電壓降。當跟隨裝置停止需求如此大電流時，PMOS電晶體43的汲極電壓首先增加，通過NMOS電晶體T811跟蹤PMOS電晶體43增加的汲極電壓，PMOS電晶體44的閘極電壓增加，因此，流經PMOS電晶體44的電流降低。

類似的，參考第8圖，跟蹤電路T80耦接於PMOS電晶體42的閘極和PMOS電晶體41的汲極間。跟蹤電路T80包括跟蹤NMOS電晶體T801和電流源T802。電流源T802耦接於電壓源VDD和PMOS電晶體42的閘極間。NMOS電晶體T801的閘極接收偏壓VG1(例如操作於飽和區)，NMOS電晶體T801的源極耦接PMOS電晶體41的汲極，NMOS電晶體T801的汲極耦接PMOS電晶體42的閘極。根據上述描述，PMOS電晶體42的閘極電壓通過NMOS電晶體T801跟蹤PMOS電晶體41的汲極電壓，以調整流經PMOS電晶體42的電流。因此，PMOS電晶體41和43可實質上運作在飽和區。跟隨裝置自輸出節點Nout需求大電流時，參考電壓Vrefp也可精確跟蹤參考電壓Vrefpx。在本實施例中，偏壓VG1和VG2固定，例如為供應電壓VDD。在其他實施例中，偏壓VG1和VG2可設置為不同。

第9圖顯示了單端參考緩衝電路的另一個典型實施例，其具有較大電流驅動能力。在第9圖所示的單端參考緩衝電路9中，多數元件和元件連接與第5圖所示的參考緩衝電路5類似，NMOS電晶體54的閘極與NMOS電晶體53的汲極間的連接和NMOS電晶體52的閘極與NMOS電晶體51的汲極間的連接經過了修改。參考第9圖，跟蹤電路T90耦接於NMOS電晶體52的閘極和NMOS電晶體51的汲極間，跟蹤電路T91耦接於NMOS電晶體54的閘極和NMOS電晶體53的汲極間。跟蹤電路T90包括跟蹤PMOS電晶體T901和電流源T902。跟蹤電路T91包括跟蹤PMOS電晶體T911和電流源T912。根據上述描述，NMOS電晶體52的閘極電壓通過PMOS電晶體T901跟蹤NMOS電晶體51的汲極電壓，NMOS電晶體54的閘極電壓通過PMOS電晶體T911跟蹤NMOS電晶體53的汲極電壓。因此，節點Nout處有電流變化時，電晶體51和53可運作在飽和區。跟隨裝置自輸出節點Nout需求大電流時，參考電壓Vrefn也可精確跟蹤參考電壓Vrefnx。在本實施例中，偏壓VG1和VG2固定，例如為接地訊號GND。在其他實施例中，偏壓VG1和VG2可設置為不同。

在第8圖和第9圖所示的實施例中，電晶體41和51稱為第一電晶體，電晶體42和52稱為第二電晶體，電晶體43和53稱為第三電晶體，電晶體44和54稱為第四電晶體，跟蹤電路T81和跟蹤電路T91稱為第一跟蹤電路，電晶體T811和T911稱為第五電晶體，跟蹤電路T80和跟蹤電路T90稱為第二跟蹤電路，此時電晶體T801和T901也可稱為第五電晶體，負載單元45和55稱為第一負載單元，負載單元46和56稱為第二負載單元。同時，電晶體42和52也可稱為第一電流電晶體，電晶體44和54也可稱為第二電流電晶體，電流源T812和T912稱為第一電流源，電晶體T811和T911稱為第一跟蹤電晶體。

第10圖顯示了差動參考緩衝電路的另一個典型實施例，其具有較大電流驅動能力。在第10圖所示的參考緩衝電路100中，多數元件和元件連接與第6圖所示的參考緩衝電路6類似，NMOS電晶體67的閘極與NMOS電晶體66的汲極間的連接和NMOS電晶體65的閘極與NMOS電晶體64的汲極間的連接經過了修改。參考第10圖，跟蹤電路T100耦接於NMOS電晶體65的閘極和NMOS電晶體64的汲極間，跟蹤電路T101耦接於NMOS電晶體67的閘極和NMOS電晶體66的汲極間。跟蹤電路T100包括跟蹤PMOS電晶體T1001和電流源T1002，跟蹤電路T101包括跟蹤PMOS電晶體T1011和電流源T1012。根據上述描述，NMOS電晶體65的閘極電壓通過PMOS電晶體T1001跟蹤NMOS電晶體64的汲極電壓，NMOS電晶體67的閘極電壓通過PMOS電晶體T1011跟蹤NMOS電晶體66的汲極電壓。因此，輸出節點Noutn處有電流變化時，電晶體64和66可運作在飽和區。跟隨裝置需求大電流時，參考電壓Vrefn可精確跟蹤參考電壓Vrefnx。在本實施例中，偏壓VG1和VG2固定，例如為接地訊號GND。在其他實施例中，偏壓VG1和VG2可設置為不同。

第11圖顯示了差動參考緩衝電路的另一個典型實施例，其具有較大的電流驅動能力。在第11圖所示的參考緩衝電路110中，多數元件和元件連接與第7圖所示的參考緩衝電路7類似，PMOS電晶體75的閘極與PMOS電晶體74的汲極間的連接和PMOS電晶體73的閘極與PMOS電晶體72的汲極間的連接經過了修改。參考第11圖，跟蹤電路T110耦接於PMOS電晶體73的閘極和PMOS電晶體75的汲極間，跟蹤電路T111耦接於PMOS電晶體75的閘極和PMOS電晶體74的汲極間。跟蹤電路T110包括跟蹤NMOS電晶體T1101和電流源T1102，跟蹤電路T111包括跟蹤NMOS電晶體T1111和電流源T1112。根據上述描述，PMOS電晶體73的閘極電壓通過NMOS電晶體T1101跟蹤PMOS電晶體72的汲極電壓，PMOS電晶體75的閘極電壓通過NMOS電晶體T1111跟蹤PMOS電晶體74的汲極電壓。因此，輸出節點Noutp處有電流變化時，電晶體72和74可運作在飽和區。跟隨裝置從輸出節點Noutp處需求大電流時，參考電壓Vrefp可精確跟蹤參考電壓Vrefpx。在本實施例中，偏壓VG1和VG2固定，例如為供應電壓VDD。在其他實施例中，偏壓VG1和VG2可設置為不同。

在第10圖和第11圖所示的實施例中，放大器60和71稱為第一放大器，放大器61和70稱為第二放大器，電晶體62和76稱為第一電晶體，電晶體64和72稱為第二電晶體，電晶體65和73稱為第三電晶體，電晶體63和77稱為第四電晶體，電晶體66和74稱為第五電晶體，電晶體67和75稱為第六電晶體，跟蹤電路T101和跟蹤電路T111稱為第一跟蹤電路，電晶體T1011和T1112稱為第七電晶體，電流源68和78稱為第一電流源，電流源69和79稱為第二電流源，跟蹤電路T1002和跟蹤電路T1102稱為第二跟蹤電路，此時電晶體T1001和T1101也可稱為第七電晶體。同時，電晶體62和76也可稱為第一源極跟隨電晶體，電晶體64和72也可稱為第二源極跟隨電晶體，電晶體65和73也可稱為第一電流電晶體，電晶體63和77也可稱為第一驅動電晶體，電晶體66和74也可稱為第二驅動電晶體，電晶體67和75也可稱為第二電流電晶體，電流源T1012和T1112稱為第一電流源，電晶體T1011和T1111稱為第一跟蹤電晶體。

本發明雖以較佳實施例描述，然而並不限於此。各種變形、修改和所述實施例各種特征的組合均屬於本發明所主張之範圍，本發明之權利範圍應以申請專利範圍為準。

1．．．參考緩衝電路

2．．．單端開環參考緩衝電路

3、6、7、100、110．．．差動參考緩衝電路

4、5、8、9．．．單端參考緩衝電路

10、20、30、31、40、50、60、61、70、71．．．放大器

23、24、45、46、55、56．．．負載單元

36、37．．．電阻

21、22、32、33、51、52、53、54、64、65、66、67、76、77．．．NMOS電晶體

34、35、41、43、42、44、62、63、72、73、74、75．．．PMOS電晶體

B40、B50、B60、B70．．．閉環分支

B41、B51、B61、B71．．．開環分支

68、69、78、79．．．電流源

T81、T80、T90、T91、T100、T101．．．跟蹤電路

T811、T801、T1101、T1111．．．NMOS電晶體

T812、T802、T912、T902、T1002、T1012．．．電流源

T911、T901、T1001、T1011．．．PMOS電晶體

第1圖顯示了習知的閉環參考緩衝電路。

第2圖顯示了習知的單端開環參考緩衝電路。

第3圖顯示了習知差動開環參考緩衝電路。

第4圖為單端參考緩衝電路的一個典型實施例。

第5圖為單端參考緩衝電路的另一個典型實施例。

第6圖顯示了差動參考緩衝電路的一個典型實施例。

第7圖顯示了差動參考緩衝電路的另一個典型實施例。

第8圖為單端參考緩衝電路的另一個典型實施例。

第9圖顯示了單端參考緩衝電路的另一個典型實施例。

第10圖顯示了差動參考緩衝電路的另一個典型實施例。

第11圖顯示了差動參考緩衝電路的另一個典型實施例。

8．．．單端參考緩衝電路

40．．．放大器

41、43、42、44．．．PMOS電晶體

T811、T801．．．NMOS電晶體

T812、T802．．．電流源

B40．．．閉環分支

B41．．．開環分支

T81、T80．．．跟蹤電路

45、46．．．負載單元

Claims (23)

1. 一種參考緩衝電路，用於在一輸出節點提供一參考電壓，包括：一閉環分支，包括：一放大器，具有一正輸入端、一負輸入端和一輸出端，所述正輸入端用於接收一輸入電壓；一第一MOS電晶體，具有耦接於所述放大器輸出端的一閘極、耦接所述放大器負輸入端的一源極、一汲極；以及一第二MOS電晶體，耦接於所述第一MOS電晶體源極；以及一開環分支，包括：一第三MOS電晶體，具有耦接於所述放大器輸出端的一閘極、耦接所述輸出節點的一源極、一汲極；一第四MOS電晶體，具有耦接於所述第三MOS電晶體源極的一汲極、一源極和一閘極；以及一第一跟蹤電路，用於使所述第四MOS電晶體閘極的一電壓跟蹤所述第三MOS電晶體汲極的一電壓；其中該閉環分支進一步包括：一第二跟蹤電路，用於使所述第二MOS電晶體閘極的一電壓跟蹤所述第一MOS電晶體汲極的一電壓，其中所述第二跟蹤電路包括：一電流源，耦接於一電壓源和所述第二MOS電晶體閘極間；以及 一第五MOS電晶體，具有用於接收一偏壓的閘極、耦接於所述第一MOS電晶體汲極的一源極、耦接於所述第二MOS電晶體閘極的一汲極。
2. 如申請專利範圍第1項所述之參考緩衝電路，其中所述第一跟蹤電路包括：一電流源，耦接於一電壓源和所述第四MOS電晶體閘極間；以及一第五MOS電晶體，具有用於接收一偏壓的閘極、耦接於所述第三MOS電晶體汲極的一源極、耦接於所述第四MOS電晶體閘極的一汲極。
3. 如申請專利範圍第2項所述之參考緩衝電路，其中所述第一MOS電晶體、所述第二MOS電晶體、所述第三MOS電晶體和所述第四MOS電晶體為PMOS電晶體，所述第五MOS電晶體為一NMOS電晶體，所述電壓源用於提供一供應電壓。
4. 如申請專利範圍第2項所述之參考緩衝電路，其中所述第一MOS電晶體、所述第二MOS電晶體、所述第三MOS電晶體和所述第四MOS電晶體為NMOS電晶體，所述第五MOS電晶體為一PMOS電晶體，所述電壓源用於提供一接地訊號。
5. 如申請專利範圍第1項所述之參考緩衝電路，進一步包括：一第一負載單元，耦接於所述第一MOS電晶體汲極和一電壓源間；以及一第二負載單元，耦接於所述第三MOS電晶體汲極 和所述電壓源間。
6. 如申請專利範圍第5項所述之參考緩衝電路，其中所述第一負載單元和所述第二負載單元由電晶體或電阻器實現。
7. 如申請專利範圍第1項所述之參考緩衝電路，其中所述第一MOS電晶體和所述第二MOS電晶體為PMOS電晶體時，所述第五MOS電晶體為NMOS電晶體，所述第一MOS電晶體和所述第二MOS電晶體為NMOS電晶體時，所述第五MOS電晶體為PMOS電晶體。
8. 如申請專利範圍第1項所述之參考緩衝電路，其中流經所述開環分支的一電流量為流經所述閉環分支的一電流量的N倍。
9. 一種參考緩衝電路，用於在一輸出節點提供一參考電壓，包括：一閉環分支，包括：一放大器，具有一正輸入端、一負輸入端和一輸出端，所述正輸入端用於接收一輸入電壓；一源極跟隨電晶體，具有耦接所述放大器輸出端的一閘極、耦接所述放大器負輸入端的一源極、一汲極；以及一第一電流電晶體，耦接於所述源極跟隨電晶體的源極；以及一開環分支，包括：一驅動電晶體，具有耦接於所述放大器輸出端的一閘極、耦接所述輸出節點的一源極、一汲極；一第二電流電晶體，具有耦接於所述驅動電晶體源極 的一汲極、一源極和一閘極；一第一電流源，耦接於所述第二電流電晶體的閘極；以及一第一跟蹤電晶體，具有用於接收一偏壓的閘極、耦接於所述驅動電晶體汲極的一源極、耦接於所述第二電流電晶體閘極的一汲極。
10. 如申請專利範圍第9項所述之參考緩衝電路，其中所述源極跟隨電晶體和所述驅動電晶體為PMOS電晶體時，所述第一電流電晶體和所述第二電流電晶體作為電流源，並且所述源極跟隨電晶體和所述驅動電晶體為NMOS電晶體時，所述第一電流電晶體和所述第二電流電晶體作為電流槽。
11. 如申請專利範圍第9項所述之參考緩衝電路，其中流經所述開環分支的一電流量為流經所述閉環分支的一電流量的N倍。
12. 一種參考緩衝電路，用於在一第一輸出節點提供一第一參考電壓，在一第二輸出節點提供一第二參考電壓，所述參考緩衝電路包括：一閉環分支，包括：一第一放大器，具有一正輸入端、一負輸入端和一輸出端，所述正輸入端用於接收一第一輸入電壓；一第二放大器，具有一正輸入端、一負輸入端和一輸出端，所述正輸入端用於接收一第二輸入電壓；一第一MOS電晶體，具有耦接於所述第一放大器輸出端的一閘極、耦接所述第一放大器負輸入端的一源極、 一汲極；一第二MOS電晶體，具有耦接於所述第二放大器輸出端的一閘極、耦接所述第二放大器負輸入端的一源極、耦接於所述第一MOS電晶體汲極的一汲極；以及一第三MOS電晶體，耦接於所述第二MOS電晶體源極；以及一開環分支，包括：一第四MOS電晶體，具有耦接於所述第一放大器輸出端的一閘極、耦接所述第一輸出節點的一源極、一汲極；一第五MOS電晶體，具有耦接於所述第二放大器輸出端的一閘極、耦接所述第二輸出節點的一源極、耦接於所述第四MOS電晶體汲極的一汲極；一第六MOS電晶體具有耦接於所述第五MOS電晶體源極的一汲極、一源極和一閘極；以及一第一跟蹤電路，用於使所述第六MOS電晶體閘極的一電壓跟蹤所述第五MOS電晶體汲極的一電壓；其中所述第一跟蹤電路包括：一電流源，耦接於一電壓源和所述第六MOS電晶體閘極間；以及一第七MOS電晶體，具有用於接收一偏壓的閘極、耦接於所述第五MOS電晶體汲極的一源極、耦接於所述第六MOS電晶體閘極的一汲極。
13. 如申請專利範圍第12項所述之參考緩衝電路，其中所述第一MOS電晶體、所述第四MOS電晶體為PMOS 電晶體，所述第二MOS電晶體、所述第三MOS電晶體、所述第五MOS電晶體、所述第六MOS電晶體為NMOS電晶體，所述電壓源用於提供一接地訊號。
14. 如申請專利範圍第12項所述之參考緩衝電路，其中所述第一MOS電晶體、所述第四MOS電晶體為NMOS電晶體，所述第二MOS電晶體、所述第三MOS電晶體、所述第五MOS電晶體、所述第六MOS電晶體為PMOS電晶體，所述電壓源用於提供一供應電壓。
15. 如申請專利範圍第12項所述之參考緩衝電路，進一步包括：一第一電流源，耦接於一電壓源和所述第一MOS電晶體源極間；以及一第二電流源，耦接於所述電壓源和所述第四MOS電晶體源極間。
16. 如申請專利範圍第15項所述之參考緩衝電路，其中所述第一電流源和所述第二電流源由電晶體實現。
17. 如申請專利範圍第12項所述之參考緩衝電路，其中所述閉環分支進一步包括：一第二跟蹤電路，用於使所述第三MOS電晶體閘極的一電壓跟蹤所述第二MOS電晶體汲極的一電壓。
18. 如申請專利範圍第17項所述之參考緩衝電路，其中第二跟蹤電路包括：一電流源，耦接於一電壓源和所述第三MOS電晶體閘極間；以及一第七MOS電晶體，具有用於接收一偏壓的閘極、 耦接於所述第二MOS電晶體汲極的一源極、耦接於所述第三MOS電晶體閘極的一汲極。
19. 如申請專利範圍第18項所述之參考緩衝電路，其中若所述第二MOS電晶體、所述第三MOS電晶體為PMOS電晶體，所述第七MOS電晶體為一NMOS電晶體，若所述第二MOS電晶體、所述第三MOS電晶體為NMOS電晶體，所述第七MOS電晶體為一PMOS電晶體。
20. 如申請專利範圍第12項所述之參考緩衝電路，其中流經所述開環分支的一電流量為流經所述閉環分支的一電流量的N倍。
21. 一種參考緩衝電路，用於在一第一輸出節點提供一第一參考電壓，在一第二輸出節點提供一第二參考電壓，包括：一閉環分支，包括：一第一放大器，具有一正輸入端、一負輸入端和一輸出端，所述正輸入端用於接收一第一輸入電壓；一第二放大器，具有一正輸入端、一負輸入端和一輸出端，所述正輸入端用於接收一第二輸入電壓；一第一源極跟隨電晶體，具有耦接所述第一放大器輸出端的一閘極、耦接所述第一放大器負輸入端的一源極、一汲極；一第二源極跟隨電晶體，具有耦接所述第二放大器輸出端的一閘極、耦接所述第二放大器負輸入端的一源極、耦接所述第一源極跟隨電晶體汲極的一汲極；以及一第一電流電晶體，耦接於所述第二源極跟隨電晶體 源極；以及一開環分支，包括：一第一驅動電晶體，具有耦接於所述第一放大器輸出端的一閘極、耦接所述第一輸出節點的一源極、一汲極；一第二驅動電晶體，具有耦接於所述第二放大器輸出端的一閘極、耦接所述第二輸出節點的一源極、耦接所述第一驅動電晶體汲極的一汲極；一第二電流電晶體，耦接於所述第二驅動電晶體的源極；一第一電流源，耦接於所述第二電流電晶體的閘極；以及一第一跟蹤電晶體，具有用於接收一偏壓的閘極、耦接於所述第二驅動電晶體汲極的一源極、耦接於所述第二電流電晶體閘極的一汲極。
22. 如申請專利範圍第21項所述之參考緩衝電路，其中所述第一源極跟隨電晶體和所述第一驅動電晶體為PMOS電晶體時，所述第二源極跟隨電晶體和所述第二驅動電晶體為NMOS電晶體，所述第一電流電晶體和所述第二電流電晶體作為電流槽；所述第一源極跟隨電晶體和所述第一驅動電晶體為NMOS電晶體時，所述第二源極跟隨電晶體和所述第二驅動電晶體為PMOS電晶體，所述第一電流電晶體和所述第二電流電晶體作為電流源。
23. 如申請專利範圍第21項所述之參考緩衝電路，其中流經所述開環分支的一電流量為流經所述閉環分支的一電流量的N倍。