CN205945656U - 一种失调自校正运放电路 - Google Patents
一种失调自校正运放电路 Download PDFInfo
- Publication number
- CN205945656U CN205945656U CN201620989581.0U CN201620989581U CN205945656U CN 205945656 U CN205945656 U CN 205945656U CN 201620989581 U CN201620989581 U CN 201620989581U CN 205945656 U CN205945656 U CN 205945656U
- Authority
- CN
- China
- Prior art keywords
- signal
- offset
- module
- differential amplification
- unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Amplifiers (AREA)
Abstract
本实用新型公开了一种失调自校正运放电路，包括电源、差分放大模块、时钟信号模块、失调控制模块、失调校正模块；该电路能自动判断放大电路输入失调电压的大小，并引入失调负载进行抵消，使运放电路的失调校正至最小，实现最优的运放电路放大性能，解决因电路设计偏差或集成电路制造工艺等引起的失调电压的问题。
Description
技术领域
本实用新型涉及集成电路领域，特别涉及一种失调电压自动校正的运算放大电路。
背景技术
运放电路的失调一般来说指其输入失调电压，其定义为使运算放大器电路输出端为0时，所需加在两输入端之间的补偿电压。输入失调电压实际上反映了运算放大器内部电路的对称性，对称性越好，则输入失调电压越小。输入失调电压与集成电路的制造工艺，包括硅材料自身的缺陷、芯片版图的布局、生产工艺的偏差、封装打线的应力等方面存在一定的相关性。
运放电路失调的存在对于信号处理***来说，电路的输出总会叠加我们不期望的误差，尤其对精密运放或者直流小信号放大来说，更是影响很大。
有鉴于此，本发明人专门设计了一种失调自校正运放电路，本案由此产生。
实用新型内容
本实用新型的目的在于提供一种失调自校正运放电路，自动判断放大电路输入失调电压的大小，并引入失调负载进行抵消，使运放电路的失调校正至最小，实现最优的运放电路放大性能，解决因电路设计偏差或集成电路制造工艺引起的失调电压的问题。
为了实现上述目的，本实用新型采用的技术方案如下：
一种失调自校正运放电路，包括电源、差分放大模块、时钟信号模块、失调控制模块、失调校正模块；
所述电源，与所述差分放大模块相连，用于供电；
所述差分放大模块，与所述失调控制模块和外部输入对信号端口相连，用于对信号进行差分放大，产生差分放大信号，并传送至所述失调控制模块；
所述时钟信号模块，与所述失调控制模块相连，用于对所述失调控制模块提供时钟控制信号；
所述失调控制模块，与所述失调校正模块和差分放大模块相连，用于进行失调电压的判断处理，产生失调控制信号和失调电压调整信号，并将失调控制信号反馈至所述差分放大模块；将失调电压调整信号传送至所述失调校正模块；
所述失调校正模块，与所述差分放大模块相连，用于对所述失调电压调整信号进行有源负载调整，产生有源负载调整信号，并传送至所述差分放大模块，对运放的失调电压进行消除。
优选地，所述差分放大模块包括偏置电压单元、第一开关控制单元、第一级差分放大单元、第二开关控制单元、第二共源级放大单元；
所述偏置电压单元，与所述电源和第一开关控制单元相连，用于提供失调校正时的偏置电压信号，并传送至所述第一开关控制单元；
所述第一开关控制单元，与所述第一级差分放大单元和所述失调控制模块相连，通过所述失调控制模块控制所述偏置电压的通断，并将偏置电压信号传送至所述第一级差分放大单元，控制第一级差分放大单元的工作状态；
所述第一级差分放大单元，与所述第二开关控制单元、所述失调校正单元和外部输入对信号端口相连，用于对所述有源负载调整信号和偏置电压信号进行差分放大，产生第一级差分放大信号，并传送至所述第二开关控制单元；
所述第二开关控制单元，与所述第二共源级放大单元和所述失调控制模 块相连，用于控制第一级差分放大信号的通断，并将第一级差分放大信号传送至所述第二共源级放大单元；
所述第二共源级放大单元，与所述失调控制单元相连，用于对所述第一级差分放大信号进行共源级放大，产生失调电压的差分放大信号，并传送至所述失调控制单元。
优选地，所述第二开关控制单元和所述第二共源级放大单元的连接处设有补偿电容单元。
优选地，所述第一开关控制单元包括两组控制开关。
优选地，所述第二开关控制单元包括两组控制开关。
优选地，所述第一级差分放大单元包括电流源、差分输入对管、有源负载对管；
所述电流源，与所述电源和所述差分输入对管相连，为所述差分对管提供尾电流；
所述差分输入对管，分别与所述第一开关控制单元的两组控制开关和所述有源负载对管相连，通过两组控制开关控制差分输入信号，并传输至所述有源负载对管；
所述有源负载对管，与所述失调校正模块相连，通过对所述差分信号接入所述有源负载调整信号，对运放的失调电压进行消除。
优选地，所述失调校正模块包括六组失调校正有源负载单元；
所述六组失调校正有源负载单元一一并联，与所述失调控制模块和所述有源负载对管的相连，通过所述失调电压调整信号调整所述六组失调校正有源负载单元的步进幅度，并传输至所述有源负载对管。
优选地，所述六组失调校正有源负载单元的调整步进幅度为1：2：4：8： 16：32。
本实用新型的有益效果是：
本实用新型提供的一种失调自校正运放电路，能自动判断放大电路输入失调电压的大小，并引入失调负载进行抵消，使运放电路的失调校正至最小，实现最优的运放电路放大性能，解决因电路设计偏差或集成电路制造工艺引起的失调电压的问题。
附图说明
图1是本实用新型的***框图；
图2是本实用新型差分放大模块的简化示意图；
图3是本实用新型差分放大模块的实施方式示意图；
图4是本实用新型失调校正单元的实施方式示意图。
具体实施方式
如图1所示，一种失调自校正运放电路，包括电源、差分放大模块、时钟信号模块、失调控制模块、失调校正模块；
电源，与差分放大模块相连，用于供电；
差分放大模块，与失调控制模块和外部输入对信号端口(IN+、IN-)相连，用于对信号进行差分放大，产生差分放大信号，并传送至失调控制模块；
时钟信号模块，与失调控制模块相连，用于对失调控制模块提供时钟控制信号；
失调控制模块，与失调校正模块和差分放大模块相连，用于进行失调电压的判断处理，产生失调控制信号(SW1、SW2)和失调电压调整信号(OStrim1～OStrim6)，并将失调控制信号反馈至差分放大模块；将失调电压调整信号传送至失调校正模块；
失调校正模块，与差分放大模块相连，用于对失调电压调整信号(OStrim1～OStrim6)进行有源负载调整，产生有源负载调整信号(OutA、OutB)，并传送至差分放大模块，对运放的失调电压进行消除。
本实施例提供的一种失调自校正运放电路，能自动判断放大电路输入失调电压的大小，并引入失调负载进行抵消，使运放电路的失调校正至最小，实现最优的运放电路放大性能，解决因电路设计偏差或集成电路制造工艺引起的失调电压的问题。
如图2所示，差分放大模块包括偏置电压单元、第一开关控制单元、第一级差分放大单元、第二开关控制单元、第二共源级放大单元；
偏置电压单元，与电源和第一开关控制单元相连，用于提供失调校正时的偏置电压信号，并传送至第一开关控制单元；
第一开关控制单元，与第一级差分放大单元和失调控制模块相连，通过所述失调控制模块控制所述偏置电压的通断，并将偏置电压信号传送至第一级差分放大单元，控制第一级差分放大单元的工作状态；
第一级差分放大单元，与第二开关控制单元、失调校正单元和外部输入对信号端口(IN+、IN-)相连，用于对有源负载调整信号和偏置电压信号进行差分放大，产生第一级差分放大信号，并传送至第二开关控制单元；
第二开关控制单元，与第二共源级放大单元和失调控制模块相连，用于控制第一级差分放大信号的通断，并将第一级差分放大信号传送至第二共源级放大单元；
第二共源级放大单元，与失调控制单元相连，用于对第一级差分放大信号进行共源级放大，产生失调电压的差分放大信号，并传送至失调控制单元。
第二开关控制单元和第二共源级放大单元的连接处设有补偿电容单元。
第一开关控制单元包括两组控制开关。
第二开关控制单元包括两组控制开关。
如图3所示，第一级差分放大单元包括电流源、差分输入对管、有源负载对管；
电流源，与电源和差分输入对管相连，为差分对管提供尾电流；
差分输入对管，分别与第一开关控制单元的两组控制开关和有源负载对管相连，通过两组控制开关控制差分输入信号，并传输至有源负载对管；
有源负载对管，与失调校正模块相连，通过对差分信号接入有源负载调整信号，进行失调电压消除。
虚线框中构成差分放大模块的主体结构，PMOS管MP21和MP22为运放的差分输入对管，其管子尺寸相同，电流源I1为该差分对管提供尾电流，NMOS管MN21和MN22为差分输入对管的有源负载对管，其管子尺寸也相同。上MP21、MP22、I1、MN21、MN22构成运放电路的第一级差分放大单元。NMOS管MN23和电流源I2构成运放电路的第二共源级放大电路，C0为米勒补偿电容。理想情况下，该运放电路的失调电压为零，但由于集成的电路设计偏差或半导体制造工艺的波动将引入一定的失调电压，对精密运放或者直流小信号放大应用来说，需要在对失调电压进行消除或者最小化。
电流源I0、电阻R0为运放的差分输入对管提供失调校正时的偏置电压，K1、K2、K3、K4为受失调控制单元输出信号SW1和SW2控制的开关。在运放电路正常工作之前，开关K1断开，开关K2、K3、K4导通，则差分输入对管MP21和MP22的输入为一个相同的直流电平，如果电路存在失调，则放大的失调电压通过NMOS管MN23的漏端输出到失调控制单元进行失调电压的判断处理。Clock为失调控制模块的时钟信号，OStrim1～OStrim6为失调控制单元 对运放电路的失调电压进行判断后输出的失调电压调整信号，输入至失调校正模块进行有源负载调整。OutA和OutB为有源负载调整信号，连接至差分输入对管的有源负载NMOS管MN21和MN22，进行失调电压的抵消。
如图4所示，失调校正模块包括六组失调校正有源负载单元；
六组失调校正有源负载单元一一并联，与失调控制模块和有源负载对管的相连，通过失调电压调整信号调整六组失调校正有源负载单元的步进幅度，并传输至有源负载对管。
六组失调校正有源负载单元的调整步进幅度为1：2：4：8：16：32。
失调校正模块由反向器INV1～INV6，传输门TG1～TG6，接地开关NMOS管MN1～MN6，以及有源负载MN7～MN13构成。MN7～MN13的管子尺寸比例为1：2：4：8：16：32：32，以下以OStrim1信号分别为高和低电平介绍电路原理。
当OStrim1信号为高电平时，传输门TG1断开，NMOS管MN1导通，MN12栅极为接近0的低电位，因此OutA端为MN13并联接入有源负载NMOS管MN21，MN12未实现并联接入MN22；当OStrim1信号为低电平时，传输门TG1导通，NMOS管MN1断开，MN12栅极连接至OutA，因此OutA端为MN13并联接入有源负载NMOS管MN21，MN12并联接入MN22。
因此当OStrim1～OStrim6为低电平时有效，将失调校正单元电路中的负载MN7～MN12并联接入差分输入对管的有源负载NMOS管MN22，当OStrim1～OStrim6为高电平时无效，失调校正单元电路中的负载MN7～MN12与差分输入对管的有源负载NMOS管MN22断开，其调整步进幅度为63(按照尺寸比例1：2：4：8：16：32)；有源负载管MN13为一直保持并联接入差分输入对管的有源负载NMOS管MN21。
以下阐述整体电路失调消除的过程：
1.电路开始工作，开关K2、K3、K4导通，开关K1断开，运放的两输入端为等值的直流电平，运放结构相当于比较电路，其失调电压被比较输出到失调控制单元进行判断；
2.当输入到失调控制单元的信号为高电平(或低电平)时，clock时钟控制SW1和SW2保持原输出状态，而OStrim1～OStrim6信号则微调，使得MN7～MN12按照调整步进幅度为63(按照尺寸比例1：2：4：8：16：32)的1步进行增加或者减少调整；
3.当OStrim1～OStrim6信号的微调，使得输入到失调控制单元的信号从高电平(或低电平)跳变至低电平(或高电平)时，clock时钟控制SW1和SW2使得开关K2、K3、K4断开，开关K1导通，将电容C0置于输出管MN23的栅极和漏极，作为运放结构的米勒补偿电容；
4.OStrim1～OStrim6信号维持前一次的逻辑，运放的输入和电阻R0的电平断开，可正常接收外部的的小信号，正常工作，失调调整结束。
上述实施例和图式并非限定本实用新型的产品形态和式样，任何所属技术领域的普通技术人员对其所做的适当变化或修饰，皆应视为不脱离本实用新型的专利范畴。
Claims (8)
1.一种失调自校正运放电路，其特征在于：包括电源、差分放大模块、时钟信号模块、失调控制模块、失调校正模块；
所述电源，与所述差分放大模块相连，用于供电；
所述差分放大模块，与所述失调控制模块和外部输入对信号端口相连，用于对信号进行差分放大，产生差分放大信号，并传送至所述失调控制模块；
所述时钟信号模块，与所述失调控制模块相连，用于对所述失调控制模块提供时钟控制信号；
所述失调控制模块，与所述失调校正模块和差分放大模块相连，用于进行失调电压的判断处理，产生失调控制信号和失调电压调整信号，并将失调控制信号反馈至所述差分放大模块；将失调电压调整信号传送至所述失调校正模块；
所述失调校正模块，与所述差分放大模块相连，用于对所述失调电压调整信号进行有源负载调整，产生有源负载调整信号，并传送至所述差分放大模块，对运放的失调电压进行消除。
2.根据权利要求1所述的一种失调自校正运放电路，其特征在于：所述差分放大模块包括偏置电压单元、第一开关控制单元、第一级差分放大单元、第二开关控制单元、第二共源级放大单元；
所述偏置电压单元，与所述电源和第一开关控制单元相连，用于提供失调校正时的偏置电压信号，并传送至所述第一开关控制单元；
所述第一开关控制单元，与所述第一级差分放大单元和所述失调控制模块相连，通过所述失调控制模块控制所述偏置电压的通断，并将偏置电压信号传送至所述第一级差分放大单元；
所述第一级差分放大单元，与所述第二开关控制单元、所述失调校正单元和外部输入对信号端口相连，用于对所述有源负载调整信号和偏置电压信号进行差分放大，产生第一级差分放大信号，并传送至所述第二开关控制单元；
所述第二开关控制单元，与所述第二共源级放大单元和所述失调控制模块相连，用于控制第一级差分放大信号的通断，并将第一级差分放大信号传送至所述第二共源级放大单元；
所述第二共源级放大单元，与所述失调控制单元相连，用于对所述第一级差分放大信号进行共源级放大，产生失调电压的差分放大信号，并传送至所述失调控制单元。
3.根据权利要求2所述的一种失调自校正运放电路，其特征在于：所述第二开关控制单元和所述第二共源级放大单元的连接处设有补偿电容单元。
4.根据权利要求2所述的一种失调自校正运放电路，其特征在于：所述第一开关控制单元包括两组控制开关。
5.根据权利要求2所述的一种失调自校正运放电路，其特征在于：所述第二开关控制单元包括两组控制开关。
6.根据权利要求2所述的一种失调自校正运放电路，其特征在于：所述第一级差分放大单元包括电流源、差分输入对管、有源负载对管；
所述电流源，与所述电源和所述差分输入对管相连，为所述差分对管提供尾电流；
所述差分输入对管，分别与所述第一开关控制单元的两组控制开关和所述有源负载对管相连，通过两组控制开关控制差分输入信号，并传输至所述有源负载对管；
所述有源负载对管，与所述失调校正模块相连，通过对所述差分信号接入所述有源负载调整信号，对运放的失调电压进行消除。
7.根据权利要求1所述的一种失调自校正运放电路，其特征在于：所述失调校正模块包括六组失调校正有源负载单元；
所述六组失调校正有源负载单元一一并联，与所述失调控制模块和所述有源负载对管的相连，通过所述失调电压调整信号调整所述六组失调校正有源负载单元的步进幅度，并传输至所述有源负载对管。
8.根据权利要求7所述的一种失调自校正运放电路，其特征在于：所述六组失调校正有源负载单元的调整步进幅度为1：2：4：8：16：32。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201620989581.0U CN205945656U (zh) | 2016-08-30 | 2016-08-30 | 一种失调自校正运放电路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201620989581.0U CN205945656U (zh) | 2016-08-30 | 2016-08-30 | 一种失调自校正运放电路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN205945656U true CN205945656U (zh) | 2017-02-08 |
Family
ID=57955311
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201620989581.0U Active CN205945656U (zh) | 2016-08-30 | 2016-08-30 | 一种失调自校正运放电路 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN205945656U (zh) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108718196A (zh) * | 2018-08-01 | 2018-10-30 | 武汉韦尔半导体有限公司 | 一种应用于音圈马达驱动芯片的运放失调自校准电路 |
| US11349467B2 (en) | 2020-09-02 | 2022-05-31 | Changxin Memory Technologies, Inc. | Offset voltage correction circuit and offset voltage correction method |
| US11862225B2 (en) | 2021-05-20 | 2024-01-02 | Changxin Memory Technologies, Inc. | Comparison circuit and memory |
| US12021525B2 (en) | 2021-07-16 | 2024-06-25 | Changxin Memory Technologies, Inc. | Receiver, memory and testing method |
-
2016
- 2016-08-30 CN CN201620989581.0U patent/CN205945656U/zh active Active
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108718196A (zh) * | 2018-08-01 | 2018-10-30 | 武汉韦尔半导体有限公司 | 一种应用于音圈马达驱动芯片的运放失调自校准电路 |
| CN108718196B (zh) * | 2018-08-01 | 2023-08-08 | 武汉韦尔半导体有限公司 | 一种应用于音圈马达驱动芯片的运放失调自校准电路 |
| US11349467B2 (en) | 2020-09-02 | 2022-05-31 | Changxin Memory Technologies, Inc. | Offset voltage correction circuit and offset voltage correction method |
| US11862225B2 (en) | 2021-05-20 | 2024-01-02 | Changxin Memory Technologies, Inc. | Comparison circuit and memory |
| US12021525B2 (en) | 2021-07-16 | 2024-06-25 | Changxin Memory Technologies, Inc. | Receiver, memory and testing method |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN205945656U (zh) | 一种失调自校正运放电路 | |
| CN206039350U (zh) | 一种采用失调自校正运放的带隙基准电路 | |
| US9389620B2 (en) | Apparatus and method for a voltage regulator with improved output voltage regulated loop biasing | |
| CN101951236B (zh) | 一种数字可变增益放大器 | |
| CN103558890B (zh) | 一种具有高增益高抑制比的带隙基准电压源 | |
| CN101546984B (zh) | 振荡器和用以稳定环形振荡器中的振荡的偏置电路及方法 | |
| CN109951161B (zh) | 一种互补型数字可变增益放大器 | |
| CN102707757A (zh) | 一种动态电荷放电电路以及集成该电路的ldo | |
| CN104270107B (zh) | 一种有源前馈电路构成频率补偿的差分运算放大器 | |
| CN104467716B (zh) | 一种输出共模电压恒定的全差分轨到轨放大器的设计 | |
| CN103412595A (zh) | 一种基于ptat电流的低电源依赖性带隙基准电压电路设计 | |
| Monsurro et al. | Exploiting the body of MOS devices for high performance analog design | |
| CN105955382A (zh) | 一种自偏置高电源抑制比基准电路 | |
| JPH0750526A (ja) | 平衡型カスコード電流ミラー | |
| CN105577140B (zh) | 晶振驱动电路 | |
| CN106774574A (zh) | 一种带隙基准源电路 | |
| CN110377089A (zh) | 一种精简的多级差分运放输出共模电压稳定电路 | |
| Beloso-Legarra et al. | Two-stage OTA with all subthreshold MOSFETs and optimum GBW to DC-current ratio | |
| CN104104229B (zh) | 一种静态电流控制装置 | |
| CN207070017U (zh) | 宽带无电感高线性度输出驱动缓冲器 | |
| CN102122188A (zh) | 用于为输入电流放大器调节偏移输出电流的电路和方法 | |
| CN108287589A (zh) | 带隙基准电路及其运算放大器 | |
| CN102694516B (zh) | 一种不对称偏置电压结构的轨到轨运算放大器 | |
| CN107453723B (zh) | 放大器 | |
| WO2023019905A1 (zh) | 偏置电流控制装置、射频放大器、电子设备及芯片 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20220718 Address after: 361011 units 704, 705 and 706, 7th floor, Wanxiang international business center 2 South Building, No. 1694, Gangzhong Road, Xiamen area, China (Fujian) pilot Free Trade Zone, Xiamen, Fujian Patentee after: XIAMEN XINYIDAI INTEGRATED CIRCUIT Co.,Ltd. Address before: 361000 unit 124, No. 1702, Gangzhong Road, Xiamen area, China (Fujian) pilot Free Trade Zone, Xiamen, Fujian Patentee before: XIAMEN ASTSEMI TECHNOLOGY CO.,LTD. |