JP3981426B2 - ゲート絶縁膜形成方法 - Google Patents
ゲート絶縁膜形成方法 Download PDFInfo
- Publication number
- JP3981426B2 JP3981426B2 JP18373896A JP18373896A JP3981426B2 JP 3981426 B2 JP3981426 B2 JP 3981426B2 JP 18373896 A JP18373896 A JP 18373896A JP 18373896 A JP18373896 A JP 18373896A JP 3981426 B2 JP3981426 B2 JP 3981426B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- atmosphere
- silicon
- silicon oxide
- gate insulating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims description 113
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 278
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 199
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 190
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 175
- 229910052710 silicon Inorganic materials 0.000 claims description 175
- 239000010703 silicon Substances 0.000 claims description 175
- 229910052757 nitrogen Inorganic materials 0.000 claims description 125
- 239000007789 gas Substances 0.000 claims description 82
- 238000010438 heat treatment Methods 0.000 claims description 72
- MWUXSHHQAYIFBG-UHFFFAOYSA-N Nitric oxide Chemical compound O=[N] MWUXSHHQAYIFBG-UHFFFAOYSA-N 0.000 claims description 54
- GQPLMRYTRLFLPF-UHFFFAOYSA-N Nitrous Oxide Chemical compound [O-][N+]#N GQPLMRYTRLFLPF-UHFFFAOYSA-N 0.000 claims description 50
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 claims description 46
- 230000001590 oxidative effect Effects 0.000 claims description 45
- CBENFWSGALASAD-UHFFFAOYSA-N Ozone Chemical compound [O-][O+]=O CBENFWSGALASAD-UHFFFAOYSA-N 0.000 claims description 40
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 38
- 239000001301 oxygen Substances 0.000 claims description 38
- 229910052760 oxygen Inorganic materials 0.000 claims description 38
- 239000011261 inert gas Substances 0.000 claims description 36
- 238000004140 cleaning Methods 0.000 claims description 32
- 230000008569 process Effects 0.000 claims description 25
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 claims description 25
- JCXJVPUVTGWSNB-UHFFFAOYSA-N nitrogen dioxide Inorganic materials O=[N]=O JCXJVPUVTGWSNB-UHFFFAOYSA-N 0.000 claims description 23
- MGWGWNFMUOTEHG-UHFFFAOYSA-N 4-(3,5-dimethylphenyl)-1,3-thiazol-2-amine Chemical compound CC1=CC(C)=CC(C=2N=C(N)SC=2)=C1 MGWGWNFMUOTEHG-UHFFFAOYSA-N 0.000 claims description 22
- 229910021529 ammonia Inorganic materials 0.000 claims description 21
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 15
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 15
- 229960001730 nitrous oxide Drugs 0.000 claims description 14
- 235000013842 nitrous oxide Nutrition 0.000 claims description 14
- 238000007254 oxidation reaction Methods 0.000 description 98
- 230000003647 oxidation Effects 0.000 description 93
- 239000000758 substrate Substances 0.000 description 70
- 235000012431 wafers Nutrition 0.000 description 56
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 48
- 238000006243 chemical reaction Methods 0.000 description 48
- 229910001873 dinitrogen Inorganic materials 0.000 description 27
- 229910052786 argon Inorganic materials 0.000 description 24
- 230000015572 biosynthetic process Effects 0.000 description 20
- 239000010410 layer Substances 0.000 description 20
- 238000009792 diffusion process Methods 0.000 description 18
- 230000015556 catabolic process Effects 0.000 description 17
- 230000005524 hole trap Effects 0.000 description 15
- 238000012545 processing Methods 0.000 description 14
- 230000008859 change Effects 0.000 description 12
- 229910001882 dioxygen Inorganic materials 0.000 description 12
- 239000001257 hydrogen Substances 0.000 description 12
- 229910052739 hydrogen Inorganic materials 0.000 description 12
- 239000013626 chemical specie Substances 0.000 description 11
- 230000005684 electric field Effects 0.000 description 11
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 10
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 10
- 229910052796 boron Inorganic materials 0.000 description 10
- XUIMIQQOPSSXEZ-AKLPVKDBSA-N silicon-31 atom Chemical compound [31Si] XUIMIQQOPSSXEZ-AKLPVKDBSA-N 0.000 description 10
- 229910052681 coesite Inorganic materials 0.000 description 9
- 229910052906 cristobalite Inorganic materials 0.000 description 9
- 125000004433 nitrogen atom Chemical group N* 0.000 description 9
- 239000000377 silicon dioxide Substances 0.000 description 9
- 229910052682 stishovite Inorganic materials 0.000 description 9
- 229910052905 tridymite Inorganic materials 0.000 description 9
- 239000000969 carrier Substances 0.000 description 8
- 230000003247 decreasing effect Effects 0.000 description 8
- 230000005264 electron capture Effects 0.000 description 8
- 125000004435 hydrogen atom Chemical group [H]* 0.000 description 7
- 238000002203 pretreatment Methods 0.000 description 7
- 230000007704 transition Effects 0.000 description 7
- 230000006866 deterioration Effects 0.000 description 6
- 239000011229 interlayer Substances 0.000 description 6
- 229910000069 nitrogen hydride Inorganic materials 0.000 description 6
- 239000002245 particle Substances 0.000 description 6
- 238000006731 degradation reaction Methods 0.000 description 5
- 230000035515 penetration Effects 0.000 description 5
- 238000007781 pre-processing Methods 0.000 description 5
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 description 4
- 230000007423 decrease Effects 0.000 description 4
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 238000012805 post-processing Methods 0.000 description 3
- 230000009467 reduction Effects 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000001816 cooling Methods 0.000 description 2
- 238000005108 dry cleaning Methods 0.000 description 2
- 150000002431 hydrogen Chemical class 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 230000007246 mechanism Effects 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 238000010405 reoxidation reaction Methods 0.000 description 2
- 239000002253 acid Substances 0.000 description 1
- 125000004429 atom Chemical group 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000010893 electron trap Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 230000007774 longterm Effects 0.000 description 1
- 230000008707 rearrangement Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28158—Making the insulator
- H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
- H01L21/28202—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation in a nitrogen-containing ambient, e.g. nitride deposition, growth, oxynitridation, NH3 nitridation, N2O oxidation, thermal nitridation, RTN, plasma nitridation, RPN
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
- H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
- H01L21/0214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being a silicon oxynitride, e.g. SiON or SiON:H
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
- H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
- H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
- H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
- H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
- H01L21/02238—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor silicon in uncombined form, i.e. pure silicon
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
- H01L21/02247—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by nitridation, e.g. nitridation of the substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
- H01L21/02249—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by combined oxidation and nitridation performed simultaneously
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
- H01L21/02255—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by thermal treatment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
- H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
- H01L21/02301—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment in-situ cleaning
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28158—Making the insulator
- H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
- H01L21/28211—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation in a gaseous ambient using an oxygen or a water vapour, e.g. RTO, possibly through a layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/314—Inorganic layers
- H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
- H01L21/3165—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation
- H01L21/31654—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself
- H01L21/31658—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself by thermal oxidation, e.g. of SiGe
- H01L21/31662—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself by thermal oxidation, e.g. of SiGe of silicon in uncombined form
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/51—Insulating materials associated therewith
- H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
- H01L29/513—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/51—Insulating materials associated therewith
- H01L29/518—Insulating materials associated therewith the insulating material containing nitrogen, e.g. nitride, oxynitride, nitrogen-doped material
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Crystallography & Structural Chemistry (AREA)
- General Chemical & Material Sciences (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Formation Of Insulating Films (AREA)
Description
【発明の属する技術分野】
この発明はゲート絶縁膜形成方法に関する。より詳しくは、半導体電子デバイス、特に絶縁ゲート型電界効果トランジスタ(MOSFET)のゲート絶縁膜を形成するゲート絶縁膜形成方法に関する。
【0002】
【従来の技術】
超LSIなどのMOSFETのゲート絶縁膜を形成する方法として、窒素を含まない酸化性ガス雰囲気で最初の酸化を行ってシリコン(Si)基板の表面に第1のシリコン酸化膜(SiO2)を形成した後、窒素と酸素との化合物ガス雰囲気(NO、N2O、NO2等)で酸窒化を行って、上記第1のシリコン酸化膜とシリコン基板との間に窒素を含む酸化膜(以下「酸窒化膜」という。)を形成し、さらに窒素を含まない酸化性ガス雰囲気で再び酸化(再酸化)を行って、上記酸窒化膜とシリコン基板との間に第2のシリコン酸化膜を形成する方法が提案されている(E.Hasegawa他、International Electron Devices Meeting Technical Digest,327−330頁、1995年)。このように上記酸窒化膜とシリコン基板との間に第2のシリコン酸化膜を形成することにより、原子の再配列が起こる。この結果、Si/SiO2界面の歪みの変化や、Si2=NHなどの窒素が関与する化学種に起因する正孔トラップの増加、あるいはMOS界面に垂直な方向の電界が低い領域でのキャリア移動度の低下などの酸窒化に伴う種々の問題を解決することができる。
【0003】
【発明が解決しようとする課題】
しかし、単に上述の方法を実行した場合、再酸化によってゲート絶縁膜の膜厚膜厚均一性や界面平坦性が悪くなり、ゲート絶縁膜の絶縁破壊耐圧が低下するという問題がある(例えば、J.Kim他、IEEE Electron Device Letter,vol.14,No.5,265−267頁、1993年)。
【0004】
このメカニズムは次のように考えられる。すなわち、上記最初の酸化を行うために、シリコン基板(図10(a)に201で表す)を洗浄して清浄かつ自然酸化膜が無い状態にする。しかし、シリコン基板201を酸化炉に導入するまでの間、特に酸化反応管に入れる途中でシリコン基板201が高温で大気に曝される。これにより、図10(a)に示すようにシリコン基板201の表面に不均一な自然酸化膜202Aが形成され、Si/SiO2界面201aに凹凸が生ずる。この状態で、図10(b)に示すように上記最初の酸化を行って所定の膜厚のシリコン酸化膜202を形成すると、Si/SiO2界面201aの凹凸が大きくなる。次に、上記酸窒化を行うと、図10(c)に示すように酸窒化膜203とシリコン基板201との界面201aが酸窒化前より滑らかになるが、元にあったシリコン酸化膜202の膜厚バラツキに起因して酸窒化膜203の膜厚あるいは窒素濃度に不均一が生ずる。次に、図10(d)に示すように上記再酸化を行って酸窒化膜203とシリコン基板201との間にシリコン酸化膜204を形成すると、酸窒化膜203中の窒素原子の存在のために雰囲気からシリコン基板201への酸素分子の拡散が阻害されて、シリコン酸化膜204の膜厚のバラツキが大きくなり、シリコン酸化膜204とシリコン基板201との界面201aの凹凸も大きくなる。これが、ゲート絶縁膜全体202,203および204としての膜厚バラツキを大きくし、ゲート絶縁膜の絶縁破壊耐圧の低下を引き起こすのである。
【0005】
なお、再酸化により形成されるシリコン酸化膜204の膜厚を薄くしたり、再酸化時間を短くしたりすると、絶縁破壊耐圧の低下を防げるが、上述の酸窒化に伴う種々の問題が残る。
【0006】
そこで、この発明の目的は、酸窒化後に再酸化を行うゲート絶縁膜形成方法において、酸窒化に伴う種々の問題を解決できる上、ゲート絶縁膜の膜厚バラツキを抑え、ゲート絶縁膜の絶縁破壊耐圧の低下を防止できるゲート絶縁膜形成方法を提供することにある。
【0007】
【課題を解決するための手段】
この目的の達成を図るため、請求項1に記載のゲート絶縁膜形成方法は、不活性ガスからなる雰囲気中で、ウェーハのシリコンからなる表面を洗浄して清浄かつ自然酸化膜の無い状態にする工程(a)と、上記ウェーハを大気に曝すことなく上記雰囲気を窒素を含まない酸化性ガスに置換し、この雰囲気中で上記ウェーハを加熱して、上記シリコンからなる表面に第1のシリコン酸化膜を形成する工程(b)と、上記雰囲気を窒素を含む酸化性ガスに置換し、この雰囲気中で上記ウェーハを加熱して、上記第1のシリコン酸化膜と下地のシリコンとの間に第1の酸窒化膜を形成する工程(c)と、上記雰囲気を窒素を含まない酸化性ガスに置換し、この雰囲気中で上記ウェーハを加熱して、上記第1の酸窒化膜と下地のシリコンとの間に第2のシリコン酸化膜を形成する工程(d)と、上記雰囲気を窒素を含む酸化性ガスに置換し、この雰囲気中で上記ウェーハを加熱して、上記第2のシリコン酸化膜と下地のシリコンとの間に第2の酸窒化膜を形成する工程 (e) と、上記雰囲気を窒素を含まない酸化性ガスに置換し、この雰囲気中で上記ウェーハを加熱して、上記第2の酸窒化膜と下地のシリコンとの間に第3のシリコン酸化膜を形成する工程 (f) とを有することを特徴とする。
【0008】
この請求項1のゲート絶縁膜形成方法では、不活性ガスからなる雰囲気中で、ウェーハのシリコンからなる表面を洗浄して清浄かつ自然酸化膜の無い状態にした後(工程(a))、上記ウェーハを大気に曝すことなく上記雰囲気を窒素を含まない酸化性ガスに置換するので、上記シリコンからなる表面に自然酸化膜が形成されることがない。この雰囲気中で上記ウェーハを加熱して、上記シリコンからなる表面に第1のシリコン酸化膜を形成すると(工程(b))、第1のシリコン酸化膜と下地のシリコンとの界面は平坦な状態となり、第1のシリコン酸化膜の膜厚が均一になる。次に、上記雰囲気を窒素を含む酸化性ガスに置換し、この雰囲気中で上記ウェーハを加熱して、上記第1のシリコン酸化膜と下地のシリコンとの間に第1の酸窒化膜を形成すると(工程(c))、上記第1のシリコン酸化膜の膜厚が均一になっていることから、第1の酸窒化膜の膜厚および窒素濃度が均一になる。この結果、上記雰囲気を窒素を含まない酸化性ガスに置換し、この雰囲気中で上記ウェーハを加熱して、上記第1の酸窒化膜と下地のシリコンとの間に第2のシリコン酸化膜を形成すると(工程(d))、第2のシリコン酸化膜の膜厚が均一になり、第2のシリコン酸化膜と下地のシリコンとの界面も平坦に仕上がる。したがって、従来に比してゲート絶縁膜全体としての膜厚バラツキが小さくなり、ゲート絶縁膜の絶縁破壊耐圧が向上する。また、この結果、第2のシリコン酸化膜の膜厚を十分に設定できるので、Si/SiO2界面の歪みの変化やSi2=NHなどの窒素が関与する化学種に起因する正孔トラップの増加、あるいはMOS界面に垂直な方向の電界が低い領域でのキャリア移動度の低下などの酸窒化に伴う種々の問題が解決される。
【0009】
しかも、形成したゲート絶縁膜上にP + 多結晶シリコンからなるゲート電極(不純物としてボロンがイオン注入されている)を形成して表面チャネル型PMOSFETを作製する場合に、下地のシリコンから遠い側にある第1の酸窒化膜によって、いわゆるボロンの突き抜け(ゲート電極中のボロンが熱処理によってゲート絶縁膜を通りシリコン基板まで達してフラット・バンド電圧を変動させる現象)が防止される。また、ゲート電極上の層間絶縁膜から水素が拡散するのを上記第1の酸窒化膜によって遮断して、上記第3のシリコン酸化膜とシリコン基板との界面での界面準位の生成を抑えることができる。したがってホットキャリアによる素子劣化の増大が防止される。
【0010】
なお、上記不活性ガスとしては、水分及び酸素を極力微量に抑えたアルゴン(Ar)、窒素(N2)等を用いるのが望ましい。
【0011】
請求項2に記載のゲート絶縁膜形成方法は、請求項1に記載のゲート絶縁膜形成方法において、上記各膜を形成する工程を移行する期間中、上記雰囲気を不活性ガスに切り替えることを特徴とする。
【0012】
この請求項2のゲート絶縁膜形成方法では、上記各膜を形成する工程を移行する期間中、上記雰囲気が不活性ガスに切り替えられるので、その期間中のわずかな酸化が抑制される。したがって、各膜の膜厚バラツキが小さくなり、酸窒化膜の窒素濃度のバラツキも低減される。また、上記期間中、上記雰囲気から既に形成された膜中に混入する水素原子も少なくなるので、界面準位の生成や電子捕獲等の水素に起因した素子劣化が抑制される。
【0013】
請求項3に記載のゲート絶縁膜形成方法は、請求項1に記載のゲート絶縁膜形成方法において、上記第1のシリコン酸化膜を形成する工程で、上記ウェーハを加熱する温度を300℃以上700℃以下に設定することを特徴とする。
【0014】
この請求項3のゲート絶縁膜形成方法によれば、上記第1のシリコン酸化膜を形成する工程で、上記ウェーハを加熱する温度が700℃以下に設定されるので、シリコン表面の酸化が緩やかに行われる。したがって、上記第1のシリコン酸化膜と下地のシリコンとの界面がさらに平坦になり、上記第1のシリコン酸化膜の膜厚がさらに均一になる。なお、下限温度を300℃とする理由は酸化速度を実用レベルにするためである。
【0015】
請求項4に記載のゲート絶縁膜形成方法は、請求項1に記載のゲート絶縁膜形成方法において、上記各シリコン酸化膜を形成する工程で、上記雰囲気の圧力を大気圧よりも低く設定することを特徴とする。
【0016】
この請求項4のゲート絶縁膜形成方法によれば、上記各シリコン酸化膜が1原子層毎に層状に形成され得る。これにより界面の平坦性と酸化膜厚の均一性が確保できる。また、後工程で形成する酸窒化膜の膜厚バラツキや窒素濃度バラツキが低減される。
【0017】
請求項5に記載のゲート絶縁膜形成方法は、請求項1に記載のゲート絶縁膜形成方法において、上記第1のシリコン酸化膜を形成する工程で、上記雰囲気として水蒸気、オゾン、または水蒸気若しくはオゾン含む酸素を用いることを特徴とする。
【0018】
この請求項5のゲート絶縁膜形成方法では、上記第1のシリコン酸化膜を形成する工程で、上記雰囲気として水蒸気(H2O)、オゾン(O3)、または水蒸気若しくはオゾン含む酸素(H2O/O2,O3/O2)を用いるので、酸素分子のみで酸化を行う場合に比して、小粒径の酸化種の存在により第1のシリコン酸化膜が緻密に形成される。これとともに、第1のシリコン酸化膜と下地のシリコンとの界面の平坦性が良くなる。したがって、後工程で形成する酸窒化膜の膜厚バラツキや窒素濃度バラツキが低減される。
【0019】
請求項6に記載のゲート絶縁膜形成方法は、請求項1に記載のゲート絶縁膜形成方法において、上記第1の酸窒化膜を形成する工程で、上記雰囲気として、一酸化窒素、一酸化二窒素、二酸化窒素、及びアンモニアの中から選ばれた単体ガスまたは混合ガスを用いることを特徴とする。
【0020】
この請求項6のゲート絶縁膜形成方法では、上記第1の酸窒化膜を形成する工程で、上記雰囲気として、一酸化窒素(NO)、一酸化二窒素(N2O)、二酸化窒素(NO2)、及びアンモニア(NH3)の中から選ばれた単体ガスまたは混合ガスを用いるので、第1の酸窒化膜が容易に形成される。
【0021】
なお、第1、第2の酸窒化膜のうちシリコン表面から遠い側の第1の酸窒化膜において、アンモニアを用いた窒化に起因する電子捕獲が起こったとしても、素子特性に殆ど影響を及ぼすことがない。したがって、第1の酸窒化膜を形成するための雰囲気として、アンモニアを用いても良い。特に、雰囲気をアンモニアからなる単体ガスとして、第1の酸窒化膜ではなくシリコン窒化膜を形成するようにしても良い。
【0022】
請求項7に記載のゲート絶縁膜形成方法は、請求項1に記載のゲート絶縁膜形成方法において、上記各酸窒化膜を形成する工程で、上記雰囲気として、一酸化窒素、一酸化二窒素、及び二酸化窒素の中から選ばれた単体ガスまたは混合ガスを用いることを特徴とする。
【0023】
この請求項7のゲート絶縁膜形成方法では、上記各酸窒化膜を形成する工程で、上記雰囲気として、一酸化窒素(NO)、一酸化二窒素(N2O)、及び二酸化窒素(NO2)の中から選ばれた単体ガスまたは混合ガスを用いるので、各酸窒化膜が容易に形成される。
【0024】
請求項8に記載のゲート絶縁膜形成方法は、請求項1に記載のゲート絶縁膜形成方法において、上記第2のシリコン酸化膜または上記第2及び第3のシリコン酸化膜を形成する工程で、上記雰囲気としてオゾンまたはオゾンを含む酸素を用いることを特徴とする。
【0025】
この請求項8のゲート絶縁膜形成方法では、上記第2のシリコン酸化膜または上記第2及び第3のシリコン酸化膜を形成する工程で、上記雰囲気としてオゾン(O3)またはオゾン(O3)を含む酸素ガス(O3/O2)を用いる。オゾンから解離した単原子状酸素は、酸素分子に比して酸窒化膜中の窒素原子の存在の影響をあまり受けることなく、酸窒化膜中を容易に拡散し、かつシリコンと容易に反応する。したがって、既に形成されている酸窒化膜の窒素濃度バラツキの影響をあまり受けることなく、上記第2のシリコン酸化膜または上記第2及び第3のシリコン酸化膜が均一な膜厚に形成される。
【0026】
なお、上記雰囲気として水蒸気(H2O)を用いると、拡散係数は大きいが、形成される膜と下地のシリコンとの界面付近に多量の電子トラップが形成されるため、素子の長期的信頼性の点で好ましくない。
【0027】
請求項9に記載のゲート絶縁膜形成方法は、請求項1に記載のゲート絶縁膜形成方法において、上記第2のシリコン酸化膜または上記第2及び第3のシリコン酸化膜を形成する工程で、上記雰囲気の圧力を大気圧よりも低く設定するとともに、上記ウェーハを加熱する温度を700℃以上1200℃以下に設定することを特徴とする。
【0028】
この請求項9のゲート絶縁膜形成方法では、上記第2のシリコン酸化膜または上記第2及び第3のシリコン酸化膜を形成する工程で、上記ウェーハを加熱する温度を700℃以上に設定しているので、酸化種の酸窒化膜中における拡散係数がさらに大きくなる。したがって、既に形成されている酸窒化膜の窒素濃度バラツキの影響をあまり受けることなく、上記第2のシリコン酸化膜または上記第2及び第3のシリコン酸化膜が均一な膜厚に形成される。
【0029】
なお、上記雰囲気の圧力を大気圧よりも低く設定する理由は、適切な酸化速度を維持しつつ、加熱温度を高温化するためである。また、上記ウェーハを加熱する上限温度を1200℃に設定する理由は、酸化速度があまりに大きくなるのを抑えるためである。
【0030】
請求項10に記載のゲート絶縁膜形成方法は、請求項1に記載のゲート絶縁膜形成方法において、
上記第1の酸窒化膜を形成する工程と上記第2の酸窒化膜を形成する工程とで、形成される第1の酸窒化膜の窒素濃度が第2の酸窒化膜の窒素濃度よりも大きくなるように、上記雰囲気の圧力、または上記ウェーハを加熱する温度若しくは時間を変えることを特徴とする。
【0031】
この請求項10のゲート絶縁膜形成方法では、第1の酸窒化膜の窒素濃度が第2の酸窒化膜の窒素濃度よりも大きくなる。シリコンの表面から遠い側の第1の酸窒化膜の窒素濃度が比較的大きくなるので、いわゆるボロンの突き抜けや層間絶縁膜からの水素の拡散に関連したホットキャリアによる素子劣化の増大が効果的に防止される。また、第2の酸窒化膜の窒素濃度が比較的低くなるので、酸窒化に伴う上述の問題、すなわちSi/SiO2界面の歪みの変化や、Si2=NHなどの窒素が関与する化学種に起因する正孔トラップの増加、あるいはMOS界面に垂直な方向の電界が低い領域でのキャリア移動度の低下などが抑えられる。
【0032】
請求項11に記載のゲート絶縁膜形成方法は、不活性ガスからなる雰囲気中で、ウェーハのシリコンからなる表面を洗浄して清浄かつ自然酸化膜の無い状態にする工程(a)と、上記ウェーハを大気に曝すことなく上記雰囲気を窒素を含まない酸化性ガスに置換し、この雰囲気中で上記ウェーハを加熱して、上記シリコンからなる表面に第1のシリコン酸化膜を形成する工程(b)と、上記雰囲気をアンモニアからなる単体ガスに置換し、この雰囲気中で上記ウェーハを加熱して、上記第1のシリコン酸化膜と下地のシリコンとの間にシリコン窒化膜を形成する工程(c)と、上記雰囲気を窒素を含まない酸化性ガスに置換し、この雰囲気中で上記ウェーハを加熱して、上記シリコン窒化膜と下地のシリコンとの間に第2のシリコン酸化膜を形成する工程(d)と、上記雰囲気を窒素を含む酸化性ガスに置換し、この雰囲気中で上記ウェーハを加熱して、上記第2のシリコン酸化膜と下地のシリコンとの間に第2の酸窒化膜を形成する工程(e)と、上記雰囲気を窒素を含まない酸化性ガスに置換し、この雰囲気中で上記ウェーハを加熱して、上記第2の酸窒化膜と下地のシリコンとの間に第3のシリコン酸化膜を形成する工程(f)とを有することを特徴とする。
【0033】
この請求項11のゲート絶縁膜形成方法では、請求項1における第1の酸窒化膜に代えてシリコン窒化膜を形成しているが、請求項1と同じ作用効果を奏することができる。上記シリコン窒化膜は、アンモニアからなる単体ガスを用いているので容易に形成することができる。なお、上記シリコン窒化膜は第2の酸窒化膜よりもシリコン表面から遠い側にあるので、上記シリコン窒化膜においてアンモニアを用いた窒化に起因する電子捕獲が起こったとしても、素子特性に殆ど影響を及ぼすことがない。
【0034】
【発明の実施の形態】
以下、この発明の実施の形態を詳細に説明する。
【0035】
まず、この発明のゲート絶縁膜形成方法を実施するために好適な装置について説明する。図9はそのような装置の構成を概略的に示している。
【0036】
この装置は、処理前・カセット室113と、洗浄室114と、酸化・酸窒化用チャンバ115と、処理後・カセット室116とを備えている。処理前・カセット室113と処理後・カセット室116にはそれぞれキャリア111,119を載置するためのステージ112A,112Dが設けられ、洗浄室114と酸化・酸窒化用チャンバ115にはそれぞれウェーハ110を載置又は保持するためのステージ(又はウェーハホルダ)112B,112Cが設けられている。各室113,114,115,116の間はそれぞれ通路117A,117B,117Cによって連結されており、各通路117A,117B,117Cには、各室113,114,115,116内の圧力及び雰囲気を独立に制御できるように、それぞれ通路を遮断できるバルブ118A,118B,118Cが取り付けられている。なお、この装置は、ウェーハ110を1枚毎に処理するものでも、複数枚毎に処理するものでも良い。
【0037】
バルブ118Aを閉じた状態で処理前・カセット室113が開放され、ウェーハ110はキャリア111に入れられた状態で処理前・カセット室113内に置かれる。その状態で、窒素ガスあるいはアルゴン・ガス等の不活性ガスで置換するか、または高真空にすることにより、処理前カセット室113内が、酸素や水分を極力低減した雰囲気(具体的には、1012cm−3以下、好ましくは1011cm−3以下の分子濃度)にされる。
【0038】
洗浄室114内を窒素ガスあるいはアルゴン・ガス等の不活性ガスで置換するか、または高真空にすることにより、酸素や水分を極力低減した雰囲気(具体的には、1012cm−3以下、好ましくは1011cm−3以下の分子濃度)にされた後、処理前カセット室113に置かれたウェーハ110は、通路117Bを通して洗浄室114内に転送される。洗浄室114では、湿式あるいは乾式で洗浄が行われて、ウェーハ110のシリコン表面が清浄かつ自然酸化膜が無い状態にされる。なお、湿式洗浄または常圧の乾式洗浄の場合は、洗浄室114内を不活性ガス雰囲気とするので、処理前・カセット室113も不活性ガスで置換しておく。低圧の乾式洗浄の場合、洗浄室114は真空となるので、処理前・カセット室113も真空にしておく。
【0039】
洗浄処理後、ウェーハ110は通路117Bを通して酸化・酸窒化用チャンバ115に転送される。したがって、転送前に予め、酸化・酸窒化用チャンバ115内を、窒素ガスあるいはアルゴン・ガス等の不活性ガスで置換するか、または高真空にすることにより、酸素や水分を極力低減した雰囲気(具体的には、1012cm−3以下、好ましくは1011cm−3以下の分子濃度)にしておく。洗浄室114と酸化・酸窒化用チャンバ115とをいずれも不活性ガス雰囲気または高真空にしておくことによって、清浄かつ自然酸化膜の無い状態のウェーハ110を、大気に曝すことなく酸化・酸窒化用チャンバ115に収容することができる。酸化・酸窒化用チャンバ115は、抵抗加熱型あるいはランプ加熱式いずれでも良い。なお、酸化・酸窒化用チャンバ115は、低圧でも酸化・酸窒化ができるものである。さらに、酸化・酸窒化用チャンバ115が1枚毎に処理するものである場合、チャンバ容積が小さいので、雰囲気の切換が高速にできて、膜厚制御性が向上する。
【0040】
酸化・酸窒化処理後、ウェーハ110は通路117Cを通して処理後・カセット室116に転送される。ウェーハ110は、バルブ118Cを閉じて処理後・カセット室116を常圧にした状態で外に取り出される。
【0041】
なお、この装置は、ゲート絶縁膜形成(酸化・酸窒化)までの処理を行うようになっているが、これに限られるものではない。酸化・酸窒化用チャンバ115と処理後・カセット室116との間に、通路(バルブを有する)を介してCVD(化学気相成長)用チャンバを取りつけることにより、ウェーハ110を大気に曝すことなく、ゲート電極形成までの処理を行うことが可能となる。
【0042】
(第1の参考例)
図1(a)〜(c)は、この発明の基礎となる第1の参考例のゲート絶縁膜形成方法によってゲート絶縁膜を形成する場合の工程途中のウェーハ断面を示し、図5はその加熱サイクルを示している。この参考例では、酸化・酸窒化用チャンバ115として抵抗加熱型酸化炉(反応管)を用いており、加熱サイクルは縦軸に炉内温度、横軸に処理時間をとって示している。ウェーハとしては単結晶シリコン基板1を用いている。以下、図1(a)〜(c)、図5および図9を適宜参照しながら、この参考例のゲート絶縁膜形成方法を説明する。
【0043】
i) まず、シリコン基板1を処理前カセット室113から洗浄室114に転送する。洗浄室114内で、予め窒素ガス(N2)あるいはアルゴン・ガス(Ar)等の不活性ガスで置換するか、または10−4〜10−6Paの高真空にすることにより、酸素や水分を極力低減した雰囲気中において、図1(a)に示すシリコン基板1の表面1aを洗浄する。これにより、シリコン基板1の表面1aを清浄かつ自然酸化膜の無い状態にする。続いて、洗浄室114から通路117Aを通して、予め洗浄室114と同じ雰囲気にしておいた酸化・酸窒化用の反応管115内にシリコン基板1を転送して設置する。
【0044】
ii ) 次に、反応管115内の酸素や水分を極力排除した雰囲気中にシリコン基板1を保持した状態で、炉内温度を上昇させる(図5のV1)。これにより、昇温時の酸化による膜質の良くない酸化膜の形成が抑制され、清浄かつ自然酸化膜のないシリコン表面を維持できる。なお、炉内温度は700℃以下なので、窒素ガス雰囲気であっても、シリコン基板1の表面は窒化しない。引き続き、300〜700℃の温度で、反応管115内の雰囲気を窒素を含まない酸化性ガスに置換して、図1(a)に示すように、シリコン基板1の表面1aに第1のシリコン酸化膜2を形成する(図5のH1)。自然酸化膜のないシリコン表面1aに第1のシリコン酸化膜2を形成するので、第1のシリコン酸化膜2の膜厚を均一にすることができ、第1のシリコン酸化膜2と下地のシリコン1との界面1aを平坦にすることができる。また、加熱温度を700℃以下に設定することにより、シリコン表面1aの酸化を緩やかに行うことができる。特に、雰囲気の圧力を1Pa以下の低圧に設定することにより、1原子層毎に層状に酸化することができる。さらに、上記雰囲気を水蒸気(H2O)、オゾン(O3)、またはこれらを含む酸素ガス(H2O/O2,O3/O2)とすることにより、酸素分子のみで酸化を行う場合に比して、小粒径の酸化種の存在により第1のシリコン酸化膜2を緻密に形成できる。これとともに、第1のシリコン酸化膜2と下地のシリコン1との界面1aの平坦性をさらに良くすることができる。なお、これらの雰囲気では、酸化速度が大きいので、層状に酸化するためには、1Pa以下の低圧に設定する必要がある。
【0045】
このようにして、第1のシリコン酸化膜2の膜厚バラツキを小さくし、かつ第1のシリコン酸化膜2と下地のシリコン1との界面1aを平坦にすることができる。なお、所望の全絶縁膜厚を得るには、主にこの酸化での圧力、時間を調節する。
【0046】
iii ) 次に、反応管115内の雰囲気を、酸素や水分を極力低減した窒素ガス(N2)あるいはアルゴン・ガス(Ar)等の不活性ガスに置換し、炉内温度を上昇させる(図5のV2)。これにより、工程移行期間中のわずかな酸化を抑制できる。したがって、次に形成する酸窒化膜の膜厚バラツキや窒素濃度バラツキを小さくできるだけでなく、既に形成された第1のシリコン酸化膜2中に混入する水素原子も少なくなるので、界面準位の生成や電子捕獲等の水素に起因した素子劣化も抑制できる。
【0047】
引き続いて、900〜1100℃の温度で、反応管115内の雰囲気を窒素を含む酸化性ガスに置換して、図1(b)に示すように、第1のシリコン酸化膜2と下地のシリコン1との間に第1の酸窒化膜3(膜厚1〜5nm)を形成する(図5のH2)。上記雰囲気としては一酸化窒素(NO)、一酸化二窒素(N2O)、二酸化窒素(NO2)などを用いる。雰囲気の圧力は、常圧でも低圧でも良い。なお、第1の酸窒化膜3の膜厚は、0.5〜3原子%の窒素濃度を実現するのに適切である。
【0048】
上述のように第1のシリコン酸化膜2の膜厚バラツキを小さくし、かつ第1のシリコン酸化膜2と下地のシリコン1との界面1aを平坦にしているので、第1の酸窒化膜3の膜厚バラツキや窒素濃度バラツキを小さくすることができる。
【0049】
iv ) 次に、反応管115内の雰囲気を、酸素や水分を極力低減した窒素ガス(N2)あるいはアルゴン・ガス(Ar)等の不活性ガスに置換し、炉内温度を下降させる(図5のV3)。これにより、工程移行期間中のわずかな酸化を抑制できる。
【0050】
引き続いて、700〜850℃の温度で、反応管115内の雰囲気を窒素を含まない酸化性ガスに置換して、図1(c)に示すように、第1の酸窒化膜3と下地のシリコン1との間に第2のシリコン酸化膜4(膜厚1〜5nm)を形成する(図5のH3)。上記雰囲気としてはオゾン(O3)またはオゾン(O3)を含む酸素ガス(O3/O2)を用い、上記雰囲気の圧力を1Pa以下の低圧に設定する。なお、第2のシリコン酸化膜4の膜厚は、酸窒化により増大した正孔トラップを低減するのに適切であり、酸化温度はこの膜厚範囲で良好な膜質が得られる温度範囲となっている。
【0051】
上述のように第1のシリコン酸化膜2の膜厚バラツキを小さくし、第1の酸窒化膜3の膜厚バラツキおよび窒素濃度バラツキを小さくしているので、第2のシリコン酸化膜4の膜厚バラツキを小さくすることができ、第2のシリコン酸化膜4と下地のシリコン1との界面1aも平坦に仕上げることができる。
【0052】
また、上記雰囲気中のオゾンから解離した単原子状酸素は、酸素分子に比して酸窒化膜中の窒素原子の存在の影響をあまり受けることなく、酸窒化膜中を容易に拡散し、かつシリコンと容易に反応する。したがって、既に形成されている酸窒化膜3の窒素濃度バラツキの影響をあまり受けることなく、第2のシリコン酸化膜4を均一な膜厚に形成することができる。なお、上記雰囲気の圧力を1Pa以下の低圧に設定する理由は、酸化種の拡散係数を低下させずに酸化速度を低下させて膜厚制御性を向上させるためである。
【0053】
v) この後、反応管115内の雰囲気を、酸素や水分を極力低減した窒素ガス(N2)あるいはアルゴン・ガス(Ar)等の不活性ガスで置換し、炉内温度を下降させる(図5のV4)。十分に降温した後、反応管115から通路117Cを通して処理後・カセット室116にシリコン基板1を転送し、バルブ118Cを閉じて処理後・カセット室116を常圧にした状態でシリコン基板1を外に取り出す。これで、ゲート絶縁膜の形成が完了する。
【0054】
このようにして、第1及び第2のシリコン酸化膜2,4の膜厚バラツキを小さくし、第1の酸窒化膜3の膜厚バラツキや窒素濃度バラツキを小さくし、かつ第2のシリコン酸化膜4と下地のシリコン1との界面1aを平坦にしているので、従来に比してゲート絶縁膜全体としての膜厚バラツキを小さくすることができ、ゲート絶縁膜の絶縁破壊耐圧を向上させることができる。また、ゲート絶縁膜全体の膜厚均一性や界面平坦性を損なう事なく、第2のシリコン酸化膜4の膜厚を1nm以上に設定できるので、Si/SiO2界面の歪みの変化やSi2=NHなどの窒素が関与する化学種に起因する正孔トラップの増加、あるいはMOS界面に垂直な方向の電界が低い領域でのキャリア移動度の低下などの酸窒化に伴う種々の問題を解決することができる。
【0055】
(第2の参考例)
図2(a)〜(c)は、この発明の基礎となる第2の参考例のゲート絶縁膜形成方法によってゲート絶縁膜を形成する場合の工程途中のウェーハ断面を示し、図6はその加熱サイクルを示している。この参考例では、酸化・酸窒化用チャンバ115としてランプ加熱型酸化炉(反応管)を用いており、加熱サイクルは縦軸にウェーハ温度(オプティカル・パイロメータ等で測定する)、横軸に処理時間をとって示している。ウェーハとしては単結晶シリコン基板11を用いている。以下、図2(a)〜(c)、図6および図9を適宜参照しながら、この参考例のゲート絶縁膜形成方法を説明する。
【0056】
i) まず、シリコン基板11を処理前カセット室113から洗浄室114に転送する。洗浄室114内で、予め窒素ガス(N2)あるいはアルゴン・ガス(Ar)等の不活性ガスで置換するか、または10−4〜10−6Paの高真空にすることにより、酸素や水分を極力低減した雰囲気中において、図2(a)に示すシリコン基板11の表面11aを洗浄する。これにより、シリコン基板11の表面11aを清浄かつ自然酸化膜の無い状態にする。続いて、洗浄室114から通路117Aを通して、予め洗浄室114と同じ雰囲気にしておいた酸化・酸窒化用の反応管115内にシリコン基板11を転送して設置する。
【0057】
ii ) 次に、反応管115内のその雰囲気中にシリコン基板11を保持した状態で、シリコン基板11をランプ加熱して昇温する(図6のV1)。これにより、昇温時の酸化による膜質の良くない酸化膜の形成が抑制され、清浄かつ自然酸化膜のないシリコン表面を維持できる。なお、炉内温度は700℃以下なので、窒素ガス雰囲気であっても、シリコン基板11の表面は窒化しない。また、ランプ加熱型酸化炉によれば、抵抗加熱型酸化炉に比して短時間で昇温(および降温)ができるので、さらに酸化を抑制することができる。引き続き、300〜700℃の温度で、反応管115内の雰囲気を窒素を含まない酸化性ガスに置換して、図2(a)に示すように、シリコン基板11の表面11aに第1のシリコン酸化膜12を形成する(図6のH1)。自然酸化膜のないシリコン表面11aに第1のシリコン酸化膜12を形成するので、第1のシリコン酸化膜12の膜厚を均一にすることができ、第1のシリコン酸化膜12と下地のシリコン11との界面11aを平坦にすることができる。また、加熱温度を700℃以下に設定することにより、シリコン表面11aの酸化を緩やかに行うことができる。特に、雰囲気の圧力を1Pa以下の低圧に設定することにより、1原子層毎に層状に酸化することができる。さらに、上記雰囲気を水蒸気(H2O)、オゾン(O3)、またはこれらを含む酸素ガス(H2O/O2,O3/O2)とすることにより、酸素分子のみで酸化を行う場合に比して、小粒径の酸化種の存在により第1のシリコン酸化膜12を緻密に形成できる。これとともに、第1のシリコン酸化膜12と下地のシリコン11との界面11aの平坦性をさらに良くすることができる。なお、これらの雰囲気では、酸化速度が大きいので、層状に酸化するためには、1Pa以下の低圧に設定する必要がある。
【0058】
このようにして、第1のシリコン酸化膜12の膜厚バラツキを小さくし、かつ第1のシリコン酸化膜12と下地のシリコン11との界面11aを平坦にすることができる。なお、所望の全絶縁膜厚を得るには、主にこの酸化での圧力、時間を調節する。
【0059】
iii ) 次に、反応管115内の雰囲気を、酸素や水分を極力低減した窒素ガス(N2)あるいはアルゴン・ガス(Ar)等の不活性ガスに置換し、シリコン基板11を空冷で降温した後、再度ランプ加熱して昇温する(図6のV2)。これにより、工程移行期間中のわずかな酸化を抑制できる。したがって、次に形成する酸窒化膜の膜厚バラツキや窒素濃度バラツキを小さくできるだけでなく、既に形成された第1のシリコン酸化膜12中に混入する水素原子も少なくなるので、界面準位の生成や電子捕獲等の水素に起因した素子劣化も抑制できる。また、ランプ加熱型酸化炉によれば、抵抗加熱型酸化炉に比して短時間で昇温および降温ができるので、さらに酸化を抑制でき、水素原子の混入も少なくすることができる。
【0060】
引き続いて、1000〜1200℃の温度で、反応管115内の雰囲気を窒素を含む酸化性ガスに置換して、図2(b)に示すように、第1のシリコン酸化膜12と下地のシリコン11との間に第1の酸窒化膜13(膜厚1〜5nm)を形成する(図6のH2)。上記雰囲気としては一酸化窒素(NO)、一酸化二窒素(N2O)、二酸化窒素(NO2)などを用いる。雰囲気の圧力は、常圧でも低圧でも良い。なお、第1の酸窒化膜13の膜厚は、0.5〜3原子%の窒素濃度を実現するのに適切である。
【0061】
上述のように第1のシリコン酸化膜12の膜厚バラツキを小さくし、かつ第1のシリコン酸化膜12と下地のシリコン11との界面11aを平坦にしているので、第1の酸窒化膜13の膜厚バラツキや窒素濃度バラツキを小さくすることができる。
【0062】
iv ) 次に、反応管115内の雰囲気を、酸素や水分を極力低減した窒素ガス(N2)あるいはアルゴン・ガス(Ar)等の不活性ガスに置換し、シリコン基板11を空冷で降温した後、再度ランプ加熱して昇温する(図6のV3)。これにより、工程移行期間中のわずかな酸化を抑制できる。
【0063】
引き続いて、700〜1000℃の温度で、反応管115内の雰囲気を窒素を含まない酸化性ガスに置換して、図2(c)に示すように、第1の酸窒化膜13と下地のシリコン11との間に第2のシリコン酸化膜14(膜厚1〜5nm)を形成する(図6のH3)。上記雰囲気としてはオゾン(O3)またはオゾン(O3)を含む酸素ガス(O3/O2)を用い、上記雰囲気の圧力を1Pa以下の低圧に設定する。なお、第2のシリコン酸化膜14の膜厚は、酸窒化により増大した正孔トラップを低減するのに適切であり、酸化温度はこの膜厚範囲で良好な膜質が得られる温度範囲となっている。
【0064】
上述のように第1のシリコン酸化膜12の膜厚バラツキを小さくし、第1の酸窒化膜13の膜厚バラツキおよび窒素濃度バラツキを小さくしているので、第2のシリコン酸化膜14の膜厚バラツキを小さくすることができ、第2のシリコン酸化膜14と下地のシリコン11との界面11aも平坦に仕上げることができる。
【0065】
また、上記雰囲気中のオゾンから解離した単原子状酸素は、酸素分子に比して酸窒化膜中の窒素原子の存在の影響をあまり受けることなく、酸窒化膜中を容易に拡散し、かつシリコンと容易に反応する。したがって、既に形成されている酸窒化膜13の窒素濃度バラツキの影響をあまり受けることなく、第2のシリコン酸化膜14を均一な膜厚に形成することができる。なお、上記雰囲気の圧力を1Pa以下の低圧に設定する理由は、酸化種の拡散係数を低下させずに酸化速度を低下させて膜厚制御性を向上させるためである。
【0066】
v) この後、反応管115内の雰囲気を、酸素や水分を極力低減した窒素ガス(N2)あるいはアルゴン・ガス(Ar)等の不活性ガスで置換し、シリコン基板11を空冷して降温する(図6のV4)。十分に降温した後、反応管115から通路117Cを通して処理後・カセット室116にシリコン基板11を転送し、バルブ118Cを閉じて処理後・カセット室116を常圧にした状態でシリコン基板11を外に取り出す。これで、ゲート絶縁膜の形成が完了する。
【0067】
このようにして、第1及び第2のシリコン酸化膜12,14の膜厚バラツキを小さくし、第1の酸窒化膜13の膜厚バラツキや窒素濃度バラツキを小さくし、かつ第2のシリコン酸化膜14と下地のシリコン11との界面11aを平坦にしているので、従来に比してゲート絶縁膜全体としての膜厚バラツキを小さくすることができ、ゲート絶縁膜の絶縁破壊耐圧を向上させることができる。また、ゲート絶縁膜全体の膜厚均一性や界面平坦性を損なう事なく、第2のシリコン酸化膜4の膜厚を1nm以上に設定できるので、Si/SiO2界面の歪みの変化やSi2=NHなどの窒素が関与する化学種に起因する正孔トラップの増加、あるいはMOS界面に垂直な方向の電界が低い領域でのキャリア移動度の低下などの酸窒化に伴う種々の問題を解決することができる。
【0068】
(第1の実施形態)
図3(a)〜(c)は、この発明の第1の実施形態のゲート絶縁膜形成方法によってゲート絶縁膜を形成する場合の工程途中のウェーハ断面を示し、図7はその加熱サイクルを示している。この実施形態では、酸化・酸窒化用チャンバ115として抵抗加熱型酸化炉(反応管)を用いており、加熱サイクルは縦軸に炉内温度、横軸に処理時間をとって示している。ウェーハとしては単結晶シリコン基板21を用いている。以下、図3(a)〜(c)、図7および図9を適宜参照しながら、この実施形態のゲート絶縁膜形成方法を説明する。
【0069】
i) まず、シリコン基板21を処理前カセット室113から洗浄室114に転送する。洗浄室114内で、予め窒素ガス(N2)あるいはアルゴン・ガス(Ar)等の不活性ガスで置換するか、または10−4〜10−6Paの高真空にすることにより、酸素や水分を極力低減した雰囲気中において、図3(a)に示すシリコン基板21の表面21aを洗浄する。これにより、シリコン基板21の表面21aを清浄かつ自然酸化膜の無い状態にする。続いて、洗浄室114から通路117Aを通して、予め洗浄室114と同じ雰囲気にしておいた酸化・酸窒化用の反応管115内にシリコン基板21を転送して設置する。
【0070】
ii ) 次に、反応管115内のその雰囲気中にシリコン基板21を保持した状態で、炉内温度を上昇させる(図7のV1)。これにより、昇温時の酸化による膜質の良くない酸化膜の形成が抑制され、清浄かつ自然酸化膜のないシリコン表面を維持できる。なお、炉内温度は700℃以下なので、窒素ガス雰囲気であっても、シリコン基板21の表面は窒化しない。引き続き、300〜700℃の温度で、反応管115内の雰囲気を窒素を含まない酸化性ガスに置換して、図3(a)に示すように、シリコン基板21の表面21aに第1のシリコン酸化膜22を形成する(図7のH1)。自然酸化膜のないシリコン表面21aに第1のシリコン酸化膜22を形成するので、第1のシリコン酸化膜22の膜厚を均一にすることができ、第1のシリコン酸化膜22と下地のシリコン21との界面21aを平坦にすることができる。また、加熱温度を700℃以下に設定することにより、シリコン表面21aの酸化を緩やかに行うことができる。特に、雰囲気の圧力を1Pa以下の低圧に設定することにより、1原子層毎に層状に酸化することができる。さらに、上記雰囲気を水蒸気(H2O)、オゾン(O3)、またはこれらを含む酸素ガス(H2O/O2,O3/O2)とすることにより、酸素分子のみで酸化を行う場合に比して、小粒径の酸化種の存在により第1のシリコン酸化膜22を緻密に形成できる。これとともに、第1のシリコン酸化膜22と下地のシリコン21との界面21aの平坦性をさらに良くすることができる。なお、これらの雰囲気では、酸化速度が大きいので、層状に酸化するためには、1Pa以下の低圧に設定する必要がある。
【0071】
このようにして、第1のシリコン酸化膜22の膜厚バラツキを小さくし、かつ第1のシリコン酸化膜22と下地のシリコン21との界面21aを平坦にすることができる。なお、第1のシリコン酸化膜22の膜厚が0.3〜1.0nmとなるように、圧力、時間を調節する。
【0072】
iii ) 次に、反応管115内の雰囲気を、酸素や水分を極力低減した窒素ガス(N2)あるいはアルゴン・ガス(Ar)等の不活性ガスに置換し、炉内温度を上昇させる(図7のV2)。引き続いて、900〜1100℃の温度で、反応管115内の雰囲気を窒素を含む酸化性ガスに置換して、図3(b)に示すように、第1のシリコン酸化膜22と下地のシリコン21との間に第1の酸窒化膜23(膜厚1〜5nm)を形成する(図7のH2)。上記雰囲気としては一酸化窒素(NO)、一酸化二窒素(N2O)、二酸化窒素(NO2)などを用いる。雰囲気の圧力は、常圧でも低圧でも良い。なお、第1の酸窒化膜23の膜厚は、高い窒素濃度を実現する上で適切である。
【0073】
上述のように第1のシリコン酸化膜22の膜厚バラツキを小さくし、かつ第1のシリコン酸化膜22と下地のシリコン21との界面21aを平坦にしているので、第1の酸窒化膜23の膜厚バラツキや窒素濃度バラツキを小さくすることができる。
【0074】
なお、この第1の酸窒化膜23は、後述する第2の酸窒化膜25よりも最終的にシリコン表面21aから遠い側に位置するので、上記雰囲気としてアンモニア(NH3)を用いたとしても、アンモニアの水素基(-H)に起因するキャリア捕獲は素子特性に影響を及ぼしにくい。したがって、上記雰囲気としてアンモニア(NH3)を用いても良い。特に、雰囲気をアンモニアからなる単体ガスとして、第1の酸窒化膜23ではなくシリコン窒化膜を形成するようにしても良い。
【0075】
iv ) 次に、反応管115内の雰囲気を、酸素や水分を極力低減した窒素ガス(N2)あるいはアルゴン・ガス(Ar)等の不活性ガスに置換し、炉内温度を下降させる(図7のV3)。引き続いて、700〜850℃の温度で、反応管115内の雰囲気を窒素を含まない酸化性ガスに置換して、図3(c)に示すように、第1の酸窒化膜23と下地のシリコン21との間に第2のシリコン酸化膜24を形成する(図7のH3)。上記雰囲気としてはオゾン(O3)またはオゾン(O3)を含む酸素ガス(O3/O2)を用い、上記雰囲気の圧力を1Pa以下の低圧に設定する。
【0076】
上述のように第1のシリコン酸化膜22の膜厚バラツキを小さくし、第1の酸窒化膜23の膜厚バラツキおよび窒素濃度バラツキを小さくしているので、第2のシリコン酸化膜24の膜厚バラツキを小さくすることができ、第2のシリコン酸化膜24と下地のシリコン21との界面21aも平坦に仕上げることができる。
【0077】
また、上記雰囲気中のオゾンから解離した単原子状酸素は、酸素分子に比して酸窒化膜中の窒素原子の存在の影響をあまり受けることなく、酸窒化膜中を容易に拡散し、かつシリコンと容易に反応する。したがって、既に形成されている酸窒化膜23の窒素濃度バラツキの影響をあまり受けることなく、第2のシリコン酸化膜24を均一な膜厚に形成することができる。なお、上記雰囲気の圧力を1Pa以下の低圧に設定する理由は、酸化種の拡散係数を低下させずに酸化速度を低下させて膜厚制御性を向上させるためである。この場合、比較的低温で酸化を行っているので、窒素濃度プロファイルの再分布は起こりにくい。なお、所望の全絶縁膜厚を得るには、主にこの酸化での圧力、時間を調節する。
【0078】
v) 次に、上記iii )と同様に、反応管115内の雰囲気を、酸素や水分を極力低減した窒素ガス(N2)あるいはアルゴン・ガス(Ar)等の不活性ガスに置換し、炉内温度を上昇させる(図7のV4)。引き続いて、900〜1100℃の温度で、反応管115内の雰囲気を窒素を含む酸化性ガスに置換して、図3(d)に示すように、第2のシリコン酸化膜24と下地のシリコン21との間に第2の酸窒化膜25(膜厚1〜5nm)を形成する(図7のH4)。上記雰囲気としては一酸化窒素(NO)、一酸化二窒素(N2O)、二酸化窒素(NO2)などを用いる。雰囲気の圧力は、常圧でも低圧でも良いが、ここでは第1の酸窒化膜23の窒素濃度よりも第2の酸窒化膜25の窒素濃度を低くするように、第1の酸窒化膜23形成時よりも、圧力あるいは温度を低く設定する。なお、第2の酸窒化膜25の膜厚は、0.5〜3原子%の窒素濃度を実現するのに適切である。
【0079】
上述のように第1のシリコン酸化膜22の膜厚バラツキを小さくし、第1の酸窒化膜23の膜厚バラツキや窒素濃度バラツキを小さくしているのに加えて、第2のシリコン酸化膜24の膜厚バラツキを小さくし、かつ第2のシリコン酸化膜24と下地のシリコン21との界面21aを平坦にしているので、第2の酸窒化膜25の膜厚バラツキや窒素濃度バラツキを小さくすることができる。
【0080】
vi ) 次に、上記iv )と同様に、反応管115内の雰囲気を、酸素や水分を極力低減した窒素ガス(N2)あるいはアルゴン・ガス(Ar)等の不活性ガスに置換し、炉内温度を下降させる(図7のV5)。引き続いて、700〜850℃の温度で、反応管115内の雰囲気を窒素を含まない酸化性ガスに置換して、図3(e)に示すように、第2の酸窒化膜25と下地のシリコン21との間に第3のシリコン酸化膜26(膜厚1〜5nm)を形成する(図7のH5)。上記雰囲気としてはオゾン(O3)またはオゾン(O3)を含む酸素ガス(O3/O2)を用い、上記雰囲気の圧力を1Pa以下の低圧に設定する。なお、第3のシリコン酸化膜26の膜厚は、酸窒化により増大した正孔トラップを低減するのに適切であり、酸化温度はこの膜厚範囲で良好な膜質が得られる温度範囲となっている。
【0081】
上述のように第1及び第2のシリコン酸化膜22,24の膜厚バラツキを小さくし、第1及び第2の酸窒化膜23,25の膜厚バラツキや窒素濃度バラツキを小さくし、かつ第2の酸窒化膜25と下地のシリコン21との界面21aを平坦にしているので、第3のシリコン酸化膜26の膜厚バラツキや窒素濃度バラツキを小さくすることができ、第3のシリコン酸化膜26と下地のシリコン21との界面21aも平坦に仕上げることができる。
【0082】
また、上記雰囲気中のオゾンから解離した単原子状酸素は、酸素分子に比して酸窒化膜中の窒素原子の存在の影響をあまり受けることなく、酸窒化膜中を容易に拡散し、かつシリコンと容易に反応する。したがって、既に形成されている酸窒化膜23,25の窒素濃度バラツキの影響をあまり受けることなく、第3のシリコン酸化膜26を均一な膜厚に形成することができる。なお、上記雰囲気の圧力を1Pa以下の低圧に設定する理由は、酸化種の拡散係数を低下させずに酸化速度を低下させて膜厚制御性を向上させるためである。この場合、通常の乾燥酸化に比べて、比較的低温で酸化を行っているので、窒素濃度プロファイルの再分布は起こりにくい。
【0083】
vii ) この後、反応管115内の雰囲気を、酸素や水分を極力低減した窒素ガス(N2)あるいはアルゴン・ガス(Ar)等の不活性ガスで置換し、炉内温度を下降させる(図7のV6)。十分に降温した後、反応管115から通路117Cを通して処理後・カセット室116にシリコン基板21を転送し、バルブ118Cを閉じて処理後・カセット室116を常圧にした状態でシリコン基板21を外に取り出す。これで、ゲート絶縁膜の形成が完了する。
【0084】
このようにして、第1、第2及び第3のシリコン酸化膜22,24,26の膜厚バラツキを小さくし、第1及び第2の酸窒化膜23,25の膜厚バラツキや窒素濃度バラツキを小さくし、かつ第3のシリコン酸化膜26と下地のシリコン21との界面21aを平坦にしているので、従来に比してゲート絶縁膜全体としての膜厚バラツキを小さくすることができ、ゲート絶縁膜の絶縁破壊耐圧を向上させることができる。また、ゲート絶縁膜全体の膜厚均一性や界面平坦性を損なう事なく、第2及び第3のシリコン酸化膜24,26の膜厚を1nm以上に設定できるので、Si/SiO2界面の歪みの変化や、Si2=NHなどの窒素が関与する化学種に起因する正孔トラップの増加、あるいはMOS界面に垂直な方向の電界が低い領域でのキャリア移動度の低下などの酸窒化に伴う種々の問題を解決することができる。
【0085】
また、第1及び第2の酸窒化膜23,25のうちシリコン表面21aから遠い側の第1の酸窒化膜23の窒素濃度を比較的大きくしているので、いわゆるボロンの突き抜けや層間絶縁膜からの水素の拡散が関連したホットキャリアによる素子劣化の増大を効果的に防止することができる。また、第2の酸窒化膜25の窒素濃度を比較的小さくしているので、酸窒化に伴う上述の問題、すなわちSi/SiO2界面の歪みの変化や、Si2=NHなどの窒素が関与する化学種に起因する正孔トラップの増加、あるいはMOS界面に垂直な方向の電界が低い領域でのキャリア移動度の低下などを効果的に抑えることができる。
【0086】
(第2の実施形態)
図4(a)〜(e)は、この発明の第2の実施形態のゲート絶縁膜形成方法によってゲート絶縁膜を形成する場合の工程途中のウェーハ断面を示し、図8はその加熱サイクルを示している。この実施形態では、酸化・酸窒化用チャンバ115としてランプ加熱型酸化炉(反応管)を用いており、加熱サイクルは縦軸にウェーハ温度(オプティカル・パイロメータ等で測定する)、横軸に処理時間をとって示している。ウェーハとしては単結晶シリコン基板31を用いている。以下、図4(a)〜(e)、図8および図9を適宜参照しながら、この実施形態のゲート絶縁膜形成方法を説明する。
【0087】
i) まず、シリコン基板31を処理前カセット室113から洗浄室114に転送する。洗浄室114内で、予め窒素ガス(N2)あるいはアルゴン・ガス(Ar)等の不活性ガスで置換するか、または10−4〜10−6Paの高真空にすることにより、酸素や水分を極力低減した雰囲気中において、図4(a)に示すシリコン基板31の表面31aを洗浄する。これにより、シリコン基板31の表面31aを清浄かつ自然酸化膜の無い状態にする。続いて、洗浄室114から通路117Aを通して、予め洗浄室114と同じ雰囲気にしておいた酸化・酸窒化用の反応管115内にシリコン基板31を転送して設置する。
【0088】
ii ) 次に、反応管115内のその雰囲気中にシリコン基板31を保持した状態で、シリコン基板31をランプ加熱して昇温させる(図8のV1)。これにより、昇温時の酸化が抑制され、清浄かつ自然酸化膜のないシリコン表面を維持できる。なお、炉内温度は700℃以下なので、窒素ガス雰囲気であっても、シリコン基板1の表面は窒化しない。また、ランプ加熱型酸化炉によれば、抵抗加熱型酸化炉に比して短時間で昇温(および降温)ができるので、さらに酸化を抑制することができる。引き続き、300〜700℃の温度で、反応管115内の雰囲気を窒素を含まない酸化性ガスに置換して、図4(a)に示すように、シリコン基板31の表面31aに第1のシリコン酸化膜32を形成する(図8のH1)。自然酸化膜のないシリコン表面31aに第1のシリコン酸化膜32を形成するので、第1のシリコン酸化膜32の膜厚を均一にすることができ、第1のシリコン酸化膜32と下地のシリコン31との界面31aを平坦にすることができる。また、加熱温度を700℃以下に設定することにより、シリコン表面31aの酸化を緩やかに行うことができる。特に、雰囲気の圧力を1Pa以下の低圧に設定することにより、1原子層毎に層状に酸化することができる。さらに、上記雰囲気を水蒸気(H2O)、オゾン(O3)、またはこれらを含む酸素ガス(H2O/O2,O3/O2)とすることにより、酸素分子のみで酸化を行う場合に比して、小粒径の酸化種の存在により第1のシリコン酸化膜32を緻密に形成できる。これとともに、第1のシリコン酸化膜32と下地のシリコン31との界面31aの平坦性をさらに良くすることができる。なお、これらの雰囲気では、酸化速度が大きいので、層状に酸化するためには、1Pa以下の低圧に設定する必要がある。
【0089】
このようにして、第1のシリコン酸化膜32の膜厚バラツキを小さくし、かつ第1のシリコン酸化膜32と下地のシリコン31との界面31aを平坦にすることができる。なお、第1のシリコン酸化膜32の膜厚が0.3〜1.0nmとなるように、圧力、時間を調節する。
【0090】
iii ) 次に、反応管115内の雰囲気を、酸素や水分を極力低減した窒素ガス(N2)あるいはアルゴン・ガス(Ar)等の不活性ガスに置換し、シリコン基板31を空冷で降温した後、再度ランプ加熱して昇温する(図8のV2)。これにより、工程移行期間中のわずかな酸化を抑制できる。したがって、次に形成する酸窒化膜の膜厚バラツキや窒素濃度バラツキを小さくできるだけでなく、既に形成された第1のシリコン酸化膜32中に混入する水素原子も少なくなるので、界面準位の生成や電子捕獲等の水素に起因した素子劣化も抑制できる。また、ランプ加熱型酸化炉によれば、抵抗加熱型酸化炉に比して短時間で昇温および降温ができるので、さらに酸化を抑制でき、水素原子の混入を少なくすることができる。
【0091】
引き続いて、1000〜1200℃の温度で、反応管115内の雰囲気を窒素を含む酸化性ガスに置換して、図4(b)に示すように、第1のシリコン酸化膜32と下地のシリコン31との間に第1の酸窒化膜33(膜厚1〜5nm)を形成する(図8のH2)。上記雰囲気としては一酸化窒素(NO)、一酸化二窒素(N2O)、二酸化窒素(NO2)などを用いる。雰囲気の圧力は、常圧でも低圧でも良い。なお、第1の酸窒化膜33の膜厚は、高い窒素濃度を実現する上で適切である。
【0092】
上述のように第1のシリコン酸化膜32の膜厚バラツキを小さくし、かつ第1のシリコン酸化膜32と下地のシリコン31との界面31aを平坦にしているので、第1の酸窒化膜33の膜厚バラツキや窒素濃度バラツキを小さくすることができる。
【0093】
なお、この第1の酸窒化膜33は、後述する第2の酸窒化膜35よりも最終的にシリコン表面31aから遠い側に位置するので、上記雰囲気としてアンモニア(NH3)を用いたとしても、アンモニアの水素基(-H)に起因するキャリア捕獲は素子特性に影響を及ぼしにくい。したがって、上記雰囲気としてアンモニア(NH3)を用いても良い。特に、雰囲気をアンモニアからなる単体ガスとして、第1の酸窒化膜33ではなくシリコン窒化膜を形成するようにしても良い。
【0094】
iv ) 次に、反応管115内の雰囲気を、酸素や水分を極力低減した窒素ガス(N2)あるいはアルゴン・ガス(Ar)等の不活性ガスに置換し、シリコン基板31を空冷で降温した後、再度ランプ加熱して昇温する(図6のV3)。これにより、工程移行期間中のわずかな酸化を抑制できる。引き続いて、700〜1000℃の温度で、反応管115内の雰囲気を窒素を含まない酸化性ガスに置換して、図4(c)に示すように、第1の酸窒化膜33と下地のシリコン31との間に第2のシリコン酸化膜34を形成する(図8のH3)。上記雰囲気としてはオゾン(O3)またはオゾン(O3)を含む酸素ガス(O3/O2)を用い、上記雰囲気の圧力を1Pa以下の低圧に設定する。
【0095】
上述のように第1のシリコン酸化膜32の膜厚バラツキを小さくし、第1の酸窒化膜33の膜厚バラツキおよび窒素濃度バラツキを小さくしているので、第2のシリコン酸化膜34の膜厚バラツキを小さくすることができ、第2のシリコン酸化膜34と下地のシリコン31との界面31aも平坦に仕上げることができる。
【0096】
また、上記雰囲気中のオゾンから解離した単原子状酸素は、酸素分子に比して酸窒化膜中の窒素原子の存在の影響をあまり受けることなく、酸窒化膜中を容易に拡散し、かつシリコンと容易に反応する。したがって、既に形成されている酸窒化膜33の窒素濃度バラツキの影響をあまり受けることなく、第2のシリコン酸化膜34を均一な膜厚に形成することができる。また、ランプ加熱型酸化炉によれば、抵抗加熱型酸化炉に比して高温短時間の酸化を行えるので、酸化種の拡散係数をさらに大きくできる。したがって、既に形成されている酸窒化膜33の窒素濃度バラツキの影響をさらに少なくすることができ、第2のシリコン酸化膜34をさらに均一な膜厚に形成することができる。なお、上記雰囲気の圧力を1Pa以下の低圧に設定する理由は、酸化種の拡散係数を低下させずに酸化速度を低下させて膜厚制御性を向上させるためである。この場合、通常の乾燥酸化に比べて、比較的低温で酸化を行っているので、窒素濃度プロファイルの再分布は起こりにくい。なお、所望の全絶縁膜厚を得るには、主にこの酸化での圧力、時間を調節する。
【0097】
v) 次に、上記iii )と同様に、反応管115内の雰囲気を、酸素や水分を極力低減した窒素ガス(N2)あるいはアルゴン・ガス(Ar)等の不活性ガスに置換し、シリコン基板31を空冷で降温した後、再度ランプ加熱して昇温する(図8のV4)。引き続いて、900〜1100℃の温度で、反応管115内の雰囲気を窒素を含む酸化性ガスに置換して、図4(d)に示すように、第2のシリコン酸化膜34と下地のシリコン31との間に第2の酸窒化膜35(膜厚1〜5nm)を形成する(図8のH4)。上記雰囲気としては一酸化窒素(NO)、一酸化二窒素(N2O)、二酸化窒素(NO2)などを用いる。雰囲気の圧力は、常圧でも低圧でも良いが、ここでは第1の酸窒化膜33の窒素濃度よりも第2の酸窒化膜35の窒素濃度を低くするように、第1の酸窒化膜33形成時よりも圧力あるいは温度を低く設定する。なお、第2の酸窒化膜35の膜厚は、0.5〜3原子%の窒素濃度を実現するのに適切である。
【0098】
上述のように第1のシリコン酸化膜32の膜厚バラツキを小さくし、第1の酸窒化膜33の膜厚バラツキや窒素濃度バラツキを小さくしているのに加えて、第2のシリコン酸化膜34の膜厚バラツキを小さくし、かつ第2のシリコン酸化膜34と下地のシリコン31との界面31aを平坦にしているので、第2の酸窒化膜35の膜厚バラツキや窒素濃度バラツキを小さくすることができる。
【0099】
vi ) 次に、上記iv )と同様に、反応管115内の雰囲気を、酸素や水分を極力低減した窒素ガス(N2)あるいはアルゴン・ガス(Ar)等の不活性ガスに置換し、シリコン基板31を空冷で降温した後、再度ランプ加熱して昇温する(図8のV5)。引き続いて、700〜850℃の温度で、反応管115内の雰囲気を窒素を含まない酸化性ガスに置換して、図4(e)に示すように、第2の酸窒化膜35と下地のシリコン31との間に第3のシリコン酸化膜36(膜厚1〜5nm)を形成する(図8のH5)。上記雰囲気としてはオゾン(O3)またはオゾン(O3)を含む酸素ガス(O3/O2)を用い、上記雰囲気の圧力を1Pa以下の低圧に設定する。なお、第3のシリコン酸化膜36の膜厚は、酸窒化により増大した正孔トラップを低減するのに適切であり、酸化温度はこの膜厚範囲で良好な膜質が得られる温度範囲となっている。
【0100】
上述のように第1及び第2のシリコン酸化膜32,34の膜厚バラツキを小さくし、第1及び第2の酸窒化膜33,35の膜厚バラツキや窒素濃度バラツキを小さくし、かつ第2の酸窒化膜35と下地のシリコン31との界面31aを平坦にしているので、第3のシリコン酸化膜36の膜厚バラツキや窒素濃度バラツキを小さくすることができ、第3のシリコン酸化膜36と下地のシリコン31との界面31aも平坦に仕上げることができる。
【0101】
また、上記雰囲気中のオゾンから解離した単原子状酸素は、酸素分子に比して酸窒化膜中の窒素原子の存在の影響をあまり受けることなく、酸窒化膜中を容易に拡散し、かつシリコンと容易に反応する。したがって、既に形成されている酸窒化膜33,35の窒素濃度バラツキの影響をあまり受けることなく、第3のシリコン酸化膜36を均一な膜厚に形成することができる。また、ランプ加熱型酸化炉によれば、抵抗加熱型酸化炉に比して高温短時間の酸化を行えるので、酸化種の拡散係数をさらに大きくできる。したがって、既に形成されている酸窒化膜33,35の窒素濃度バラツキの影響をさらに少なくすることができ、第3のシリコン酸化膜36をさらに均一な膜厚に形成することができる。なお、上記雰囲気の圧力を1Pa以下の低圧に設定する理由は、酸化種の拡散係数を低下させずに酸化速度を低下させて膜厚制御性を向上させるためである。この場合、通常の乾燥酸化に比べて、比較的低温で酸化を行っているので、窒素濃度プロファイルの再分布は起こりにくい。
【0102】
vii ) この後、反応管115内の雰囲気を、酸素や水分を極力低減した窒素ガス(N2)あるいはアルゴン・ガス(Ar)等の不活性ガスで置換し、シリコン基板31を空冷して降温する(図8のV6)。十分に降温した後、反応管115から通路117Cを通して処理後・カセット室116にシリコン基板31を転送し、バルブ118Cを閉じて処理後・カセット室116を常圧にした状態でシリコン基板31を外に取り出す。これで、ゲート絶縁膜の形成が完了する。
【0103】
このようにして、第1、第2及び第3のシリコン酸化膜32,34,36の膜厚バラツキを小さくし、第1及び第2の酸窒化膜33,35の膜厚バラツキや窒素濃度バラツキを小さくし、かつ第3のシリコン酸化膜6と下地のシリコン31との界面31aを平坦にしているので、従来に比してゲート絶縁膜全体としての膜厚バラツキを小さくすることができ、ゲート絶縁膜の絶縁破壊耐圧を向上させることができる。また、ゲート絶縁膜全体の膜厚均一性や界面平坦性を損なう事なく、第2及び第3のシリコン酸化膜34,36の膜厚を1nm以上に設定できるので、Si/SiO2界面の歪みの変化や、Si2=NHなどの窒素が関与する化学種に起因する正孔トラップの増加、あるいはMOS界面に垂直な方向の電界が低い領域でのキャリア移動度の低下などの酸窒化に伴う種々の問題を解決することができる。
【0104】
また、第1及び第2の酸窒化膜33,35のうちシリコン表面31aから遠い側の第1の酸窒化膜3の窒素濃度を比較的大きくしているので、いわゆるボロンの突き抜けや層間絶縁膜からの水素の拡散に関連したホットキャリアによる素子劣化の増大を効果的に防止することができる。また、第2の酸窒化膜35の窒素濃度を比較的小さくしているので、酸窒化に伴う上述の問題、すなわちSi/SiO2界面の歪みの変化や、Si2=NHなどの窒素が関与する化学種に起因する正孔トラップの増加、あるいはMOS界面に垂直な方向の電界が低い領域でのキャリア移動度の低下などを効果的に抑えることができる。
【0105】
なお、以上の第1、第2の実施形態では5層構造のゲート絶縁膜を形成したが、当然ながらこれに限られるものではない。この発明は7層構造以上のゲート絶縁膜を形成する場合にも適用することができる。
【0106】
また、ウェーハ110としてシリコン基板を用いたが、SOI(シリコン・オン・インシュレータ)のように、絶縁基板の片面にシリコン層が形成されているようなものを用いることもできる。
【0107】
【発明の効果】
以上より明らかなように、請求項1のゲート絶縁膜形成方法では、第1及び第2のシリコン酸化膜の膜厚バラツキを小さくでき、第1の酸窒化膜の膜厚バラツキおよび窒素濃度バラツキを小さくでき、しかも第2のシリコン酸化膜と下地のシリコンとの界面も平坦に仕上げることができる。したがって、従来に比してゲート絶縁膜全体としての膜厚バラツキを小さくでき、ゲート絶縁膜の絶縁破壊耐圧を向上させることができる。また、この結果、第2のシリコン酸化膜の膜厚を十分に設定できるので、Si/SiO2界面の歪みの変化やSi2=NHなどの窒素が関与する化学種に起因する正孔トラップの増加、あるいはMOS界面に垂直な方向の電界が低い領域でのキャリア移動度の低下などの酸窒化に伴う種々の問題を解決することができる。
【0108】
しかも、形成したゲート絶縁膜上にP+多結晶シリコンからなるゲート電極(不純物としてボロンがイオン注入されている)を形成して表面チャネル型PMOSFETを作製する場合に、下地のシリコンから遠い側にある第1の酸窒化膜によって、いわゆるボロンの突き抜け(ゲート電極中のボロンが熱処理によってゲート絶縁膜を通りシリコン基板まで達してフラット・バンド電圧を変動させる現象)を防止することができる。また、ゲート電極上の層間絶縁膜から水素が拡散するのを上記第1の酸窒化膜によって遮断して、上記第3のシリコン酸化膜とシリコン基板との界面での界面準位の生成を抑えることができる。したがってホットキャリアによる素子劣化の増大を防止することができる。
【0109】
請求項2のゲート絶縁膜形成方法では、上記各膜を形成する工程を移行する期間中、上記雰囲気が不活性ガスに切り替えられるので、その期間中のわずかな酸化を抑制することができる。したがって、各膜の膜厚バラツキを小さくでき、酸窒化膜の窒素濃度のバラツキも低減することができる。また、上記期間中、上記雰囲気から既に形成された膜中に混入する水素原子も少なくなるので、界面準位の生成や電子捕獲等の水素に起因した素子劣化を抑制することができる。
【0110】
請求項3のゲート絶縁膜形成方法によれば、上記第1のシリコン酸化膜を形成する工程で、上記ウェーハを加熱する温度が700℃以下に設定されるので、シリコン表面の酸化を緩やかに行うことができる。したがって、上記第1のシリコン酸化膜と下地のシリコンとの界面をさらに平坦にでき、上記第1のシリコン酸化膜の膜厚をさらに均一にすることができる。
【0111】
請求項4のゲート絶縁膜形成方法によれば、上記各シリコン酸化膜を1原子層毎に層状に形成することができる。
【0112】
請求項5のゲート絶縁膜形成方法では、上記第1のシリコン酸化膜を形成する工程で、上記雰囲気として水蒸気(H2O)、オゾン(O3)、または水蒸気若しくはオゾン含む酸素(H2O/O2,O3/O2)を用いるので、酸素分子のみで酸化を行う場合に比して、小粒径の酸化種の存在により第1のシリコン酸化膜を緻密に形成することができる。これとともに、第1のシリコン酸化膜と下地のシリコンとの界面の平坦性を良くすることができる。したがって、後工程で形成する酸窒化膜の膜厚バラツキや窒素濃度バラツキを低減することができる。
【0113】
請求項6のゲート絶縁膜形成方法では、上記第1の酸窒化膜を形成する工程で、上記雰囲気として、一酸化窒素(NO)、一酸化二窒素(N2O)、二酸化窒素(NO2)、及びアンモニア(NH3)の中から選ばれた単体ガスまたは混合ガスを用いるので、第1の酸窒化膜を容易に形成することができる。
【0114】
請求項7のゲート絶縁膜形成方法では、上記各酸窒化膜を形成する工程で、上記雰囲気として、一酸化窒素(NO)、一酸化二窒素(N2O)、及び二酸化窒素(NO2)の中から選ばれた単体ガスまたは混合ガスを用いるので、各酸窒化膜を容易に形成することができる。
【0115】
請求項8のゲート絶縁膜形成方法では、上記第2のシリコン酸化膜または上記第2及び第3のシリコン酸化膜を形成する工程で、上記雰囲気としてオゾン(O3)またはオゾン(O3)を含む酸素ガス(O3/O2)を用いる。オゾンから解離した単原子状酸素は、酸素分子に比して酸窒化膜中の窒素原子の存在の影響をあまり受けることなく、酸窒化膜中を容易に拡散し、かつシリコンと容易に反応する。したがって、既に形成されている酸窒化膜の窒素濃度バラツキの影響をあまり受けることなく、上記第2のシリコン酸化膜または上記第2及び第3のシリコン酸化膜を均一な膜厚に形成することができる。
【0116】
請求項9のゲート絶縁膜形成方法では、上記第2のシリコン酸化膜または上記第2及び第3のシリコン酸化膜を形成する工程で、上記ウェーハを加熱する温度を700℃以上に設定しているので、酸化種の酸窒化膜中における拡散係数がさらに大きくなる。したがって、既に形成されている酸窒化膜の窒素濃度バラツキの影響をあまり受けることなく、上記第2のシリコン酸化膜または上記第2及び第3のシリコン酸化膜を均一な膜厚に形成することができる。
【0117】
請求項10のゲート絶縁膜形成方法では、第1の酸窒化膜の窒素濃度が第2の酸窒化膜の窒素濃度よりも大きくなる。シリコンの表面から遠い側の第1の酸窒化膜の窒素濃度が比較的大きくなるので、いわゆるボロンの突き抜けや層間絶縁膜からの水素の拡散に起因したホットキャリアによる素子劣化の増大を効果的に防止することができる。また、第2の酸窒化膜の窒素濃度が比較的低くなるので、酸窒化に伴う上述の問題、すなわちSi/SiO2界面の歪みの変化や、Si2=NHなどの窒素が関与する化学種に起因する正孔トラップの増加、あるいはMOS界面に垂直な方向の電界が低い領域でのキャリア移動度の低下などを抑えることができる。
【0118】
請求項11のゲート絶縁膜形成方法では、請求項1における第1の酸窒化膜に代えてシリコン窒化膜を形成しているが、請求項1と同じ作用効果を奏することができる。上記シリコン窒化膜は、アンモニアからなる単体ガスを用いているので容易に形成することができる。なお、上記シリコン窒化膜は第2の酸窒化膜よりもシリコン表面から遠い側にあるので、上記シリコン窒化膜においてアンモニアを用いた窒化に起因する電子捕獲が起こったとしても、素子特性に殆ど影響を及ぼすことがない。
【図面の簡単な説明】
【図1】 この発明の基礎となる第1の参考例のゲート絶縁膜形成方法によりゲート絶縁膜を形成する場合の工程途中のウェーハ断面を示す図である。
【図2】 この発明の基礎となる第2の参考例のゲート絶縁膜形成方法によりゲート絶縁膜を形成する場合の工程途中のウェーハ断面を示す図である。
【図3】 この発明の第1の実施形態のゲート絶縁膜形成方法によりゲート絶縁膜を形成する場合の工程途中のウェーハ断面を示す図である。
【図4】 この発明の第2の実施形態のゲート絶縁膜形成方法によりゲート絶縁膜を形成する場合の工程途中のウェーハ断面を示す図である。
【図5】 上記第1の参考例のゲート絶縁膜形成方法によりゲート絶縁膜を形成する場合の加熱サイクルを示す図である。
【図6】 上記第2の参考例のゲート絶縁膜形成方法によりゲート絶縁膜を形成する場合の加熱サイクルを示す図である。
【図7】 上記第1の実施形態のゲート絶縁膜形成方法によりゲート絶縁膜を形成する場合の加熱サイクルを示す図である。
【図8】 上記第2の実施形態のゲート絶縁膜形成方法によりゲート絶縁膜を形成する場合の加熱サイクルを示す図である。
【図9】 この発明のゲート絶縁膜形成方法を実施するのに適した装置を示す図である。
【図10】 従来のゲート絶縁膜形成方法によりゲート絶縁膜を形成する場合の膜厚バラツキの増加メカニズムを説明する図である。
【符号の説明】
1,11,21,31,201 シリコン基板
2,12,22,32,202 第1のシリコン酸化膜
3,13,23,33,203 第1の酸窒化膜
4,14,24,34,204 第2のシリコン酸化膜
25,35 第2の酸窒化膜
26,36 第3のシリコン酸化膜
110 ウェーハ
111 キャリア
112 ステージ
113 処理前・カセット室
114 洗浄室
115 酸化・酸窒化用チャンバ
116 処理後・カセット室
Claims (11)
- 不活性ガスからなる雰囲気中で、ウェーハのシリコンからなる表面を洗浄して清浄かつ自然酸化膜の無い状態にする工程 (a) と、
上記ウェーハを大気に曝すことなく上記雰囲気を窒素を含まない酸化性ガスに置換し、この雰囲気中で上記ウェーハを加熱して、上記シリコンからなる表面に第1のシリコン酸化膜を形成する工程 (b) と、
上記雰囲気を窒素を含む酸化性ガスに置換し、この雰囲気中で上記ウェーハを加熱して、上記第1のシリコン酸化膜と下地のシリコンとの間に第1の酸窒化膜を形成する工程 (c) と、
上記雰囲気を窒素を含まない酸化性ガスに置換し、この雰囲気中で上記ウェーハを加熱して、上記第1の酸窒化膜と下地のシリコンとの間に第2のシリコン酸化膜を形成する工程 (d) とを有し、
上記雰囲気を窒素を含む酸化性ガスに置換し、この雰囲気中で上記ウェーハを加熱して、上記第2のシリコン酸化膜と下地のシリコンとの間に第2の酸窒化膜を形成する工程(e)と、
上記雰囲気を窒素を含まない酸化性ガスに置換し、この雰囲気中で上記ウェーハを加熱して、上記第2の酸窒化膜と下地のシリコンとの間に第3のシリコン酸化膜を形成する工程(f)とを有することを特徴とするゲート絶縁膜形成方法。 - 請求項1に記載のゲート絶縁膜形成方法において、
上記各膜を形成する工程を移行する期間中、上記雰囲気を不活性ガスに切り替えることを特徴とする絶縁膜形成方法。 - 請求項1に記載のゲート絶縁膜形成方法において、
上記第1のシリコン酸化膜を形成する工程で、上記ウェーハを加熱する温度を300℃以上700℃以下に設定することを特徴とするゲート絶縁膜形成方法。 - 請求項1に記載のゲート絶縁膜形成方法において、
上記各シリコン酸化膜を形成する工程で、上記雰囲気の圧力を大気圧よりも低く設定することを特徴とするゲート絶縁膜形成方法。 - 請求項1に記載のゲート絶縁膜形成方法において、
上記第1のシリコン酸化膜を形成する工程で、上記雰囲気として水蒸気、オゾン、または水蒸気若しくはオゾン含む酸素を用いることを特徴とするゲート絶縁膜形成方法。 - 請求項1に記載のゲート絶縁膜形成方法において、
上記第1の酸窒化膜を形成する工程で、上記雰囲気として、一酸化窒素、一酸化二窒素、二酸化窒素、及びアンモニアの中から選ばれた単体ガスまたは混合ガスを用いることを特徴とするゲート絶縁膜形成方法。 - 請求項1に記載のゲート絶縁膜形成方法において、
上記各酸窒化膜を形成する工程で、上記雰囲気として、一酸化窒素、一酸化二窒素、及び二酸化窒素の中から選ばれた単体ガスまたは混合ガスを用いることを特徴とするゲート絶縁膜形成方法。 - 請求項1に記載のゲート絶縁膜形成方法において、
上記第2のシリコン酸化膜または上記第2及び第3のシリコン酸化膜を形成する工程で、上記雰囲気としてオゾンまたはオゾンを含む酸素を用いることを特徴とするゲート絶縁膜形成方法。 - 請求項1に記載のゲート絶縁膜形成方法において、
上記第2のシリコン酸化膜または上記第2及び第3のシリコン酸化膜を形成する工程で、上記雰囲気の圧力を大気圧よりも低く設定するとともに、上記ウェーハを加熱する温度を700℃以上1200℃以下に設定することを特徴とするゲート絶縁膜形成方法。 - 請求項1に記載のゲート絶縁膜形成方法において、
上記第1の酸窒化膜を形成する工程と上記第2の酸窒化膜を形成する工程とで、形成される第1の酸窒化膜の窒素濃度が第2の酸窒化膜の窒素濃度よりも大きくなるように、上記雰囲気の圧力、または上記ウェーハを加熱する温度若しくは時間を変えることを特徴とするゲート絶縁膜形成方法。 - 不活性ガスからなる雰囲気中で、ウェーハのシリコンからなる表面を洗浄して清浄かつ自然酸化膜の無い状態にする工程(a)と、
上記ウェーハを大気に曝すことなく上記雰囲気を窒素を含まない酸化性ガスに置換し、この雰囲気中で上記ウェーハを加熱して、上記シリコンからなる表面に第1のシリコン酸化膜を形成する工程(b)と、
上記雰囲気をアンモニアからなる単体ガスに置換し、この雰囲気中で上記ウェーハを加熱して、上記第1のシリコン酸化膜と下地のシリコンとの間にシリコン窒化膜を形成する工程(c)と、
上記雰囲気を窒素を含まない酸化性ガスに置換し、この雰囲気中で上記ウェーハを加熱して、上記シリコン窒化膜と下地のシリコンとの間に第2のシリコン酸化膜を形成する工程(d)と、
上記雰囲気を窒素を含む酸化性ガスに置換し、この雰囲気中で上記ウェーハを加熱して、上記第2のシリコン酸化膜と下地のシリコンとの間に第2の酸窒化膜を形成する工程(e)と、
上記雰囲気を窒素を含まない酸化性ガスに置換し、この雰囲気中で上記ウェーハを加熱して、上記第2の酸窒化膜と下地のシリコンとの間に第3のシリコン酸化膜を形成する工程(f)とを有することを特徴とするゲート絶縁膜形成方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP18373896A JP3981426B2 (ja) | 1996-07-12 | 1996-07-12 | ゲート絶縁膜形成方法 |
US08/888,470 US5926741A (en) | 1996-07-12 | 1997-07-07 | Method of forming gate dielectric films for MOSFETs without generation of natural oxide films |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP18373896A JP3981426B2 (ja) | 1996-07-12 | 1996-07-12 | ゲート絶縁膜形成方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH1032328A JPH1032328A (ja) | 1998-02-03 |
JP3981426B2 true JP3981426B2 (ja) | 2007-09-26 |
Family
ID=16141117
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP18373896A Expired - Fee Related JP3981426B2 (ja) | 1996-07-12 | 1996-07-12 | ゲート絶縁膜形成方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US5926741A (ja) |
JP (1) | JP3981426B2 (ja) |
Families Citing this family (37)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6319857B1 (en) * | 1996-09-16 | 2001-11-20 | Advanced Micro Devices, Inc. | Method of fabricating stacked N-O-N ultrathin gate dielectric structures |
US6177312B1 (en) * | 1998-03-26 | 2001-01-23 | Advanced Micro Devices, Inc. | Method for removing contaminate nitrogen from the peripheral gate region of a non-volatile memory device during production of such device |
US6509283B1 (en) * | 1998-05-13 | 2003-01-21 | National Semiconductor Corporation | Thermal oxidation method utilizing atomic oxygen to reduce dangling bonds in silicon dioxide grown on silicon |
JP3472482B2 (ja) | 1998-06-30 | 2003-12-02 | 富士通株式会社 | 半導体装置の製造方法と製造装置 |
US6541394B1 (en) * | 1999-01-12 | 2003-04-01 | Agere Systems Guardian Corp. | Method of making a graded grown, high quality oxide layer for a semiconductor device |
JP2000232222A (ja) * | 1999-02-10 | 2000-08-22 | Nec Corp | 半導体装置の製造方法 |
US7022623B2 (en) * | 1999-04-22 | 2006-04-04 | Micron Technology, Inc. | Method of fabricating a semiconductor device with a dielectric film using a wet oxidation with steam process |
JP3875455B2 (ja) | 1999-04-28 | 2007-01-31 | 株式会社東芝 | 半導体装置の製造方法 |
US6551946B1 (en) | 1999-06-24 | 2003-04-22 | Agere Systems Inc. | Two-step oxidation process for oxidizing a silicon substrate wherein the first step is carried out at a temperature below the viscoelastic temperature of silicon dioxide and the second step is carried out at a temperature above the viscoelastic temperature |
US6395610B1 (en) | 1999-06-24 | 2002-05-28 | Lucent Technologies Inc. | Method of making bipolar transistor semiconductor device including graded, grown, high quality oxide layer |
US6509230B1 (en) | 1999-06-24 | 2003-01-21 | Lucent Technologies Inc. | Non-volatile memory semiconductor device including a graded, grown, high quality oxide layer and associated methods |
US6492712B1 (en) * | 1999-06-24 | 2002-12-10 | Agere Systems Guardian Corp. | High quality oxide for use in integrated circuits |
US6670242B1 (en) | 1999-06-24 | 2003-12-30 | Agere Systems Inc. | Method for making an integrated circuit device including a graded, grown, high quality gate oxide layer and a nitride layer |
US6521496B1 (en) | 1999-06-24 | 2003-02-18 | Lucent Technologies Inc. | Non-volatile memory semiconductor device including a graded, grown, high quality control gate oxide layer and associated methods |
US6433383B1 (en) * | 1999-07-20 | 2002-08-13 | Advanced Micro Devices, Inc. | Methods and arrangements for forming a single interpoly dielectric layer in a semiconductor device |
GB9929614D0 (en) * | 1999-12-15 | 2000-02-09 | Koninkl Philips Electronics Nv | Method of manufacturing a transistor |
US20030235957A1 (en) * | 2002-06-25 | 2003-12-25 | Samir Chaudhry | Method and structure for graded gate oxides on vertical and non-planar surfaces |
US6281140B1 (en) * | 2000-06-12 | 2001-08-28 | Taiwan Semiconductor Manufacturing Company | Method of reducing the roughness of a gate insulator layer after exposure of the gate insulator layer to a threshold voltage implantation procedure |
US6511887B1 (en) | 2000-06-19 | 2003-01-28 | Taiwan Semiconductor Manufacturing Computer | Method for making FET gate oxides with different thicknesses using a thin silicon nitride layer and a single oxidation step |
US7148153B2 (en) * | 2000-06-20 | 2006-12-12 | Agere Systems Inc. | Process for oxide fabrication using oxidation steps below and above a threshold temperature |
KR100380278B1 (ko) * | 2000-09-29 | 2003-04-16 | 주식회사 하이닉스반도체 | 반도체장치 및 그 제조방법 |
US6890831B2 (en) * | 2002-06-03 | 2005-05-10 | Sanyo Electric Co., Ltd. | Method of fabricating semiconductor device |
KR20040025187A (ko) * | 2002-09-18 | 2004-03-24 | 삼성전자주식회사 | 반도체 장치의 게이트 절연막 구조체 및 그 형성 방법 |
US7022193B2 (en) * | 2002-10-29 | 2006-04-04 | In Kwon Jeong | Apparatus and method for treating surfaces of semiconductor wafers using ozone |
US6949804B2 (en) * | 2003-02-14 | 2005-09-27 | Seiko Epson Corporation | Semiconductor device with gate dielectric film having an oxide film and an oxynitride film |
KR100885910B1 (ko) * | 2003-04-30 | 2009-02-26 | 삼성전자주식회사 | 게이트 적층물에 oha막을 구비하는 비 휘발성 반도체메모리 장치 및 그 제조방법 |
US7709403B2 (en) | 2003-10-09 | 2010-05-04 | Panasonic Corporation | Silicon carbide-oxide layered structure, production method thereof, and semiconductor device |
US7972441B2 (en) * | 2005-04-05 | 2011-07-05 | Applied Materials, Inc. | Thermal oxidation of silicon using ozone |
KR100678473B1 (ko) * | 2005-11-28 | 2007-02-02 | 삼성전자주식회사 | 다중 게이트 절연막을 갖는 반도체 소자의 제조방법 |
KR100850138B1 (ko) * | 2006-12-26 | 2008-08-04 | 동부일렉트로닉스 주식회사 | 반도체 소자의 게이트 절연막 및 그 형성방법 |
WO2011068033A1 (en) | 2009-12-04 | 2011-06-09 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
KR101797253B1 (ko) * | 2009-12-04 | 2017-11-13 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 및 그 제조 방법 |
JP2012004275A (ja) * | 2010-06-16 | 2012-01-05 | Sumitomo Electric Ind Ltd | 炭化珪素半導体装置の製造方法 |
JP5479304B2 (ja) * | 2010-11-10 | 2014-04-23 | 信越半導体株式会社 | シリコン単結晶ウェーハの熱酸化膜形成方法 |
US9153658B2 (en) * | 2011-11-17 | 2015-10-06 | Tohoku University | Semiconductor device and method of manufacturing the same |
CN108630605B (zh) * | 2017-03-22 | 2020-12-18 | 中芯国际集成电路制造(上海)有限公司 | 半导体装置及其制造方法 |
JP7278111B2 (ja) | 2019-03-08 | 2023-05-19 | 株式会社Screenホールディングス | 熱処理方法および熱処理装置 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5198392A (en) * | 1989-11-20 | 1993-03-30 | Oki Electric Industry Co., Ltd. | Method of forming a nitrided silicon dioxide (SiOx Ny) film |
US5252515A (en) * | 1991-08-12 | 1993-10-12 | Taiwan Semiconductor Manufacturing Company | Method for field inversion free multiple layer metallurgy VLSI processing |
US5455204A (en) * | 1994-12-12 | 1995-10-03 | International Business Machines Corporation | Thin capacitor dielectric by rapid thermal processing |
-
1996
- 1996-07-12 JP JP18373896A patent/JP3981426B2/ja not_active Expired - Fee Related
-
1997
- 1997-07-07 US US08/888,470 patent/US5926741A/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPH1032328A (ja) | 1998-02-03 |
US5926741A (en) | 1999-07-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3981426B2 (ja) | ゲート絶縁膜形成方法 | |
JP3976282B2 (ja) | 信頼できる極薄酸窒化物形成のための新規なプロセス | |
US7569502B2 (en) | Method of forming a silicon oxynitride layer | |
US5827769A (en) | Method for fabricating a transistor with increased hot carrier resistance by nitridizing and annealing the sidewall oxide of the gate electrode | |
US5891809A (en) | Manufacturable dielectric formed using multiple oxidation and anneal steps | |
US7429540B2 (en) | Silicon oxynitride gate dielectric formation using multiple annealing steps | |
US5258333A (en) | Composite dielectric for a semiconductor device and method of fabrication | |
US20040175961A1 (en) | Two-step post nitridation annealing for lower EOT plasma nitrided gate dielectrics | |
JP4485754B2 (ja) | 半導体装置の製造方法 | |
US4833099A (en) | Tungsten-silicide reoxidation process including annealing in pure nitrogen and subsequent oxidation in oxygen | |
US6197647B1 (en) | Method of forming ultra-thin oxides with low temperature oxidation | |
JP3899150B2 (ja) | 絶縁膜の形成方法 | |
JP3593340B2 (ja) | 集積回路デバイスの製造方法 | |
US20090258505A1 (en) | Semiconductor device manufacturing method | |
JP3558565B2 (ja) | 不揮発性半導体装置の製造方法 | |
JP3399413B2 (ja) | 酸窒化膜およびその形成方法 | |
US5851888A (en) | Controlled oxide growth and highly selective etchback technique for forming ultra-thin oxide | |
JP3619795B2 (ja) | 半導体装置の製造方法 | |
JP3681525B2 (ja) | 半導体装置の製造方法 | |
JP2001185548A (ja) | 半導体装置およびその製造方法 | |
JPH07335876A (ja) | ゲート絶縁膜の形成方法 | |
JP3033525B2 (ja) | 半導体装置の製造方法 | |
JPH05251439A (ja) | 半導体装置の絶縁膜形成方法 | |
JP5141321B2 (ja) | 半導体装置の製造方法 | |
JPH11261065A (ja) | シリコンゲートfetの製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070424 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070605 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070626 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070702 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100706 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110706 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110706 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120706 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120706 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130706 Year of fee payment: 6 |
|
LAPS | Cancellation because of no payment of annual fees |