CN108573972B - 三维半导体器件及其形成方法 - Google Patents

三维半导体器件及其形成方法 Download PDF

Info

Publication number
CN108573972B
CN108573972B CN201810189474.3A CN201810189474A CN108573972B CN 108573972 B CN108573972 B CN 108573972B CN 201810189474 A CN201810189474 A CN 201810189474A CN 108573972 B CN108573972 B CN 108573972B
Authority
CN
China
Prior art keywords
region
gate
pad
separation structure
gate electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810189474.3A
Other languages
English (en)
Other versions
CN108573972A (zh
Inventor
李昌燮
南泌旭
李成润
姜昌锡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN108573972A publication Critical patent/CN108573972A/zh
Application granted granted Critical
Publication of CN108573972B publication Critical patent/CN108573972B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/50—EEPROM devices comprising charge-trapping gate insulators characterised by the boundary region between the core and peripheral circuit regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H10B43/35—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region with cell select transistors, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823437—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H01L21/823456—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes gate conductors with different shapes, lengths or dimensions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H01L23/53295—Stacked insulating layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B41/23—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B41/27—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/50—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the boundary region between the core region and the peripheral circuit region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/10—EEPROM devices comprising charge-trapping gate insulators characterised by the top-view layout
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

提供一种三维半导体器件及其形成方法。三维半导体器件包括：基板，包括第一区域和第二区域；第一主分离图案和第二主分离图案，设置在基板上并交叉第一区域和第二区域；栅电极，设置在第一主分离图案与第二主分离图案之间并且形成堆叠栅极组，栅电极顺序地堆叠在第一区域上并且在从第一区域到第二区域的方向上延伸；以及至少一个次分离图案，设置在第二区域上、设置在第一主分离图案与第二主分离图案之间、并且穿透设置在第二区域上的栅电极。栅电极包括在第二区域上的焊盘部分，焊盘部分比设置在第一区域上的栅电极更厚并与至少一个次分离图案接触。

Description

三维半导体器件及其形成方法
技术领域
本公开涉及半导体器件，例如涉及三维半导体器件及其形成方法。
背景技术
为了提高各种产品的价格竞争力，对半导体器件的提高的集成度的需求已经增加。为了提高半导体器件的集成度，已经提出了新的三维半导体器件。
发明内容
本公开的一方面可以提供具有提高的可靠性的三维半导体器件及其形成方法。
本公开的一方面可以提供具有提高的耐久性的三维半导体器件及其形成方法。
根据本公开的一方面，提供一种三维半导体器件。三维半导体器件包括包含第一区域和第二区域的基板。三维半导体器件包括第一栅电极和第二栅电极，第一栅电极和第二栅电极顺序地堆叠在基板的第一区域上并且平行于基板的表面且在从第一区域到第二区域的第一方向上延伸。第一栅电极和第二栅电极中的每个包括设置在第一区域上的第一单元栅极部分，并且包括在第一方向上从第一单元栅极部分延伸的第一栅极延伸部分和第二栅极延伸部分。第一栅电极包括第一焊盘部分，而第二栅电极包括第二焊盘部分。三维半导体器件包括设置在基板的第一区域上并穿透第一栅电极和第二栅电极的沟道结构。第二栅电极的第二焊盘部分设置在第二栅电极的第二栅极延伸部分的端部上，而第二栅电极包括设置在第二栅电极的第一栅极延伸部分的端部上的突出部分。
根据本公开的一个方面，提供一种三维半导体器件。三维半导体器件包括包含第一区域和第二区域的基板。三维半导体器件包括第一主分离图案和第二主分离图案，第一主分离图案和第二主分离图案设置在基板上并且交叉基板的第一区域和第二区域。三维半导体器件包括设置在第一主分离图案与第二主分离图案之间并形成堆叠栅极组的栅电极。栅电极顺序地堆叠在基板的第一区域上在从第一区域到第二区域的方向上延伸。三维半导体器件包括至少一个次分离图案，其被设置在基板的第二区域上、设置在第一主分离图案与第二主分离图案之间、并且穿透设置在基板的第二区域上的栅电极。栅电极的每个包括在基板的第二区域上的焊盘部分。焊盘部分比设置在第一区域上的栅电极中的每个更厚并且接触所述至少一个次分离图案。
根据本公开的一方面，提供一种三维半导体器件。三维半导体器件包括：基板，包括第一区域和第二区域；第一主分离图案和第二主分离图案，设置在基板上并且交叉基板的第一区域和第二区域；栅电极，设置在第一主分离图案与第二主分离图案之间并且形成堆叠栅极组，栅电极顺序地堆叠在基板的第一区域上、在从第一区域到第二区域的方向上延伸、并且包括在基板的第二区域上的焊盘部分；至少一个次分离图案，设置在基板的第二区域上、设置在第一主分离图案与第二主分离图案之间、并且穿透设置在基板的第二区域上的栅电极；以及在焊盘部分上的接触插塞。接触插塞在从焊盘部分的上表面到焊盘部分的内部的方向上延伸，并且焊盘部分接触至少一个次分离图案。
根据本公开的一方面，提供一种三维半导体器件。三维半导体器件包括：基板，包括第一区域和第二区域；第一主分离图案和第二主分离图案，设置在基板上并且交叉基板的第一区域和第二区域；栅电极，设置在第一主分离图案与第二主分离图案之间并且形成多个堆叠栅极组，栅电极顺序地堆叠在基板的第一区域上并且在从第一区域到第二区域的方向上延伸；第一上虚设图案和第二上虚设图案，第一上虚设图案和第二上虚设图案设置在所述多个堆叠栅极组中的最上面的堆叠栅极组上，第一上虚设图案在从第一区域到第二区域的方向上延伸，第二上虚设图案被设置为与交叠第一区域的栅电极间隔开；缓冲线，设置在第一上虚设图案上；串选择线，设置在缓冲线上，串选择线包括下串选择线和在下串选择线上的上串选择线。下串选择线的焊盘部分和第一上虚设图案的焊盘部分被布置为具有在第一方向上从第一区域向下形成的台阶结构，并且第二上虚设图案的焊盘部分具有在垂直于第一方向的第二方向上向下形成的台阶结构。
根据本公开的一方面，提供一种形成半导体器件的方法。该方法包括：在包括第一区域和第二区域的基板上形成模结构，模结构包括交替地且重复地堆叠的层间绝缘层和牺牲层；通过图案化模结构在基板的第二区域上形成台阶；通过形成穿透模结构的第一主分离沟槽和第二主分离沟槽以及在第一主分离沟槽与第二主分离沟槽之间形成至少一个次分离沟槽而暴露模结构的牺牲层，所述至少一个次分离沟槽穿透台阶的一部分，所述至少一个次分离沟槽穿透的牺牲层利用牺牲焊盘部分和牺牲突出部分形成并设置为由所述至少一个次分离沟槽彼此间隔开；由栅极替代已经暴露的牺牲层，栅极包括通过替代牺牲焊盘部分而形成的焊盘部分以及通过替代牺牲突出部分而形成的突出部分；以及形成分别填充第一主分离沟槽和第二主分离沟槽的第一主分离图案和第二主分离图案以及填充所述至少一个次分离沟槽的次分离图案。
根据本公开的一方面，提供一种形成半导体器件的方法。该方法包括：在包括第一区域和第二区域的基板上形成模结构，模结构包括交替地且重复地堆叠的层间绝缘层和牺牲层；通过图案化模结构在基板的第二区域上形成台阶；在台阶的上表面上形成与牺牲层接触的牺牲图案；通过形成穿透模结构的第一主分离沟槽和第二主分离沟槽以及在第一主分离沟槽与第二主分离沟槽之间形成至少一个次分离沟槽而暴露模结构的牺牲层和牺牲图案；由栅极替代已经暴露的牺牲层及牺牲图案；以及形成分别填充第一主分离沟槽和第二主分离沟槽的第一主分离图案和第二主分离图案以及填充所述至少一个次分离沟槽的次分离图案。
附图说明
从以下结合附图的详细描述，本公开的以上及其它方面、特征和其它优点将被更清楚地理解。
图1是根据本公开的一示例实施方式的三维半导体器件的示意框图。
图2是根据本公开的一示例实施方式的三维半导体器件的存储单元阵列的电路图。
图3是根据本公开的一示例实施方式的三维半导体器件的部件的示意俯视图。
图4是图3的区域的一示例的俯视图。
图5是三维地示出图4的区域“B”的透视图。
图6是图5的部件的分解透视图。
图7A是沿图4的线I-I'截取的剖视图。
图7B是沿图4的线II-II'截取的剖视图。
图7C是沿图4的线III-III'截取的剖视图。
图8是根据一示例实施方式的三维半导体器件的部件的示意剖视图。
图9是图7A的区域“C”的局部放大图。
图10是图7B的区域“D”的局部放大图。
图11是根据一修改示例实施方式的三维半导体器件的部件的示意俯视图。
图12是沿图11的线II-II'截取的剖视图。
图13是根据一修改示例实施方式的三维半导体器件的部件的示意分解透视图。
图14A是根据一修改示例实施方式的三维半导体器件的一示例的局部放大图。
图14B是根据一修改示例实施方式的三维半导体器件的一修改示例的局部放大图。
图14C是根据一修改示例实施方式的三维半导体器件的另一修改示例的局部放大图。
图15是根据一修改示例实施方式的三维半导体器件的部件的示意俯视图。
图16A是沿图15的线I-I'截取的剖视图。
图16B是沿图15的线II-II'截取的剖视图。
图17是示出根据示例实施方式的形成三维半导体器件的方法的流程图。
图18A、图18B、图19A、图19B、图21A和图21B是示出根据示例实施方式的形成三维半导体器件的方法的剖视图。
图20A、图20B、图22A和图22B是示出根据本公开的示例实施方式的形成三维半导体器件的方法的局部放大图。
具体实施方式
现在将参照附图在下文中更全面地描述本公开，在附图中示出了各种实施方式。然而，本发明可以以许多不同的形式被实现，并且不应该被解释为限于在此阐述的示例实施方式。这些示例实施方式仅是示例，并且许多实施方案和变化是可能的，其不需要这里提供的细节。还应强调，本公开提供替代示例的细节，但是这样的替代的列举不是穷尽的。此外，各种示例之间的细节的一致性不应该被解释为要求这样的细节，列出这里描述的每个特征的每个可能的变化是不切实际的。在确定本发明的要求时应当参考权利要求的语言。
除非上下文另行指示，否则术语第一、第二、第三等用作标记以将一个元件、部件、区域、层或部分与另一元件、部件、区域、层或部分(其可以是类似的或者可以不是类似的)区分开。因此，以下在说明书的一个部分(或权利要求)中讨论的第一元件、部件、区域、层或部分可以在说明书的另外的部分(或另外的权利要求)中被称作第二元件、部件、区域、层或部分。
将理解，当一元件被称为“连接”或“联接”到另外的元件，或者在另外的元件“上”时，它能直接连接或联接到所述另外的元件或者直接在所述另外的元件上，或者可以存在居间元件。相反，当一元件被称为“直接连接”或“直接联接”到另外的元件，或者“接触”另外的元件或“与”另外的元件“接触”时，没有居间元件存在。用来描述元件之间的关系的其它词语应当以类似的方式被解释(例如“在之间”和“直接在之间”、“邻近于”和“直接邻近于”等)。
当在这里使用时，描述为被“电连接”的物体被配置为使得电信号能从一个物体传递到另一物体，除非另有指示。因此，物理连接到不允许电流穿过的无源电绝缘部件(例如印刷电路板的预浸料层、连接两个装置的电绝缘粘合剂、电绝缘的底部填充物或模层等)的无源电传导部件(例如导线、焊盘、内部电线等)不被电连接到该部件。
参照图1至图16B，根据示例实施方式的三维半导体器件将被描述。参照图1至图10，根据一示例实施方式的三维半导体器件将被描述。根据一示例实施方式的三维半导体器件可以参照作为整体的图1至图10被描述，但是为了其更容易理解或描述将参照图1至图10中的每个或其组合被描述。因此，即使在三维半导体器件参照图1至图10中的每个或其组合被描述的情况下，图1至图10当中不直接被描述的其他附图也可以被认为示出了该三维半导体器件。
参照图1，根据一示例实施方式的三维半导体器件1将被描述。图1是根据本公开的一示例实施方式的三维半导体器件的示意框图。
当在这里使用时，半导体器件可以指诸如半导体芯片(例如形成在管芯上的存储器芯片和/或逻辑芯片)、半导体芯片的堆叠、包括堆叠在封装基板上的一个或更多个半导体芯片的半导体封装、或者包括多个封装的层叠封装器件。这些器件可以使用球栅阵列、引线键合、穿通基板通路或其它电连接元件形成，并且可以包括诸如易失性存储器件或非易失性存储器件的存储器件。
参照图1，三维半导体器件1可以包括存储单元阵列2、行解码器3、页缓冲器4、列解码器5和控制电路6。存储单元阵列2可以包括多个存储块BLK。
存储单元阵列2可以包括布置成多个行和多个列的多个存储单元。存储单元阵列2中包括的多个存储单元可以通过多个字线WL、至少一个公共源极线CSL、多个串选择线SSL、至少一个地选择线GSL等被电连接到行解码器3。多个存储单元可以通过多个位线BL电连接到页缓冲器4和列解码器5。在一示例实施方式中，布置在相同行中的多个存储单元可以连接到公共字线WL，而布置在相同列中的多个存储单元可以连接到公共位线BL。
行解码器3可以连接到多个存储块BLK，并且可以将驱动信号提供到根据块选择信号选择的存储块BLK的字线WL。例如，行解码器3可以从外部源接收地址信息ADDR，并且解码已经接收到的地址信息ADDR，从而确定要被提供给电连接到存储单元阵列2的字线WL、公共源极线CSL、串选择线SSL和地选择线GSL的至少一部分。
页缓冲器4可以通过位线BL电连接到存储单元阵列2。页缓冲器4可以连接到根据由列解码器5解码的地址选择的位线BL。页缓冲器4可以根据操作模式临时存储要被存储在存储单元中的数据或者可以检测存储在存储单元中的数据。例如，页缓冲器4在程序的操作模式中可以作为写入驱动器电路***作，并且在读取模式中可以作为感测放大器电路***作。页缓冲器4可以从控制逻辑接收电能(例如电压或电流)以被传输到已经被选择的位线BL。
列解码器5可以在页缓冲器4与外部器件(例如存储控制器)之间提供数据传输路径。列解码器5可以解码从外部源输入的地址以选择位线BL中的一个。列解码器5可以连接到存储块BLK，并且可以将数据信息提供到根据块选择信号选择的存储块BLK的位线BL。
控制电路6可以控制三维半导体器件1的整体操作。控制电路6可以接收控制信号和外部电压，并且可以根据已经接收到的控制信号***作。控制电路6可以包括使用外部电压产生内部操作所需的电压(例如编程电压、读取电压、擦除电压等)的电压发生器。控制电路6可以响应于控制信号控制读取操作、写入操作和/或擦除操作。
参照图2，图1所示的三维半导体器件(图1的1)的存储单元阵列(图1的2)的电路将被描述。图2是存储单元阵列2的示意电路图。根据一示例实施方式的三维半导体器件可以包括垂直NAND闪速存储器件。
参照图2，存储单元阵列(图1的2)可以包括多个存储单元串S，其包括串联连接的n个存储单元MC1至MCn以及串联连接到存储单元MC1至MCn的彼此相反端的地选择晶体管GST和串选择晶体管SST。串联连接的N个存储单元MC1至MCn可以分别被连接到n个字线WL1至WLn用于选择存储单元MC1至MCn。
在一示例实施方式中，在多个存储单元串S的每个串中，下虚设单元可以设置在地选择晶体管GST与第一存储单元MC1之间。
在一示例实施方式中，在多个存储单元串S的每个串中，虚设单元或缓冲单元可以被设置在串选择晶体管SST与第n存储单元MCn之间。例如，电连接到虚设栅极或虚设字线的虚设存储单元可以不具有如同正常存储单元一样在其间传输数据的到位线的任何连接。或者或另外地，在一些实施方式中，虚设单元可以是到不被电激活以接收读取和/或写入电压的字线的存储单元，和/或可以是其数据被存储控制器忽略的存储单元。这样，无论数据是否被存储在虚设存储单元中，虚设存储单元可以不导致这样的虚设存储单元中的任何数据与存储器件外部的源的通信。
地选择晶体管GST的栅极端子可以连接到地选择线GSL，而源极端子可以连接到公共源极线CSL。串选择晶体管SST的栅极端子可以连接到串选择线SSL，而源极端子可以连接到存储单元MCn的漏极端子。图2示出单个地选择晶体管GST和单个串选择晶体管SST被连接到串联连接的n个存储单元MC1至MCn的结构。或者，多个地选择晶体管GST或多个串选择晶体管SST也可以连接于此。
在一示例实施方式中，虚设线或缓冲线BUL可以设置在字线WL1至WLn当中的最上面的字线WLn与串选择线SSL之间。如上所述，根据示例实施方式，虚设单元或缓冲单元可以设置在串选择晶体管SST与第n存储单元MCn之间。该布置可以在构成存储块的多个存储单元串S的每个串中重复。例如，串中的虚设单元被放置成共同连接到虚设字线或缓冲线BUL。在一些实施方式中，施加到未选择字线的相同或更低的电压可以被施加到虚设字线。
串选择晶体管SST的漏极端子可以连接到多个位线BL1至BLm。当信号通过串选择线SSL施加到串选择晶体管SST的栅极端子时，通过位线BL1至BLm施加的信号可以被传送到串联连接的n个存储单元MC1至MCn以执行数据读取操作和数据写入操作。此外，具有预定电平的擦除电压可以通过形成在基板中的阱区域被施加，从而执行擦除记录在存储单元MC1至MCn中的数据的擦除操作。
根据一示例实施方式的三维半导体器件可以包括至少一个虚设串DS。虚设串DS可以被提供为包括与位线BL1至BLm电隔离的虚设沟道的串。
随后，参照图3，图1中描述的存储单元阵列(图1的2)的存储块BLK的示意描述将被提供。图3是根据一示例实施方式的三维半导体器件的部件的示意俯视图。
参照图3，图1中描述的存储单元阵列(图1的2)可以包括包含第一存储块BLK1和第二存储块BLK2的一对存储块2BLK。第一存储块BLK1可以相对于第二存储块BLK2具有镜像对称结构或左右对称结构。
存储单元阵列(图1的2)的存储块BLK可以以一对存储块2BLK被重复布置的方式形成。因此，存储单元阵列(图1的2)的存储块BLK可以包括在一方向(Y方向)上重复布置的存储块的对2BLK。
存储单元阵列(图1的2)的存储块BLK可以被以线性方式提供并在第一方向(X方向)上延伸的主分离图案MS分开。例如，第一存储块BLK1和第二存储块BLK2的每个可以设置在彼此相邻设置的一对主分离图案MS之间。
第一次分离图案ASa、第二次分离图案ASb和单元次分离图案ASc可以设置在一对主分离图案MS之间。第一次分离图案ASa可以设置在第二次分离图案ASb之间。单元次分离图案ASc可以具有与第一次分离图案ASa相对的端部。
随后，参照图4和图5以及图3，在图2中描述的一对存储块(图2的标记为2BLK的每对)将被描述。图4是图3的区域的一示例的俯视图，而图5是三维地示出图4的区域“B”的透视图。
参照图4和图5以及图3，主分离图案MS、第一次分离图案ASa、第二次分离图案ASb和单元次分离图案ASc可以设置在具有第一区域A1(例如第一区)和第二区域A2(例如第二区)的基板10上。主分离图案MS、第一次分离图案ASa、第二次分离图案ASb和单元次分离图案ASc可以形成为具有相同的宽度(例如在Y方向上)和高度(例如在Z方向)。
主分离图案MS可以以线性方式提供，并且可以平行于基板10的表面10s并在第一方向(X方向)上延伸。由主分离图案MS限制的存储单元阵列(图1的2)的存储块BLK可以布置在垂直于第一方向(X方向)并平行于基板10的表面10s的第二方向(Y方向)上。基板10可以被提供为使用诸如硅材料等的半导体材料形成的半导体基板。
主分离图案MS可以交叉基板10的第一区域A1和第二区域A2。例如，主分离图案MS可以沿着第一区域A1(例如第一区)和第二区域A2(例如第二区)两者连续地延伸。因此，主分离图案MS可以形成在基板10的第一区域A1和第二区域A2上。
第一次分离图案ASa和第二次分离图案ASb可以形成在基板10的第二区域A2上。因此，第一次分离图案ASa和第二次分离图案ASb可以交叠基板10的第二区域A2并且可以不交叠基板10的第一区域A1。
单元次分离图案ASc可以形成在基板10的第一区域A1上。因此，单元次分离图案ASc可以交叠基板10的第一区域A1并且可以不交叠基板10的第二区域A2。单元次分离图案ASc和第一次分离图案ASa可以具有彼此面对的端部并且可以被设置为彼此间隔开(例如在X方向上)。
布置在垂直于基板10的表面10s并垂直于第一方向(X方向)和第二方向(Y方向)的第三方向(Z方向)上的栅电极70可以设置在基板10的第一区域A1和第二区域A2上。层间绝缘层12可以设置在基板10上。层间绝缘层12可以插置在栅电极70之间以及在栅电极70与基板10之间。层间绝缘层12可以使用硅氧化物形成。
主分离图案MS可以穿透栅电极70并且允许栅电极70被设置为彼此间隔开。因此，栅电极70可以设置在主分离图案MS之间。
单元次分离图案ASc可以穿透设置在基板10的第一区域A1上的栅电极70，而第一次分离图案ASa和第二次分离图案ASb可以穿透设置在基板10的第二区域A2上的栅电极70。设置在彼此相邻设置的主分离图案MS之间的栅电极70可以形成单个存储块BLK。
栅电极70当中的最上面的栅电极可以设置在基板10的第一区域A1上。例如，栅电极70当中的最上面的栅电极可以交叠基板10的第一区域A1并且可以不交叠基板10的第二区域A2。
栅电极70当中的最上面的栅电极可以被主分离图案MS和单元次分离图案ASc以及设置在主分离图案MS与单元次分离图案ASc之间的串分离图案SS分开。设置为通过主分离图案MS、单元次分离图案ASc和串分离图案SS彼此间隔开的栅电极可以被提供为上述串选择线(图2的SSL)。串分离图案SS的每个可以设置在彼此相邻设置的单个主分离图案MS与单元次分离图案ASc之间。
栅电极70当中的最下面的栅电极可以被提供为上述的地选择线(图2的GSL)。栅电极70当中的设置在地选择线GSL与串选择线SSL之间的栅极电极可以包括上述的n个字线(图2的WL1至WLn)。在一个实施方式中，n个字线(图2的WL1至WLn)可以被称为字线WL。字线WL可以在第一区域A1上通过单元次分离图案ASc分开，并且可以在第二区域A2上通过第一次分离图案ASa和第二次分离图案ASb分开。存储单元(图2的MC1至MCn)可以设置在第一区域A1上。
在一示例实施方式中，栅电极70当中的设置在字线WL与串选择线SSL之间的栅电极可以被提供为上述缓冲线(图2的BUL)。
栅电极70可以具有暴露的端部。栅电极70的暴露的端部可以被定义为焊盘部分。栅电极70的焊盘部分可以被提供为其厚度大于栅电极70的厚度的部分。例如，它们可以被描述为凸起部分。
栅电极70当中与串选择线SSL对应的栅电极的暴露的焊盘部分70s可以设置在相同的水平处，例如在离基板10的表面10s的均一的高度处。栅电极70当中与缓冲线BUL对应的栅电极的暴露的焊盘部分70f可以设置在离基板10的表面10s的均一的高度处。
设置在缓冲线BUL与基板10之间的栅电极70的一部分或全部可以形成堆叠栅极组SG。
堆叠栅极组SG的每个可以包括多个栅电极70。例如，堆叠栅极组SG的每个可以包括多个字线WL。
堆叠栅极组SG当中的设置在相对较低部分中的下堆叠栅极组SGb的栅电极70的焊盘部分70p可以比堆叠栅极组SG当中的设置在相对较高部分中的上堆叠栅极组SGa的栅电极70的焊盘部分70p在第一方向(X方向)上突出得更远。例如，堆叠栅极组SG的每个的栅电极70的焊盘部分70p可以被布置为具有向下形成的台阶结构，以在沿着第一方向(X方向)相邻的焊盘之间在第一方向(X方向)上具有第一高度Hc的高度差。例如，相邻堆叠栅极组SG的焊盘部分70p可以被布置为具有向下形成的台阶结构(例如从最靠近串选择线SSL的焊盘部分70p开始)，使得X方向上的相邻的焊盘部分70p在第一方向(X方向)上从第一区域A1具有第一高度Hc的高度差。
主分离图案MS可以包括第一主分离图案MS1和设置在第一主分离图案MS1的任一侧上的第二主分离图案MS2。例如，第一主分离图案MS1可以设置在第二主分离图案MS2之间。如上所述，每个堆叠栅极组SG的栅电极70的焊盘部分70p可以被布置为具有形成在相邻焊盘部分70p之间的台阶结构，以在相邻焊盘部分70p之间在第二方向(Y方向)上具有第二高度差Hb。例如，当在Y方向上从标记为70p-1的焊盘部分70p横过到焊盘部分70p-n时，每个随后的相邻焊盘部分可以具有增加的高度差Hb，直到到达一个或更多个中间焊盘部分，在此之后，每个随后的相邻焊盘部分可以具有减小的高度差Hb直到焊盘部分70p-n。在形成相邻的堆叠栅极组SG的栅电极70的第一方向(X方向)上的相邻焊盘部分70p可以布置为具有向下形成第一高度Hc的台阶结构，第一高度Hc大于在从第一主分离图案MS1到第二主分离图案MS2的方向上的单个堆叠栅极组SG的相邻焊盘部分70p之间在垂直于第一方向的第二方向(例如Y方向)上的第二高度Hb，其中第一方向和第二方向两者平行于基板10的表面10s。第二高度Hb和第一高度Hc指高度的相对差值。术语“第一高度”和“第二高度”被用作标记并且可以彼此互换。
由在第二方向(Y方向)上每个堆叠栅极组SG的栅电极70的焊盘部分70p的第二高度Hb所示的台阶可以具有比由在第一方向(X方向)上堆叠栅极组SG的栅电极70的焊盘部分70p的第一高度Hc所示的台阶更小的高度。例如，第一高度Hc对应于下堆叠栅极组SGb的栅电极70的焊盘部分70p的一焊盘部分的顶表面与上堆叠栅极组SGa的栅电极70的焊盘部分70p的在第一方向(X方向)上延伸的相应焊盘部分的顶表面之间在第三方向(Z方向)上的距离。第二高度Hb对应于下堆叠栅极组SGb或上堆叠栅极组SGa的栅电极70的在第二方向(Y方向)上延伸的相邻焊盘部分70p的顶表面之间在第三方向(Z方向)上的距离。在一些实施方式中，在第一方向(X方向)上彼此相邻的两个焊盘部分70p之间在第三方向(Z方向)上的第一高度Hc的距离大于在第二方向(Y方向)上彼此相邻的两个焊盘部分70p之间在第三方向(Z方向)上的第二高度Hb的距离。
由堆叠栅极组SG的栅电极70的在第一方向(X方向)上的焊盘部分70p的第一高度Hc所示的台阶可以大于由设置在比堆叠栅极组SG更高水平处的串选择线SSL与在第一方向(X方向)上的、设置在串选择线SSL的下部上的缓冲线BUL的焊盘部分70p之间的第三高度Ha所示的台阶。
堆叠栅极组SG当中的任何堆叠栅极组SG将参照图6被描述。图6是图5的部件的分解透视图。
参照图6，堆叠栅极组SG当中的任何单个堆叠栅极组SG可以包括在第三方向(Z方向)上顺序布置并且设置为彼此间隔开的多个栅电极70。
形成堆叠栅极组SG的每个栅电极70可以包括第一单元栅极部分80a、第二单元栅极部分80b、第一栅极延伸部分82a、第二栅极延伸部分82b、第三栅极延伸部分83a、第四栅极延伸部分83b和栅极连接部分81。
第一单元栅极部分80a和第二单元栅极部分80b可以被单元次分离图案(图4的ASc)分开以被设置为彼此间隔开。
第一栅极延伸部分82a和第二栅极延伸部分82b可以从第一单元栅极部分80a延伸。第一栅极延伸部分82a和第二栅极延伸部分可以被第二次分离图案(图4的ASb)中的任一个分开以被设置为彼此间隔开。
第三栅极延伸部分83a和第四栅极延伸部分83b可以从第二单元栅极部分80b延伸。第三栅极延伸部分83a和第四栅极延伸部分83b可以被第二次分离图案(图4的ASb)中的任一个分开以被设置为彼此间隔开。
彼此相邻设置的第二栅极延伸部分82b与第三栅极延伸部分83a可以被第一次分离图案(图4的ASa)分开以被设置为彼此间隔开。
栅极连接部分81可以将第一单元栅极部分80a和第二单元栅极部分80b连接到第一栅极延伸部分82a、第二栅极延伸部分82b、第三栅极延伸部分83a和第四栅极延伸部分83b。
栅电极70可以包括焊盘部分70p。例如，栅电极70的第一栅极延伸部分82a、第二栅极延伸部分82b、第三栅极延伸部分83a和第四栅极延伸部分83b可以包括焊盘部分70p。
焊盘部分70p可以不彼此交叠。栅电极70可以包括形成在第一栅电极70a、第二栅电极70b、第三栅电极70c和第四栅电极70d的端部上的第一焊盘部分70pa、第二焊盘部分70pb、第三焊盘部分70pc和第四焊盘部分70pd。因此，单个堆叠栅极组SG中的焊盘部分70p的数量可以等于形成堆叠栅极组SG的堆叠栅电极的数量。
第一单元栅极部分80a、第二单元栅极部分80b、第一栅极延伸部分82a、第二栅极延伸部分82b、第三栅极延伸部分83a、第四栅极延伸部分83b以及栅极连接部分81可以具有基本上相同的厚度。焊盘部分70p可以比第一单元栅极部分80a、第二单元栅极部分80b、第一栅极延伸部分82a、第二栅极延伸部分82b、第三栅极延伸部分83a、第四栅极延伸部分83b和栅极连接部分81的每个更厚。
形成堆叠栅极组SG的每个的第一栅电极70a、第二栅电极70b、第三栅电极70c和第四栅电极70d当中的最上面的第四栅电极70d可以包括形成在第四栅极延伸部分83b的端部上的第四焊盘部分70pd。第一栅电极70a、第二栅电极70b和第三栅电极70c的第四栅极延伸部分83b可以设置在第四栅电极70d的第四焊盘部分70pd下面。
第三栅电极70c可以包括形成在第三栅极延伸部分83a的端部上的第三焊盘部分70pc。第一栅电极70a和第二栅电极70b的第三栅极延伸部分83a可以设置在第三栅电极70c的第三焊盘部分70pc下面。
第二栅电极70b可以包括形成在第二栅极延伸部分82b的端部上的第二焊盘部分70pb。第一栅电极70a的第二栅极延伸部分82b可以设置在第二栅电极70b的第二焊盘部分70pb下面。
第一栅电极70a可以包括形成在第一栅极延伸部分82a的端部上的第一焊盘部分70pa。焊盘部分70p的每个可以包括设置在第一方向(X方向)上的第一侧70x和设置在第二方向(Y方向)上的第二侧70y。
沟道结构(图4的40C)可以设置在基板10的第一区域A1上。沟道结构40C可以设置在穿透栅电极70和层间绝缘层12的沟道孔40H中。参照图7A、图7B和图7C，将描述电连接到沟道结构(图4的40C)的位线接触插塞、电连接到栅电极70的栅接触插塞、电连接到上述位线接触插塞和栅接触插塞的位线BL和栅线、主分离图案MS、第一次分离图案ASa、第二次分离图案ASb和单元次分离图案ASc。图7A是沿图4的线I-I'截取的剖视图，图7B是沿图4的线II-II'截取的剖视图，并且图7C是沿图4的线III-III'截取的剖视图。
参照图7A、图7B和图7C，可电连接到沟道结构40C的位线接触插塞87可以设置在沟道结构40C上。电连接到焊盘部分70p的栅接触插塞86可以设置在栅电极70的焊盘部分70p上。覆盖栅电极70的盖绝缘结构INS可以设置在基板10上。栅接触插塞86的侧表面可以被盖绝缘结构INS围绕。
电连接到位线接触插塞87的位线BL可以设置在位线接触插塞87上。可电连接到栅接触插塞86的栅线92可以设置在栅接触插塞86上。栅接触插塞86和位线接触插塞87可以是例如由诸如金属的导电材料形成的导电插塞。
主分离图案MS、第一次分离图案ASa、第二次分离图案ASb和单元次分离图案ASc可以穿透栅电极70和层间绝缘层12，以延伸到盖绝缘结构INS的内部。主分离图案MS、第一次分离图案ASa、第二次分离图案ASb和单元次分离图案ASc中的每个可以包括芯部分62和覆盖芯部分62的侧表面的间隔物部分60。
在一示例实施方式中，芯部分62可以使用导电材料(例如多晶硅、钨(W)、金属氮化物等)形成。间隔物部分60可以使用绝缘材料(例如硅氧化物等)形成。
杂质区域58可以设置在基板10中的芯部分62下面。杂质区域58可以使用具有与基板10的邻近于杂质区域58设置的区域的导电类型不同的导电类型的材料形成。例如，杂质区域58可以具有n型导电性，而基板10的邻近于杂质区域58设置的区域可以具有p型导电性。杂质区域58可以被提供为公共源极线(图2的CSL)。杂质区域58可以被电连接到芯部分62。
沟道结构40C可以设置在沟道孔40H中，沟道孔40H在垂直于基板10的表面10s的第三方向(Z方向)上延伸并穿透栅电极70和层间绝缘层12。沟道结构40C的一示例将参照图8被描述。图8是根据一示例实施方式的三维半导体器件的部件的示意剖视图。
参照图8，沟道结构40C的每个可以包括半导体图案42、芯图案50、焊盘图案52、半导体层48、第一电介质层46和信息存储层44。半导体图案42可以与基板10接触。半导体图案42可以具有面对用作地选择线GSL的栅电极70的侧表面。半导体图案42可以设置在比可用作字线WL的栅电极70的水平更低的水平处。半导体图案42可以被提供为可使用选择性外延生长(SEG)工艺形成的外延材料层。例如，半导体图案42可以使用单晶硅形成。
芯图案50可以设置在半导体图案42上并且可以使用绝缘材料(例如硅氧化物等)形成。焊盘图案52可以设置在芯图案50上。焊盘图案52可以具有n型导电性并且可以被提供为晶体管的漏极端子。焊盘图案52可以使用多晶硅形成。焊盘图案52可以设置在比可用作串选择线SSL的最上面的栅电极70的水平更高的水平处。
半导体层48可以覆盖芯图案50的侧表面和底表面。芯图案50和半导体层48可以穿透串选择线SSL和字线WL。半导体层48可以与半导体图案42接触。半导体层48可以被称为沟道层。半导体层48可以使用多晶硅层形成。半导体层48可以在焊盘图案52的侧表面上延伸。
第一电介质层46可以设置在半导体层48的外侧表面上。信息存储层44可以设置在第一电介质层46与栅电极70之间。设置在栅电极70的上表面和下表面上并且在沟道结构40C与栅电极70之间延伸的第二电介质层72可以被设置。
第一电介质层46可以被提供为隧道电介质。第一电介质层46可以包括硅氧化物和/或杂质掺杂硅氧化物。信息存储层44可以被提供为用于将信息存储在诸如闪速存储器件等的非易失性存储器件中的层。例如，信息存储层44可以使用诸如硅氮化物的材料形成，根据非易失性存储器件(诸如闪速存储器件)的操作条件通过第一电介质层46捕获并保留从半导体层48注入的电子，或者擦除捕获在信息存储层44中的电子。第二电介质层72可以形成为包括高k电介质(例如铝氧化物(AlO)等)。第二电介质层72可以被提供为阻挡电介质。
栅电极70的每个可以包括第一导电层76和第二导电层78。第一导电层76可以覆盖第二导电层78的上表面和下表面，以在第二导电层78与沟道结构40C之间延伸。
栅电极70的焊盘部分70p和栅接触插塞86将参照图9和图10被描述。图9是图7A的区域“C”的局部放大图，而图10是图7B的区域“D”的局部放大图。
参照图9和10，如图6所述，焊盘部分70p的每个可以包括设置在第一方向(X方向)上的第一侧70x和设置在第二方向(Y方向)上的第二侧70y。此外，如上所述，焊盘部分70p可以被提供为其在第三方向(Z方向)上的厚度大于栅电极70在第三方向(Z方向)上的厚度的部分。
栅接触插塞86可以与焊盘部分70p的上表面接触以延伸到焊盘部分70p的内部。栅接触插塞86可以包括阻挡物层88a和插塞层88b。阻挡物层88a可以被设置为围绕具有柱形式的插塞层88b的侧表面和底表面。阻挡物层88a可以包括金属性氮化物(例如钛氮化物(TiN)等)，而插塞层88b可以包括金属(例如W等)。
栅接触插塞86可以穿透焊盘部分70p的第一导电层76以延伸到第二导电层78的内部。第一导电层76可以使用阻挡物金属(例如TiN等)形成，而第二导电层78可以使用具有比第一导电层76的电特性更好的电特性的金属(例如W等)形成。因此，由于栅接触插塞86可以与第二导电层78直接接触，并且栅接触插塞86与第二导电层78接触的面积可以增加，所以栅接触插塞86与焊盘部分70p之间的电阻水平可以降低。因此，根据示例实施方式，可以提供具有改善的电阻特性的三维半导体器件。此外，由于具有增加的厚度的焊盘部分70p可以与栅接触插塞86稳定接触，所以可以提高根据示例实施方式的三维半导体器件的可靠性和耐久性。
如上所述，主分离图案MS、第一次分离图案ASa、第二次分离图案ASb和单元次分离图案ASc中的每个可以包括芯部分62和覆盖芯部分62的侧表面的间隔物部分60。将参照图10描述上述邻近于间隔物部分60和层间绝缘层12设置的栅电极70以及芯部分62和间隔物部分60。
参照图10，间隔物部分60可以在栅电极70的方向上突出。栅电极70的端部可以在第二方向(Y方向)上比层间绝缘层12更远地凹入。因此，在主分离图案MS、第一次分离图案ASa、第二次分离图案ASb和单元次分离图案ASc当中，在彼此相邻设置的两个分离图案之间的栅电极70的宽度可以比层间绝缘层12的宽度更窄。
根据一示例实施方式，在设置于第一次分离图案ASa与第二次分离图案ASb之间并设置于缓冲线BUL下面的栅电极70当中，栅电极的暴露部分或最上面的栅电极的一部分可以被提供为焊盘部分70p，但是本公开不限于此。例如，栅电极70的一部分可以包括突出部分。在设置于第一次分离图案ASa与第二次分离图案ASb之间并设置于缓冲线BUL下面的栅电极70当中，最上面的栅电极的一部分可以被提供为栅电极70的突出部分。栅电极70的突出部分将参照图11至图14C被描述。图11是根据一修改示例实施方式的三维半导体器件的部件的示意俯视图；图12是沿图11的线II-II'截取的剖视图；图13是根据一修改示例实施方式的三维半导体器件的部件的示意分解透视图；图14A是根据一修改示例实施方式的三维半导体器件的一示例的局部放大图；图14B是根据一修改示例实施方式的三维半导体器件的一修改示例的局部放大图；图14C是根据一修改示例实施方式的三维半导体器件的另一修改示例的局部放大图。由于除了图11至图14C中的栅电极70的突出部分之外的其余部件与参照图1至图10描述的相同，图1至图10中提供的描述将被省略。因此，未在图11至图14C中单独描述的部件可以被解释为图1至图10中描述的部件。
参照图11和图12，栅电极70的一部分可以具有与第一次分离图案ASa和第二次分离图案ASb接触的突出部分74。例如，形成如图5所述的堆叠栅极组SG的栅电极70可以具有突出部分74。栅电极70的突出部分74可以被设置为与主分离图案MS间隔开。
如上所述，主分离图案MS可以包括第一主分离图案MS1和第二主分离图案MS2。在可形成堆叠栅极组SG的栅电极70中，栅电极70的焊盘部分70p可以被布置为具有在从第一主分离图案MS1到第二主分离图案MS2的方向上向下形成的台阶结构。
形成设置在彼此相邻设置的两个主分离图案MS之间的堆叠栅极组SG的栅电极70的突出部分74可以与设置在两个主分离图案MS之间的第一次分离图案ASa和第二次分离图案ASb接触。与上述第一次分离图案ASa和第二次分离图案ASb接触的栅电极70的突出部分74可以与第一次分离图案ASa和第二次分离图案ASb的面对第二主分离图案MS2的侧表面接触。栅电极70的焊盘部分70p可以与第一次分离图案ASa和第二次分离图案ASb的面对第一主分离图案MS1的侧表面接触。
形成堆叠栅极组SG当中的任何堆叠栅极组SG的栅电极70将参照图13被描述。图13的栅电极70将基于图6中描述的第一栅电极70a、第二栅电极70b、第三栅电极70c和第四栅电极70d被描述。
参照图13，如图6所示，单个堆叠栅极组SG可以包括第一栅电极70a、第二栅电极70b、第三栅电极70c和第四栅电极70d。在第一栅电极70a、第二栅电极70b、第三栅电极70c和第四栅电极70d当中，最下面的第一栅电极70a可以不包括突出部分74，而第一栅电极70a上的第二栅电极70b、第三栅电极70c和第四栅电极70d可以包括突出部分74。
形成单个堆叠栅极组SG的第一栅电极70a、第二栅电极70b、第三栅电极70c和第四栅电极70d当中的最上面的第四栅电极70d可以包括形成在第四栅极延伸部分83b的端部上的第四焊盘部分70pd以及形成为从第三栅极延伸部分83a的一部分在第一方向(X方向)上延伸的突出部分74d。
第三栅电极70c可以包括形成在第三栅极延伸部分83a的端部上的第三焊盘部分70pc以及从第二栅极延伸部分82b的一部分延伸的突出部分74c。
第二栅电极70b可以包括形成在第二栅极延伸部分82b的端部上的第二焊盘部分70pb以及从第一栅极延伸部分82a的一部分延伸的突出部分74b。
因此，突出部分74b、74c和74d可以被设置为与第二栅电极70b、第三栅电极70c和第四栅电极70d的焊盘部分70pb、70pc和70pd间隔开，并且可以被连接到第二栅电极70b、第三栅电极70c和第四栅电极70d。
就突出部分74b、74c和74d以及焊盘部分70pb、70pc和70pd而言，其宽度可以在第一方向(X方向)上相同。例如，突出部分74b、74c和74d在第一方向(X方向)上的宽度可以与焊盘部分70pb、70pc和70pd在第一方向(X方向)上的宽度相同。就突出部分74b、74c和74d以及焊盘部分70pb、70pc和70pd而言，其宽度可以在第二方向(Y方向)上不同。例如，焊盘部分70pb、70pc和70pd在第二方向(Y方向)上的宽度可以大于突出部74b、74c和74d在第二方向(Y方向)上的宽度。第二栅电极70b、第三栅电极70c和第四栅电极70d中的突出部分74b、74c和74d的每个可以包括其厚度在第一方向(X方向)上增加的部分。在水平方向上邻近于突出部分74b、74c和74d设置的焊盘部分70pa、70pb和70pc可以包括其厚度在第一方向(X方向)上增加的部分，并且包括其厚度在垂直于第一方向(X方向)的方向(例如如图14A所示的第二方向(Y方向))上增加的部分。第四栅电极70d的焊盘部分70pd可以包括其厚度在第一方向(X方向)上增加的部分，并且可以不包括其厚度在第二方向(Y方向)上增加的部分。
突出部分74的组成材料和结构可以根据突出部分74在第二方向(Y方向)上的宽度而变化。上述突出部分74的各种示例将分别参照图14A、图14B和图14C被描述。图14A、图14B和图14C的每个是图12的区域“E”的局部放大图。
首先，参照图14A，突出部分74的每个可以包括栅电极70和第二电介质层72。例如，突出部分74的每个可以包括第一导电层76、第二导电层78和第二电介质层72。突出部分74的每个的第一导电层76可以覆盖第二导电层78的下表面和上表面，以在第二导电层78的侧表面与盖绝缘结构INS之间延伸。突出部分74的每个的第二电介质层72可以插置在第一导电层76与盖绝缘结构INS之间，并且可以在第一导电层76与层间绝缘层12之间延伸。
参照图14B，突出部分74的每个可以包括第一导电层76和第二电介质层72。第二电介质层72可以插置在第一导电层76与盖绝缘结构INS之间，并且可以在第一导电层76与层间绝缘层12之间延伸。
参照图14C，突出部分74的每个可以包括第二电介质层72。突出部分74的第二电介质层72可以具有从栅电极70的一部分延伸的形式。
如参照图1至图14C所述，根据示例实施方式，堆叠栅极组SG当中的最上面的堆叠栅极组SGa可以直接被设置在缓冲线BUL下面。此外，地选择线GSL可以被包括在堆叠栅极组SG当中的最下面的堆叠栅极组(例如下堆叠栅极组SGb)中，但是本公开不限于此。例如，上虚设图案可以被另外地设置在堆叠栅极组SG当中的最上面的堆叠栅极组SGa与缓冲线BUL之间。下虚设图案和地选择线GSL可以设置在最下面的堆叠栅极组SG与基板10之间。如上所述的设置虚设图案和地选择线GSL的示例将参照图15、图16A和图16B被描述。图15是根据一修改示例实施方式的三维半导体器件的部件的示意俯视图；图16A是沿图15的线I-I'截取的剖视图；图16B是沿图15的线II-II'截取的剖视图。
在下文中，参照图15、图16A和图16B，将仅提供基于图11至图14A中的描述的附加的描述。因此，与图11至图14A以及图1至图10中描述的部件重叠的部件的描述将被省略。因此，参照图15、图16A和图16B描述的部件当中未单独描述的部件可以被解释为图1至图10和图11至图14A中描述的部件。
参照图15、图16A和图16B，第一上虚设图案DMa和第二上虚设图案DMb可以设置在堆叠栅极组SG当中的最上面的堆叠栅极组(例如上堆叠栅极组SGa)上。第一上虚设图案DMa可以在从第一区域A1到第二区域A2的方向上延伸。缓冲线BUL可以设置在第一上虚设图案DMa上。
在一个实施方式中，第二上虚设图案DMb可以不交叠基板10的第一区域A1，并且可以设置在基板10的第二区域A2上。在另一实施方式中，第二上虚设图案DMb可以被设置为与交叠第一区域A1的栅电极70间隔开。
串选择线SSL可以包括设置在不同水平处的至少两个层。例如，串选择线SSL可以包括下串选择线SSL_L和在下串选择线SSL_L上的上串选择线SSL_H。上串选择线SSL_H可以不包括其厚度已经增加的焊盘部分，而下串选择线SSL_L可以包括其厚度已经在其端部上增加的焊盘部分70s。因此，上串选择线SSL_H可以形成为具有均匀的厚度，而下串选择线SSL_L可以形成为具有其厚度已经增加的端部，例如焊盘部分70s。
下串选择线SSL_L的焊盘部分70s和第一上虚设图案DMa的焊盘部分70b1可以被布置为具有在第一方向(X方向)上从第一区域A1向下形成的台阶结构。第二上虚设图案DMb可以包括具有在第一上虚设图案DMa的方向上向下形成的台阶结构的焊盘部分70b2。下虚设图案DMc可以包括具有在第一方向(X方向)上从第一区域A1向下形成的台阶结构的焊盘部分70b3，而地选择线GSL可以包括在地选择线GSL的最下部处在最外侧上的焊盘部分70g。
图16B中的区域“E”可以具有与图12中的区域“E”相同的结构。因此，参照图13、图14A、图14B和图14C提供的图12的区域“E”中的突出部分74的描述可以被等同地应用于图16B的区域“E”中的突出部分74。
随后，将参照图17描述根据示例实施方式的形成三维半导体器件的方法。图17是示出根据示例实施方式的形成三维半导体器件的方法的流程图。
参照图17，在S10中，包括交替地且重复地堆叠的层间绝缘层和牺牲层的模结构可以被形成。在S15中，第一台阶可以通过执行第一图案化工艺被形成。在S20中，第二台阶可以通过执行第二图案化工艺形成。第一台阶和第二台阶可以具有在彼此垂直的方向上向下形成的结构。在S25中，牺牲图案可以形成在第一台阶和第二台阶的端部的牺牲层上。在S30中，盖绝缘层可以被形成。盖绝缘层可以覆盖模结构和牺牲图案。在S35中，沟道结构可以被形成。沟道结构可以穿透模结构。在S40中，穿透模结构并暴露牺牲层和牺牲图案的沟槽可以被形成。在S45中，牺牲层和牺牲图案可以由栅极替代。在S50中，填充沟槽的分离图案可以被形成。在S55中，连接结构可以被形成。
根据参照图17描述的示例实施方式的形成三维半导体器件的方法的一示例将参照图18A至图22B以及图11被描述。图18A、图19A和图21A是沿图11的线I-I'截取的剖视图；图18B、图19B和图21B是沿图11的线II-II'截取的剖视图；图20A和图20B是图19A的区域“F”的局部放大图；并且图22A和图22B是图21B的区域“D”的局部放大图。
参照图11、图17、图18A和图18B，在S10中，包括交替地且重复地堆叠的层间绝缘层12和牺牲层14的模结构可以被形成。模结构可以形成在基板10上。基板10可以被提供为半导体基板。基板10可以包括第一区域A1和第二区域A2。牺牲层14可以使用硅氮化物形成，而层间绝缘层12可以使用硅氧化物形成。
在S15中，第一台阶S1a和S1b可以通过执行第一图案化工艺形成。在S20中，第二台阶S2可以通过执行第二图案化工艺形成。第一图案化工艺和第二图案化工艺可以对模结构执行。因此，模结构可以包括具有在不同方向上向下形成的台阶结构的第一台阶S1a和S1b以及第二台阶S2。第一台阶S1a和S1b以及第二台阶S2可以形成在基板10的第二区域A2上。
第一台阶S1a和S1b可以形成为具有在彼此相反的方向上从其任何一个部分(例如中央部分)向下形成的结构。第一台阶S1a和S1b可以具有向下形成第一高度H1的台阶结构，而第二台阶S2可以具有向下形成大于第一高度H1的第二高度H2的台阶结构。
上台阶US可以形成在模结构的上部区域中。上台阶US可以被提供为串选择线(图5、图7A和图7B的SSL)和缓冲线(图5和图7A的BUL)的台阶。第一台阶S1a和S1b以及第二台阶S2可以被提供为堆叠栅极组(图5、图7A和图7B的SG)的台阶。
在一示例实施方式中，在形成上台阶US之后，第一台阶S1a和S1b以及第二台阶S2可以通过图案化设置在上台阶US下面的层间绝缘层12和牺牲层14而被形成在基板10的第二区域A2上。上述图案化工艺可以使用光致抗蚀剂图案执行。例如，在形成光致抗蚀剂图案之后，模结构的在光致抗蚀剂图案下面的部分被蚀刻，并且光致抗蚀剂图案的尺寸被减小。使用利用减小的光致抗蚀剂图案重复地蚀刻模结构的一部分的方法，第一台阶S1a和S1b、第二台阶S2和上台阶US可以被形成。
在一示例实施方式中，层间绝缘层12可以在第一台阶S1a和S1b、第二台阶S2和上台阶US中被暴露。
参照图11、图17、图19A和图19B，层间绝缘层12的暴露部分可以从第一台阶S1a和S1b、第二台阶S2以及上台阶US去除。因此，牺牲层14可以在第一台阶S1a和S1b、第二台阶S2以及上台阶US中被暴露。
随后，在S25中，牺牲图案可以形成在暴露于第一台阶S1a和S1b、第二台阶S2以及上台阶US中的牺牲层14上。形成牺牲图案的方法的一示例将参照图20A和图20B被描述。
参照图11、图17、图19A和图19B以及图20A，牺牲绝缘层20可以形成在包括第一台阶S1a和S1b、第二台阶S2以及上台阶US的基板上。牺牲绝缘层20可以使用具有与牺牲层14的选择性蚀刻等级相似或相等的选择性蚀刻等级的材料形成。例如，牺牲绝缘层20可以使用硅氮化物形成。牺牲绝缘层20可以以沉积在第一台阶S1a和S1b、第二台阶S2以及上台阶US的侧表面上的牺牲绝缘层20的厚度比沉积在第一台阶S1a和S1b、第二台阶S2以及上台阶US的上表面上的牺牲绝缘层20的厚度更薄的方式形成。
参照图11、图17、图19A和图19B以及图20B，牺牲图案20a可以通过部分地蚀刻牺牲绝缘层(图20A的20)而形成。牺牲图案20a可以形成在牺牲层14的暴露部分的上表面上，例如在台阶结构的上表面上。牺牲绝缘层(图20A的20)的部分蚀刻可以包括牺牲绝缘层(图20A的20)的各向同性蚀刻。因此，在牺牲绝缘层(图20A的20)中，设置在台阶结构的侧表面上并且具有相对较薄的厚度的牺牲绝缘层(图20A的20)可以首先被去除。设置在台阶结构的上表面上并且具有相对较厚的厚度的牺牲绝缘层(图20A的20)可以保留以被形成为牺牲图案20a。
参照图11、图17、图21A和图21B，第一盖绝缘层30可以被形成。第一盖绝缘层30可以形成在包括牺牲图案20a的基板上。在一示例实施方式中，牺牲层14当中的最上面的牺牲层可以被去除。然而，去除最上面的牺牲层的操作可以被省略。
可以形成覆盖模结构的第一盖绝缘层30和第二盖绝缘层35。
沟道结构40C可以形成在基板10的第一区域A1上。沟道结构40C可以在第三方向(Z方向)上从基板10的表面延伸。沟道结构40C可以形成在穿透模结构的层间绝缘层12、牺牲层14和第二盖绝缘层35的沟道孔40H中。形成沟道结构40C可以包括在由沟道孔40H暴露的基板10上形成半导体图案、在半导体图案上的沟道孔40H的侧壁上形成信息存储层和第一电介质层、形成共形地覆盖沟道孔40H的半导体层、形成部分地填充半导体层上的沟道孔40H的芯图案、以及形成填充芯图案上的沟道孔40H的其余部分的焊盘图案。因此，可以形成具有与图8中描述的结构相同的结构的沟道结构40C。覆盖沟道结构40C的第三盖绝缘层53可以形成在第二盖绝缘层35上。
在S40中，可以形成穿透第二盖绝缘层35、第三盖绝缘层53和模结构并暴露牺牲层14和牺牲图案20a的沟槽。用于形成图11中描述的主分离图案MS、第一次分离图案ASa、第二次分离图案ASb和单元次分离图案ASc的沟槽可以形成在与图11中描述的主分离图案MS、第一次分离图案ASa、第二次分离图案ASb和单元次分离图案ASc相同的位置中。
沟槽可以包括主分离沟槽55M以及在主分离沟槽55M之间的次分离沟槽55Ab和55Aa。
主分离沟槽55M可以包括第一主分离沟槽55M1和第二主分离沟槽55M2。第一主分离沟槽55M1可以设置在第二主分离沟槽55M2之间。次分离沟槽55Ab和55Aa也可以被称为第一次分离沟槽55Aa和第二次分离沟槽55Ab。第一次分离沟槽55Aa可以设置在第一主分离沟槽55M1与第二主分离沟槽55M2之间，并且第二次分离沟槽55Ab可以设置在第一次分离沟槽55Aa与第一主分离沟槽55M1和第二主分离沟槽55M2之间。
主分离沟槽55M、第一次分离沟槽55Aa和第二次分离沟槽55Ab可以暴露牺牲层14和牺牲图案20a。
牺牲图案20a的一部分可以被主分离沟槽55M、第一次分离沟槽55Aa和第二次分离沟槽55Ab切割，使得牺牲图案20a可以被暴露。将参照图22A描述牺牲图案20a的一部分照此被切割的一示例。
参照图22A，主分离沟槽55M、第一次分离沟槽55Aa和第二次分离沟槽55Ab可以交叉要切割的牺牲图案20a。牺牲图案20a的部分20c和牺牲层14的部分14c可以通过主分离沟槽55M、第一次分离沟槽55Aa和第二次分离沟槽55Ab被去除，使得牺牲图案20a和牺牲层14可以被暴露。
牺牲图案20a当中由主分离沟槽55M、第一次分离沟槽55Aa和第二次分离沟槽55Ab分开的部分可以与牺牲层14一起形成牺牲焊盘部分14p。牺牲图案20a当中的由主分离沟槽55M、第一次分离沟槽55Aa和第二次分离沟槽55Ab分开的剩余部分可以与牺牲层14一起形成牺牲突出部分14pr。
参照图11、图12、图14A和图17以及图21A、图21B和图22A，牺牲层14和牺牲图案20a可以由栅极替代。例如，由栅极替代牺牲层14和牺牲图案20a可以包括：通过选择性地去除由主分离沟槽55M、第一次分离沟槽55Aa和第二次分离沟槽55Ab暴露的牺牲层14和牺牲图案20a形成空的空间；顺序形成第二电介质层72和栅电极70；填充空的空间并覆盖主分离沟槽55M、第一次分离沟槽55Aa和第二次分离沟槽55Ab的侧壁；以及蚀刻设置在主分离沟槽55M、第一次分离沟槽55Aa和第二次分离沟槽55Ab中的第二电介质层72和栅电极70。第二电介质层72和栅电极70可以被蚀刻以留在空的空间中。在一示例实施方式中，栅电极70可以被蚀刻成具有比层间绝缘层12的宽度更窄的宽度。
在一示例实施方式中，牺牲焊盘部分14p可以由栅电极70的焊盘部分70p和与焊盘部分70p接触的第二电介质层72替代，如图14A所述。
在一示例实施方式中，牺牲突出部分14pr可以由栅电极70的突出部分74替代，如图14A所述。
牺牲突出部分14pr在第二方向(Y方向)上的宽度L可以根据形成三维半导体器件的半导体工艺所需的工艺余量确定。例如，在牺牲突出部分14pr在第二方向(Y方向)上的宽度L减小的情况下，牺牲突出部分14pr可以由栅电极70的突出部分74替代，如图14B所述。在牺牲突出部分14pr在第二方向(Y方向)上的宽度L被进一步减小的情况下，牺牲突出部分14pr可以由栅电极70的突出部分74替代，如图14C所述。
在一修改示例实施方式中，如图22B所述，第一次分离沟槽55Aa和第二次分离沟槽55Ab可以在第二方向(Y方向)上切割牺牲焊盘部分14p的端部，从而不形成牺牲突出部分14pr。如上所述地形成的牺牲焊盘部分14p可以由栅电极70的焊盘部分70p和与焊盘部分70p接触的第二电介质层72替代，如图10所述。
参照图11、图12、图14A和图17，杂质区域58可以形成在由主分离沟槽55M、第一次分离沟槽55Aa和第二次分离沟槽55Ab暴露的基板10中。填充主分离沟槽55M、第一次分离沟槽55Aa和第二次分离沟槽55Ab的主分离图案MS、第一次分离图案ASa、第二次分离图案ASb和单元次分离图案ASc可以被形成。形成主分离图案MS、第一次分离图案ASa、第二次分离图案ASb和单元次分离图案ASc可以包括在主分离沟槽55M、第一次分离沟槽55Aa和第二次分离沟槽55Ab的侧壁上形成间隔物部分60并且形成填充主分离沟槽55M、第一次分离沟槽55Aa和第二次分离沟槽55Ab的芯部分62。间隔物部分60可以使用诸如硅氧化物等的绝缘材料形成。芯部分62可以使用诸如W、多晶硅等的导电材料形成。杂质区域58可以通过形成间隔物部分60然后执行离子注入工艺而形成。因此，主分离图案MS、第一次分离图案ASa、第二次分离图案ASb和单元次分离图案ASc可以被形成，如图11、图12和图14A所述。
随后，在S55中，可以形成连接结构。由于提供了三维半导体器件的结构的描述，所以形成连接结构可以包括在沟道结构40C上形成位线接触插塞87、在焊盘部分70s、70f和70p上形成栅接触插塞86、以及在位线接触插塞87和栅接触插塞86上形成位线BL和栅线92。
如上所述，根据本公开的示例实施方式，提高集成度、可靠性和耐久性的三维半导体器件及其形成方法被提供。
虽然以上已经示出和描述了示例实施方式，但是对于本领域技术人员来说将明显的是，能进行修改和变化而不背离如由所附权利要求限定的本公开的范围。
本申请要求享有2017年3月9日在韩国知识产权局提交的韩国专利申请第10-2017-0029854号的优先权权益，其公开通过引用全文在此合并。

Claims (20)

1.一种半导体器件，包括：
在基板上的第一主分离结构和第二主分离结构；
多个栅电极，设置在所述基板上并设置在所述第一主分离结构与所述第二主分离结构之间；以及
第一次分离结构，穿透所述多个栅电极中的至少一些并设置在所述第一主分离结构与所述第二主分离结构之间；
其中所述多个栅电极包括下栅电极、在所述下栅电极上的第一中间栅电极以及在所述第一中间栅电极上的上栅电极，
其中所述下栅电极包括下栅极区域和从所述下栅极区域延伸的下焊盘区域，
其中所述第一中间栅电极包括第一中间栅极区域和从所述第一中间栅极区域延伸的第一中间焊盘区域，
其中所述上栅电极包括上栅极区域和从所述上栅极区域延伸的上焊盘区域，
其中所述第一次分离结构交叉所述第一中间焊盘区域并将所述第一中间焊盘区域分为第一中间焊盘部分和第一中间突出部分，
其中所述第一中间焊盘部分的宽度大于所述第一中间突出部分的宽度，
其中所述第一中间突出部分具有面对所述第一中间焊盘部分的第一侧以及与所述第一侧相反的第二侧，在所述第一中间栅电极延伸的方向上所述第一中间突出部分比所述第一中间栅极区域的在所述第一中间突出部分的所述第二侧的部分延伸得更远，
其中所述下栅极区域、所述第一中间栅极区域和所述上栅极区域的每个具有第一厚度，以及
其中所述下焊盘区域、所述第一中间焊盘区域和所述上焊盘区域的每个具有大于所述第一厚度的第二厚度。
2.根据权利要求1所述的半导体器件，其中所述第一次分离结构在平行于所述基板的上表面的第一方向上延伸，以及
其中所述上焊盘区域、所述第一中间焊盘区域和所述下焊盘区域被布置为具有在垂直于所述第一方向的第二方向上下降的台阶形状。
3.根据权利要求1所述的半导体器件，还包括在所述多个栅电极上的多个接触插塞，
其中所述多个接触插塞包括接触所述下焊盘区域的第一接触插塞、接触所述第一中间焊盘区域的第一中间焊盘部分的第二接触插塞以及接触所述上焊盘区域的第三接触插塞，以及
其中所述第一中间突出部分与所述多个接触插塞间隔开。
4.根据权利要求1所述的半导体器件，其中所述第一中间焊盘部分和所述第一中间突出部分的每个具有所述第二厚度。
5.根据权利要求1所述的半导体器件，其中所述多个栅电极还包括在所述第一中间栅电极与所述下栅电极之间的第二中间栅电极，以及
其中所述第二中间栅电极包括第二中间栅极区域和从所述第二中间栅极区域延伸的第二中间焊盘区域，
其中所述第二中间栅极区域具有所述第一厚度，
其中所述第二中间焊盘区域具有所述第二厚度，
其中所述第一次分离结构在平行于所述基板的上表面的第一方向上延伸，以及
其中所述上焊盘区域、所述第一中间焊盘区域、所述第二中间焊盘区域和所述下焊盘区域被布置为具有在垂直于所述第一方向的第二方向上下降的台阶形状。
6.根据权利要求5所述的半导体器件，还包括设置在所述第一主分离结构与所述第二主分离结构之间的第二次分离结构，
其中所述第二次分离结构将所述第二中间焊盘区域和所述上焊盘区域中的任一个分为焊盘部分和突出部分，
其中所述上焊盘区域与所述第一主分离结构相邻，以及
其中所述下焊盘区域与所述第二主分离结构相邻。
7.根据权利要求1所述的半导体器件，其中所述多个栅电极还包括在所述第一中间栅电极与所述上栅电极之间的第二中间栅电极，以及
其中所述第二中间栅电极包括第二中间栅极区域和从所述第二中间栅极区域延伸的第二中间焊盘区域，
其中所述第二中间栅极区域具有所述第一厚度，
其中所述第二中间焊盘区域具有所述第二厚度，
其中所述第一次分离结构在平行于所述基板的上表面的第一方向上延伸，以及
其中所述上焊盘区域、所述第二中间焊盘区域、所述第一中间焊盘区域和所述下焊盘区域被布置为具有在垂直于所述第一方向的第二方向上下降的台阶形状。
8.根据权利要求7所述的半导体器件，还包括设置在所述第一主分离结构与所述第一次分离结构之间的第二次分离结构，
其中所述第二次分离结构将所述第二中间焊盘区域和所述上焊盘区域中的任一个分为焊盘部分和突出部分，
其中所述上焊盘区域与所述第一主分离结构相邻，以及
其中所述下焊盘区域与所述第二主分离结构相邻。
9.根据权利要求1所述的半导体器件，其中所述第一主分离结构、所述第二主分离结构和所述第一次分离结构的每个包括导电材料层和在所述导电材料层与所述多个栅电极之间的绝缘材料层。
10.一种半导体器件，包括：
第一主分离结构和第二主分离结构，设置在基板上并从第一区域延伸到第二区域；
第一多个栅电极，在垂直于所述基板的表面的垂直方向上堆叠在所述第一区域中并延伸到所述第二区域，所述第一多个栅电极在所述第一主分离结构与所述第二主分离结构之间；以及
一个或更多个次分离结构，穿透所述第一多个栅电极中的至少一些，所述一个或更多个次分离结构在所述第一主分离结构与所述第二主分离结构之间；
其中所述第一多个栅电极包括一个或更多个下栅电极、在所述一个或更多个下栅电极上的多个中间栅电极以及在所述多个中间栅电极上的一个或更多个上栅电极，
其中所述多个中间栅电极包括多个栅极区域和从所述多个栅极区域延伸的多个焊盘区域，
其中所述多个焊盘区域设置在所述第二区域中，
其中所述一个或更多个次分离结构中的至少一个将所述多个焊盘区域中的至少一个分为焊盘部分和突出部分，
其中所述焊盘部分的宽度大于所述突出部分的宽度，以及
其中所述突出部分具有面对所述焊盘部分的第一侧以及与所述第一侧相反的第二侧，在所述第一多个栅电极延伸的方向上所述突出部分比所述多个栅极区域中相应的栅极区域的在所述突出部分的所述第二侧的部分延伸得更远。
11.根据权利要求10所述的半导体器件，其中所述多个焊盘区域中的至少一些被布置为具有在从所述第一主分离结构到所述第二主分离结构取向的第一方向上向下形成第一高度的第一台阶结构，并且被布置为具有在从所述第一区域到所述第二区域取向的第二方向上向下形成第二高度的第二台阶结构，以及
其中所述第二高度大于所述第一高度。
12.根据权利要求10所述的半导体器件，其中所述多个栅极区域的每个具有第一厚度，以及
其中所述多个焊盘区域的每个具有大于所述第一厚度的第二厚度。
13.根据权利要求12所述的半导体器件，其中所述焊盘部分和所述突出部分的每个具有所述第二厚度。
14.根据权利要求10所述的半导体器件，还包括：
第三主分离结构，在所述基板上并从所述第一区域延伸到所述第二区域，其中所述第一主分离结构在所述第二主分离结构与所述第三主分离结构之间；以及
第二多个栅电极，在所述垂直方向上堆叠在所述第一区域中并延伸到所述第二区域，所述第二多个栅电极在所述第一主分离结构与所述第三主分离结构之间，
其中所述第一多个栅电极和所述第二多个栅电极相对于彼此镜像对称。
15.根据权利要求10所述的半导体器件，其中所述第一主分离结构、所述第二主分离结构和所述一个或更多个次分离结构中的每个包括导电材料层和在所述导电材料层与所述第一多个栅电极之间的绝缘材料层。
16.一种半导体器件，包括：
第一主分离结构和第二主分离结构，设置在基板上并从第一区域延伸到第二区域；
多个字线，在垂直于所述基板的表面的垂直方向上堆叠在所述第一区域中并延伸到所述第二区域，所述多个字线在所述第一主分离结构与所述第二主分离结构之间；
在所述多个字线上的一个或更多个选择栅线，所述一个或更多个选择栅线在所述第一主分离结构与所述第二主分离结构之间；以及
一个或更多个第一次分离结构，设置在所述第二区域中并穿透所述多个字线中的至少一些，
其中所述多个字线包括多个栅极区域和从所述多个栅极区域延伸的多个焊盘区域，
其中所述多个焊盘区域设置在所述第二区域中，
其中所述一个或更多个第一次分离结构中的至少一个将所述多个焊盘区域中的至少一个分为焊盘部分和突出部分，
其中所述突出部分具有面对所述焊盘部分的第一侧以及与所述第一侧相反的第二侧，在所述多个字线延伸的方向上所述突出部分比所述多个栅极区域中相应的栅极区域的在所述突出部分的所述第二侧的部分延伸得更远，以及
其中所述一个或更多个第一次分离结构中的所述至少一个与所述一个或更多个选择栅线间隔开并与所述多个字线中的所述至少一些接触。
17.根据权利要求16所述的半导体器件，其中所述焊盘部分的宽度大于所述突出部分的宽度，
其中所述多个栅极区域的每个具有第一厚度，以及
其中所述多个焊盘区域的每个具有大于所述第一厚度的第二厚度。
18.根据权利要求16所述的半导体器件，还包括在所述第一主分离结构与所述第二主分离结构之间的第二次分离结构，
其中所述第二次分离结构与所述一个或更多个选择栅线中的至少一个接触并与所述多个字线的所述多个焊盘区域间隔开。
19.根据权利要求16所述的半导体器件，其中所述多个字线包括单个字线，所述单个字线包括栅极部分、多个栅极延伸部分、单个焊盘部分以及单个突出部分，
其中所述多个栅极延伸部分在第一方向上从所述栅极部分延伸，
其中所述单个焊盘部分在所述第一方向上从所述多个栅极延伸部分的第一栅极延伸部分延伸，
其中所述单个突出部分在所述第一方向上从所述多个栅极延伸部分的第二栅极延伸部分延伸，
其中所述第一栅极延伸部分的宽度与所述单个焊盘部分的宽度相同，以及
其中所述第二栅极延伸部分的宽度大于所述单个突出部分的宽度。
20.根据权利要求16所述的半导体器件，其中所述一个或更多个第一次分离结构中的一个与所述焊盘部分和所述突出部分接触。
CN201810189474.3A 2017-03-09 2018-03-08 三维半导体器件及其形成方法 Active CN108573972B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2017-0029854 2017-03-09
KR1020170029854A KR102342552B1 (ko) 2017-03-09 2017-03-09 3차원 반도체 소자 및 그 형성방법

Publications (2)

Publication Number Publication Date
CN108573972A CN108573972A (zh) 2018-09-25
CN108573972B true CN108573972B (zh) 2024-04-09

Family

ID=63445575

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810189474.3A Active CN108573972B (zh) 2017-03-09 2018-03-08 三维半导体器件及其形成方法

Country Status (3)

Country Link
US (3) US10629609B2 (zh)
KR (1) KR102342552B1 (zh)
CN (1) CN108573972B (zh)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9935118B1 (en) * 2016-09-13 2018-04-03 Toshiba Memory Corporation Semiconductor memory device
KR102373818B1 (ko) 2017-07-18 2022-03-14 삼성전자주식회사 반도체 장치
WO2019074177A1 (ko) * 2017-10-11 2019-04-18 한양대학교 산학협력단 중간 배선층을 갖는 3차원 플래시 메모리 소자 및 그 제조 방법
CN109155317B (zh) * 2018-05-18 2019-11-26 长江存储科技有限责任公司 三维存储器件中的阶梯形成
KR102618492B1 (ko) * 2018-05-18 2023-12-28 삼성전자주식회사 3차원 반도체 소자
KR102541001B1 (ko) * 2018-09-28 2023-06-07 삼성전자주식회사 수직형 메모리 장치
KR102648030B1 (ko) * 2018-10-18 2024-03-14 양쯔 메모리 테크놀로지스 씨오., 엘티디. 3차원 메모리 디바이스의 다중 구역 계단 구조체를 형성하는 방법
SG10201907485UA (en) 2018-10-25 2020-05-28 Samsung Electronics Co Ltd Three-dimensional semiconductor device
CN109690776B (zh) 2018-12-07 2020-01-10 长江存储科技有限责任公司 新型3d nand存储器件及其形成方法
KR20210010725A (ko) 2019-07-18 2021-01-28 삼성전자주식회사 게이트 영역 및 절연 영역을 갖는 적층 구조물을 포함하는 반도체 소자
KR102657759B1 (ko) * 2019-09-06 2024-04-17 에스케이하이닉스 주식회사 저항 변화 메모리층을 구비하는 비휘발성 메모리 장치
KR20210058562A (ko) * 2019-11-14 2021-05-24 삼성전자주식회사 수직형 비휘발성 메모리 소자 및 그 제조방법
US11810776B2 (en) 2019-12-10 2023-11-07 Samsung Electronics Co., Ltd. Semiconductor device including stack structure with flat region
KR20210112915A (ko) * 2020-03-06 2021-09-15 에스케이하이닉스 주식회사 메모리 장치 및 이의 동작 방법
US11744080B2 (en) * 2020-07-23 2023-08-29 Taiwan Semiconductor Manufacturing Company, Ltd. Three-dimensional memory device with word lines extending through sub-arrays, semiconductor device including the same and method for manufacturing the same
KR20220109025A (ko) * 2021-01-28 2022-08-04 한양대학교 산학협력단 3차원 플래시 메모리에서 복수의 워드 라인들의 계단 영역을 제조하는 방법
JP2023028175A (ja) * 2021-08-18 2023-03-03 キオクシア株式会社 半導体記憶装置
US20240164083A1 (en) * 2022-11-10 2024-05-16 Micron Technology, Inc. Microelectronic devices including staircase structures, related memory devices, electronic systems, and methods

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR930020669A (ko) * 1992-03-04 1993-10-20 김광호 고집적 반도체장치 및 그 제조방법
JPH10247664A (ja) * 1997-03-04 1998-09-14 Hitachi Ltd 半導体集積回路装置およびその製造方法
CN101106115A (zh) * 2006-07-14 2008-01-16 富士通株式会社 半导体器件及其制造方法
DE102007002961A1 (de) * 2007-01-19 2008-07-31 Qimonda Flash Gmbh Speichervorrichtung
CN102468282A (zh) * 2010-11-17 2012-05-23 三星电子株式会社 三维半导体器件及其制造方法
CN103871994A (zh) * 2012-12-11 2014-06-18 爱思开海力士有限公司 半导体器件及其制造方法
CN104979313A (zh) * 2014-04-08 2015-10-14 三星电子株式会社 具有导电衬垫的半导体器件及三维半导体器件

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100784862B1 (ko) 2006-01-09 2007-12-14 삼성전자주식회사 더미 셀을 포함하는 플래시 메모리 장치
US8299632B2 (en) * 2009-10-23 2012-10-30 Ati Technologies Ulc Routing layer for mitigating stress in a semiconductor die
JP2011187794A (ja) * 2010-03-10 2011-09-22 Toshiba Corp 半導体記憶装置及びその製造方法
KR20110111809A (ko) * 2010-04-05 2011-10-12 삼성전자주식회사 계단형 구조를 구현할 수 있는 패터닝 방법 및 이를 이용한 불휘발성 메모리 소자의 제조 방법
KR20130010641A (ko) * 2011-07-19 2013-01-29 삼성전자주식회사 반도체 소자 및 그 제조 방법
KR20140089793A (ko) * 2013-01-07 2014-07-16 에스케이하이닉스 주식회사 반도체 장치 및 그 제조 방법
KR102161814B1 (ko) * 2013-11-19 2020-10-06 삼성전자주식회사 수직형 메모리 장치 및 그 제조 방법
KR20150104817A (ko) 2014-03-06 2015-09-16 에스케이하이닉스 주식회사 반도체 장치 및 그 제조 방법
KR102150253B1 (ko) * 2014-06-24 2020-09-02 삼성전자주식회사 반도체 장치
KR102508897B1 (ko) * 2015-12-17 2023-03-10 삼성전자주식회사 수직형 메모리 소자 및 그 형성 방법
US10256248B2 (en) * 2016-06-07 2019-04-09 Sandisk Technologies Llc Through-memory-level via structures between staircase regions in a three-dimensional memory device and method of making thereof
KR20180010368A (ko) * 2016-07-20 2018-01-31 삼성전자주식회사 메모리 장치
KR102675911B1 (ko) * 2016-08-16 2024-06-18 삼성전자주식회사 반도체 소자

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR930020669A (ko) * 1992-03-04 1993-10-20 김광호 고집적 반도체장치 및 그 제조방법
JPH10247664A (ja) * 1997-03-04 1998-09-14 Hitachi Ltd 半導体集積回路装置およびその製造方法
CN101106115A (zh) * 2006-07-14 2008-01-16 富士通株式会社 半导体器件及其制造方法
DE102007002961A1 (de) * 2007-01-19 2008-07-31 Qimonda Flash Gmbh Speichervorrichtung
CN102468282A (zh) * 2010-11-17 2012-05-23 三星电子株式会社 三维半导体器件及其制造方法
CN103871994A (zh) * 2012-12-11 2014-06-18 爱思开海力士有限公司 半导体器件及其制造方法
CN104979313A (zh) * 2014-04-08 2015-10-14 三星电子株式会社 具有导电衬垫的半导体器件及三维半导体器件

Also Published As

Publication number Publication date
KR20180103233A (ko) 2018-09-19
US20200243554A1 (en) 2020-07-30
US20220223616A1 (en) 2022-07-14
KR102342552B1 (ko) 2021-12-23
CN108573972A (zh) 2018-09-25
US11910614B2 (en) 2024-02-20
US10629609B2 (en) 2020-04-21
US11296104B2 (en) 2022-04-05
US20180261618A1 (en) 2018-09-13

Similar Documents

Publication Publication Date Title
CN108573972B (zh) 三维半导体器件及其形成方法
KR102640174B1 (ko) 3차원 반도체 소자
CN109309095B (zh) 三维半导体器件
US10672781B2 (en) Semiconductor device
US10978477B2 (en) Three-dimensional semiconductor device
US11444098B2 (en) Vertical non-volatile memory devices and methods of programming the same
US11201168B2 (en) Semiconductor devices including flared source structures
US20160293539A1 (en) Three-dimensional semiconductor device
KR102460070B1 (ko) 수직형 메모리 장치
CN108074935B (zh) 包括沟道结构的半导体器件
US10825832B2 (en) Semiconductor device including gates
KR20200073429A (ko) 반도체 소자
US11264401B2 (en) Vertical memory device
KR20190122345A (ko) 수직형 메모리 장치
CN110504272B (zh) 半导体装置
KR20210152617A (ko) 반도체 소자
CN116017973A (zh) 存储器件

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant