CN108511018B - 半导体存储装置以及数据读出方法 - Google Patents

半导体存储装置以及数据读出方法 Download PDF

Info

Publication number
CN108511018B
CN108511018B CN201810154751.7A CN201810154751A CN108511018B CN 108511018 B CN108511018 B CN 108511018B CN 201810154751 A CN201810154751 A CN 201810154751A CN 108511018 B CN108511018 B CN 108511018B
Authority
CN
China
Prior art keywords
memory cell
data
read
comparison
current
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810154751.7A
Other languages
English (en)
Other versions
CN108511018A (zh
Inventor
篠田建
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Lapis Semiconductor Co Ltd
Original Assignee
Lapis Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lapis Semiconductor Co Ltd filed Critical Lapis Semiconductor Co Ltd
Publication of CN108511018A publication Critical patent/CN108511018A/zh
Application granted granted Critical
Publication of CN108511018B publication Critical patent/CN108511018B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/1057—Data output buffers, e.g. comprising level conversion circuits, circuits for adapting load
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/20—Initialising; Data preset; Chip identification
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/08—Address circuits; Decoders; Word-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Read Only Memory (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)

Abstract

本发明提供一种可适当地读出保存于存储单元中数据的半导体存储装置及数据读出方法。半导体存储装置具备：存储单元阵列，包含多个存储单元，且具有存储判定用数据的已知数据存储区域，所述判定用数据用于判定当读出保存于存储单元中的数据时对存储单元施加的读出电压及根据所保存的数据而对流入存储单元的电流进行比较的比较电流各自的值合适与否；解码器，根据表示供读出数据的读出对象存储单元的地址而对读出对象存储单元施加读出电压；以及读出放大器，具有比较电路，所述比较电路输出根据所保存数据而对流入读出对象存储单元的电流和比较电流进行比较所得的比较结果。

Description

半导体存储装置以及数据读出方法
技术领域
本发明涉及一种半导体存储装置以及数据读出方法。
背景技术
一直以来在半导体存储装置中，作为在电源接通时等使用的初始设定数据，预先存储有与坏扇区(不良扇区)相关的信息、各种初始值以及各种设定值等。为了防止在电源断开时数据发生损失，要求将这种初始设定数据存储于非易失性的存储部中。
作为将初始设定数据存储于非易失性的存储部中的技术，例如，日本专利特开2002-117692号公报(专利文献1)中记载了一种排列有非易失性存储单元(memory cell)的存储单元阵列具有写入初始设定数据的初始设定数据区域的技术。专利文献1所记载的技术中，在电源接通时等，从初始设定数据区域中读出初始设定数据，并将所读出的数据设定(锁存)于各种寄存器中，由此进行初始设定，从而存储单元阵列进行动作。
然而，一直以来在半导体存储装置中，存在无法适当地读出保存于存储单元中的数据的情况。
因此，专利文献1所记载的技术中，表示初始设定数据区域是否正常的状态数据被写入所述初始设定数据区域中，基于所述状态数据来考虑初始设定数据区域是否正常，而进行初始设定数据的读出。
然而，专利文献1所记载的技术中，例如，在读出保存于存储单元中的数据时对存储单元施加的读出电压以及根据所保存的数据而对流入存储单元的电流进行比较的比较电流中的至少一者不合适的情况下，存在读出了与保存于存储单元中的数据不同的数据的情况。因此，专利文献1所记载的技术中，存在并不足以适当地读出保存于存储单元中的数据的问题。
发明内容
本发明的目的在于提供一种可适当地读出保存于存储单元中的数据的半导体存储装置以及数据读出方法。
本发明的半导体存储装置具备：存储单元阵列，包含多个存储单元，且具有存储判定用数据的已知数据存储区域，所述判定用数据用于判定当读出保存于存储单元中的数据时对存储单元施加的读出电压以及根据所保存的数据而对流入存储单元的电流进行比较的比较电流各自的值合适与否；解码器，根据表示供读出数据的读出对象存储单元的地址，对所述读出对象存储单元施加读出电压；以及比较电路，输出根据所保存的数据而对流入所述读出对象存储单元的电流和比较电流进行比较所得的比较结果。
另外，本发明的数据读出方法是一种半导体存储装置中的数据读出方法，所述半导体存储装置具备：存储单元阵列，包含多个存储单元，且具有存储判定用数据的已知数据存储区域，所述判定用数据用于判定当读出保存于存储单元中的数据时对存储单元施加的读出电压以及根据所保存的数据而对流入存储单元的电流进行比较的比较电流各自的值合适与否；解码器，根据表示供读出数据的存储单元的地址，对所述存储单元施加读出电压；以及比较电路，输出根据所保存的数据而对流入存储单元的电流和比较电流进行比较所得的比较结果，所述数据读出方法包括如下处理：基于读出所述判定用数据时的所述比较结果，进行所述合适与否的判定，将判定为合适的所述读出电压设定为所述解码器施加的读出电压，且将判定为合适的所述比较电流设定为所述比较电路进行比较的比较电流。
根据本发明来发挥可适当地读出保存于存储单元中的数据的效果。
附图说明
图1是表示第一实施方式中的半导体存储装置的一例的概略的结构图。
图2是表示第一实施方式中的存储单元阵列的一例的结构图。
图3是表示第一实施方式的半导体存储装置中执行的初始设定序列的流程的一例的流程图。
图4是对第一实施方式的设定值表的一例进行说明的说明图。
图5是表示存储单元的Id-Vgs特性和比较电流Ic的关系的一例的图。
图6是表示在比较电流Ic及读出电压Vr合适的情况下的、存储单元的Id-Vgs特性和比较电流Ic、比较电流Ic1、比较电流Ic0的关系的一例的图。
图7是表示在比较电流Ic比合适的值大的情况下的、存储单元的Id-Vgs特性和比较电流Ic、比较电流Ic1、比较电流Ic0的关系的一例的图。
图8是表示在比较电流Ic比合适的值小的情况下的、存储单元的Id-Vgs特性和比较电流Ic、比较电流Ic1、比较电流Ic0的关系的一例的图。
图9是表示在读出电压Vr比合适的值小的情况下的、存储单元的Id-Vgs特性和比较电流Ic、比较电流Ic1、比较电流Ic0的关系的一例的图。
图10是表示在读出电压Vr比合适的值大的情况下的、存储单元的Id-Vgs特性和比较电流Ic、比较电流Ic1、比较电流Ic0的关系的一例的图。
图11是表示第二实施方式中的半导体存储装置的一例的概略的结构图。
图12是对第二实施方式的设定值表的一例进行说明的说明图。
图13是表示在比较电流Ic及读出电压Vr合适的情况下的、存储单元的Id-Vgs特性和读出电压Vr、读出电压Vr1、读出电压Vr0的关系的一例的图。
图14是表示在读出电压Vr比合适的值小的情况下的、存储单元的Id-Vgs特性和读出电压Vr、读出电压Vr1、读出电压Vr0的关系的一例的图。
图15是表示在读出电压Vr比合适的值大的情况下的、存储单元的Id-Vgs特性和读出电压Vr、读出电压Vr1、读出电压Vr0的关系的一例的图。
图16是表示在比较电流Ic比合适的值大的情况下的、存储单元的Id-Vgs特性和读出电压Vr、读出电压Vr1、读出电压Vr0的关系的一例的图。
图17是表示在比较电流Ic比合适的值小的情况下的、存储单元的Id-Vgs特性和读出电压Vr、读出电压Vr1、读出电压Vr0的关系的一例的图。
[符号的说明]
10：半导体存储装置；
20：存储单元阵列(存储单元块)；
22：已知数据存储区域；
24：初始设定数据存储区域；
30：行解码器(解码器)；
32：列解码器；
34：地址寄存器；
36：读出放大器；
37：比较电路；
38：读出电压生成电路；
40：比较电流生成电路；
42：读出电压值设定数据寄存器；
44：比较电流值设定数据寄存器；
46：比较电流调整电路；
48：比较电流调整值设定数据寄存器；
50：指令电路；
52：控制电路；
54：设定值表；
56：上电复位电路；
60：单元偏压线；
62、62_1、62_2：字线；
64、64_1、64_2、64_3：位线；
66：存储单元(读出对象存储单元)；
70：读出电压调整电路；
72：读出电压调整值设定数据寄存器；
S100、S102、S104、S106、S108、S110、S112、S114：步骤；
Ic、Ic1、Ic0：比较电流；
Id、Id0、Id1：电流；
Vgs：电压；
Vr、Vr1、Vr0：读出电压；
Vt0、Vt1：阈值。
具体实施方式
以下，参照附图来详细地说明各实施方式。
[第一实施方式]
首先，对本实施方式的半导体存储装置的结构进行说明。图1中示出表示本实施方式的半导体存储装置10的一例的概略的结构图。
如图1所示，本实施方式的半导体存储装置10具备：非易失性的存储单元阵列20、行解码器30、列解码器32、地址寄存器34、读出放大器(sense amplifier)36、读出电压生成电路38、比较电流生成电路40、读出电压值设定数据寄存器42、比较电流值设定数据寄存器44、比较电流调整电路46、比较电流调整值设定数据寄存器48、指令电路50以及控制电路52。
本实施方式中，存储(保存)数据的存储单元阵列20是非易失性的存储器，如图2所示的例子那样，能够电性改写所保持数据的多个存储单元66配置成二维状(矩阵状)。如图2所示，本实施方式的存储单元阵列20将具有浮栅的金属氧化物半导体(Metal-Oxide-Semiconductor，MOS)晶体管用作存储单元66。再者，本实施方式中，也将作为读出所保持数据的对象的存储单元66称作读出对象存储单元66。
如图2所示，在存储单元阵列20中设置有单元偏压线(cell bias line)60、多条字线62(图2中62_1、62_2)、和多条位线64(图2中64_1、64_2、64_3)。字线62及位线64根据存储单元66的排列而配置，在图2所示的例子中，在排列有存储单元66的每一行设置着字线62，在每一列设置着位线64。再者，在图2所示的存储单元阵列20中，例示了以2行×3列设置有六个存储单元66，且设置有两条字线62(62_1、62_2)和三条位线64(64_1、64_2、64_3)的情况，但存储单元66的数量及其配置等并不限定于此。
单元偏压线60及各字线62连接于行解码器30，各位线64连接于列解码器32。另外，在单元偏压线60上连接有存储单元66的漏极或源极。另外，在字线62上连接有存储单元66的栅极。另外，在位线64上连接有存储单元66的源极或漏极。
如图1所示，本实施方式的存储单元阵列20具有初始设定数据存储区域24。初始设定数据存储区域24是包含存储有用以使存储单元阵列20动作的初始设定数据的多个存储单元66的区域。所述初始设定数据并无特别限定，例如可列举与坏扇区(不良扇区)相关的信息及各种初始值等。再者，作为一例，本实施方式中的初始设定数据包含当从除已知数据存储区域22及初始设定数据存储区域24以外的区域的存储单元66中读出数据时所使用的读出电压及比较电流值(以下，称作“通常读出电压”及“通常比较电流值”)。
另外，如图1所示，本实施方式的存储单元阵列20具有已知数据存储区域22。已知数据存储区域22是包含多个存储单元66的区域，所述多个存储单元66存储有作为已知的数据的、用于判定读出电压及比较电流值合适与否的预定的判定用数据(以下，简称作“判定用数据”)。在已知数据存储区域22中例如存储有用以检测用于读出存储于初始设定数据存储区域24中的初始设定数据的、读出电压及比较电流值等条件的判定用数据。存储于已知数据存储区域22中的判定用数据是逻辑值不同的多个数据，在本实施方式的半导体存储装置10中，作为判定用数据的一例，使用逻辑值为“1”的数据及逻辑值为“0”的数据。本实施方式的逻辑值为“1”的判定用数据是本公开的第一数据的一例，本实施方式的逻辑值为“0”的判定用数据是本公开的第二数据的一例。
再者，在本实施方式的半导体存储装置10中，通常的数据(与判定用数据及初始设定数据不同的数据)被保存于除已知数据存储区域22及初始设定数据存储区域24以外的区域的存储单元66中。另外，在本实施方式的半导体存储装置10中，能够对存储于已知数据存储区域22及初始设定数据存储区域24中的数据进行改写及消除，但在进行通常的动作的情况下，不对已知数据存储区域22及初始设定数据存储区域24进行数据的改写及消除。
控制电路52具有为了对存储单元阵列20进行数据的改写、读出及消除而对半导体存储装置10的整体进行控制的功能。另外，控制电路52具有判定当读出存储于初始设定数据存储区域24中的初始设定数据时所使用的读出电压及比较电流合适与否的功能。进而，本实施方式的控制电路52具有如下功能：当对半导体存储装置10接通电源时，使用判定为合适的读出电压及比较电流值读出存储于初始设定数据存储区域24中的初始数据，从而进行初始设定。
作为这种控制电路52，例如可使用微控制器(Micro Control Unit，MCU)或中央处理器(Central Processing Unit，CPU)等，但并无特别限定。
如图1所示，在控制电路52上连接有地址寄存器34、读出放大器36、读出电压值设定数据寄存器42、比较电流值设定数据寄存器44、比较电流调整电路46、比较电流调整值设定数据寄存器48、指令电路50以及上电复位电路56。
控制电路52将从设定值表54(参照图4，详细情况在后文叙述)中读取的各设定数据输出至读出电压值设定数据寄存器42、比较电流值设定数据寄存器44、及比较电流调整值设定数据寄存器48，其中，所述设定值表54是将读出电压值设定数据、比较电流值设定数据、及比较电流调整值设定数据的组合与设定顺序相关联而定义者。再者，本实施方式中，作为一例，设定值表54存储于省略了图示的存储部中，且所述存储部连接于控制电路52。再者，存储设定值表54的存储部可设置于半导体存储装置10的内部，也可以设置于外部。
在读出电压值设定数据寄存器42中设定从控制电路52输出的读出电压值设定数据。读出电压值设定数据寄存器42将所设定的读出电压值设定数据输出至读出电压生成电路38，读出电压生成电路38根据所输入的读出电压值设定数据来生成读出电压并将所述读出电压输出至行解码器30。
在地址寄存器34中设定表示从控制电路52输出的存储单元阵列20的地址的信号。地址寄存器34将所设定的地址输出至行解码器30及列解码器32。
行解码器30根据从地址寄存器34输入的地址来选择单元偏压线60及字线62，并对所选择的单元偏压线60及字线62施加从读出电压生成电路38输入的读出电压。
列解码器32根据从地址寄存器34输入的地址来选择位线64，并将所选择的位线64连接于读出放大器36。
在指令电路50中输入从控制电路52输出的读出指令。指令电路50基于读出指令而使读出放大器36成为激活状态。
在比较电流值设定数据寄存器44中设定从控制电路52输出的比较电流值设定数据。比较电流值设定数据寄存器44将所设定的比较电流值设定数据输出至比较电流生成电路40。
在比较电流调整值设定数据寄存器48中设定从控制电路52输出的比较电流调整值设定数据。比较电流调整值设定数据寄存器48将所设定的比较电流调整值设定数据输出至比较电流调整电路46。比较电流调整电路46根据从控制电路52输入的调整指示信号来确定与从比较电流调整值设定数据寄存器48输入的比较电流调整值设定数据对应的比较电流的调整值，并将所确定的调整值输出至比较电流生成电路40。
比较电流生成电路40生成与从比较电流值设定数据寄存器44输入的比较电流值设定数据对应的比较电流，另外，在从比较电流调整电路46输入了比较电流的调整值的情况下，将根据所输入的调整值而调整的比较电流输出至读出放大器36。
读出放大器36通过指令电路50而被激活，由此，形成从单元偏压线60经由读出对象存储单元66，并经过了由列解码器32所选择的位线64的电流路径。如图1所示，本实施方式的读出放大器36包含比较电路37。读出放大器36基于利用比较电路37对流入所选择的位线64的电流和从比较电流生成电路40输出的比较电流进行比较所得的比较结果，来判定存储于已知数据存储区域22中的判定用数据的逻辑值为“1”或“0”中的哪一者，并将判定结果输出至控制电路52。
在本实施方式的半导体存储装置10中，若对半导体存储装置10接通电源，则执行图3所例示的进行初始设定的序列(初始设定序列)。图3是表示本实施方式的初始设定序列的流程的一例的流程图。
首先，在步骤S100中，半导体存储装置10通过上电复位电路56进行上电复位。上电复位电路56检测设置于半导体存储装置10的外部的、外部电源的启动，并将用于使控制电路52成为复位状态的复位信号输出至控制电路52。控制电路52根据所述复位信号而在复位状态下待机。之后，若从外部电源供给的电压达到既定的高度(大小)，则上电复位电路56将用于使复位状态解除的复位信号输出至控制电路52。由此，控制电路52解除复位状态。
在下一个步骤S102中，半导体存储装置10的控制电路52将表示设定顺序的变量n设为“1”(n＝1)。
在下一个步骤S104中，控制电路52将设定顺序为第n个的各设定数据从设定值表54中读出并锁存(设定)于各数据寄存器中。另外，本实施方式的控制电路52将用于进行比较电流的调整的调整指示信号输出至比较电流调整电路46。
如图4所例示的那样，本实施方式的设定值表54是将读出电压值设定数据、比较电流值设定数据、及比较电流调整值设定数据的组合与设定顺序(n)相关联而定义者。再者，设定值表54中进行定义的所述组合的数量并无特别限定。另外，关于在设定值表54中所定义的读出电压值设定数据、比较电流值设定数据、及比较电流调整值设定数据的组合，若在不同的组合彼此中，所述三种设定数据中的任一者的值不同，则也可包含相同的值。例如，在图4所例示的设定值表54中的设定顺序为1(n＝1)～设定顺序为3(n＝3)的三个组合中也可为，读出电压值设定数据Vr_1～读出电压值设定数据Vr_3为相同的值，比较电流值设定数据Ic_1～比较电流值设定数据Ic_2为各不相同的值，且比较电流调整值设定数据为相同的值。
例如，在开始初始序列且首先进行步骤S104的处理的情况下，即，在n＝1的情况下，控制电路52从设定值表54中将设定顺序为1的读出电压值设定数据Vr_1读出并设定(锁存)于读出电压值设定数据寄存器42中。
由此，读出电压生成电路38生成与设定于读出电压值设定数据寄存器42中的读出电压值设定数据对应的读出电压并将所述读出电压输出至行解码器30。
另外，控制电路52从设定值表54中将设定顺序为1的比较电流值设定数据Ic_1读出并设定(锁存)于比较电流值设定数据寄存器44中。进而，控制电路52从设定值表54中将设定顺序为1的比较电流调整值设定数据Ica_1读出并设定(锁存)于比较电流调整值设定数据寄存器48中。
由此，比较电流调整电路46基于调整指示信号来确定与设定于比较电流调整值设定数据寄存器48中的比较电流调整值设定数据对应的调整值，并将所述调整值输出至比较电流生成电路40。另一方面，比较电流生成电路40利用由比较电流调整电路46确定的调整值来对与设定于比较电流值设定数据寄存器44中的比较电流值设定数据对应的比较电流进行调整(增减)，生成经调整的比较电流并输出至读出放大器36。
具体来说，本实施方式的比较电流调整电路46利用调整值来增加与比较电流值设定数据对应的比较电流Ic(增大电流值)，由此生成比较电流Ic1。比较电流Ic1被用于与流入保存逻辑值为“1”的判定用数据的存储单元66的电流进行比较(详细情况在后文叙述)。另外，本实施方式的比较电流调整电路46利用调整值来减少与比较电流值设定数据对应的比较电流Ic(减小电流值)，由此生成比较电流Ic0。比较电流Ic0被用于与流入保存逻辑值为“0”的判定用数据的存储单元66的电流进行比较(详细情况在后文叙述)。本实施方式的比较电流Ic1是本公开的第一比较电流的一例，本实施方式的比较电流Ic0是本公开的第二比较电流的一例。
在下一个步骤S106中，控制电路52从存储单元阵列20的已知数据存储区域22中读出判定用数据。
这里，参照图5来说明在本实施方式的半导体存储装置10中，读出放大器36对保存于读出对象存储单元66中的数据的逻辑值进行判定的判定方法。图5中表示存储单元66的Id-Vgs特性和比较电流Ic的关系的一例。再者，设为在存储单元66的漏极和源极之间存在电位差。在本实施方式中，将流入存储单元66的漏极的电流记作电流Id，将作为存储单元66的栅极和源极之间的电位差的、与读出电压对应的电压记作电压Vgs。存储单元66具有如下特性：可利用电性操作来使阈值变化，且可不耗电地保持状态。在本实施方式的半导体存储装置10中，使保存逻辑值为“1”的数据的存储单元66的阈值Vt1低于保存逻辑值为“0”的数据的存储单元66的阈值Vt0。
如图5所示，若存储单元66的电压Vgs变得高于阈值Vt1，则流入保存逻辑值为“1”的数据的存储单元66的电流Id1变得比流入保存逻辑值为“0”的数据的存储单元66的电流Id0多。这里，例如在对电流Id1和电流Id0的中间值设定比较电流Ic的情况下，读出放大器36可将在电流Id为比较电流Ic以上的情况下读出的数据的逻辑值判定为“1”，将在电流Id小于比较电流Ic的情况下读出的数据的逻辑值判定为“0”。
接下来，参照图6～图10来说明利用从比较电流调整电路46输出的调整值调整了比较电流Ic的情况下的、读出放大器36中的逻辑值的判定方法。本实施方式的半导体存储装置10在读出逻辑值为“1”的判定用数据时，使用进行了利用调整值将比较电流Ic逼近至电流值变大的一侧的调整的比较电流Ic1(Ic＜Ic1)。另外，在读出逻辑值为“0”的判定用数据时，使用进行了利用调整值将比较电流Ic逼近至电流值变小的一侧的调整的比较电流Ic0(Ic＞Ic0)。
图6中表示在比较电流Ic及读出电压Vr合适的情况下的、存储单元66的Id-Vgs特性和比较电流Ic、比较电流Ic1、比较电流Ic0的关系的一例。如图6所示，在施加了读出电压Vr的情况下，流入保存逻辑值为“1”的数据的存储单元66的电流Id1为比较电流Ic1以上，因此读出放大器36判定为所读出的数据的逻辑值为“1”。另外，流入保存逻辑值为“0”的数据的存储单元66的电流Id0小于比较电流Ic0，因此读出放大器36判定为所读出的数据的逻辑值为“0”。这样，如图6所示，在比较电流Ic及读出电压Vr合适的情况下，保存于存储单元66中的数据的实际的逻辑值和所读出的数据的逻辑值一致。
另一方面，图7中表示在比较电流Ic比合适的值大的情况下的、存储单元66的Id-Vgs特性和比较电流Ic、比较电流Ic1、比较电流Ic0的关系的一例。如图7所示，在施加了读出电压Vr的情况下，流入保存逻辑值为“1”的数据的存储单元66的电流Id1小于比较电流Ic1，因此读出放大器36判定为所读出的数据的逻辑值为“0”。另外，流入保存逻辑值为“0”的数据的存储单元66的电流Id0小于比较电流Ic0，因此读出放大器36判定为所读出的数据的逻辑值为“0”。这样，在图7所例示的情况下，保存于存储单元66中的数据的实际的逻辑值(“1”)和所读出的数据的逻辑值变得不一致。
另外，图8中表示在比较电流Ic比合适的值小的情况下的、存储单元66的Id-Vgs特性和比较电流Ic、比较电流Ic1、比较电流Ic0的关系的一例。如图8所示，在施加了读出电压Vr的情况下，流入保存逻辑值为“1”的数据的存储单元66的电流Id1为比较电流Ic1以上，因此读出放大器36判定为所读出的数据的逻辑值为“1”。另外，流入保存逻辑值为“0”的数据的存储单元66的电流Id0为比较电流Ic0以上，因此读出放大器36判定为所读出的数据的逻辑值为“1”。这样，在图8所例示的情况下，保存于存储单元66中的数据的实际的逻辑值(“0”)和所读出的数据的逻辑值变得不一致。
另外，图9中表示在读出电压Vr比合适的值小的情况下的、存储单元66的Id-Vgs特性和比较电流Ic、比较电流Ic1、比较电流Ic0的关系的一例的图。如图9所示，在施加了读出电压Vr的情况下，流入保存逻辑值为“1”的数据的存储单元66的电流Id1小于比较电流Ic1，因此读出放大器36判定为所读出的数据的逻辑值为“0”。另外，流入保存逻辑值为“0”的数据的存储单元66的电流Id0小于比较电流Ic0，因此读出放大器36判定为所读出的数据的逻辑值为“0”。这样，在图9所例示的情况下，保存于存储单元66中的数据的实际的逻辑值(“1”)和所读出的数据的逻辑值变得不一致。
进而，图10中表示在读出电压Vr比合适的值大的情况下的、存储单元66的Id-Vgs特性和比较电流Ic、比较电流Ic1、比较电流Ic0的关系的一例。如图10所示，在施加了读出电压Vr的情况下，流入保存逻辑值为“1”的数据的存储单元66的电流Id1为比较电流Ic1以上，因此读出放大器36判定为所读出的数据的逻辑值为“1”。另外，流入保存逻辑值为“0”的数据的存储单元66的电流Id0为比较电流Ic0以上，因此读出放大器36判定为所读出的数据的逻辑值为“1”。这样，在图10所例示的情况下，保存于存储单元66中的数据的实际的逻辑值(“0”)和所读出的数据的逻辑值变得不一致。
如参照图6～图10所说明的那样，根据本实施方式的半导体存储装置10，通过利用从比较电流调整电路46输出的调整值调整比较电流Ic，在保存于存储单元66中的数据的实际的逻辑值和读出放大器36判定出的逻辑值(所读出的数据的逻辑值)不一致的情况下，可判定为比较电流Ic及读出电压Vr中的至少一者并不合适。
再者，调整值变得越大，则保存于存储单元66中的数据的实际的逻辑值和读出放大器36判定出的逻辑值(所读出的数据的逻辑值)越难以一致。因此，调整值越大，则合适与否的判定越严格。所述调整值例如只要根据存储单元阵列20的规格、读出电压Vr的误差的容许范围以及比较电流Ic的误差的容许范围等来决定即可。
在本步骤S106中，具体来说，在读出逻辑值为“1”的判定用数据的情况下，控制电路52将表示存储有逻辑值为“1”的判定用数据的存储单元66的地址的信号输出至地址寄存器34中，另外，将读出指令输出至指令电路50。行解码器30将读出电压Vr施加至与地址寄存器34的地址对应的单元偏压线60及字线62。列解码器32选择与地址寄存器34的地址对应的位线64而连接于读出放大器36。读出放大器36的比较电路37对比较电流Ic1和流入存储单元66中的电流Id1进行比较。读出放大器36在流入存储单元66中的电流Id1为比较电流Ic1以上的情况下，判定为所读出的数据的逻辑值为“1”，在电流Id1小于比较电流Ic1的情况下，判定为所读出的数据的逻辑值为“0”。再者，本实施方式中的、所述情况下的比较电路37的比较结果是本公开的第一比较结果的一例。
另外，在读出逻辑值为“0”的判定用数据的情况下，控制电路52将表示存储有逻辑值为“0”的判定用数据的存储单元66的地址的信号输出至地址寄存器34，另外，将读出指令输出至指令电路50。行解码器30将读出电压Vr施加至与地址寄存器34的地址对应的单元偏压线60及字线62。列解码器32选择与地址寄存器34的地址对应的位线64而连接于读出放大器36。读出放大器36的比较电路37对比较电流Ic0和流入存储单元66中的电流Id0进行比较。读出放大器36在流入存储单元66中的电流Id0小于比较电流Ic0的情况下，判定为所读出的数据的逻辑值为“0”，在电流Id0为比较电流Ic0以上的情况下，判定为所读出的数据的逻辑值为“1”。再者，本实施方式中的、所述情况下的比较电路37的比较结果是本公开的第二比较结果的一例。
在下一个步骤S108中，控制电路52判定所读出的数据的逻辑值(读出放大器36判定出的逻辑值)和所读出的保存于存储单元66中的判定用数据的实际的逻辑值是否一致。
在逻辑值为“1”的判定用数据及逻辑值为“0”的判定用数据中的至少一者中，当读出放大器36判定出的逻辑值和所读出的保存于存储单元66中的判定用数据的实际的逻辑值不一致的情况下，步骤S108的判定成为否定判定，并移至步骤S110的处理。
在步骤S110中，控制电路52将表示设定顺序的变量n加上“1”(n＝n+1)之后，返回步骤S104。由此，从设定值表54中使用与下一个设定顺序相关联的读出电压值设定数据、比较电流值设定数据、及比较电流调整值设定数据，并反复进行步骤S106及步骤S108的处理。
另一方面，在逻辑值为“1”的判定用数据及逻辑值为“0”的判定用数据这两者中，当读出放大器36判定出的逻辑值和所读出的保存于存储单元66中的判定用数据的实际的逻辑值一致的情况下，步骤S108的判定成为肯定判定，并移至步骤S112的处理。
在步骤S112中，控制电路52使用在步骤S108中读出放大器36判定出的逻辑值和所读出的保存于存储单元66中的判定用数据的实际的逻辑值一致的情况下所使用的读出电压及比较电流值，来读出存储于初始设定数据存储区域24中的初始设定数据。本实施方式中，控制电路52将表示初始设定数据存储区域24的地址的信号输出至地址寄存器34。由此，从读出电压生成电路38输出的读出电压Vr从行解码器30被施加至与初始设定数据存储区域24的存储单元66对应的单元偏压线60及字线62。
另外，控制电路52将用于使比较电流Ic的调整停止的调整指示信号输出至比较电流调整电路46。由此，读出放大器36基于由比较电路37对流入初始设定数据存储区域24的存储单元66的电流Id和比较电流Ic进行比较所得的比较结果来判定逻辑值，并将判定结果输出至控制电路52。
在本实施方式的半导体存储装置10中，通过以所述方式读出存储于初始设定数据存储区域24中的初始设定数据，而读出初始设定数据中所包含的通常读出电压的值及通常比较电流的值。
在下一个步骤S114中，控制电路52将所读出的通常读出电压的值锁存(设定)于读出电压值设定数据寄存器42中，另外，将通常比较电流的值锁存(设定)于比较电流生成电路40中，然后结束本初始设定序列。
通过这样执行初始设定序列，在本实施方式的半导体存储装置10中，执行所述初始设定序列之后，使用通常读出电压及通常比较电流来读出保存于存储单元阵列20的存储单元66中的数据。
这样，本实施方式的半导体存储装置10在初始序列中，进行存储于已知数据存储区域22中的判定用数据合适与否的判定。在判定用数据的逻辑值为“1”的情况下，比较电流生成电路40生成进行了基于调整值而增大比较电流Ic的调整的比较电流Ic1。读出放大器36的比较电路37对流入保存有逻辑值为“1”的判定用数据的存储单元66的电流Id1和比较电流Ic1进行比较。读出放大器36在电流Id1为比较电流Ic1以上的情况下，判定为所读出的数据的逻辑值为“1”，在电流Id1小于比较电流Ic1的情况下，判定为所读出的数据的逻辑值为“0”。
另外，在判定用数据的逻辑值为“0”的情况下，比较电流生成电路40生成进行了基于调整值而减小比较电流Ic的调整的比较电流Ic0。读出放大器36的比较电路37对流入保存有逻辑值为“0”的判定用数据的存储单元66的电流Id0和比较电流Ic0进行比较。读出放大器36在电流Id0小于比较电流Ic0的情况下，判定为所读出的数据的逻辑值为“0”，在电流Id0为比较电流Ic0以上的情况下，判定为所读出的数据的逻辑值为“1”。
控制电路52在当判定用数据的逻辑值为“1”的情况及为“0”的情况这两种情况下，判定用数据的实际的逻辑值和读出放大器36判定出的所读出的数据的逻辑值均一致的情况下，判定为比较电流Ic及读出电压Vr是合适的。使用判定为合适的比较电流Ic及读出电压Vr来读出存储于初始设定数据存储区域中的数据，从而进行各种初始设定。
[第二实施方式]
在所述第一实施方式中，使用利用调整值将比较电流Ic调整而成的比较电流Ic1及比较电流Ic0来读出存储于已知数据存储区域22中的判定用数据，由此进行读出电压Vr及比较电流Ic合适与否的判定。本实施方式中，针对通过利用调整值调整读出电压Vr代替调整比较电流Ic来进行读出电压Vr及比较电流Ic合适与否的判定的情况进行说明。
图11中示出表示本实施方式的半导体存储装置10的一例的概略的结构图。如图11所示，本实施方式的半导体存储装置10的不同之处在于：具备读出电压调整电路70及读出电压调整值设定数据寄存器72代替第一实施方式的半导体存储装置10(参照图1)所具备的比较电流调整电路46及比较电流调整值设定数据寄存器48。
读出电压调整电路70及读出电压调整值设定数据寄存器72连接于控制电路52。在读出电压调整值设定数据寄存器72中设定从控制电路52输出的读出电压调整值设定数据。读出电压调整值设定数据寄存器72将所设定的读出电压调整值设定数据输出至读出电压调整电路70。读出电压调整电路70根据从控制电路52输入的调整指示信号来确定与从读出电压调整值设定数据寄存器72输入的读出电压调整值设定数据对应的读出电压的调整值，并将所确定的调整值输出至读出电压生成电路38。
本实施方式的读出电压生成电路38生成与从读出电压值设定数据寄存器42输入的读出电压值设定数据对应的读出电压，另外，在从读出电压调整电路70输入了读出电压的调整值的情况下，将根据所输入的调整值而调整的读出电压输出至行解码器30。
这样，在本实施方式的半导体存储装置10中，控制电路52将读出电压值设定数据设定于读出电压调整值设定数据寄存器72，因此，如图12所示，所述设定中使用的设定值表54与第一实施方式的设定值表54(参照图4)不同。如图12所例示的那样，本实施方式的设定值表54是将读出电压值设定数据、比较电流值设定数据、及读出电压调整值设定数据的组合与设定顺序(n)相关联而定义者。
接下来，参照图13～图17来说明在本实施方式的半导体存储装置10中，利用从读出电压调整电路70输出的调整值调整了读出电压Vr的情况下的、读出放大器36中的逻辑值的判定方法。本实施方式的半导体存储装置10在读出逻辑值为“1”的判定用数据时，使用进行了利用调整值将读出电压Vr逼近至电压值变小的一侧的调整的读出电压Vr1(Vr1＜Vr)。另外，在读出逻辑值为“0”的判定用数据时，使用进行了利用调整值将读出电压Vr逼近至电压值变大的一侧的调整的读出电压Vr0(Vr0＞Vr)。
图13中表示在比较电流Ic及读出电压Vr合适的情况下的、存储单元66的Id-Vgs特性和读出电压Vr、读出电压Vr1、读出电压Vr0的关系的一例。如图13所示，在施加了读出电压Vr1的情况下，流入保存逻辑值为“1”的数据的存储单元66的电流Id1为比较电流Ic以上，因此读出放大器36判定为所读出的数据的逻辑值为“1”。另外，在施加了读出电压Vr0的情况下，流入保存逻辑值为“0”的数据的存储单元66的电流Id0小于比较电流Ic，因此读出放大器36判定为所读出的数据的逻辑值为“0”。这样，如图13所示，在比较电流Ic及读出电压Vr合适的情况下，保存于存储单元66中的数据的实际的逻辑值和所读出的数据的逻辑值一致。
另一方面，图14中表示在读出电压Vr比合适的值小的情况下的、存储单元66的Id-Vgs特性和读出电压Vr、读出电压Vr1、读出电压Vr0的关系的一例。如图14所示，在施加了读出电压Vr1的情况下，流入保存逻辑值为“1”的数据的存储单元66的电流Id1小于比较电流Ic，因此读出放大器36判定为所读出的数据的逻辑值为“0”。另外，在施加了读出电压Vr0的情况下，流入保存逻辑值为“0”的数据的存储单元66的电流Id0小于比较电流Ic，因此读出放大器36判定为所读出的数据的逻辑值为“0”。这样，在图14所例示的情况下，保存于存储单元66中的数据的实际的逻辑值(“1”)和所读出的数据的逻辑值变得不一致。
另外，图15中表示在读出电压Vr比合适的值大的情况下的、存储单元66的Id-Vgs特性和读出电压Vr、读出电压Vr1、读出电压Vr0的关系的一例。如图15所示，在施加了读出电压Vr1的情况下，流入保存逻辑值为“1”的数据的存储单元66的电流Id1为比较电流Ic以上，因此读出放大器36判定为所读出的数据的逻辑值为“1”。另外，在施加了读出电压Vr0的情况下，流入保存逻辑值为“0”的数据的存储单元66的电流Id0为比较电流Ic以上，因此读出放大器36判定为所读出的数据的逻辑值为“1”。这样，在图15所例示的情况下，保存于存储单元66中的数据的实际的逻辑值(“0”)和所读出的数据的逻辑值变得不一致。
另外，图16中表示在比较电流Ic比合适的值大的情况下的、存储单元66的Id-Vgs特性和读出电压Vr、读出电压Vr1、读出电压Vr0的关系的一例。如图16所示，在施加了读出电压Vr1的情况下，流入保存逻辑值为“1”的数据的存储单元66的电流Id1小于比较电流Ic，因此读出放大器36判定为所读出的数据的逻辑值为“0”。另外，在施加了读出电压Vr0的情况下，流入保存逻辑值为“0”的数据的存储单元66的电流Id0小于比较电流Ic，因此读出放大器36判定为所读出的数据的逻辑值为“0”。这样，在图16所例示的情况下，保存于存储单元66中的数据的实际的逻辑值(“1”)和所读出的数据的逻辑值变得不一致。
进而，图17中表示在比较电流Ic比合适的值小的情况下的、存储单元66的Id-Vgs特性和读出电压Vr、读出电压Vr1、读出电压Vr0的关系的一例。如图17所示，在施加了读出电压Vr1的情况下，流入保存逻辑值为“1”的数据的存储单元66的电流Id1为比较电流Ic以上，因此读出放大器36判定为所读出的数据的逻辑值为“1”。另外，在施加了读出电压Vr0的情况下，流入保存逻辑值为“0”的数据的存储单元66的电流Id0为比较电流Ic以上，因此读出放大器36判定为所读出的数据的逻辑值为“1”。这样，在图17所例示的情况下，保存于存储单元66中的数据的实际的逻辑值(“0”)和所读出的数据的逻辑值变得不一致。
如参照图13～图17所说明的那样，根据本实施方式的半导体存储装置10，通过利用从读出电压调整电路70输出的调整值调整读出电压Vr，在保存于存储单元66中的数据的实际的逻辑值和读出放大器36判定出的逻辑值(所读出的数据的逻辑值)不一致的情况下，可判定为比较电流Ic及读出电压Vr中的至少一者并不合适。
再者，与第一实施方式同样地，调整值变得越大，则保存于存储单元66中的数据的实际的逻辑值和读出放大器36判定出的逻辑值(所读出的数据的逻辑值)越难以一致。因此，本实施方式中也是调整值越大，则合适与否的判定越严格。所述调整值例如只要根据存储单元阵列20的规格、读出电压Vr的误差的容许范围以及比较电流Ic的误差的容许范围等来决定即可。
接下来，针对在本实施方式的半导体存储装置10中执行的初始设定序列进行说明。初始设定序列的流程与第一实施方式中的初始设定序列的流程(参照图3)是同样的，但步骤S104及步骤S106的各处理中的动作的一部分与第一实施方式不同，因此，针对所述各步骤中的与第一实施方式的半导体存储装置10不同的动作进行说明。
在步骤S104中，控制电路52当将设定顺序为第n个的各设定数据从设定值表54中读出并锁存(设定)于各数据寄存器中时，在本实施方式中，将读出电压调整值设定数据锁存于读出电压调整值设定数据寄存器72中。另外，本实施方式的控制电路52将用于进行读出电压的调整的调整指示信号输出至读出电压调整电路70。
由此，读出电压调整电路70基于调整指示信号来确定与设定于读出电压调整值设定数据寄存器72中的读出电压调整值设定数据对应的调整值，并将所述调整值输出至读出电压生成电路38。另一方面，读出电压生成电路38利用由读出电压调整电路70确定的调整值来对与设定于读出电压值设定数据寄存器42中的读出电压值设定数据对应的读出电压进行调整(增减)，生成经调整的读出电压并输出至行解码器30。
具体来说，本实施方式的读出电压生成电路38利用调整值来减少与读出电压值设定数据对应的读出电压Vr(减小电压值)，由此生成读出电压Vr1。如上所述，读出电压Vr1被用于与流入保存逻辑值为“1”的判定用数据的存储单元66的电流进行比较。另外，本实施方式的读出电压生成电路38利用调整值来增加与读出电压值设定数据对应的读出电压Vr(增大电压值)，由此生成读出电压Vr0。如上所述，读出电压Vr0被用于与流入保存逻辑值为“0”的判定用数据的存储单元66的电流进行比较。本实施方式的读出电压Vr1是本公开的第一读出电压的一例，本实施方式的读出电压Vr0是本公开的第二读出电压的一例。
另外，在步骤S106中，控制电路52从存储单元阵列20的已知数据存储区域22中读出判定用数据，但本实施方式中，在读出逻辑值为“1”的判定用数据的情况下，行解码器30施加读出电压Vr1，且读出放大器36的比较电路37对比较电流Ic和流入存储单元66的电流Id1进行比较。另外，在读出逻辑值为“0”的判定用数据的情况下，行解码器30施加读出电压Vr0，且读出放大器36的比较电路37对比较电流Ic和流入存储单元66的电流Id0进行比较。
这样，本实施方式的半导体存储装置10在初始序列中进行存储于已知数据存储区域22中的判定用数据合适与否的判定。在判定用数据的逻辑值为“1”的情况下，读出电压生成电路38生成进行了基于调整值而减小读出电压Vr的调整的读出电压Vr1。读出放大器36的比较电路37对流入保存有逻辑值为“1”的判定用数据的存储单元66的电流Id1和比较电流Ic进行比较。读出放大器36在电流Id1为比较电流Ic以上的情况下，判定为所读出的数据的逻辑值为“1”，在电流Id1小于比较电流Ic的情况下，判定为所读出的数据的逻辑值为“0”。
另外，在判定用数据的逻辑值为“0”的情况下，读出电压生成电路38生成进行了基于调整值而增大读出电压Vr的调整的读出电压Vr0。读出放大器36的比较电路37对流入保存有逻辑值为“0”的判定用数据的存储单元66的电流Id0和比较电流Ic进行比较。读出放大器36在电流Id0小于比较电流Ic的情况下，判定为所读出的数据的逻辑值为“0”，在电流Id0为比较电流Ic以上的情况下，判定为所读出的数据的逻辑值为“1”。
控制电路52在当判定用数据的逻辑值为“1”的情况及为“0”的情况这两种情况下，判定用数据的实际的逻辑值和读出放大器36判定出的读出数据的逻辑值均一致的情况下，判定为比较电流Ic及读出电压Vr是合适的。
如以上所说明的那样，所述各实施方式的半导体存储装置10具备：存储单元阵列20，包含多个存储单元66，且具有存储判定用数据的已知数据存储区域22，所述判定用数据用于判定当读出保存于存储单元66中的数据时对存储单元66施加的读出电压以及根据所保存的数据而对流入存储单元66的电流进行比较的比较电流各自的值合适与否；解码器30，根据表示供读出数据的读出对象存储单元66的地址而对读出对象存储单元66施加读出电压；以及读出放大器36，具有比较电路37，所述比较电路37输出根据所保存的数据而对流入读出对象存储单元66的电流和比较电流进行比较所得的比较结果。
利用所述结构，根据所述各实施方式的半导体存储装置10，可使用已知数据存储区域22来进行读出电压及比较电流合适与否的判定，因此可适当地读出保存于存储单元阵列20的存储单元66中的数据，例如可适当地读出保存于初始设定数据存储区域24的存储单元66中的初始设定数据。
另外，根据所述各实施方式的半导体存储装置10，使用利用调整值调整了的比较电流或读出电压来进行合适与否的判定。因此，根据所述各实施方式的半导体存储装置10，与使用未利用调整值调整的比较电流或读出电压进行合适与否的判定的情况相比，可使读出电压及比较电流成为更合适的值。因而，可更适当地读出保存于存储单元66中的数据。
再者，针对如下形态进行了说明，即，在所述第一实施方式中，将使用由比较电流调整电路46确定的调整值调整了的比较电流用于合适与否的判定，且在第二实施方式中，将使用由读出电压调整电路70确定的调整值调整了的读出电压用于合适与否的判定，但并不限定于所述形态。
例如，如第一实施方式那样，在将利用调整值对比较电流调整而成的比较电流用于合适与否的判定的形态中，也可以在设定值表54中存储与已利用调整值调整了的比较电流Ic1对应的数据及与比较电流Ic0对应的数据，来代替比较电流值设定数据及比较电流调整值设定数据(参照图4)。所述情况下，控制电路52只要根据所要读出的判定用数据的逻辑值，来将与比较电流Ic1对应的数据或者与比较电流Ic0对应的数据设定(锁存)于比较电流值设定数据寄存器44中即可。再者，所述情况下的半导体存储装置10与第一实施方式的半导体存储装置10(参照图1)不同，不需要比较电流调整电路46及比较电流调整值设定数据寄存器48。
另外，在所述各实施方式中，使用在初始设定序列中判定为合适的读出电压Vr及比较电流Ic，从初始设定数据存储区域24中读出初始设定数据，在执行初始设定序列之后，使用初始设定数据中所包含的通常读出电压及通常比较电流来读出保存于存储单元66中的数据。然而并不限定于所述形态，除了将在初始设定序列中判定为合适的读出电压Vr及比较电流Ic用于初始设定数据的读出之外，例如也可以在读出保存于除已知数据存储区域22及初始设定数据存储区域24以外的区域的存储单元66中的数据时使用所述读出电压Vr及比较电流Ic。
另外，在所述各实施方式中，针对作为存储单元阵列20的存储单元66，为保存逻辑值为“1”或“0”的数据的、被称为所谓的二值的存储单元的情况进行了说明，但存储单元66并不限于此，例如也可以是四值以上的多值的存储单元。
另外，在所述各实施方式中，针对半导体存储装置10具备控制电路52的形态进行了说明，但并不限定于所述形态。例如，半导体存储装置10的外部的MCU等也可以具有所述控制电路52的功能的一部分或全部。
另外，其他在所述各实施方式中所说明的半导体存储装置10及存储单元块20等的构成及动作等为一例，当然能够在不脱离本发明的主旨的范围内根据状况进行变更。

Claims (5)

1.一种半导体存储装置，其特征在于具备：
存储单元阵列，包含多个存储单元，且具有存储判定用数据的已知数据存储区域，所述判定用数据包含逻辑值不同的第一数据及第二数据，流入保存有所述第一数据的存储单元的电流比流入保存有所述第二数据的存储单元的电流大，用于判定当读出保存于所述存储单元中的数据时对所述存储单元施加的读出电压以及用于根据所保存的数据而对流入所述存储单元的电流进行比较的比较电流各自的值合适与否；
解码器，根据表示供读出数据的读出对象存储单元的地址，对所述读出对象存储单元施加所述读出电压；
比较电路，在所述读出对象存储单元为保存所述第一数据的存储单元的情况下，输出对第一比较电流和根据所保存的数据而流入所述读出对象存储单元的电流比较所得的第一比较结果，另外，在所述读出对象存储单元为保存所述第二数据的存储单元的情况下，输出对第二比较电流和根据所保存的数据而流入所述读出对象存储单元的电流进行比较所得的第二比较结果；
比较电流生成电路，在进行所述合适与否的判定的情况下，在所述读出对象存储单元为保存所述第一数据的存储单元的情况下，将基于调整值而增加了的所述第一比较电流作为所述比较电流输出至所述比较电路，另外，在所述读出对象存储单元为保存所述第二数据的存储单元的情况下，将基于所述调整值而减少了的所述第二比较电流作为所述比较电流输出至所述比较电路；以及
控制电路，在所述第一比较结果表示流入所述读出对象存储单元的电流为所述第一比较电流以上、且所述第二比较结果表示流入所述读出对象存储单元的电流小于所述第二比较电流的情况下，判定为所述读出电压及利用所述调整值调整前的比较电流是合适的，其中
在进行所述合适与否的判定的情况下，将所述读出对象存储单元设为所述已知数据存储区域的存储单元。
2.一种半导体存储装置，其特征在于具备：
存储单元阵列，包含多个存储单元，且具有存储判定用数据的已知数据存储区域，所述判定用数据包含逻辑值不同的第一数据及第二数据，流入保存有所述第一数据的存储单元的电流比流入保存有所述第二数据的存储单元的电流大，用于判定当读出保存于所述存储单元中的数据时对所述存储单元施加的读出电压以及用于根据所保存的数据而对流入所述存储单元的电流进行比较的比较电流各自的值合适与否；
解码器，根据表示供读出数据的读出对象存储单元的地址，对所述读出对象存储单元施加所述读出电压；
读出电压生成电路，在所述读出对象存储单元为保存所述第一数据的存储单元的情况下，将基于调整值而减少了的第一读出电压作为所述读出电压输出至所述解码器，另外，在所述读出对象存储单元为保存所述第二数据的存储单元的情况下，将基于所述调整值而增加了的第二读出电压作为所述读出电压输出至所述解码器；
比较电路，在所述读出对象存储单元为保存所述第一数据的存储单元的情况下，输出对根据所保存的数据而流入所述读出对象存储单元的电流和比较电流进行比较所得的第一比较结果，另外，在所述读出对象存储单元为保存所述第二数据的存储单元的情况下，输出对根据所保存的数据而流入所述读出对象存储单元的电流和比较电流进行比较所得的第二比较结果；以及
控制电路，在所述第一比较结果表示流入所述读出对象存储单元的电流为比较电流以上、且所述第二比较结果表示流入所述读出对象存储单元的电流小于所述比较电流的情况下，判定为所述比较电流及利用所述调整值调整前的读出电压是合适的，其中
在进行所述合适与否的判定的情况下，将所述读出对象存储单元设为所述已知数据存储区域的存储单元。
3.根据权利要求1或2所述的半导体存储装置，其特征在于，
所述存储单元阵列进而具有存储用于初始设定的初始设定数据的初始设定数据存储区域，且
所述判定用数据用于判定读出所述初始设定数据时的读出电压及比较电流合适与否。
4.根据权利要求3所述的半导体存储装置，其特征在于，
所述初始设定数据包含读出电压的值及比较电流的值中的至少一者，
所述解码器在所述初始设定数据中包含所述读出电压的值的情况下，从所述初始设定数据存储区域中读出所述初始设定数据后，将与所述初始设定数据中所包含的所述读出电压的值对应的读出电压作为所述读出电压施加至存储单元，且
所述比较电路在所述初始设定数据中包含所述比较电流的值的情况下，从所述初始设定数据存储区域中读出所述初始设定数据后，将与所述初始设定数据中所包含的所述比较电流的值对应的比较电流作为所述比较电流而与流入所述读出对象存储单元的电流进行比较。
5.一种数据读出方法，其为半导体存储装置中的数据读出方法，所述半导体存储装置具备：存储单元阵列，包含多个存储单元，且具有存储判定用数据的已知数据存储区域，所述判定用数据包含逻辑值不同的第一数据及第二数据，流入保存有所述第一数据的存储单元的电流比流入保存有所述第二数据的存储单元的电流大，用于判定当读出保存于所述存储单元中的数据时对所述存储单元施加的读出电压以及根据所保存的数据而对流入所述存储单元的电流进行比较的比较电流各自的值合适与否；解码器，根据表示供读出数据的读出对象存储单元的地址，对所述读出对象存储单元施加所述读出电压；比较电路，在所述读出对象存储单元为保存所述第一数据的存储单元的情况下，输出对第一比较电流和根据所保存的数据而流入所述存储单元的电流和所述比较电流进行比较所得的第一比较结果，另外，在所述读出对象存储单元为保存所述第二数据的存储单元的情况下，输出对第二比较电流和根据所保存的数据而流入所述读出对象存储单元的电流进行比较所得的第二比较结果；比较电流生成电路，在进行所述合适与否的判定的情况下，在所述读出对象存储单元为保存所述第一数据的存储单元的情况下，将基于调整值而增加了的所述第一比较电流作为所述比较电流输出至所述比较电路，另外，在所述读出对象存储单元为保存所述第二数据的存储单元的情况下，将基于所述调整值而减少了的所述第二比较电流作为所述比较电流输出至所述比较电路；以及控制电路，在所述第一比较结果表示流入所述读出对象存储单元的电流为所述第一比较电流以上、且所述第二比较结果表示流入所述读出对象存储单元的电流小于所述第二比较电流的情况下，判定为所述读出电压及利用所述调整值调整前的比较电流是合适的，所述数据读出方法的特征在于包括如下处理：
由所述控制电路基于读出所述判定用数据时的所述第一比较结果和所述第二比较结果，进行所述合适与否的判定，
将判定为合适的所述读出电压设定为所述解码器施加的读出电压，且
将判定为合适的利用所述调整值调整前的所述比较电流设定为所述比较电路进行比较的比较电流。
CN201810154751.7A 2017-02-28 2018-02-23 半导体存储装置以及数据读出方法 Active CN108511018B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017-037040 2017-02-28
JP2017037040A JP6953148B2 (ja) 2017-02-28 2017-02-28 半導体記憶装置及びデータ読出方法

Publications (2)

Publication Number Publication Date
CN108511018A CN108511018A (zh) 2018-09-07
CN108511018B true CN108511018B (zh) 2023-08-08

Family

ID=63246947

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810154751.7A Active CN108511018B (zh) 2017-02-28 2018-02-23 半导体存储装置以及数据读出方法

Country Status (3)

Country Link
US (1) US10388339B2 (zh)
JP (1) JP6953148B2 (zh)
CN (1) CN108511018B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7320385B2 (ja) * 2019-06-21 2023-08-03 ルネサスエレクトロニクス株式会社 半導体装置およびメモリのテスト方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002117692A (ja) * 2000-10-03 2002-04-19 Toshiba Corp 不揮発性半導体メモリ装置
JP2008097705A (ja) * 2006-10-11 2008-04-24 Matsushita Electric Ind Co Ltd 半導体記憶装置
JP2013206502A (ja) * 2012-03-28 2013-10-07 Lapis Semiconductor Co Ltd 半導体メモリ

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2709751B2 (ja) * 1990-06-15 1998-02-04 三菱電機株式会社 不揮発性半導体記憶装置およびそのデータ消去方法
JP4413406B2 (ja) * 2000-10-03 2010-02-10 株式会社東芝 不揮発性半導体メモリ及びそのテスト方法
JP2006114078A (ja) * 2004-10-12 2006-04-27 Toshiba Corp 不揮発性半導体記憶装置及びその動作方法
JP5067836B2 (ja) * 2005-12-19 2012-11-07 ルネサスエレクトロニクス株式会社 不揮発性半導体記憶装置及びその動作方法
JP2007207343A (ja) * 2006-02-01 2007-08-16 Renesas Technology Corp 不揮発性半導体記憶装置
KR100891005B1 (ko) * 2007-06-28 2009-03-31 삼성전자주식회사 고온 스트레스로 인한 읽기 마진의 감소를 보상하기 위한플래시 메모리 장치 및 그것의 읽기 전압 조정 방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002117692A (ja) * 2000-10-03 2002-04-19 Toshiba Corp 不揮発性半導体メモリ装置
JP2008097705A (ja) * 2006-10-11 2008-04-24 Matsushita Electric Ind Co Ltd 半導体記憶装置
JP2013206502A (ja) * 2012-03-28 2013-10-07 Lapis Semiconductor Co Ltd 半導体メモリ

Also Published As

Publication number Publication date
CN108511018A (zh) 2018-09-07
US10388339B2 (en) 2019-08-20
US20180247681A1 (en) 2018-08-30
JP2018142391A (ja) 2018-09-13
JP6953148B2 (ja) 2021-10-27

Similar Documents

Publication Publication Date Title
US7821837B2 (en) Reprogrammable nonvolatile memory devices and methods
KR100794664B1 (ko) 플래시 메모리 장치 및 그것의 리프레쉬 방법
US20100172186A1 (en) Programming and/or erasing a memory device in response to its program and/or erase history
KR102121951B1 (ko) 반도체 장치 및 그 동작 방법
US7830720B2 (en) Methods of programming non-volatile semiconductor memory devices using different program verification operations and related devices
US6826081B2 (en) Nonvolatile semiconductor memory device, nonvolatile semiconductor memory device-integrated system, and defective block detecting method
JP2009009692A (ja) 不揮発性半導体メモリ装置及びそのプログラム方法
US6937522B2 (en) Nonvolatile semiconductor memory device
US8199577B2 (en) Ripple programming of memory cells in a nonvolatile memory
US7248503B2 (en) Semiconductor nonvolatile storage device
KR100845530B1 (ko) 플래시 메모리 장치 및 그것의 동작 방법
JP4104151B2 (ja) 不揮発性半導体記憶装置及び不揮発性半導体記憶装置のプログラム方法
US7480182B2 (en) NOR flash memory devices in which a program verify operation is performed on selected memory cells and program verify methods associated therewith
JP2000082293A (ja) 消去可能不揮発性メモリに書き込む方法および装置
WO2014110030A1 (en) Programmable and flexible reference cell selection method for memory devices
CN108511018B (zh) 半导体存储装置以及数据读出方法
KR102119179B1 (ko) 반도체 장치 및 그 동작 방법
JPH11176173A (ja) 不揮発性半導体記憶装置
US20120140572A1 (en) Semiconductor memory device and method of operating the same
JP2013218758A (ja) 不揮発性半導体記憶装置
US6973003B1 (en) Memory device and method
KR100927119B1 (ko) 불 휘발성 반도체 메모리 장치 및 그것의 프로그램 방법
US7577042B2 (en) Method of programming multi-level semiconductor memory device and multi-level semiconductor memory device
US20180144807A1 (en) Semiconductor device
JPH10228795A (ja) 不揮発性記憶装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant