CN1082248C - 半导体器件及其制造方法 - Google Patents
半导体器件及其制造方法 Download PDFInfo
- Publication number
- CN1082248C CN1082248C CN96102294A CN96102294A CN1082248C CN 1082248 C CN1082248 C CN 1082248C CN 96102294 A CN96102294 A CN 96102294A CN 96102294 A CN96102294 A CN 96102294A CN 1082248 C CN1082248 C CN 1082248C
- Authority
- CN
- China
- Prior art keywords
- film
- ceramic capacitor
- capacitor
- mentioned
- ceramic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 63
- 238000000034 method Methods 0.000 title description 58
- 239000000919 ceramic Substances 0.000 claims abstract description 45
- 239000000758 substrate Substances 0.000 claims abstract description 45
- 239000003985 ceramic capacitor Substances 0.000 claims description 148
- 229910052751 metal Inorganic materials 0.000 claims description 43
- 239000002184 metal Substances 0.000 claims description 43
- 238000004519 manufacturing process Methods 0.000 claims description 37
- 239000012528 membrane Substances 0.000 claims description 36
- 238000005530 etching Methods 0.000 claims description 19
- 238000000151 deposition Methods 0.000 claims description 4
- 239000003990 capacitor Substances 0.000 abstract description 107
- 239000000126 substance Substances 0.000 abstract 1
- 239000004020 conductor Substances 0.000 description 43
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 34
- 230000002093 peripheral effect Effects 0.000 description 23
- 239000011229 interlayer Substances 0.000 description 19
- 229910052697 platinum Inorganic materials 0.000 description 17
- 238000009413 insulation Methods 0.000 description 15
- 230000015572 biosynthetic process Effects 0.000 description 13
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 12
- 229910052814 silicon oxide Inorganic materials 0.000 description 12
- 150000004703 alkoxides Chemical class 0.000 description 11
- 230000000694 effects Effects 0.000 description 8
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 6
- 230000033228 biological regulation Effects 0.000 description 5
- 238000010276 construction Methods 0.000 description 5
- 239000013078 crystal Substances 0.000 description 5
- 239000002305 electric material Substances 0.000 description 5
- 229910010293 ceramic material Inorganic materials 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- 239000003960 organic solvent Substances 0.000 description 4
- 229920002120 photoresistant polymer Polymers 0.000 description 4
- 238000000992 sputter etching Methods 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- 230000010287 polarization Effects 0.000 description 3
- 238000006722 reduction reaction Methods 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- 230000002269 spontaneous effect Effects 0.000 description 3
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- WOIHABYNKOEWFG-UHFFFAOYSA-N [Sr].[Ba] Chemical compound [Sr].[Ba] WOIHABYNKOEWFG-UHFFFAOYSA-N 0.000 description 2
- 238000004891 communication Methods 0.000 description 2
- 230000008602 contraction Effects 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- 238000007865 diluting Methods 0.000 description 2
- 229960002050 hydrofluoric acid Drugs 0.000 description 2
- 239000010410 layer Substances 0.000 description 2
- 239000007788 liquid Substances 0.000 description 2
- 229910052712 strontium Inorganic materials 0.000 description 2
- CIOAGBVUUVVLOB-UHFFFAOYSA-N strontium atom Chemical compound [Sr] CIOAGBVUUVVLOB-UHFFFAOYSA-N 0.000 description 2
- 238000005979 thermal decomposition reaction Methods 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 229910052788 barium Inorganic materials 0.000 description 1
- DSAJWYNOEDNPEQ-UHFFFAOYSA-N barium atom Chemical compound [Ba] DSAJWYNOEDNPEQ-UHFFFAOYSA-N 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 230000005764 inhibitory process Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 238000004062 sedimentation Methods 0.000 description 1
- 229910000077 silane Inorganic materials 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000000935 solvent evaporation Methods 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 230000001052 transient effect Effects 0.000 description 1
- 238000003466 welding Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Semiconductor Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
- Ceramic Capacitors (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
Abstract
在形成于半导体基板上边的基底绝缘膜的上边形成由下部电极、由强电介质构成的陶瓷电容器膜和上部电极构成的强电介质电容器。在半导体基板的上边形成层间绝缘膜，使得把强电介质电容器覆盖起来，并在层间绝缘膜的上边形成电极布线。在存在于上部电极的侧面和陶瓷电容器膜的上表面的交点与陶瓷电容器膜的侧面和下部电极的上表面的交点之间的陶瓷电容器膜的表面的长度L，和陶瓷电容器膜的厚度D之间，L≥2D的关系成立。
Description
本发明涉及半导体集成电路装置及其制造方法，特别是涉及在半导体基板上集成有晶体管和电阻及电容的半导体集成电路装置中的电容器的构造的改良。上述电容器把陶瓷薄膜用作电容器的绝缘膜，而上述陶瓷薄膜有着作为介电常数极其之大的材料而广为人知的钙钛矿(Perovskite)构造。
随着信息通信领域的进步，人们要求高速处理大容量的数据。为了实现这一要求，半导体存储器之类的半导体集成电路的高集成化不断地发展进步。而且，以信息通信机器的小型化和降低造价为目的，借助于高集成化来实现的芯片面积的减小和部件数量的削减也在不断发展。
在这样的状况下，近些年来，对在半导体集成电路上，用具有钙钛矿构造的陶瓷材料(比如钛酸钡锶，钛酸铅等等)形成电容器的技术的研究很活跃。一般说，由用上述那种陶瓷材料形成的陶瓷薄膜构成的电容器绝缘膜的介电常数高，与在现有的集成电路装置内形成的氧化硅膜或氮化硅膜构成的电容器绝缘膜相比，有着几十倍-几百倍的介电常数。
通过用由这样的陶瓷薄膜构成的电容器绝缘膜构成电容器，可以把半导体集成电路装置中电容器的占有面积降低到现有技术的几十分这一到几百分之一，故可以实现半导体集成电路装置的高集成化。
此外，当用具有即使去掉外加电场也会保持自发极化这种性质的强电介质陶瓷(以下，称之为强电介质)形成电容器绝缘膜时，则可以实现即使切断电源存储内容也不会消失的非易失性存储器。
以下，一边参照图面一边对现有的半导体集成电路装置及其制造方法进行说明。
图11示出了现有的半导体集成电路装置的断面构造，如图11所示，在半导体基板51的上边形成由氧化硅膜构成的电容器的基底绝缘膜52，在基底绝缘膜52的上边，形成由白金构成的下部电极53A，由具有钙钛矿构造的陶瓷薄膜构成的电容器绝缘膜54A，由白金构成的上部电极55A这三者构成的电容器。再在半导体基板51的上边形成由氧化硅膜构成的层间绝缘膜56以复盖电容器，在层间绝缘膜56的上边形成有电极布线57，下部电极53A，上部电极55A和电极布线57介以形成于层间绝缘膜56上的开口部分连接起来。
以下依据图12对上述现有的半导件集成电路装置的制造方法进行说明。
首先，如图12(a)所示，在半导体基板51的上边淀积上电容器的基底绝缘膜52之后，如图12(b)所示，在基底绝缘膜52的上边依次形成将构成电容器的下部电极的第1金属层53，具有钙钛矿构造的将构成电容器绝缘膜的陶瓷薄膜54和将构成为电容器的上部电极的第2金属层55。
其次，如图12(c)所示，通过实施应用光刻胶掩模的离子铣削法或RIE法，对第2金属层55和陶瓷薄膜54进行刻蚀，形成上部电极55A和电容器绝缘膜54A之后。用同样地做法，如图12(d)所示，采用刻蚀第1金属层53的办法形成下部电极53A。
接着，如图12(e)所示，在淀积的层间绝缘膜56之后，在该层间绝缘膜56的规定的区域上形成开口部分。之后，如图12(f)所示，在层间绝缘膜56的上边形成电极布线57后，由下部电极53A，电容器绝缘膜54A和上部电极55A构成的电容器就完成了。
在上述构造中，由上部电极55A、电容器绝缘膜54A及下部电极53A构成的电容器，虽然是借助于应用了离子铣削法或RIE法等等的刻蚀技术形成的，但由于在这时第2金属层55和陶瓷薄膜54用同一掩模连续地进行刻蚀，故变成为上部电极55A的外缘部分与电容器绝缘膜54A的外缘部一致的构造。
然而，在给电容器加上电压时的反向漏电电流的路径中，有通过构成电容器绝缘膜54A的晶粒或者其晶粒边界的第1路径、和通过电容器绝缘膜54A的外缘部分(侧面)的第2路径。电容器的耐压，由两个路径之中，反向漏电流大的那一条路径决定。
电容器绝缘膜54A的侧面，在刻蚀时结晶构造已被搞乱了的基础上，在把氧化硅膜或氮化硅膜用作层间绝缘膜56的情况下，由于在其淀积时直接暴露了硅烷气体或氢气等的还原性气氛之中，受还原反应而缺氧，故变成为反向漏电电流非常易于流动的状态。
在上述现有构造的电容器中，由于上部电极55A的外缘部分与电容器绝缘膜54A的外缘部分一致，故在介以电容器绝缘膜54A的侧面的路径上流有很大的反向漏流的同时，由于作为电容器的耐压受介以电容器绝缘膜54A的侧面的路径支配，故有着大幅度地降低电容器的耐压这样的问题。
于是，就如特开平2-232961号所示的那人们提出了用SiN把电容器绝缘膜以及电极布线的表面覆盖起来以图改善可靠性的方案，但如采用该构造，则由于形成SiN膜是不可缺少的，故从作业性方面来看，未必能说是一种好的方法。
另外，比如说如特开平4-356958所示那样，还有一种提案，是形成一种把下部电极覆盖起来的电容器绝缘膜以解决反向漏流问题，但若采用这种构造，则必须用电容器绝缘膜把整个下部电极都覆盖起来，故对要在下部电极上边直接形成电极布线的情况时不能使用。
本发明以解决上述问题为目的，目的是通过采用抑制经由由陶瓷材料构成的电容器绝缘膜的侧面的反向漏流的产生的办法，大幅度地降低电容器整体的反向漏流以改善电容器的耐压的同时，排除陶瓷电容器膜的侧面对电容器的耐压所施加的影响。改善半导体集成电路装置的成品率和可靠性。
为了实现上述目的，本发明通过采用把给电容器加上电压时的反向漏流的路径之中，把通过电容器膜的侧面的第2路径作得比通过构成电容器膜的晶粒或晶粒边界的第1路径长的办法，使电容器的耐压由第1路径来决定。
根据本发明的第1半导体器件，包括：在半导体基板上形成的陶瓷电容器膜和在所述陶瓷电容膜上形成的上部电极；在所述上部电极的整个周围的外缘部，上述上部电极的侧面形成在与上述陶瓷电容器膜由刻蚀所形成的侧面相距，等同于所述陶瓷电容器膜的厚度以上距离的内侧位置上。
本发明提供一种制造权利要求1所述半导体器件的制造方法，包括：对在半导体基板上淀积的陶瓷薄膜进行刻蚀，形成陶瓷电容器薄膜的步骤；和在所述陶瓷电容器薄膜上淀积金属膜后，对所述金属膜图形化、形成上部电极的步骤；其中形成所述上部电极的步骤包括，对所述金属膜图形化，使在所述上部电极的整个周围外缘部，所述上部电极的侧面形成在与所述陶瓷电容器膜由刻蚀所形成的侧面，相距等同于所述陶瓷电容器膜膜厚以上距离的内侧位置上的步骤。
因而，电容器的耐压由通过陶瓷电容器膜的内部流动的反向漏电流来决定，而且可以排除陶瓷电容器膜的侧壁部旋于电容器耐压的影响。
本发明所涉及的第2半导体集成电路装置具有半导体基板，和在上述半导体基板上，由在该半导体基板的一个主面上依次形成的下部电极、由具有钙钛矿构造的陶瓷薄膜构成的陶瓷电容器膜以及上部电极构成的叠层电容器。在上述叠层电容器的外缘部分的一部分的区域中，上述上部电极的侧面位于比上述陶瓷电容器膜的侧面往里的地方，同时，上述陶瓷电容器膜的侧面位于比上述下部电极的侧面往里的地方。存在于上述上部电极的侧面和上述陶瓷电容器膜的上表面的交点与上述陶瓷电容器膜的侧面和上述下部电极的上表面的交点之间的上述陶瓷电容器膜的表面的长度L1与上述陶瓷电容器膜的厚度D之间，L1≥2D的关系成立。在上述叠层电容器的外缘部分的剩余部分的区域中，上述上部电极的侧面与上述陶瓷电容器膜的侧面处于同一或比上述陶瓷电容器膜的侧面往里的位置上，同时，上述陶瓷电容器膜的外缘部被设置在比上述下部电极的侧面往外的上述半导体基板的一个主面上。存在于上述陶瓷电容器膜的侧面和上述半导体基板的一个主面的交点之间的上述陶瓷电容器的表面的长度L2，和上述陶瓷电容器膜的厚度D之间，L2≥D的关系成立。
倘采用第2半导体集成电路装置，则在叠层电容器的外缘部分的一部分的区域中，和第1半导体集成装置一样，在陶瓷电容器膜的表面上的上部电极的侧面和陶瓷电容器膜的侧面之间的区域的长度比陶瓷电容器膜的厚度大。此外，在叠层电容器的外缘部分的其余的部分的区域中。存在于陶瓷电容器膜的侧面和半导体基板的一个主面的交点与下部电极的侧面和半导体基板的一个主面的交点之间的陶瓷电容器膜的表面的长度L2和陶瓷电容器膜的厚度D之间，L2≥D的关系成立，所以在陶瓷电容器膜的下表面上的陶瓷电容器膜的侧面和下部电极的侧面之间的区域的长度比陶瓷电容器膜的厚度大。
因而，在叠层电容器的外缘部分的所有的区域里，通过陶瓷电容器膜的表面及侧面流动的电流的路径比通过陶瓷电容器膜的内部流动的电流的路径变长。
倘采用上述第1或第2半导体集成电路装置，由于可以大大地提高电容器的耐压，故将大大地提高半导体集成电路装置的成品率和可靠性。
在上述第1或第2半导体集成电路装置中，存在于上述上部电极的侧面和上述陶瓷电容器膜的上表面的交点与上述陶瓷电容器膜的侧面和上述下部电极的上表面的交点之间的上述陶瓷电容器膜的表面，理想的是由上述陶瓷电容器膜的表面上的上述上部电极的侧面与上述陶瓷电容器膜的侧面之间的第1区域和由上述陶瓷电容器膜的侧面构成的第2区域构成。
这样的话，在陶瓷电容器膜的表面上的上部电极的侧面和陶瓷电容器膜的侧面之间的区域的长度确实比陶瓷电容器膜的厚度大，故通过陶瓷电容器膜的表面和侧面流动的电流的路径确实地比通过陶瓷电容器膜的内部流动的电流的路径变长。
本发明所涉及的第1半导体装置的制造方法具备有下述工序：在半导体基板的一个主面上淀积第1金属膜的工序；使上述第1金属膜图形化以形成下部电极的工序；在上述下部电极的上述淀积具有钙钛矿构造的陶瓷薄膜的工序；把上述陶瓷薄膜图形化，使得该陶瓷薄膜的侧面位于比上述下部电极的侧面往里的位置上以形成陶瓷电容器膜的工序；在上述陶瓷电容器膜的上边淀积第2金属膜的工序；为使得该第2金属膜的侧面位于比上述陶瓷电容器膜的侧面往里的位置，且存在于上述第2金属膜的侧面和上述陶瓷电容器膜的上表面的交点与上述陶瓷电容器膜的侧面和上述下部电极的上表面的交点之间的上述陶瓷电容器膜的表面的长度L，和上述陶瓷电容器膜的厚度D之间L≥2D的关系成立，把上述第2金属膜图形化以形成上部电极的工序。
倘采用第1半导体集成电路装置的制造方法，因为为使得存在于该第2金属膜的侧面和陶瓷电容器膜的上表面的交点与陶瓷电容器膜的侧面和下部电极的上表面的交点之间的陶瓷电容器膜的表面长度L，和陶瓷电容器膜的厚度D之间，L≥2D的关系成立，把第2金属膜图形化以形成上部电极，故存在于上部电极的侧面和陶瓷电容器膜的上表面的交点与陶瓷电容器膜的侧面和下部电极的上表面的交点之间的陶瓷容器的长度L和陶瓷电容器膜的厚度D之间，L≥2D的关系成立。因而，可以确实地制造上述第1半导体集成电路装置。
本发明所涉及的第2半导体集成电路装置的制造方法包括下述工序：在半导体基板的一个主面上淀积第1金属膜的工序；把第1金属膜图形化以形成下部电极的工序；在上述下部电极的上边淀积具有钙钛矿构造的陶瓷薄膜的工序；为使得在上述陶瓷薄膜的外缘部分的一部分区域上，该陶瓷薄膜的侧面位于比上述下部电极的侧面往里的位置，同时在上述陶瓷薄膜的外缘部分的其余部分的区域中，该陶瓷薄膜的外缘部分残存于上述半导体基板的上边，而且存在于上述陶瓷薄膜的侧面和上述半导体基板的一个主面的交点与上述下部电极的侧面和上述半导体基板的一个主面的交点之间的上述陶瓷薄膜的表面的长度L2和上述陶瓷电容器膜的厚度D之间L2≥D的关系成立而把该陶瓷薄膜图形化以形成陶瓷电容器膜的工序；在上述陶瓷电容器膜的上边淀积第2金属膜的工序；为使得上述第2金属膜的侧面位于比上述陶瓷电容器膜的侧面往里的地方，同时，在上述陶瓷薄膜的外缘部分的一部分区域中，上述第2金属膜的侧面位于比上述陶瓷电容器膜的侧面往里的地方，而且，存在于上述第2金属膜的侧面和上述陶瓷电容器膜的上表面的交点与上述陶瓷电容器膜的侧面和上述下部电极的上表面的交点之间的上述陶瓷电容器膜的表面的长度L1和上述陶瓷电容器膜的厚度D之间L1≥2D的关系成立，而把上述第2金属膜图形化以形成上部电极的工序。
倘采用第2半导体集成电路装置的制造方法，因为具备有使陶瓷薄膜图形化为使得在该陶瓷薄膜的外缘部分的其余部分的领域中，存在于陶瓷薄膜的侧面和半导体基板的一个主面的交点与下部电极的侧和半导体基板的一个主面的交点之间的陶瓷薄膜的表面的长度L2和陶瓷电容器薄膜的厚度D之间L2≥D的关系成立以形成陶瓷电容器膜的工序，和把第2金属膜图形化为使得在陶瓷薄膜的外缘部分的一部分领域中，存在于第2金属膜的侧面和陶瓷电容器膜的上表面的交点与陶瓷电容器膜的侧面和下部电极的上表面的交点之间的陶瓷电容器膜的表面的长度L1和陶瓷电容器膜的厚度D之间L1≥2D的关系成立，以形成上部电极的工序，所以在叠层电容器的外缘部分的一部分区域中，存在于上部电极的侧面和陶瓷电容器膜的上表面的交点与陶瓷电容器膜的侧面和下部电极的上表面的交点之间的陶瓷电容器膜的表面的长度L1，和陶瓷电容器膜的厚度D之间的L1≥2D的关系成产，同时，在叠层电容器的外缘部分的其余部分的区域中，存在于陶瓷电容器膜的侧面和半导体基板的一个主面的交点与下部电极的侧面和半导体基板的一个主面的交点之间的陶瓷电容器膜的表面的长L2，和陶瓷电容器膜的厚度D之间L2≥D的关系成立。为此，可以确实地制造上述第2半导体集成电路装置。
本发明所涉及的第3半导体集成电路的制造方法具备有下述工序：在半导体基板上边依次淀积第1金属膜、陶瓷薄膜和第2金属膜的工序；使上述第2金属膜图形化为使得上述陶瓷薄膜中的下部电极引出区域露出来以形成上部电极的工序；同时使上述陶瓷薄膜和第1金属膜图形化以形成陶瓷电容器膜和下部电极的工序，在上述半导体基板上整个面地淀积绝缘膜的工序；对上述绝缘膜和陶瓷电容器膜进行刻蚀，在上述绝缘膜上形成用引出上部电极的开口部分的同时，在上述绝缘膜和陶瓷电容器膜上形成用于引出下部电极的开口部分的工序。
倘应用第3半导体集成电路装置的制造方法，则因为在把第2金属膜图形化为使得陶瓷薄膜上的下部电极引出区域露出来以形成上部电极之后，同时使陶瓷薄膜和第1金属膜图形化以形成陶瓷电容器膜和下部电极，故可以用一次的图形化就可以形成陶瓷电容器膜和第1金属膜。因此，如果把第3半导体集成电路制造方法应用到第1半导体集成电路装置的制造方法中去，则无需招致工序数目的增加，就可以确实地制造电容器的耐压已经大大提高了的半导体集成电路。
下面简单说明附图
图1是本发明的第1实施例所涉及的半导体集成电路装置的断面图。
图2的断面图示出了上述第1实施例所涉及的半导体集成电路装置的第1制造方法的各个工序。
图3的断面图示出了上述第1实施例所涉及的半导体集成电路装置的第1制造方法的各个工序。
图4的断面图示出了上述第1实施例所涉及的半导体集成电路装置的电容器的外缘部分的构造。
图5(a)，(b)说明了上述第1实施例和现有例所涉及的半导体集成电路装置的电容器的作用。图5(a)是现有的半导体集成电路装置的电容器的断面图。图5(b)是第1实施例所涉及的半导体集成电路装置的电容器的断面图。
图6示出了上述第1实施例和现有例所涉及的半导体集成电路装置的电容器的电压与反向漏流密度之间的关系。
图7示出了上述第1实施例和现有例所涉及的半导体集成电路装置的电容器中的、本发明的一个实施例中的时间与反向漏电电流密度之间的关系。
图8是本发明的第2实施例所涉及的半导体集成电路装置的断面图。
图9是示出本发明所涉及的半导体集成电路装置的第3制造方法的各个工序的断面图。
图10是示出本发明所涉及的半导体集成电路装置的第3制造方法的各个工序的断面图。
图11是现有的半导体集成电路装置的断面图。
图12的断面图示出了上述现有的半导体集成电路装置的制造方法的各个工序。
以下，边参照附图边说明本发明的一个实施例所涉及的半导体集成电路装置及其制造方法。
图1是示出本发明的第1实施例所涉及的半导体集成电路装置的电容器构造的断面图，第1实施例的构造是在半导体基板的上边形成了有由强电介质薄膜构成的陶瓷电容器膜的电容器。
在由半绝缘性的GaAs构成的半导体基板11上边，形成由氧化硅膜构成的电容器的基底绝缘膜12。在基底绝缘膜12的上边形成强电介质电容器，该强电介质电容器由白金构成的下部电极13A，由强电介质比如说钛酸钡锶膜(以下称之为BST膜)构成的厚度0.2μm的陶瓷电容器膜14A和白金构成的上部电极15A所构成。在半导体基板11的上边形成由氧化硅膜构成的层间绝缘膜16，使得把强电介质电容器覆盖起来，在层间绝缘膜16的上边形成电极布线17。下部电极13A和上部电极15A与电极布线17之间介以形成于层绝缘膜16上的开口部分进行连接。
第1实施例的特征是：存在于上部电极15A的侧面和陶瓷电容器膜14A的上表面的交点A，与陶瓷电容器膜14A的侧面和下部电极13A的上表面的交点B之间的陶瓷电容器膜14A的表面的长度是0.7μm，上部电极15A的侧壁所处的位置比陶瓷电容器膜14A的侧壁往里0.5μm。
以下，根据图2和图3，对第1实施例所涉及的半导体集成电路装置的第1制造方法进行说明。
首先，如图2(a)所示，在由GaAs构成的半导体基板11的上边，用CVD法形成由氧化硅膜构成的电容器的基底绝缘膜12。之后，如图2(b)所示，在基底绝缘膜12的上边，在形成了规定区域已开了口的光刻胶18之后，在半导体基板11上边整个面地淀积第1白金膜13。
接下来如图2(c)所示，用有机溶剂对光刻胶18上边的第1白金膜13进行剥离，形成由白金构成的下部电极13A。接着，在GaAs基板11的上边旋转涂覆用有机溶剂稀释过的钡、锶和钛的醇盐(alkoxide)溶液之后，通过施行700℃的高温度处理，如图2(d)所示，形成厚度0.2μm的强电介质膜(以下称之为BST膜)14。
其次，通过用氟酸系刻蚀液刻蚀BST膜14的办法，如图3(a)所示，在下部电极13A的上边的比该下部电极13A往内的区域上形成陶瓷电容器膜14A。接着，用和图2(b)及图2(c)相同的工序，在形成第2白金膜(图中没有画上)之后，对该第2白金膜进行剥离，如图3(b)所示，在陶瓷电容器膜14A的上边的该陶瓷电容器膜14A的内侧的区域上形成上部电极15A，使得该上部电极15A的侧面位置比陶瓷电容器膜14A的侧面往里0.5μm。
其次，如图3(c)所示，在用CVD法淀积上由氧化硅膜构成的层间绝缘膜16之后，如图3(d)所示，在层间绝缘膜16的规定区域上形成开口部分，之后，在层间绝缘膜16的上边形成电极布线17。其次，如有必要，在电极布线17的上边形成由氮化硅膜构成的保护膜(图中没有画上)之后，在该保护膜上开压焊焊盘的开口。
以下，边参照附图边对第1实施例所涉及的半导体集成电路装置的电容器的作用。
图4是示出了第1实施例所涉及的半导体集成电路装置的电容器的外缘部分的断面构造的示意图，该图示出的是存在于上部电极15A的侧面和陶瓷电容器膜14A的一方的主面的交点(A)，与陶瓷电容器膜14A的侧面和下部电极13A的一方的主面的交点(B)之间的陶瓷电容器膜14A的表面的长度(L)的陶瓷电容器膜14A的厚度(D)之间，L≥2D的关系成立的情况。
在第1实施例所涉及的半导体集成电路装置的电容器构造中，作为电容器的漏电电流的路径有两个，一个是通过上部电极15A和下部电极13A之间的陶瓷电容器膜14A的晶粒或者晶粒边界的第1路径(例如E-F)，另一个是通过存在于上部电极15A的侧面和陶瓷电容器膜14A的一方的主面的交点A与陶瓷电容器膜14A的侧面和下部电极13A的一方的主面的交点B之间的陶瓷电容器膜14A的表面的第2路径(A-C-B)。在第2路径(A-C-B)中，陶瓷电容器膜14A的侧面(C-B)的部分中漏电电流非常易于流动，而即便把这一部分暂时短路，由于A-C-B之间的距离(L)是陶瓷电容器膜14A的厚度(D)的2倍以上，且A-C之间的距离大于C-B之间的距离，所以通过第2路径(A-C-B)的漏电电流仍小于通过第1路径(E-F)的电流。因而，由于可以除去现有技术中已成为产生很大的漏电电流的根由的陶瓷电容器膜14A的侧面的影响，使得大幅度地降低漏电电流成为可能。另外，电容器的耐压由第1路径(E-F)来决定，故大幅度地提高，因此提高了半导体集成电路装置的成品率和可靠性。
以下，边参照图5(a)，(b)边概念性地说明上述的内容。图5(a)是现有的电容器构造的断面图，图5(b)是第1实施例的电容器构造的断面图。陶瓷电容器膜14A的侧壁部分(用a表示的部分)如图5(a)，(b)所示，在刻蚀的时候晶粒被切断，故缺陷能级多，漏电电流易于流动，有易于使可靠性劣化的倾向。因此，在示于图5(a)的现有的构造中，由于上部电极15A的侧面与陶瓷电容器膜14A的侧面是同一平面，故通过陶瓷电容器膜14A的侧面容易产生大的漏电电流。另一方面，在示于图5(b)的第1实施例的构造中，上部电极15A的侧面位于从陶瓷电容器膜14A的侧面向内一个大于该陶瓷电容器膜14A的厚度的那么一个距离(用b表示的部分)，陶瓷电容器膜14A的表面上的上部电极15A的侧面和下部电极13A的侧面之间的区域(以b表示的部分)是结晶性完善的区域，在漏电电流的易流度这一点上，可看成是和在陶瓷电容器膜14A的内部的上部电极15A与下部电极13A之间的区域相等。因此，可以避免漏电电流中的陶瓷电容器膜14A的侧面部分的影响，得到高可靠性化。
图6示出了第1实施例所涉及的半导体集成电路装置的电容器的漏电流和耐压特性。在图6中，为了进行比较还示出了现有的半导体集成电路装置的电容器的漏电流和耐压特性。如图6所示，与现有例相比，第1实施例的漏电流降低到了现有例的大约千分之一。
图7示出了在125℃下，对第1实施例的半导体集成电路装置的电容器连续地加上10V的DC电压时的漏电流的变化(以下，叫做TDDB特性)和现有的半导体集成电路装置的电容器的TDDB特性。现有的半导体集成电路装置的电容器在几十个小时时就破坏了，与此成对比的，第1实施例的半导体集成电路装置的电容器则一直到1000个小时都稳定地工作，故已得到了实用上10V以上的耐压。
如以上所说明的那样，由于在存在于上部电极15A的侧面与陶瓷电容器膜14A的上表面的交点(A)和陶瓷电容器膜14A的侧面与下部电极13A的上表面的交点(B)之间的陶瓷电容器膜14A的表面的长度(L)与陶瓷电容器膜14A的厚度(D)之间L≥2D的关系成立，故可以排除通过陶瓷电容器膜14A的侧壁部分的漏电流路径的影响，因而提高了电容器的耐压。
还有，在上述第1制造方法中，应用剥离法或湿法刻蚀法，以仅仅在规定的区域上形成下部电极13A、陶瓷电容器膜14A和上部电极15A来形成电容器，但也可代之以在半导体基板11的整个面上，在依次淀积上第1白金膜、陶瓷薄膜和第2白金膜之后，用离子铣削法或RIE法依次刻蚀各层，形成与上述构造相同的电容器，效果也完全相同。
另外，在上述第1制造方法中，在BST膜14的沉积方面使用了金属醇盐热分解法，但也可以代之使用浅射法和MOCVD法等其它的一切沉积法，也可以取得完全相同的效果。
在淀积BST膜14时应用金属醇盐(alkoxide)的情况下，由于伴随着热分热所产生的膜的收缩所引起的应力，在BST膜14上将产生针孔或微细裂缝，易于产生耐压的劣化。在这种情况下，用下边叙述的工序形成BST膜14的第2制造方法在改善耐压这一点上极其有效。
以下对第2制造方法中的BST膜14的形成工序进行说明。即在旋转涂覆用有机溶剂稀释过的金属醇盐溶液之后，使有机溶剂蒸发以淀积金属醇盐膜。然后，用氟酸系刻蚀液对金属醇盐膜进行刻蚀，使仅仅在必要的区域上留下金属醇盐膜后，用700℃的高温处理形成BST膜14。
倘采用第2制造方法，则因为金属醇盐膜已经事先形成了微小的区域，故高温处理时的热分解所伴出的金属醇盐膜的收缩所引起的应力可以大幅度地缓和。所以可以降低所得到的BST膜14中的针孔和微细裂缝。
具有用第2制造方法形成的陶瓷电容器膜14A的电容器的漏电电流与具有用第1制造方法形成的陶瓷电容器膜14A的电容器的漏电电流相比减到了十分之一。另外，已经确认，就在125℃、15V的TDDB特性来说，用第1制造方法形成的电容器经过几百个小时的时间就破坏了，而用第2制造方法所形成的电容器经过1000个小时之后还能稳定地工作，耐压进一步提高。
还有，要想提高用第2制造方法制作的电容器的耐压，本发明的构造是必不可缺的。在现有的构造中，因电容器的耐压由通过陶瓷电容器膜的侧壁部分的第2路径决定，故不会出现因陶瓷电容器膜中的针孔和微细裂缝的降低所产生的效果。
图8的断面图示出了本发明的第2实施例所涉及的半导体集成电路装置的电容器构造。
在半绝缘性的GaAs构成的半导体基板21的上边，形成由氧化硅膜构成的电容器的基底绝缘膜22、在基底绝缘膜22的上边，形成强电介质电容器，它由3部分即由白金构成的下部电极23A，厚度为0.2μm的由强电介质构成的陶瓷电容器膜24A和由白金构成的上部电极25A构成，形成由氧化硅膜构成的层间绝缘膜26，使得把强电介质电容器覆盖起来、在层间绝缘膜26的上边形成电极布线27，下部电极23A和上部电极25A与电极布线27之间，介以形成于层间绝缘膜26上的开口部分连接起来。
第2实施例的特征是，在电容器的外缘部分之中的一部分区域(用X表示的区域)中，存在于上部电极25A的侧面和陶瓷容器膜24A的上表面的交点(A)与陶瓷电容器膜24A的侧面和下部电极23A的上表面的交点(b)之间的陶瓷电容器膜24A的表面的长度是0.7μm，而在电容器的外缘部分之中的其余部分的区域(以Y表示的区域)中，存在于陶瓷电容器膜24A的侧面和半导体基板21的主面的交点(c)与下部电极23A的侧面和半导体基板21的主面的交点(D)之间的陶瓷电容器膜24A的表面的长度为0.7μm。
在第2实施例中，在电容器的外缘部分中的一部分区域上，与第1实施例相同，在存在于上部电极25A的侧面和陶瓷电容器24A的上表面的交点(A)与陶瓷电容器膜24A的侧面和下部电极23A的上表面的交点(B)之间的陶瓷电容器膜24A的表面的长度(L1)和陶瓷电容器膜24A的厚度(D)之间L1≥2D的关系成立，同时，在电容器的外缘部分内的其余部分的区域中，上部电极25A的侧面位于与陶瓷电容器膜24A的侧面同一位置或比之更往里的位置上，且在存在于陶瓷电容器膜24A的侧面和半导体基板21的主面的交点(c)与下部电极23A的侧面和半导体基板21的主面的交点(D)之间的陶瓷电容器膜24A的表面的长度(L2)和陶瓷电容器膜24A的厚度(D)之间，L2≥D的关系成立。
在第2实施例中，也和第1实施例一样，由于可以避免漏电电流中陶瓷电容器膜24A的侧壁部分的影响。故可以实现半导体集成电路装置的高可靠性化。
第2实施例所涉及的半导体集成电路装置和第1实施例一样，可以用剥离法或刻蚀技术形成。
以下，根据图9和图10对半导体集成电路装置的第3制造方法进行说明。
首先，如图9(a)所示，在由GaAs构成的半导体基板31的上边，比如说用CVD法形成了由氧化硅膜构成的电容器的基底绝缘膜32之后，如图9(b)所示，在基底绝缘膜32的上边顺次淀积第1白金膜33，BST膜34和第2白金膜35。
其次，如图9(c)所示，用光刻胶掩模进行离子铣削法或RIE法，对第2白金膜35进行刻蚀以形成上部电极35A之后，用同样的方法，如图9(d)所示，同时刻蚀BST膜34和第1白金膜33，以形成陶瓷电容器膜34A和下部电极33A。
接着，如图10(a)所示，在用CVD法淀积上由氧化硅膜构成的层间绝缘膜36之后，如图10(b)所示，用RIE法或者湿法刻蚀技术，在层间绝缘膜36的规定区域，即使上部电极35A露出来的区域和使下部电极33A露出来的区域上同时形成开口部分，之后，在层间绝缘膜36的上边形成电极布线37。
倘采用上述第1或第2制造方法，由于顺次个别地形成下部电极，陶瓷电容器膜和上部电极，虽然比现有的制造方法增加了必要的工序且有招致造价增加之嫌，但如果采用第3制造方法，则不需增加形成电容器所必须的工序数，就可以制得有着与第1实施例同样的效果的半导体集成电路装置。
还有，在上述第1或第2实施例中，作为半导体基板，应用了半绝缘性的GaAs基板，但也可代之以使用硅基板。
此外，在上述第1或第2实施例中，作为构成电容器的电容器绝缘膜的陶瓷薄膜，用的是本身就是强电介质的BST膜，但也可不是BST膜，只要是具有钙钛矿(perovskite)构造的陶瓷薄膜就可得到同样的效果。就是说，本发明和本身就是强电介质材料的特长的自发极化的有无没有关系，如果考虑到淀积层间绝缘膜时暴露了还原性气氛之中，具有氧欠缺，因而漏电电流易于流动这一现象，则即使应用介电常数虽然高但无自发极化的钛酸锶或其他的具有一般的钙钛矿构造的陶瓷材料，也可以得到同样的效果，这是可以容易地理解的。
Claims (2)
1.一种半导体器件，包括：
在半导体基板上形成的陶瓷电容器膜和在所述陶瓷电容膜上形成的上部电极；
在所述上部电极的整个周围的外缘部，上述上部电极的侧面形成在与上述陶瓷电容器膜由刻蚀所形成的侧面相距，等同于所述陶瓷电容器膜的厚度以上距离的内侧位置上。
2.一种制造权利要求1所述半导体器件的制造方法，包括：
对在半导体基板上淀积的陶瓷薄膜进行刻蚀，形成陶瓷电容器薄膜的步骤；和
在所述陶瓷电容器薄膜上淀积金属膜后，对所述金属膜图形化、形成上部电极的步骤；
其中形成所述上部电极的步骤包括，对所述金属膜图形化，使在所述上部电极的整个周围外缘部，所述上部电极的侧面形成在与所述陶瓷电容器膜由刻蚀所形成的侧面，相距等同于所述陶瓷电容器膜膜厚以上距离的内侧位置上的步骤。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP146263/95 | 1995-06-13 | ||
| JP07146263A JP3076507B2 (ja) | 1995-06-13 | 1995-06-13 | 半導体装置、半導体集積回路装置及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1147695A CN1147695A (zh) | 1997-04-16 |
| CN1082248C true CN1082248C (zh) | 2002-04-03 |
Family
ID=15403793
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN96102294A Expired - Fee Related CN1082248C (zh) | 1995-06-13 | 1996-06-12 | 半导体器件及其制造方法 |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US5818079A (zh) |
| EP (1) | EP0749167B1 (zh) |
| JP (1) | JP3076507B2 (zh) |
| KR (1) | KR100366961B1 (zh) |
| CN (1) | CN1082248C (zh) |
| DE (1) | DE69610368T2 (zh) |
| TW (1) | TW300331B (zh) |
Families Citing this family (31)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6323549B1 (en) * | 1996-08-29 | 2001-11-27 | L. Pierre deRochemont | Ceramic composite wiring structures for semiconductor devices and method of manufacture |
| JP3385889B2 (ja) * | 1996-12-25 | 2003-03-10 | 株式会社日立製作所 | 強誘電体メモリ素子及びその製造方法 |
| JP3149817B2 (ja) * | 1997-05-30 | 2001-03-26 | 日本電気株式会社 | 半導体装置およびその製造方法 |
| FR2766294B1 (fr) * | 1997-07-18 | 2001-01-19 | St Microelectronics Sa | Procede de fabrication d'une capacite metal-metal au sein d'un circuit integre, et circuit integre correspondant |
| KR100252854B1 (ko) * | 1997-12-26 | 2000-04-15 | 김영환 | 반도체 메모리 장치 및 그 제조방법 |
| JP3171170B2 (ja) | 1998-05-25 | 2001-05-28 | 日本電気株式会社 | 薄膜キャパシタおよびその製造方法 |
| KR100505605B1 (ko) * | 1998-06-15 | 2005-09-26 | 삼성전자주식회사 | 금속막-절연막-금속막 구조의 커패시터 제조방법 |
| US6586790B2 (en) | 1998-07-24 | 2003-07-01 | Kabushiki Kaisha Toshiba | Semiconductor device and method for manufacturing the same |
| JP3465617B2 (ja) | 1999-02-15 | 2003-11-10 | カシオ計算機株式会社 | 半導体装置 |
| KR100359246B1 (ko) | 1999-09-29 | 2002-11-04 | 동부전자 주식회사 | 적층형 캐패시터를 갖는 반도체 장치 제조 방법 |
| US6507476B1 (en) * | 1999-11-01 | 2003-01-14 | International Business Machines Corporation | Tuneable ferroelectric decoupling capacitor |
| JP2001284526A (ja) * | 2000-03-28 | 2001-10-12 | Nec Yamagata Ltd | 半導体集積回路用ｍｉｍ容量装置 |
| JP3450262B2 (ja) * | 2000-03-29 | 2003-09-22 | Ｎｅｃエレクトロニクス株式会社 | 回路製造方法、回路装置 |
| JP3843708B2 (ja) | 2000-07-14 | 2006-11-08 | 日本電気株式会社 | 半導体装置およびその製造方法ならびに薄膜コンデンサ |
| US6847066B2 (en) | 2000-08-11 | 2005-01-25 | Oki Electric Industry Co., Ltd. | Semiconductor device |
| US6761963B2 (en) | 2000-09-21 | 2004-07-13 | Michael D. Casper | Integrated thin film capacitor/inductor/interconnect system and method |
| US6890629B2 (en) | 2001-09-21 | 2005-05-10 | Michael D. Casper | Integrated thin film capacitor/inductor/interconnect system and method |
| US7327582B2 (en) * | 2000-09-21 | 2008-02-05 | Ultrasource, Inc. | Integrated thin film capacitor/inductor/interconnect system and method |
| JP2002313932A (ja) * | 2001-04-12 | 2002-10-25 | Fujitsu Ltd | 半導体装置及びその製造方法 |
| US6998696B2 (en) * | 2001-09-21 | 2006-02-14 | Casper Michael D | Integrated thin film capacitor/inductor/interconnect system and method |
| US7425877B2 (en) * | 2001-09-21 | 2008-09-16 | Ultrasource, Inc. | Lange coupler system and method |
| US6818469B2 (en) * | 2002-05-27 | 2004-11-16 | Nec Corporation | Thin film capacitor, method for manufacturing the same and printed circuit board incorporating the same |
| JP3863067B2 (ja) * | 2002-06-04 | 2006-12-27 | Ｄｏｗａホールディングス株式会社 | 金属−セラミックス接合体の製造方法 |
| US7290315B2 (en) * | 2004-10-21 | 2007-11-06 | Intel Corporation | Method for making a passive device structure |
| US7728372B2 (en) | 2006-05-10 | 2010-06-01 | International Business Machines Corporation | Method and structure for creation of a metal insulator metal capacitor |
| JP4953877B2 (ja) | 2006-08-30 | 2012-06-13 | 京セラ株式会社 | コンデンサ及び高周波部品 |
| US8320102B2 (en) | 2006-09-27 | 2012-11-27 | Kyocera Corporation | Capacitor, capacitor device, electronic component, filter device, communication apparatus, and method of manufacturing capacitor device |
| JP5267268B2 (ja) | 2009-03-26 | 2013-08-21 | Ｔｄｋ株式会社 | 薄膜コンデンサ及びその製造方法 |
| CN102543948A (zh) * | 2012-02-09 | 2012-07-04 | 日月光半导体制造股份有限公司 | 半导体结构及其制造方法 |
| WO2018088265A1 (ja) * | 2016-11-08 | 2018-05-17 | 株式会社村田製作所 | 電子部品 |
| KR102229434B1 (ko) * | 2019-02-25 | 2021-03-18 | 대구보건대학교산학협력단 | 유아용 요리 멀티카트 및 이를 이용한 요리 교육방법 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5406447A (en) * | 1992-01-06 | 1995-04-11 | Nec Corporation | Capacitor used in an integrated circuit and comprising opposing electrodes having barrier metal films in contact with a dielectric film |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2830019B2 (ja) * | 1989-03-07 | 1998-12-02 | セイコーエプソン株式会社 | 半導体装置 |
| JP2799028B2 (ja) * | 1990-02-07 | 1998-09-17 | 株式会社東芝 | キャパシタ―を備えた半導体装置 |
| JPH04356958A (ja) * | 1991-06-03 | 1992-12-10 | Mitsubishi Electric Corp | 半導体記憶装置およびその製造方法 |
| JPH04360507A (ja) * | 1991-06-07 | 1992-12-14 | Ube Ind Ltd | 薄膜コンデンサー |
| EP0557937A1 (en) * | 1992-02-25 | 1993-09-01 | Ramtron International Corporation | Ozone gas processing for ferroelectric memory circuits |
| US5572052A (en) * | 1992-07-24 | 1996-11-05 | Mitsubishi Denki Kabushiki Kaisha | Electronic device using zirconate titanate and barium titanate ferroelectrics in insulating layer |
| US5258093A (en) * | 1992-12-21 | 1993-11-02 | Motorola, Inc. | Procss for fabricating a ferroelectric capacitor in a semiconductor device |
-
1995
- 1995-06-13 JP JP07146263A patent/JP3076507B2/ja not_active Expired - Fee Related
-
1996
- 1996-06-08 TW TW085106898A patent/TW300331B/zh active
- 1996-06-11 KR KR1019960020702A patent/KR100366961B1/ko not_active IP Right Cessation
- 1996-06-11 US US08/664,217 patent/US5818079A/en not_active Expired - Lifetime
- 1996-06-12 CN CN96102294A patent/CN1082248C/zh not_active Expired - Fee Related
- 1996-06-12 EP EP96109392A patent/EP0749167B1/en not_active Expired - Lifetime
- 1996-06-12 DE DE69610368T patent/DE69610368T2/de not_active Expired - Lifetime
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5406447A (en) * | 1992-01-06 | 1995-04-11 | Nec Corporation | Capacitor used in an integrated circuit and comprising opposing electrodes having barrier metal films in contact with a dielectric film |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0749167B1 (en) | 2000-09-20 |
| DE69610368T2 (de) | 2001-01-25 |
| TW300331B (zh) | 1997-03-11 |
| JPH08340090A (ja) | 1996-12-24 |
| EP0749167A1 (en) | 1996-12-18 |
| KR970003926A (ko) | 1997-01-29 |
| KR100366961B1 (ko) | 2003-03-06 |
| US5818079A (en) | 1998-10-06 |
| DE69610368D1 (de) | 2000-10-26 |
| CN1147695A (zh) | 1997-04-16 |
| JP3076507B2 (ja) | 2000-08-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1082248C (zh) | 半导体器件及其制造方法 | |
| CN1144290C (zh) | 半导体器件及其生产方法 | |
| CN1170316C (zh) | 半导体装置及其制造方法 | |
| US7064374B2 (en) | Barrier layers for protecting metal oxides from hydrogen degradation | |
| US5440157A (en) | Semiconductor integrated-circuit capacitor having a carbon film electrode | |
| US7095073B2 (en) | High K artificial lattices for capacitor applications to use in Cu or Al BEOL | |
| CN1191625C (zh) | 半导体存储器及其制造方法 | |
| CN1148806C (zh) | 电容器及其制造方法 | |
| US5840615A (en) | Method for forming a ferroelectric material film by the sol-gel method, along with a process for a production of a capacitor and its raw material solution | |
| CN1236986A (zh) | 利用氧来抑制和修复氢退化的制造铁电集成电路的方法 | |
| CN1264220C (zh) | 强电介质存储装置及其制造方法 | |
| US11856788B2 (en) | Semiconductor device and method of fabricating the same | |
| CN1236994A (zh) | 薄膜电容器及其制造方法 | |
| CN1877842A (zh) | 半导体器件及其制造方法 | |
| CN1234137A (zh) | 氧化物电介质元件的制造方法、采用该元件的存储器及半导体装置 | |
| CN1236987A (zh) | 制造铁电集成电路的方法 | |
| KR100319171B1 (ko) | 반도체소자의 캐패시터 형성방법 | |
| CN1160799C (zh) | 铁电晶体管及其制造方法 | |
| CN1184691C (zh) | 半导体存储器件 | |
| CN1347156A (zh) | 半导体存储器 | |
| CN1257311A (zh) | 半导体存储器及其制造方法 | |
| CN1624924A (zh) | 半导体器件的制造方法 | |
| JP2000511359A (ja) | バリアのない半導体メモリ装置の製造方法 | |
| CN1244730A (zh) | 半导体器件及其制造方法 | |
| US8901705B2 (en) | 3D integration of a MIM capacitor and a resistor |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| ASS | Succession or assignment of patent right |
Owner name: PANASONIC ELECTRIC EQUIPMENT INDUSTRIAL CO.,LTD. Free format text: FORMER OWNER: MATSUSHITA ELECTRONICS CORP. Effective date: 20010804 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20010804 Applicant after: Matsushita Electric Industrial Co., Ltd. Applicant before: Matsushita Electronics Corp. |
|
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| C17 | Cessation of patent right | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20020403 Termination date: 20120612 |