JP3171170B2 - 薄膜キャパシタおよびその製造方法 - Google Patents
薄膜キャパシタおよびその製造方法Info
- Publication number
- JP3171170B2 JP3171170B2 JP24684998A JP24684998A JP3171170B2 JP 3171170 B2 JP3171170 B2 JP 3171170B2 JP 24684998 A JP24684998 A JP 24684998A JP 24684998 A JP24684998 A JP 24684998A JP 3171170 B2 JP3171170 B2 JP 3171170B2
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- film capacitor
- lower electrode
- forming
- titanium
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000010409 thin film Substances 0.000 title claims description 78
- 239000003990 capacitor Substances 0.000 title claims description 42
- 238000004519 manufacturing process Methods 0.000 title claims description 14
- 239000010408 film Substances 0.000 claims description 50
- 238000000034 method Methods 0.000 claims description 25
- 239000010936 titanium Substances 0.000 claims description 21
- 229910052751 metal Inorganic materials 0.000 claims description 16
- 238000010438 heat treatment Methods 0.000 claims description 12
- 239000000758 substrate Substances 0.000 claims description 11
- 229910052746 lanthanum Inorganic materials 0.000 claims description 10
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 claims description 10
- 229910052719 titanium Inorganic materials 0.000 claims description 10
- 229910052788 barium Inorganic materials 0.000 claims description 9
- FZLIPJUXYLNCLC-UHFFFAOYSA-N lanthanum atom Chemical compound [La] FZLIPJUXYLNCLC-UHFFFAOYSA-N 0.000 claims description 9
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical group [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 8
- 230000004888 barrier function Effects 0.000 claims description 8
- 229910052718 tin Inorganic materials 0.000 claims description 8
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 7
- DSAJWYNOEDNPEQ-UHFFFAOYSA-N barium atom Chemical compound [Ba] DSAJWYNOEDNPEQ-UHFFFAOYSA-N 0.000 claims description 7
- 238000005229 chemical vapour deposition Methods 0.000 claims description 7
- 229910052710 silicon Inorganic materials 0.000 claims description 7
- 229910052712 strontium Inorganic materials 0.000 claims description 7
- 229910052726 zirconium Inorganic materials 0.000 claims description 7
- 238000006243 chemical reaction Methods 0.000 claims description 6
- 239000002184 metal Substances 0.000 claims description 6
- 229910052707 ruthenium Inorganic materials 0.000 claims description 6
- KJTLSVCANCCWHF-UHFFFAOYSA-N Ruthenium Chemical compound [Ru] KJTLSVCANCCWHF-UHFFFAOYSA-N 0.000 claims description 5
- QCWXUUIWCKQGHC-UHFFFAOYSA-N Zirconium Chemical compound [Zr] QCWXUUIWCKQGHC-UHFFFAOYSA-N 0.000 claims description 5
- 229910052741 iridium Inorganic materials 0.000 claims description 5
- GKOZUEZYRPOHIO-UHFFFAOYSA-N iridium atom Chemical compound [Ir] GKOZUEZYRPOHIO-UHFFFAOYSA-N 0.000 claims description 5
- 229910052697 platinum Inorganic materials 0.000 claims description 5
- CIOAGBVUUVVLOB-UHFFFAOYSA-N strontium atom Chemical group [Sr] CIOAGBVUUVVLOB-UHFFFAOYSA-N 0.000 claims description 5
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 5
- 229910052721 tungsten Inorganic materials 0.000 claims description 5
- 239000010937 tungsten Substances 0.000 claims description 5
- 239000000463 material Substances 0.000 claims description 4
- 239000012299 nitrogen atmosphere Substances 0.000 claims description 4
- 238000003980 solgel method Methods 0.000 claims description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims 6
- 239000010703 silicon Substances 0.000 claims 6
- 230000015572 biosynthetic process Effects 0.000 description 11
- 239000010410 layer Substances 0.000 description 11
- 238000004544 sputter deposition Methods 0.000 description 7
- 239000013078 crystal Substances 0.000 description 6
- 238000000151 deposition Methods 0.000 description 5
- 230000008021 deposition Effects 0.000 description 5
- 239000000203 mixture Substances 0.000 description 5
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 4
- 238000002425 crystallisation Methods 0.000 description 4
- 230000008025 crystallization Effects 0.000 description 4
- 239000007769 metal material Substances 0.000 description 4
- 238000000137 annealing Methods 0.000 description 3
- 230000015556 catabolic process Effects 0.000 description 3
- 230000003647 oxidation Effects 0.000 description 3
- 238000007254 oxidation reaction Methods 0.000 description 3
- 239000002245 particle Substances 0.000 description 3
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 3
- 239000012298 atmosphere Substances 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- 239000007772 electrode material Substances 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 229910052745 lead Inorganic materials 0.000 description 2
- 229910052757 nitrogen Inorganic materials 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 238000005245 sintering Methods 0.000 description 2
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 230000001788 irregular Effects 0.000 description 1
- 239000013081 microcrystal Substances 0.000 description 1
- 230000001537 neural effect Effects 0.000 description 1
- 125000002524 organometallic group Chemical group 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 238000012827 research and development Methods 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 229910052727 yttrium Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
- H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
- H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
- H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
- H01L21/02197—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides the material having a perovskite structure, e.g. BaTiO3
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
- H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
- H01L21/02356—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment to change the morphology of the insulating layer, e.g. transformation of an amorphous layer into a crystalline layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/314—Inorganic layers
- H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
- H01L21/31691—Inorganic layers composed of oxides or glassy oxides or oxide based glass with perovskite structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Chemical & Material Sciences (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Plasma & Fusion (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Materials Engineering (AREA)
- Crystallography & Structural Chemistry (AREA)
- Semiconductor Memories (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、集積回路で使用さ
れる薄膜キャパシタに関し、特に大規模集積回路（ＬＳ
Ｉ）に適用可能な、絶縁特性の優れた薄膜キャパシタに
関する。
れる薄膜キャパシタに関し、特に大規模集積回路（ＬＳ
Ｉ）に適用可能な、絶縁特性の優れた薄膜キャパシタに
関する。
【０００２】
【従来の技術】１Ｇｂｉｔ以上の次世代高密度ＤＲＡＭ
に用いられる容量膜として、誘電特性、絶縁性、化学的
安定性に優れた（Ｂａ，Ｓｒ）ＴｉＯ3 （ＢＳＴ）、
（Ｐｂ，Ｚｒ）ＴｉＯ3 等のペロブスカイト型酸化物誘
電体薄膜の研究開発が行われている。
に用いられる容量膜として、誘電特性、絶縁性、化学的
安定性に優れた（Ｂａ，Ｓｒ）ＴｉＯ3 （ＢＳＴ）、
（Ｐｂ，Ｚｒ）ＴｉＯ3 等のペロブスカイト型酸化物誘
電体薄膜の研究開発が行われている。
【０００３】ペロブスカイト型酸化物誘電体薄膜の成膜
方法としては、スパッタ法，ＣＶＤ法，ゾルゲル法等が
あるが、Ｇｂｉｔ級ＤＲＡＭを実現するにはスタック構
造の側面積を利用することが重要であることから、段差
被覆性に優れるＣＶＤ法による成膜技術の確立が望まれ
ている。
方法としては、スパッタ法，ＣＶＤ法，ゾルゲル法等が
あるが、Ｇｂｉｔ級ＤＲＡＭを実現するにはスタック構
造の側面積を利用することが重要であることから、段差
被覆性に優れるＣＶＤ法による成膜技術の確立が望まれ
ている。
【０００４】ＣＶＤ法により作製されたペロブスカイト
型酸化物誘電体薄膜（多結晶）は、カラムナー構造（柱
状構造）であることが報告されている（エイジ・フジイ
ら、アプライド・フィジクス・レターズ、６５巻、３６
５頁、１９９４年（ＥｉｊｉＦｕｊｉｉ ｅｔ ａ
ｌ．，Ａｐｐｌ．Ｐｈｙｓ．Ｌｅｔｔ．６５，３６５
（１９９４））。
型酸化物誘電体薄膜（多結晶）は、カラムナー構造（柱
状構造）であることが報告されている（エイジ・フジイ
ら、アプライド・フィジクス・レターズ、６５巻、３６
５頁、１９９４年（ＥｉｊｉＦｕｊｉｉ ｅｔ ａ
ｌ．，Ａｐｐｌ．Ｐｈｙｓ．Ｌｅｔｔ．６５，３６５
（１９９４））。
【０００５】一般に、ペロブスカイト型酸化物誘電体を
Ｇｂｉｔ級ＤＲＡＭに適用する場合、ＳｉＯ2 換算膜厚
（ｔeq）を薄くするために、誘電体膜を膜厚３０ｎｍ程
度以下に薄膜化する必要がある。しかしながら、カラム
ナー構造膜の表面においては、そのグレインサイズに応
じた凹凸が生じる。これは、上部電極と誘電体膜との界
面に凹凸を生じさせることになり、上部および下部電極
に電圧を印加した場合、電界集中の場が増加し、結果と
してリーク電流の増大や耐圧特性の悪化等の問題が生じ
る。
Ｇｂｉｔ級ＤＲＡＭに適用する場合、ＳｉＯ2 換算膜厚
（ｔeq）を薄くするために、誘電体膜を膜厚３０ｎｍ程
度以下に薄膜化する必要がある。しかしながら、カラム
ナー構造膜の表面においては、そのグレインサイズに応
じた凹凸が生じる。これは、上部電極と誘電体膜との界
面に凹凸を生じさせることになり、上部および下部電極
に電圧を印加した場合、電界集中の場が増加し、結果と
してリーク電流の増大や耐圧特性の悪化等の問題が生じ
る。
【０００６】一方、ＢＳＴ膜の２段階成膜により（熱Ｃ
ＶＤ法）、良好なリーク特性が得られることが報告され
ている（タカアキ・カワハラら、ジャパニーズ・ジャー
ナル・オブ・アプライド・フィジクス、３４巻、５０７
７頁、１９９５年（Ｔ．Ｋａｗａｈａｒａ ｅｔ． ａ
ｌ．， Ｊｐｎ．Ａｐｐｌ．Ｐｈｙｓ．３４，５０７７
（１９９５））。この２段階成膜によれば、図１に示す
ように、まず下部電極を形成し、次に、この下部電極上
に約５ｎｍの第１層ＢＴＳ薄膜を成膜温度４２０℃で積
層し、熱処理により結晶化させ、その後、全膜厚が３０
ｎｍになるように成膜温度を４２０℃で第２層ＢＴＳ薄
膜を積層し、熱処理により結晶化させ、最後に、上部電
極を形成する。
ＶＤ法）、良好なリーク特性が得られることが報告され
ている（タカアキ・カワハラら、ジャパニーズ・ジャー
ナル・オブ・アプライド・フィジクス、３４巻、５０７
７頁、１９９５年（Ｔ．Ｋａｗａｈａｒａ ｅｔ． ａ
ｌ．， Ｊｐｎ．Ａｐｐｌ．Ｐｈｙｓ．３４，５０７７
（１９９５））。この２段階成膜によれば、図１に示す
ように、まず下部電極を形成し、次に、この下部電極上
に約５ｎｍの第１層ＢＴＳ薄膜を成膜温度４２０℃で積
層し、熱処理により結晶化させ、その後、全膜厚が３０
ｎｍになるように成膜温度を４２０℃で第２層ＢＴＳ薄
膜を積層し、熱処理により結晶化させ、最後に、上部電
極を形成する。
【０００７】
【発明が解決しようとする課題】ＢＴＳ膜の２段階成膜
による薄膜キャパシタの製造によれば、ＢＳＴ膜表面の
平坦性が向上し、ｔeqは０．５６ｎｍ，１．１Ｖ印加時
のリーク電流密度は１．２×１０-8Ａ／ｃｍ2 の特性が
得られている。
による薄膜キャパシタの製造によれば、ＢＳＴ膜表面の
平坦性が向上し、ｔeqは０．５６ｎｍ，１．１Ｖ印加時
のリーク電流密度は１．２×１０-8Ａ／ｃｍ2 の特性が
得られている。
【０００８】しかしながら、ペロブスカイト酸化物薄膜
をＤＲＡＭに適用するためには、ペロブスカイト酸化物
の成膜中に、下部電極との界面における反応や酸化、お
よび下部電極／Ｓｉ界面における反応や酸化を抑制する
ことが必要である。というのは、下部電極との界面にお
ける酸化により、高誘電体膜と下部電極との界面に低誘
電率の膜が形成され実効的な誘電率が下がるという問題
が生じ、またＳｉ界面での酸化が生じた場合、例えば下
部電極と拡散層とを接続するポリシリコンプラグがフォ
トレジスト工程での位置ずれで表面にポリシリコン面が
露出した部分があると、その部分に酸化膜が形成されプ
ラグと下部電極との接触抵抗が大きくなるという問題が
生じるからである。このために、ペロブスカイト酸化物
の成膜温度をさらに低温化することが必要とされる。
をＤＲＡＭに適用するためには、ペロブスカイト酸化物
の成膜中に、下部電極との界面における反応や酸化、お
よび下部電極／Ｓｉ界面における反応や酸化を抑制する
ことが必要である。というのは、下部電極との界面にお
ける酸化により、高誘電体膜と下部電極との界面に低誘
電率の膜が形成され実効的な誘電率が下がるという問題
が生じ、またＳｉ界面での酸化が生じた場合、例えば下
部電極と拡散層とを接続するポリシリコンプラグがフォ
トレジスト工程での位置ずれで表面にポリシリコン面が
露出した部分があると、その部分に酸化膜が形成されプ
ラグと下部電極との接触抵抗が大きくなるという問題が
生じるからである。このために、ペロブスカイト酸化物
の成膜温度をさらに低温化することが必要とされる。
【０００９】また、量産性を考慮した場合、ペロブスカ
イト酸化物の２段階成膜は工程数の増加となることから
望ましくなく、より工程数の少ない単純な作製プロセス
が必要とされる。
イト酸化物の２段階成膜は工程数の増加となることから
望ましくなく、より工程数の少ない単純な作製プロセス
が必要とされる。
【００１０】本発明の目的は、上記の問題点を解決すべ
くなされたものであり、成膜温度が低くかつ単純な作製
方法によりペロブスカイト型酸化物薄膜を形成し、絶縁
特性の優れた薄膜キャパシタを提供することにある。
くなされたものであり、成膜温度が低くかつ単純な作製
方法によりペロブスカイト型酸化物薄膜を形成し、絶縁
特性の優れた薄膜キャパシタを提供することにある。
【００１１】本発明の他の目的は、このような薄膜キャ
パシタの製造方法を提供することにある。
パシタの製造方法を提供することにある。
【００１２】
【課題を解決するための手段】本発明の薄膜キャパシタ
は、前記目的を達成するため、ペロブスカイト型酸化物
薄膜と、ペロブスカイト型酸化物薄膜を挟持する一対の
電極とを有する薄膜キャパシタにおいて、ペロブスカイ
ト型酸化物薄膜が、酸化物を一般式ＡＢＯ3 （但し、Ａ
は２価金属元素、鉛およびランタンから選ばれる１種以
上の元素、Ｂは４価金属元素から選ばれる１種以上の元
素である。）で表記したときのＡ元素／Ｂ元素比が１．
１〜２．０であり、かつそのグレイン構造がグラニュラ
ー構造であることを特徴としている。
は、前記目的を達成するため、ペロブスカイト型酸化物
薄膜と、ペロブスカイト型酸化物薄膜を挟持する一対の
電極とを有する薄膜キャパシタにおいて、ペロブスカイ
ト型酸化物薄膜が、酸化物を一般式ＡＢＯ3 （但し、Ａ
は２価金属元素、鉛およびランタンから選ばれる１種以
上の元素、Ｂは４価金属元素から選ばれる１種以上の元
素である。）で表記したときのＡ元素／Ｂ元素比が１．
１〜２．０であり、かつそのグレイン構造がグラニュラ
ー構造であることを特徴としている。
【００１３】また、本発明に係る薄膜キャパシタの製造
方法は、下部電極を形成する工程と、一般式ＡＢＯ3
（但し、Ａは２価金属元素、鉛およびランタンから選ば
れる１種以上の元素、Ｂは４価金属元素から選ばれる１
種以上の元素である。）で表されるペロブスカイト型酸
化物薄膜をアモルファス状態で下部電極上に形成する工
程と、ペロブスカイト型酸化物薄膜を熱処理すること
で、グレイン構造がグラニュラー構造となるように結晶
化する工程と、結晶化したペロブスカイト型酸化物薄膜
上に上部電極を形成する工程とを含むことを特徴とす
る。図２には、このような本発明の薄膜キャパシタの製
造方法の工程を示している。
方法は、下部電極を形成する工程と、一般式ＡＢＯ3
（但し、Ａは２価金属元素、鉛およびランタンから選ば
れる１種以上の元素、Ｂは４価金属元素から選ばれる１
種以上の元素である。）で表されるペロブスカイト型酸
化物薄膜をアモルファス状態で下部電極上に形成する工
程と、ペロブスカイト型酸化物薄膜を熱処理すること
で、グレイン構造がグラニュラー構造となるように結晶
化する工程と、結晶化したペロブスカイト型酸化物薄膜
上に上部電極を形成する工程とを含むことを特徴とす
る。図２には、このような本発明の薄膜キャパシタの製
造方法の工程を示している。
【００１４】ペロブスカイト型酸化物の多結晶構造とし
ては、組成、製造方法等の違いによって、カラムナー構
造およびグラニュラー構造（塊状構造）のいずれかの構
造をとることが知られている。カラムナー構造は、グレ
インバウンダリーが膜厚に対してほぼ垂直に形成されて
いる構造であり、その表面はグレインサイズに応じた凹
凸を有している。これは上部電極との間に界面ラフネス
を生じさせ、リーク電流の増大や耐圧特性の悪化を生じ
させる。一方、グラニュラー構造は、微結晶グレインを
ランダムに隙間なく積み重ねた構造で、グレインバウン
ダリーの方向が不規則であり、かつ密に詰まっている。
グラニュラー構造は、微結晶の塊であるために表面凹凸
が少なく、結果として上部電極との界面は非常に平坦と
なる。よって、カラムナー構造の場合に比べて、リーク
電流特性や耐圧特性が向上する。
ては、組成、製造方法等の違いによって、カラムナー構
造およびグラニュラー構造（塊状構造）のいずれかの構
造をとることが知られている。カラムナー構造は、グレ
インバウンダリーが膜厚に対してほぼ垂直に形成されて
いる構造であり、その表面はグレインサイズに応じた凹
凸を有している。これは上部電極との間に界面ラフネス
を生じさせ、リーク電流の増大や耐圧特性の悪化を生じ
させる。一方、グラニュラー構造は、微結晶グレインを
ランダムに隙間なく積み重ねた構造で、グレインバウン
ダリーの方向が不規則であり、かつ密に詰まっている。
グラニュラー構造は、微結晶の塊であるために表面凹凸
が少なく、結果として上部電極との界面は非常に平坦と
なる。よって、カラムナー構造の場合に比べて、リーク
電流特性や耐圧特性が向上する。
【００１５】本発明では、グラニュラー構造を得るため
の方法として、ＣＶＤ法によりアモルファス構造のペロ
ブスカイト型酸化物を堆積させ、熱処理によって結晶化
させる方法を用いることができる。この際、ペロブスカ
イト型酸化物を一般式ＡＢＯ 3 （但し、Ａは２価金属元
素、鉛およびランタンから選ばれる１種以上の元素、Ｂ
は４価金属元素から選ばれる１種以上の元素である。）
で表記したときのＡ元素／Ｂ元素比を１．１〜２．０と
することで、比を０．８〜１．０とした場合よりもグラ
ニュラー構造が再現性良く得られる。
の方法として、ＣＶＤ法によりアモルファス構造のペロ
ブスカイト型酸化物を堆積させ、熱処理によって結晶化
させる方法を用いることができる。この際、ペロブスカ
イト型酸化物を一般式ＡＢＯ 3 （但し、Ａは２価金属元
素、鉛およびランタンから選ばれる１種以上の元素、Ｂ
は４価金属元素から選ばれる１種以上の元素である。）
で表記したときのＡ元素／Ｂ元素比を１．１〜２．０と
することで、比を０．８〜１．０とした場合よりもグラ
ニュラー構造が再現性良く得られる。
【００１６】さらに、ペロブスカイト型酸化物薄膜の成
膜温度を５０〜３００℃とすることが重要である。成膜
温度が３００℃を超えると、アモルファス構造の中に結
晶核が形成され、これがリークパスとなりリーク電流が
増大してしまう。結晶核の生成を抑制するために酸化物
膜の成膜温度は３００℃以下としなければならない。ま
た５０℃より低い温度で成膜した場合には、結晶化した
後の誘電体の比誘電率が劣化する。
膜温度を５０〜３００℃とすることが重要である。成膜
温度が３００℃を超えると、アモルファス構造の中に結
晶核が形成され、これがリークパスとなりリーク電流が
増大してしまう。結晶核の生成を抑制するために酸化物
膜の成膜温度は３００℃以下としなければならない。ま
た５０℃より低い温度で成膜した場合には、結晶化した
後の誘電体の比誘電率が劣化する。
【００１７】また、アモルファス構造のペロブスカイト
型酸化物薄膜の成膜温度を５０〜３００℃とすると、下
部電極の材料としてルテニウム、イリジウム、タングス
テン、白金等の金属材料を用いた場合において、成膜時
の下部電極表面の酸化が抑制される。よって、ペロブス
カイト型酸化物薄膜の作製には、下部電極として水素還
元の問題がなくかつ平坦性の良好な金属材料を適用する
ことが可能であり、このような下部電極材料を用いるこ
とでより良好な特性が得られる。
型酸化物薄膜の成膜温度を５０〜３００℃とすると、下
部電極の材料としてルテニウム、イリジウム、タングス
テン、白金等の金属材料を用いた場合において、成膜時
の下部電極表面の酸化が抑制される。よって、ペロブス
カイト型酸化物薄膜の作製には、下部電極として水素還
元の問題がなくかつ平坦性の良好な金属材料を適用する
ことが可能であり、このような下部電極材料を用いるこ
とでより良好な特性が得られる。
【００１８】また、結晶化のための熱処理において、グ
ラニュラー構造を得るためには、熱処理（ＲＴＡ）条件
として、ＲＴＡ温度は６５０〜７５０℃、ＲＴＡ時間は
１〜１０秒、雰囲気は窒素が好ましい。この条件で熱処
理を行うと、再現性良くリーク特性が良好なグラニュラ
ー構造膜を得ることができる。
ラニュラー構造を得るためには、熱処理（ＲＴＡ）条件
として、ＲＴＡ温度は６５０〜７５０℃、ＲＴＡ時間は
１〜１０秒、雰囲気は窒素が好ましい。この条件で熱処
理を行うと、再現性良くリーク特性が良好なグラニュラ
ー構造膜を得ることができる。
【００１９】さらに、上部電極としては、ルテニウム、
イリジウム、タングステン、白金等の表面平坦性の良好
な金属材料を用いることでより良好な特性が得られる。
イリジウム、タングステン、白金等の表面平坦性の良好
な金属材料を用いることでより良好な特性が得られる。
【００２０】したがって、従来技術と比較すると、本発
明においては成膜温度を５０〜３００℃と非常に低くす
ることができ、かつ２段階成膜を行うことなく、単層成
膜で十分な絶縁性が得られる。
明においては成膜温度を５０〜３００℃と非常に低くす
ることができ、かつ２段階成膜を行うことなく、単層成
膜で十分な絶縁性が得られる。
【００２１】
【発明の実施の形態】本発明で用いられるペロブスカイ
ト型酸化物は、一般式ＡＢＯ3 で表される構造であり、
Ａは２価金属元素、鉛およびランタンから選ばれる元
素、Ｂは４価金属元素から選ばれる元素である。Ａとし
ては、ストロンチウム、バリウム、鉛、ランタン等が好
ましい。Ｂとしては、チタン、ジルコニウム、スズ等が
好ましい。また、Ａおよび／またはＢはそれぞれ２種類
以上の元素からなっていてもよく、例えばＡが２種の元
素よりなる場合、（Ｘ，Ｙ）ＢＯ3 と表記される。
ト型酸化物は、一般式ＡＢＯ3 で表される構造であり、
Ａは２価金属元素、鉛およびランタンから選ばれる元
素、Ｂは４価金属元素から選ばれる元素である。Ａとし
ては、ストロンチウム、バリウム、鉛、ランタン等が好
ましい。Ｂとしては、チタン、ジルコニウム、スズ等が
好ましい。また、Ａおよび／またはＢはそれぞれ２種類
以上の元素からなっていてもよく、例えばＡが２種の元
素よりなる場合、（Ｘ，Ｙ）ＢＯ3 と表記される。
【００２２】上部および下部電極材料としては、ルテニ
ウム、イリジウム、タングステン、白金等の金属材料が
好ましい。
ウム、イリジウム、タングステン、白金等の金属材料が
好ましい。
【００２３】本発明によりペロブスカイト型酸化物薄膜
を製造するには、ＥｌｅｃｔｒｏｎＣｙｃｌｏｔｒｏｎ
Ｒｅｓｏｎａｎｃｅ（ＥＣＲ）プラズマＣＶＤ法等の
プラズマＣＶＤ法を用いることが好ましい。
を製造するには、ＥｌｅｃｔｒｏｎＣｙｃｌｏｔｒｏｎ
Ｒｅｓｏｎａｎｃｅ（ＥＣＲ）プラズマＣＶＤ法等の
プラズマＣＶＤ法を用いることが好ましい。
【００２４】本発明においては、前記の一般式ＡＢＯ3
におけるＡ元素の比率を上げる方が再現性良くグラニュ
ラー構造を作製できるので、Ａ元素／Ｂ元素比を１．１
〜２．０とすることが好ましい。さらに、結晶核の無い
均一なアモルファス構造を得るために、ペロブスカイト
型酸化物薄膜の成膜温度は５０〜３００℃とすることが
好ましい。
におけるＡ元素の比率を上げる方が再現性良くグラニュ
ラー構造を作製できるので、Ａ元素／Ｂ元素比を１．１
〜２．０とすることが好ましい。さらに、結晶核の無い
均一なアモルファス構造を得るために、ペロブスカイト
型酸化物薄膜の成膜温度は５０〜３００℃とすることが
好ましい。
【００２５】ペロブスカイト型酸化物薄膜を成膜した
後、熱処理により結晶化させる。この場合、結晶化のた
めの熱処理（ＲＴＡ）条件としては、ＲＴＡ温度は６５
０〜７５０℃、ＲＴＡ時間は１〜１０秒、雰囲気は窒素
中が好ましい。この条件で熱処理を行うと、平坦性の良
好なペロブスカイト型酸化物薄膜が得られる。
後、熱処理により結晶化させる。この場合、結晶化のた
めの熱処理（ＲＴＡ）条件としては、ＲＴＡ温度は６５
０〜７５０℃、ＲＴＡ時間は１〜１０秒、雰囲気は窒素
中が好ましい。この条件で熱処理を行うと、平坦性の良
好なペロブスカイト型酸化物薄膜が得られる。
【００２６】本発明では、成膜すべきペロブスカイト型
酸化物の組成と、成膜時の温度と、その後の熱処理の昇
温速度、処理温度、処理時間を限定することで、再現性
良く絶縁性の高い、かつ平坦性の良好なグラニュラー構
造のペロブスカイト型酸化物薄膜を得て、これを用い絶
縁性に優れた薄膜キャパシタを作製できるものである。
酸化物の組成と、成膜時の温度と、その後の熱処理の昇
温速度、処理温度、処理時間を限定することで、再現性
良く絶縁性の高い、かつ平坦性の良好なグラニュラー構
造のペロブスカイト型酸化物薄膜を得て、これを用い絶
縁性に優れた薄膜キャパシタを作製できるものである。
【００２７】
【実施例】以下に実施例を示し、本発明をさらに具体的
に説明する。
に説明する。
【００２８】（実施例１）本発明の一実施例について、
図３〜図８を参照しながら説明する。図３は、本発明の
薄膜キャパシタを作製するために用いたＥｌｅｃｙｔｒ
ｏｎ Ｃｙｃｌｏｔｒｏｎ Ｒｅｓｏｎａｎｃｅ（ＥＣ
Ｒ）−ＣＶＤソースの成膜室１０の概略図である。この
ようなＥＣＲ−ＣＶＤ装置によれば、成膜室上部のＥＣ
Ｒプラズマ生成部１２からＯ2 プラズマ１３が生成さ
れ、インジェクションノズル１４から導入された他の有
機金属原料と反応することにより、基板１１上に誘電体
膜が形成される。基板温度は輻射加熱により１００℃か
ら７００℃まで制御できる。
図３〜図８を参照しながら説明する。図３は、本発明の
薄膜キャパシタを作製するために用いたＥｌｅｃｙｔｒ
ｏｎ Ｃｙｃｌｏｔｒｏｎ Ｒｅｓｏｎａｎｃｅ（ＥＣ
Ｒ）−ＣＶＤソースの成膜室１０の概略図である。この
ようなＥＣＲ−ＣＶＤ装置によれば、成膜室上部のＥＣ
Ｒプラズマ生成部１２からＯ2 プラズマ１３が生成さ
れ、インジェクションノズル１４から導入された他の有
機金属原料と反応することにより、基板１１上に誘電体
膜が形成される。基板温度は輻射加熱により１００℃か
ら７００℃まで制御できる。
【００２９】図４は実施例１の薄膜キャパシタの断面図
である。スパッタ法により６インチＳｉ基板７上に、Ｔ
ｉＮよりなるバリア層６、Ｒｕよりなる下部電極４をそ
れぞれ２０ｎｍ、１００ｎｍの膜厚で積層した。バリア
層は、ＲｕとＳｉとの反応を防ぐ層である。
である。スパッタ法により６インチＳｉ基板７上に、Ｔ
ｉＮよりなるバリア層６、Ｒｕよりなる下部電極４をそ
れぞれ２０ｎｍ、１００ｎｍの膜厚で積層した。バリア
層は、ＲｕとＳｉとの反応を防ぐ層である。
【００３０】このウェハをＥＣＲ−ＣＶＤ装置の成膜室
１０に導入し、（Ｂａ，Ｓｒ）ＴｉＯ3 （ＢＳＴ）より
なるアモルファス構造のペロブスカイト型酸化物膜１を
３０ｎｍ堆積した。ＢＳＴ膜の組成は、（Ｂａ＋Ｓｒ）
／Ｔｉを０．８〜２．１の範囲で０．１単位で変化させ
た。アモルファスＢＳＴ膜を堆積するために、成膜温度
は１２０℃とした。さらに、ウェハを装置外に取り出
し、窒素雰囲気中で３０℃／秒以下の速度で７００℃ま
で昇温し、これを５秒保持するアニール（ＲＴＡ）を行
った。その後、スパッタ法により、Ｒｕよりなる上部電
極５を５０ｎｍ堆積した。
１０に導入し、（Ｂａ，Ｓｒ）ＴｉＯ3 （ＢＳＴ）より
なるアモルファス構造のペロブスカイト型酸化物膜１を
３０ｎｍ堆積した。ＢＳＴ膜の組成は、（Ｂａ＋Ｓｒ）
／Ｔｉを０．８〜２．１の範囲で０．１単位で変化させ
た。アモルファスＢＳＴ膜を堆積するために、成膜温度
は１２０℃とした。さらに、ウェハを装置外に取り出
し、窒素雰囲気中で３０℃／秒以下の速度で７００℃ま
で昇温し、これを５秒保持するアニール（ＲＴＡ）を行
った。その後、スパッタ法により、Ｒｕよりなる上部電
極５を５０ｎｍ堆積した。
【００３１】以上のような工程により作製された薄膜キ
ャパシタのリーク電流密度と比誘電率を調べた。図５、
図６はそれぞれ、リーク電流密度（±１Ｖ印加時）、比
誘電率の（Ｂａ＋Ｓｒ）／Ｔｉ比依存性である。リーク
電流密度は、（Ｂａ＋Ｓｒ）／Ｔｉ比１．１〜２．０の
間で１０-8Ａ／ｃｍ2 台を示している。（Ｂａ＋Ｓｒ）
／Ｔｉ比が１．０５以下ではリーク電流密度は増加し、
特に１．０では非常に悪い。また、（Ｂａ＋Ｓｒ）／Ｔ
ｉ比が２．１以上では、リーク電流密度は増加傾向を示
した。比誘電率は、リーク特性の良好な（Ｂａ＋Ｓｒ）
／Ｔｉ比１．１〜２．０において１２０以下であった。
以上の結果から、（Ｂａ＋Ｓｒ）／Ｔｉ比は、１．１〜
２．０の範囲が望ましいことがわかる。
ャパシタのリーク電流密度と比誘電率を調べた。図５、
図６はそれぞれ、リーク電流密度（±１Ｖ印加時）、比
誘電率の（Ｂａ＋Ｓｒ）／Ｔｉ比依存性である。リーク
電流密度は、（Ｂａ＋Ｓｒ）／Ｔｉ比１．１〜２．０の
間で１０-8Ａ／ｃｍ2 台を示している。（Ｂａ＋Ｓｒ）
／Ｔｉ比が１．０５以下ではリーク電流密度は増加し、
特に１．０では非常に悪い。また、（Ｂａ＋Ｓｒ）／Ｔ
ｉ比が２．１以上では、リーク電流密度は増加傾向を示
した。比誘電率は、リーク特性の良好な（Ｂａ＋Ｓｒ）
／Ｔｉ比１．１〜２．０において１２０以下であった。
以上の結果から、（Ｂａ＋Ｓｒ）／Ｔｉ比は、１．１〜
２．０の範囲が望ましいことがわかる。
【００３２】また、図７、図８は、（Ｂａ＋Ｓｒ）／Ｔ
ｉ比が１．１のアモルファスＢＳＴを成膜温度１２０℃
で堆積した後、窒素雰囲気中で３０秒以下の速度で７０
０℃に昇温し、７００℃の温度に１〜３０秒の範囲に保
った場合のリーク電流密度（±１Ｖ印加時）、比誘電率
のＲＴＡ時間依存性である。リーク電流密度は１〜１０
秒の間で１０-8〜１０-7Ａ／ｃｍ2 台を示している。比
誘電率は、リーク特性の良好な１〜１０秒間の間で１５
０以下であった。
ｉ比が１．１のアモルファスＢＳＴを成膜温度１２０℃
で堆積した後、窒素雰囲気中で３０秒以下の速度で７０
０℃に昇温し、７００℃の温度に１〜３０秒の範囲に保
った場合のリーク電流密度（±１Ｖ印加時）、比誘電率
のＲＴＡ時間依存性である。リーク電流密度は１〜１０
秒の間で１０-8〜１０-7Ａ／ｃｍ2 台を示している。比
誘電率は、リーク特性の良好な１〜１０秒間の間で１５
０以下であった。
【００３３】また、図９、図１０はそれぞれ、ＲＴＡ時
間を５秒とし、ＲＴＡ温度を６５０〜７５０℃の範囲で
変化させた場合のリーク電流密度（±１Ｖ印加時）、比
誘電率のＲＴＡ温度依存性である。リーク電流密度（±
１Ｖ印加時）、比誘電率のＲＴＡ時間依存性である。リ
ーク電流密度は６５０〜７５０℃の間で１０-8／ｃｍ 2
台を示している。比誘電率は、リーク特性の良好な６５
０〜７５０℃の間で１５０以下であった。
間を５秒とし、ＲＴＡ温度を６５０〜７５０℃の範囲で
変化させた場合のリーク電流密度（±１Ｖ印加時）、比
誘電率のＲＴＡ温度依存性である。リーク電流密度（±
１Ｖ印加時）、比誘電率のＲＴＡ時間依存性である。リ
ーク電流密度は６５０〜７５０℃の間で１０-8／ｃｍ 2
台を示している。比誘電率は、リーク特性の良好な６５
０〜７５０℃の間で１５０以下であった。
【００３４】断面ＴＥＭ観察を行った結果、（Ｂａ＋Ｓ
ｒ）／Ｔｉ比が１．１〜２．０の酸化物膜は、昇温速度
３０℃／秒以下、６５０〜７５０℃、１〜１０秒のＲＴ
Ａで、７〜９ｎｍの粒径を有するグラニュラー構造とな
っていた。また、上部および下部電極との界面凹凸は１
〜２ｎｍと極めて平坦であった。
ｒ）／Ｔｉ比が１．１〜２．０の酸化物膜は、昇温速度
３０℃／秒以下、６５０〜７５０℃、１〜１０秒のＲＴ
Ａで、７〜９ｎｍの粒径を有するグラニュラー構造とな
っていた。また、上部および下部電極との界面凹凸は１
〜２ｎｍと極めて平坦であった。
【００３５】（実施例２）本発明の実施例２について、
図３および図１１を参照しながら説明する。図１１は実
施例２の薄膜キャパシタの断面図である。スパッタ法に
より６インチＳｉ基板７上に、ＴｉＮよりなるバリア層
６、Ｒｕよりなる下部電極４をそれぞれ２０ｎｍ、１０
０ｎｍの膜厚で積層した。
図３および図１１を参照しながら説明する。図１１は実
施例２の薄膜キャパシタの断面図である。スパッタ法に
より６インチＳｉ基板７上に、ＴｉＮよりなるバリア層
６、Ｒｕよりなる下部電極４をそれぞれ２０ｎｍ、１０
０ｎｍの膜厚で積層した。
【００３６】このウェハをＥＣＲ−ＣＶＤ装置の成膜室
１０に導入し、（Ｐｂ，Ｌａ）（Ｚｒ，Ｔｉ）Ｏ3 （Ｐ
ＬＺＴ）よりなるペロブスカイト型酸化物薄膜２を成膜
温度１００℃で３０ｎｍ堆積した。ＰＬＺＴ膜の組成は
（Ｐｂ＋Ｌａ）／（Ｚｒ＋Ｔｉ）比を１．１とした。さ
らに、ウェハを装置外に取り出し、窒素雰囲気中で昇温
速度を３０℃／秒以下で６５０〜７５０℃に昇温し、こ
れを１〜１０秒保持するアニールを行った。その後、ス
パッタ法により、Ｒｕよりなる上部電極５を５０ｎｍ堆
積した。
１０に導入し、（Ｐｂ，Ｌａ）（Ｚｒ，Ｔｉ）Ｏ3 （Ｐ
ＬＺＴ）よりなるペロブスカイト型酸化物薄膜２を成膜
温度１００℃で３０ｎｍ堆積した。ＰＬＺＴ膜の組成は
（Ｐｂ＋Ｌａ）／（Ｚｒ＋Ｔｉ）比を１．１とした。さ
らに、ウェハを装置外に取り出し、窒素雰囲気中で昇温
速度を３０℃／秒以下で６５０〜７５０℃に昇温し、こ
れを１〜１０秒保持するアニールを行った。その後、ス
パッタ法により、Ｒｕよりなる上部電極５を５０ｎｍ堆
積した。
【００３７】以上のような工程により作製された薄膜キ
ャパシタに対し、断面ＴＥＭ観察を行った結果、酸化物
薄膜は７ｎｍ程度の粒径を有するグラニュラー構造とな
っていた。さらに、上部および下部電極と酸化物薄膜の
界面凹凸は１〜２ｎｍと極めて平坦であった。また、上
部および下部電極に電圧を印加しキャパシタの電気特性
を評価した結果、比誘電率１１００、リーク電流密度１
×１０-8Ａ／ｃｍ2 （±１Ｖ印加時）、誘電損失１％以
下という良好な電気特性を示した。リーク電流密度の極
性依存性は見かけられなかった。
ャパシタに対し、断面ＴＥＭ観察を行った結果、酸化物
薄膜は７ｎｍ程度の粒径を有するグラニュラー構造とな
っていた。さらに、上部および下部電極と酸化物薄膜の
界面凹凸は１〜２ｎｍと極めて平坦であった。また、上
部および下部電極に電圧を印加しキャパシタの電気特性
を評価した結果、比誘電率１１００、リーク電流密度１
×１０-8Ａ／ｃｍ2 （±１Ｖ印加時）、誘電損失１％以
下という良好な電気特性を示した。リーク電流密度の極
性依存性は見かけられなかった。
【００３８】（実施例３）本発明の実施例３について、
図３および図１２を参照しながら説明する。図１２は実
施例３の薄膜キャパシタの断面図である。スパッタ法に
より６インチＳｉ基板７上に、ＴｉＮよりなるバリア層
６、Ｒｕよりなる下部電極４をそれぞれ２０ｎｍ、１０
０ｎｍの膜厚で積層した。
図３および図１２を参照しながら説明する。図１２は実
施例３の薄膜キャパシタの断面図である。スパッタ法に
より６インチＳｉ基板７上に、ＴｉＮよりなるバリア層
６、Ｒｕよりなる下部電極４をそれぞれ２０ｎｍ、１０
０ｎｍの膜厚で積層した。
【００３９】このウェハをＥＣＲ−ＣＶＤ装置の成膜室
１０に導入し、Ｂａ（Ｔｉ，Ｓｎ）Ｏ3 （ＢＴＳ）より
なるペロブスカイト型酸化物膜３を成膜温度１００℃で
３０ｎｍ堆積した。ＢＴＳ膜の組成はＢａ／（Ｔｉ＋Ｓ
ｎ）比を１．１とした。さらに、ウェハを装置外に取り
出し、窒素雰囲気中で昇温速度を３０℃／秒以下で６５
０〜７５０℃に昇温し、これを１〜１０秒保持するアニ
ールを行った。その後、スパッタ法により、Ｒｕよりな
る上部電極５を５０ｎｍ堆積した。
１０に導入し、Ｂａ（Ｔｉ，Ｓｎ）Ｏ3 （ＢＴＳ）より
なるペロブスカイト型酸化物膜３を成膜温度１００℃で
３０ｎｍ堆積した。ＢＴＳ膜の組成はＢａ／（Ｔｉ＋Ｓ
ｎ）比を１．１とした。さらに、ウェハを装置外に取り
出し、窒素雰囲気中で昇温速度を３０℃／秒以下で６５
０〜７５０℃に昇温し、これを１〜１０秒保持するアニ
ールを行った。その後、スパッタ法により、Ｒｕよりな
る上部電極５を５０ｎｍ堆積した。
【００４０】以上のような工程により作製された薄膜キ
ャパシタに対し、断面ＴＥＭ観察を行った結果、酸化物
薄膜は７ｎｍ程度の粒径を有するグラニュラー構造とな
っていた。さらに、上部および下部電極と酸化物薄膜の
界面凹凸は１〜２ｎｍと極めて平坦であった。また、上
部および下部電極に電圧を印加したキャパシタの電気特
性を評価した結果、比誘電率３００、リーク電流密度１
×１０-8Ａ／ｃｍ2 （±１Ｖ印加時）、誘電損失１％以
下という良好な電気特性を示した。リーク電流密度の極
性依存性は見られなかった。
ャパシタに対し、断面ＴＥＭ観察を行った結果、酸化物
薄膜は７ｎｍ程度の粒径を有するグラニュラー構造とな
っていた。さらに、上部および下部電極と酸化物薄膜の
界面凹凸は１〜２ｎｍと極めて平坦であった。また、上
部および下部電極に電圧を印加したキャパシタの電気特
性を評価した結果、比誘電率３００、リーク電流密度１
×１０-8Ａ／ｃｍ2 （±１Ｖ印加時）、誘電損失１％以
下という良好な電気特性を示した。リーク電流密度の極
性依存性は見られなかった。
【００４１】以上、本発明の好適な実施例について説明
したが、本発明は、前記実施例に限定されることなく、
本発明の技術思想の範囲内において、各実施例は適宜変
更され得ることは明らかである。例えば、前述した実施
例では、ペロブスカイト型酸化物薄膜の形成方法として
ＥＣＲプラズマＣＶＤ法のみを用いて説明したが、本発
明の酸化物薄膜は、アモルファス状態で形成した後に、
グレイン構造がグラニュラー構造となるように結晶化す
ることで得られるので、ＣＶＤ法に限らずゾルゲル法を
用いてアモルファス状のペロブスカイト型酸化物薄膜を
形成後に、グレイン構造がグラニュラー構造となるよう
に結晶化することによっても同様の結果が得られる。こ
の場合でも、Ａ元素／Ｂ元素比、および焼結の際の温度
はＣＶＤ法で形成する場合と全く同じであり、グラニュ
ラー構造の再現性はＡ元素／Ｂ元素比を１．１〜２．０
とすることで、比を０．８〜１．０とした場合よりも再
現性がよい。また、焼結時の温度も３００℃以上にする
とアモルファス構造中に結晶核が形成され、これがリー
クパスとなりリークの増大をまねき、５０℃以下では結
晶化した後の誘電体の比誘電率が劣化する。
したが、本発明は、前記実施例に限定されることなく、
本発明の技術思想の範囲内において、各実施例は適宜変
更され得ることは明らかである。例えば、前述した実施
例では、ペロブスカイト型酸化物薄膜の形成方法として
ＥＣＲプラズマＣＶＤ法のみを用いて説明したが、本発
明の酸化物薄膜は、アモルファス状態で形成した後に、
グレイン構造がグラニュラー構造となるように結晶化す
ることで得られるので、ＣＶＤ法に限らずゾルゲル法を
用いてアモルファス状のペロブスカイト型酸化物薄膜を
形成後に、グレイン構造がグラニュラー構造となるよう
に結晶化することによっても同様の結果が得られる。こ
の場合でも、Ａ元素／Ｂ元素比、および焼結の際の温度
はＣＶＤ法で形成する場合と全く同じであり、グラニュ
ラー構造の再現性はＡ元素／Ｂ元素比を１．１〜２．０
とすることで、比を０．８〜１．０とした場合よりも再
現性がよい。また、焼結時の温度も３００℃以上にする
とアモルファス構造中に結晶核が形成され、これがリー
クパスとなりリークの増大をまねき、５０℃以下では結
晶化した後の誘電体の比誘電率が劣化する。
【００４２】
【発明の効果】本発明によれば、成膜温度が低くかつ単
純な作製方法によりペロブスカイト型酸化物誘電体を形
成し、絶縁特性の優れた薄膜キャパシタを提供すること
ができる。
純な作製方法によりペロブスカイト型酸化物誘電体を形
成し、絶縁特性の優れた薄膜キャパシタを提供すること
ができる。
【図１】従来の薄膜キャパシタの製造方法を示す工程図
である。
である。
【図２】本発明の薄膜キャパシタの製造方法を示す工程
図である。
図である。
【図３】ＥＣＲ−ＣＶＤ装置の成膜室の概略図である。
【図４】実施例１の薄膜キャパシタを示す図である。
【図５】実施例１の薄膜キャパシタにおけるリーク電流
密度の（Ｂａ＋Ｓｒ）／Ｔｉ比依存性３を示すグラフで
ある。
密度の（Ｂａ＋Ｓｒ）／Ｔｉ比依存性３を示すグラフで
ある。
【図６】実施例１の薄膜キャパシタにおける比誘電率の
（Ｂａ＋Ｓｒ）／Ｔｉ比依存性３を示すグラフである。
（Ｂａ＋Ｓｒ）／Ｔｉ比依存性３を示すグラフである。
【図７】実施例１の薄膜キャパシタにおけるリーク電流
密度のＲＴＡ時間依存性を示すグラフである。
密度のＲＴＡ時間依存性を示すグラフである。
【図８】実施例１の薄膜キャパシタにおける比誘電率の
ＲＴＡ時間依存性を示すグラフである。
ＲＴＡ時間依存性を示すグラフである。
【図９】実施例１の薄膜キャパシタにおけるリーク電流
密度のＲＴＡ温度依存性を示すグラフである。
密度のＲＴＡ温度依存性を示すグラフである。
【図１０】実施例１の薄膜キャパシタにおける比誘電率
のＲＴＡ温度依存性を示すグラフである。
のＲＴＡ温度依存性を示すグラフである。
【図１１】実施例２の薄膜キャパシタを示す断面図であ
る。
る。
【図１２】実施例３の薄膜キャパシタを示す断面図であ
る。
る。
１ ペロブスカイト型酸化物膜（グラニュラー構造ＢＳ
Ｔ：３０ｎｍ） ２ ペロブスカイト型酸化物膜（グラニュラー構造ＰＬ
ＺＴ：３０ｎｍ） ３ ペロブスカイト型酸化物膜（グラニュラー構造ＢＴ
Ｓ：３０ｎｍ） ４ 下部電極 ５ 上部電極 ６ バリア層 ７ Ｓｉ基板 １０ ＥＣＲ−ＣＶＤ装置の成膜室 １１ 基板 １２ ＥＣＲプラズマ生成部 １３ プラズマ １４ インジェクションノズル
Ｔ：３０ｎｍ） ２ ペロブスカイト型酸化物膜（グラニュラー構造ＰＬ
ＺＴ：３０ｎｍ） ３ ペロブスカイト型酸化物膜（グラニュラー構造ＢＴ
Ｓ：３０ｎｍ） ４ 下部電極 ５ 上部電極 ６ バリア層 ７ Ｓｉ基板 １０ ＥＣＲ−ＣＶＤ装置の成膜室 １１ 基板 １２ ＥＣＲプラズマ生成部 １３ プラズマ １４ インジェクションノズル
Claims (18)
- 【請求項１】ペロブスカイト型酸化物薄膜と、このペロ
ブスカイト型酸化物薄膜を挟持する一対の上部および下
部電極とを有する薄膜キャパシタにおいて、 前記ペロブスカイト型酸化物薄膜が、酸化物を一般式Ａ
ＢＯ3 （但し、Ａは２価金属元素、鉛およびランタンか
ら選ばれる１種以上の元素、Ｂは４価金属元素から選ば
れる１種以上の元素である。）で表記したときのＡ元素
／Ｂ元素比が１．１〜２．０であり、かつそのグレイン
構造がグラニュラー構造であること特徴とする薄膜キャ
パシタ。 - 【請求項２】前記２価金属元素は、ストロンチウムおよ
びバリウムであり、前記４価金属元素は、チタン、ジル
コニウムおよびスズであることを特徴とする請求項１記
載の薄膜キャパシタ。 - 【請求項３】前記Ａは、バリウムおよびストロンチウム
よりなることを特徴とする請求項２記載の薄膜キャパシ
タ。 - 【請求項４】前記Ａは、鉛およびランタンよりなり、前
記Ｂは、ジルコニウムおよびチタンよりなることを特徴
とする請求項２記載の薄膜キャパシタ。 - 【請求項５】前記Ａは、バリウムよりなり、前記Ｂは、
チタンおよびスズよりなることを特徴とする請求項２記
載の薄膜キャパシタ。 - 【請求項６】前記上部および下部電極は、ルテニウム、
イリジウム、タングステン、または白金よりなることを
特徴とする請求項１〜５のいずれかに記載の薄膜キャパ
シタ。 - 【請求項７】前記下部電極は、シリコン基板の上方に設
けられ、前記下部電極と前記シリコン基板との間に、シ
リコンと前記下部電極の材料との反応を防ぐバリア層を
備えることを特徴とする請求項１〜６のいずれかに記載
の薄膜キャパシタ。 - 【請求項８】下部電極を形成する工程と、 一般式ＡＢＯ3 （但し、Ａは２価金属元素、鉛およびラ
ンタンから選ばれる１種以上の元素、Ｂは４価金属元素
から選ばれる１種以上の元素である。）で表されるペロ
ブスカイト型酸化物薄膜を、そのＡ元素／前記Ｂ元素比
を１．１〜２．０としてアモルファス状態で前記下部電
極上に形成する工程と、 前記ペロブスカイト型酸化物薄膜を熱処理することで、
グレイン構造がグラニュラー構造となるように結晶化す
る工程と、 前記結晶化したペロブスカイト型酸化物薄膜上に上部電
極を形成する工程と、を含むことを特徴とする薄膜キャ
パシタの製造方法。 - 【請求項９】前記ペロブスカイト型酸化物薄膜をアモル
ファス状態で形成する工程を、ゾルゲル法で行うことを
特徴とする請求項８記載の薄膜キャパシタの製造方法。 - 【請求項１０】前記ペロブスカイト型酸化物薄膜をアモ
ルファス状態で形成する工程を、ＣＶＤ法で行うことを
特徴とする請求項８記載の薄膜キャパシタの製造方法。 - 【請求項１１】前記ＣＶＤ法による成膜温度が５０〜３
００℃であることを特徴とする請求項１０記載の薄膜キ
ャパシタの製造方法。 - 【請求項１２】前記熱処理の工程を、窒素雰囲気中で行
うことを特徴とする請求項８〜１１のいずれかに記載の
薄膜キャパシタの製造方法。 - 【請求項１３】前記２価金属元素は、ストロンチウムお
よびバリウムであり、前記４価金属元素は、チタン、ジ
ルコニウムおよびスズであることを特徴とする請求項８
〜１２のいずれかに記載の薄膜キャパシタの製造方法。 - 【請求項１４】前記Ａは、バリウムおよびストロンチウ
ムよりなることを特徴とする請求項１３記載の薄膜キャ
パシタの製造方法。 - 【請求項１５】前記Ａは、鉛およびランタンよりなり、
前記Ｂは、ジルコニウムおよびチタンよりなることを特
徴とする請求項１３記載の薄膜キャパシタの製造方法。 - 【請求項１６】前記Ａは、バリウムよりなり、前記Ｂ
は、チタンおよびスズよりなることを特徴とする請求項
１３記載の薄膜キャパシタの製造方法。 - 【請求項１７】前記上部および下部電極は、ルテニウ
ム、イリジウム、タングステン、または白金よりなるこ
とを特徴とする請求項８〜１６のいずれかに記載の薄膜
キャパシタの製造方法。 - 【請求項１８】前記下部電極を形成する工程の前に、シ
リコン基板を設け、このシリコン基板の上に、シリコン
と前記下部電極の材料との反応を防ぐバリア層を設ける
工程をさらに含み、前記下部電極は、前記バリア層上に
形成されることを特徴とする請求項８〜１７のいずれか
に記載の薄膜キャパシタの製造方法。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24684998A JP3171170B2 (ja) | 1998-05-25 | 1998-09-01 | 薄膜キャパシタおよびその製造方法 |
| US09/317,857 US6150684A (en) | 1998-05-25 | 1999-05-25 | Thin-film capacitor and method of producing same |
| KR1019990018773A KR100325048B1 (ko) | 1998-05-25 | 1999-05-25 | 박막 캐패시터 및 그 제조 방법 |
| US09/635,174 US6323057B1 (en) | 1998-05-25 | 2000-08-09 | Method of producing a thin-film capacitor |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14290998 | 1998-05-25 | ||
| JP10-142909 | 1998-05-25 | ||
| JP24684998A JP3171170B2 (ja) | 1998-05-25 | 1998-09-01 | 薄膜キャパシタおよびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000049285A JP2000049285A (ja) | 2000-02-18 |
| JP3171170B2 true JP3171170B2 (ja) | 2001-05-28 |
Family
ID=26474769
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24684998A Expired - Fee Related JP3171170B2 (ja) | 1998-05-25 | 1998-09-01 | 薄膜キャパシタおよびその製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (2) | US6150684A (ja) |
| JP (1) | JP3171170B2 (ja) |
| KR (1) | KR100325048B1 (ja) |
Families Citing this family (26)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002524867A (ja) * | 1998-09-02 | 2002-08-06 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | 薄膜キャパシタ |
| US7109003B2 (en) * | 1998-12-23 | 2006-09-19 | Abgenix, Inc. | Methods for expressing and recovering human monoclonal antibodies to CTLA-4 |
| KR100324589B1 (ko) * | 1998-12-24 | 2002-04-17 | 박종섭 | 반도체 소자의 강유전체 캐패시터 제조방법 |
| US6570003B1 (en) * | 2001-01-09 | 2003-05-27 | Lexion Genetics Incorporated | Human 7TM proteins and polynucleotides encoding the same |
| US6943392B2 (en) * | 1999-08-30 | 2005-09-13 | Micron Technology, Inc. | Capacitors having a capacitor dielectric layer comprising a metal oxide having multiple different metals bonded with oxygen |
| US6558517B2 (en) * | 2000-05-26 | 2003-05-06 | Micron Technology, Inc. | Physical vapor deposition methods |
| US7527982B1 (en) * | 2000-07-14 | 2009-05-05 | Kabushiki Kaisha Toshiba | Manufacturing method of a semiconductor device including a crystalline insulation film made of perovskite type oxide |
| US20030017266A1 (en) * | 2001-07-13 | 2003-01-23 | Cem Basceri | Chemical vapor deposition methods of forming barium strontium titanate comprising dielectric layers, including such layers having a varied concentration of barium and strontium within the layer |
| US6838122B2 (en) * | 2001-07-13 | 2005-01-04 | Micron Technology, Inc. | Chemical vapor deposition methods of forming barium strontium titanate comprising dielectric layers |
| US6498358B1 (en) * | 2001-07-20 | 2002-12-24 | Motorola, Inc. | Structure and method for fabricating an electro-optic system having an electrochromic diffraction grating |
| US6673667B2 (en) * | 2001-08-15 | 2004-01-06 | Motorola, Inc. | Method for manufacturing a substantially integral monolithic apparatus including a plurality of semiconductor materials |
| US7011978B2 (en) | 2001-08-17 | 2006-03-14 | Micron Technology, Inc. | Methods of forming capacitor constructions comprising perovskite-type dielectric materials with different amount of crystallinity regions |
| US6432725B1 (en) * | 2001-09-28 | 2002-08-13 | Infineon Technologies Ag | Methods for crystallizing metallic oxide dielectric films at low temperature |
| JP2003142479A (ja) * | 2001-11-02 | 2003-05-16 | Fujitsu Ltd | 半導体装置、エピタキシャル膜の製造方法、およびレーザアブレーション装置 |
| US6815223B2 (en) * | 2002-11-22 | 2004-11-09 | Symetrix Corporation | Low thermal budget fabrication of ferroelectric memory using RTP |
| KR20030053570A (ko) * | 2001-12-22 | 2003-07-02 | 비오이 하이디스 테크놀로지 주식회사 | 박막 트랜지스터의 제조 방법 |
| JP3986859B2 (ja) * | 2002-03-25 | 2007-10-03 | 富士通株式会社 | 薄膜キャパシタ及びその製造方法 |
| KR100456829B1 (ko) * | 2002-06-17 | 2004-11-10 | 삼성전자주식회사 | 듀얼다마신공정에 적합한 엠아이엠 캐패시터 및 그의제조방법 |
| KR100585114B1 (ko) * | 2003-12-05 | 2006-05-30 | 삼성전자주식회사 | 비티에스 또는 비티지 물질로 이루어진 고유전체막을구비하는 반도체 소자의 커패시터 및 그 제조방법 |
| WO2007149121A2 (en) * | 2005-12-12 | 2007-12-27 | Irina Puscasu | Selective reflective and absorptive surfaces and method for resonantly coupling incident radiation |
| WO2007070540A2 (en) * | 2005-12-12 | 2007-06-21 | Irina Puscasu | Thin film emitter-absorber apparatus and methods |
| US8643532B1 (en) | 2005-12-12 | 2014-02-04 | Nomadics, Inc. | Thin film emitter-absorber apparatus and methods |
| FR2907592B1 (fr) * | 2006-10-19 | 2008-12-26 | Commissariat Energie Atomique | Condensateur a films minces a stabilite elevee et procede de fabrication |
| JP4524698B2 (ja) * | 2006-10-26 | 2010-08-18 | エルピーダメモリ株式会社 | 容量素子を有する半導体装置及びその製造方法 |
| FR2907593B1 (fr) * | 2007-02-26 | 2009-01-23 | Commissariat Energie Atomique | Procede de fabrication d'un condensateur a stabilite elevee. |
| EP2166562B1 (en) * | 2008-09-22 | 2019-03-20 | IMEC vzw | Method for forming a capacitor having a strontium titanium oxide dielectric layer by means of ALD |
Family Cites Families (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2847981B2 (ja) * | 1991-03-05 | 1999-01-20 | 富士通株式会社 | 誘電体薄膜の製造方法 |
| JPH0555514A (ja) * | 1991-08-28 | 1993-03-05 | Hitachi Ltd | 半導体装置およびその製造方法 |
| US5624707A (en) * | 1991-12-13 | 1997-04-29 | Symetrix Corporation | Method of forming ABO3 films with excess B-site modifiers |
| JP3206105B2 (ja) | 1992-06-09 | 2001-09-04 | セイコーエプソン株式会社 | 誘電体素子の製造方法及び半導体記憶装置 |
| US6025619A (en) * | 1992-10-23 | 2000-02-15 | Azuma; Masamichi | Thin films of ABO3 with excess A-site and B-site modifiers and method of fabricating integrated circuits with same |
| JP3108797B2 (ja) * | 1992-10-26 | 2000-11-13 | 富士通株式会社 | 高誘電率誘電体薄膜の製造方法 |
| JPH06140571A (ja) * | 1992-10-26 | 1994-05-20 | Fujitsu Ltd | 高誘電率電子部品とその製造方法 |
| JP3275448B2 (ja) * | 1993-05-21 | 2002-04-15 | 三菱マテリアル株式会社 | 鉛系強誘電体薄膜の作製方法 |
| JPH07176704A (ja) * | 1993-11-04 | 1995-07-14 | Texas Instr Inc <Ti> | 強誘電体薄膜の製造方法 |
| JPH07267731A (ja) * | 1994-03-23 | 1995-10-17 | Sharp Corp | 強誘電体膜の製造方法 |
| JP3076507B2 (ja) * | 1995-06-13 | 2000-08-14 | 松下電子工業株式会社 | 半導体装置、半導体集積回路装置及びその製造方法 |
| US5793076A (en) * | 1995-09-21 | 1998-08-11 | Micron Technology, Inc. | Scalable high dielectric constant capacitor |
| JPH09107079A (ja) | 1995-10-12 | 1997-04-22 | Nippon Telegr & Teleph Corp <Ntt> | 誘電体記憶装置 |
| JPH09223777A (ja) * | 1996-02-16 | 1997-08-26 | Hitachi Ltd | 白金薄膜，半導体装置及びその製造方法 |
| JPH09331020A (ja) * | 1996-06-07 | 1997-12-22 | Sharp Corp | 誘電体薄膜キャパシタ素子及びその製造方法 |
| JPH1012832A (ja) * | 1996-06-21 | 1998-01-16 | Texas Instr Japan Ltd | 強誘電体キャパシタの作製方法及び強誘電体メモリ装置の製造方法 |
| JP3281839B2 (ja) * | 1997-06-16 | 2002-05-13 | 三洋電機株式会社 | 誘電体メモリおよびその製造方法 |
| JP3092659B2 (ja) * | 1997-12-10 | 2000-09-25 | 日本電気株式会社 | 薄膜キャパシタ及びその製造方法 |
-
1998
- 1998-09-01 JP JP24684998A patent/JP3171170B2/ja not_active Expired - Fee Related
-
1999
- 1999-05-25 US US09/317,857 patent/US6150684A/en not_active Expired - Lifetime
- 1999-05-25 KR KR1019990018773A patent/KR100325048B1/ko not_active IP Right Cessation
-
2000
- 2000-08-09 US US09/635,174 patent/US6323057B1/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| KR19990088527A (ko) | 1999-12-27 |
| US6150684A (en) | 2000-11-21 |
| US6323057B1 (en) | 2001-11-27 |
| KR100325048B1 (ko) | 2002-03-04 |
| JP2000049285A (ja) | 2000-02-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3171170B2 (ja) | 薄膜キャパシタおよびその製造方法 | |
| JP3092659B2 (ja) | 薄膜キャパシタ及びその製造方法 | |
| US6608383B2 (en) | Semiconductor device including capacitor with lower electrode including iridium and iridium oxide layers | |
| US5973911A (en) | Ferroelectric thin-film capacitor | |
| JP3169866B2 (ja) | 薄膜キャパシタ及びその製造方法 | |
| US6162744A (en) | Method of forming capacitors having high-K oxygen containing capacitor dielectric layers, method of processing high-K oxygen containing dielectric layers, method of forming a DRAM cell having having high-K oxygen containing capacitor dielectric layers | |
| US6420740B1 (en) | Lead germanate ferroelectric structure with multi-layered electrode | |
| KR100478748B1 (ko) | 비스무스층구조의강유전성박막형성방법 | |
| JP2002373945A (ja) | 半導体装置およびその製造方法 | |
| JPH1154721A (ja) | 半導体装置の製造方法および製造装置 | |
| JP4031552B2 (ja) | 半導体装置の膜形成方法 | |
| JP3087672B2 (ja) | 薄膜キャパシタ | |
| JP2924753B2 (ja) | 薄膜キャパシタの製造方法 | |
| JP2000022105A (ja) | 半導体装置の製造方法 | |
| US6812510B2 (en) | Ferroelectric capacitor, process for manufacturing thereof and ferroelectric memory | |
| US6504228B1 (en) | Semiconductor device and method for manufacturing the same | |
| JP2000091531A (ja) | 薄膜キャパシタ及びその製造方法 | |
| JP3543916B2 (ja) | 強誘電体キャパシタの形成方法及び不揮発性半導体記憶素子の製造方法 | |
| EP1077478B1 (en) | Method of making a ferroelectric thin film, a ferroelectric capacitor, and a ferroelectric memory | |
| JP4659436B2 (ja) | 半導体装置の製造方法 | |
| JPH11233734A (ja) | 半導体メモリ素子及びその製造方法 | |
| JP2001177075A (ja) | 容量素子の製造方法および容量素子の製造装置 | |
| KR20010045568A (ko) | 후속 열처리에 의한 결함생성이 억제되는 커패시터 제조방법 | |
| JP2000216360A (ja) | 半導体メモリ素子 | |
| JP2000216359A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080323 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090323 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100323 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100323 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110323 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110323 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120323 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120323 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130323 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130323 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140323 Year of fee payment: 13 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |