JP5267268B2 - 薄膜コンデンサ及びその製造方法 - Google Patents

薄膜コンデンサ及びその製造方法 Download PDF

Info

Publication number
JP5267268B2
JP5267268B2 JP2009076361A JP2009076361A JP5267268B2 JP 5267268 B2 JP5267268 B2 JP 5267268B2 JP 2009076361 A JP2009076361 A JP 2009076361A JP 2009076361 A JP2009076361 A JP 2009076361A JP 5267268 B2 JP5267268 B2 JP 5267268B2
Authority
JP
Japan
Prior art keywords
dielectric
layer
gap
thin film
outer shape
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2009076361A
Other languages
English (en)
Other versions
JP2010232304A (ja
Inventor
栄樹 小室
泰伸 及川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Corp
Original Assignee
TDK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TDK Corp filed Critical TDK Corp
Priority to JP2009076361A priority Critical patent/JP5267268B2/ja
Priority to US12/726,846 priority patent/US20100246091A1/en
Publication of JP2010232304A publication Critical patent/JP2010232304A/ja
Priority to US13/661,885 priority patent/US8997321B2/en
Application granted granted Critical
Publication of JP5267268B2 publication Critical patent/JP5267268B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/30Stacked capacitors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/228Terminals
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/33Thin- or thick-film capacitors 
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40Capacitors
    • H01L28/60Electrodes
    • H01L28/82Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/86Electrodes with an enlarged surface, e.g. formed by texturisation having horizontal extensions
    • H01L28/88Electrodes with an enlarged surface, e.g. formed by texturisation having horizontal extensions made by patterning layers, e.g. by etching conductive layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40Capacitors
    • H01L28/60Electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40Capacitors
    • H01L28/60Electrodes
    • H01L28/82Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/86Electrodes with an enlarged surface, e.g. formed by texturisation having horizontal extensions
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/43Electric condenser making
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/43Electric condenser making
    • Y10T29/435Solid dielectric type

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Ceramic Capacitors (AREA)

Description

この発明は、薄膜コンデンサ及びその製造方法に関する。
近年、電子部品の薄型化が急速に進んでおり、例えば、下部電極上に誘電体薄膜と電極膜とを交互に成膜し、その上に上部電極を形成した多層の薄膜コンデンサに対するニーズが高まってきている。このような複数層の誘電体薄膜を有する薄膜コンデンサとして、例えば特許文献1及び特許文献2に開示されているものがある。
特許文献1の薄膜コンデンサは、例えば図7Dに示されるものでは、ベースとなる誘電体層の上に電極層と誘電体層とを交互に積層し、階段状に形成してなる。交互に積層される誘電体層と電極層のエッジは、積層方向に同一面となっている。
また、特許文献2の薄膜コンデンサは、図2に示されるように、金属箔体上に誘電体薄膜を成膜し、その上に金属体をマスク成膜して積層し、更にこれら誘電体薄膜と金属体とを交互に複数積層した後、金属箔体より最も遠い最上膜の側からイオンミリングによりテーパ状に加工してなる。
特開2006−511088号公報 特開平8−78283号公報
しかしながら、上記した特許文献1の薄膜コンデンサでは、誘電体層と電極層とのエッジが積層方向に同一面となるように設計されているため、製造上、誘電体層のエッジが電極層のエッジよりも外側に飛び出るようなこともあり、誘電体層のエッジが庇のようになって、その部分が破損してゴミとなって残る場合があった。これは、ウェットエッチングにより形成する場合に特に問題であった。
そこで、誘電体層の直下の電極層の外形を、直上の誘電体層の外形よりも大きくすることが考えられるが、むやみに大きくしたのでは、露出する電極同士が接触してショートを起こすおそれもあった。
一方、上記した特許文献2の薄膜コンデンサでは、テーパ状の側面に成膜した電極で内部電極の導通を図る構造であるため、内部電極のパターニングとテーパエッチングの精度によっては、隣接する電極同士が接触してショートし易い構造であるという問題があった。
本発明は、上記した事情に鑑みてなされたものであり、ショートが少なく且つ誘電体の破損によるゴミが発生し難い多層の薄膜コンデンサ及びその製造方法を提供することを目的とする。
本発明の薄膜コンデンサは、金属箔上に設けられた2層以上の誘電体層と、2層以上の誘電体層の間に設けられた内部電極層と、2層以上の誘電体層のうち最上層の誘電体層上に設けられた上部電極層と、を備える薄膜コンデンサであって、当該薄膜コンデンサの積層方向から見て、これら各層の外形は下層に向かうにつれて広がっており、2層以上の誘電体層のうち少なくとも一の誘電体層に関し、該一の誘電体層の外形から直下の内部電極層の外形が露出するギャップをAとし、当該一の誘電体層の外形が直上の内部電極層又は上部電極層の外形から露出するギャップをBとした場合、B>A>0の関係を満たすことを特徴とする。
この薄膜コンデンサは、少なくとも一の誘電体層に関し、ギャップAとギャップBについてB>Aの関係を満たすため、隣接する内部電極層同士が接触するおそれを低減し、ショートの発生を少なくすることができる。また、ギャップAについてA>0の関係を満たすため、製造上、直上の誘電体層のエッジが電極層のエッジよりも外側に飛び出るおそれを低減することで、誘電体の破損によりゴミが発生するおそれを低減することができる。
ギャップAは2μm以上であると好ましい。このようにすれば、誘電体の破損によるゴミが発生するおそれをより低減することができる。
本発明の薄膜コンデンサの製造方法は、金属箔上に誘電体膜と導電体膜とを交互に成膜し、金属箔と導電体膜との間に2層以上の誘電体膜が挟まれた積層体を作製する工程と、金属箔から最も遠い導電体膜の側から各膜を順次パターニングすることにより、積層体の積層方向から見て、これら各層の外形が下層に向かうにつれて広がるように積層体を加工する工程と、を備え、積層体を加工する工程では、少なくとも一の誘電体膜に関し、該一の誘電体膜の外形から直下の導電体膜の外形が露出するギャップをAとし、当該一の誘電体膜の外形が直上の導電体膜の外形から露出するギャップをBとした場合、B>A>0の関係を満たすように、誘電体膜と導電体膜とを加工することを特徴とする。
この薄膜コンデンサの製造方法では、少なくとも一の誘電体膜に関し、ギャップAとギャップBについてB>Aの関係を満たすように積層体を加工するため、隣接する導電体膜同士が接触するおそれを低減し、ショートの発生を少なくすることができる。また、ギャップAについてA>0の関係を満たすため、製造上、直上の誘電体膜のエッジが導電体膜のエッジよりも外側に飛び出るおそれを低減することで、誘電体の破損によりゴミが発生するおそれを低減することができる。
積層体を加工する工程では、ウェットエッチングによりパターニングを行うことを特徴としてもよい。このように、ウェットエッチングによりパターニングを行うと、導電体膜がオーバーエッチングされるおそれがある。すなわち、導電体膜が直上の誘電体膜より内部までエッチングされてもその様子が誘電体膜上からは確認が難しいため、A=0でエッチングを終了することが難しい。またエッチングを時間で制御しようとしても、ばらつきが生じるため、やはりA=0で常にエッチングを終了することは難しい。ギャップAについてA>0の関係を満たすように加工すれば、目視での確認も容易であり、直上の誘電体膜のエッジが導電体膜のエッジよりも外側に飛び出るおそれを低減できて特に効果的である。
本発明によれば、ショートが少なく且つ誘電体の破損によるゴミが発生し難い構造の薄膜コンデンサ及びその製造方法を提供することができる。
本実施形態に係る薄膜コンデンサを示す断面図である。 図1の薄膜コンデンサを示す平面図である。 図1の薄膜コンデンサの上面にカバー層を設け端子電極を引き出した状態を示す図である。 本実施形態に係る薄膜コンデンサの製造工程を示す図であり、作製された積層体を示している。 本実施形態に係る薄膜コンデンサの製造工程を示す図であり、粘着層を介して積層体をガラス基板上に支持した状態を示している。 本実施形態に係る薄膜コンデンサの製造工程を示す図であり、積層体を加工する工程を示している。
以下、添付図面を参照しながら本発明の実施形態を詳細に説明する。なお、図面の説明において同一の要素には同一の符号を付し、重複する説明を省略する。
図1は、本実施形態に係る薄膜コンデンサを示す断面図である。図2は、図1に示す薄膜コンデンサを示す平面図である。図1及び図2に示すように、薄膜コンデンサ10は、金属箔12と、金属箔12の上面に設けられた2層以上の誘電体層14と、誘電体層14の間に設けられた内部電極層16と、最上層の誘電体層14の上に設けられた上部電極層18を備えている。
薄膜コンデンサ10は、金属箔12と上部電極層18を一対の対向電極として使用する。金属箔12は自立可能であり、したがって、誘電体層14、内部電極層16および上部電極層18を支持するための基材として機能する。
金属箔12としては、卑金属であるCu、Ni及びAlから選ばれる少なくとも1種の元素を含む金属から形成された金属箔が好ましく用いられるが、特にNiから形成された金属箔が好適に用いられる。
金属箔12の厚さは、5〜100μmであることが好ましく、20〜70μmであることがより好ましく、50μm程度であることが更に好ましい。金属箔12の厚さが薄過ぎる場合、薄膜コンデンサ10の製造時に金属箔12をハンドリンクし難くなる傾向がある一方、金属箔12の厚さが厚過ぎる場合、リーク電流を抑制する効果が小さくなる傾向があり、また熱処理した時に生じる反り等の変形を熱離処理後に加圧して元に戻すことが困難になる。なお、金属箔12の面積は、例えば、1×0.5mm程度である。
誘電体層14は、BaTiO(チタン酸バリウム)、(Ba1−XSr)TiO(チタン酸バリウムストロンチウム)、(Ba1−XCa)TiO、PbTiO、Pb(ZrTi1−X)O等のペロブスカイト構造を持った(強)誘電体材料や、Pb(Mg1/3Nb2/3)O等に代表される複合ペロブスカイトリラクサー型強誘電体材料や、BiTi12、SrBiTa等に代表されるビスマス層状化合物、(Sr1−XBa)Nb、PbNb等に代表されるタングステンブロンズ型強誘電体材料等から構成される。誘電体層14の各厚さは、例えば、10〜1000nmである。
内部電極層16は、Ni、Cu、Pt、Ru、Ir、Ag、Pd等の金属導体またはこれらの合金から形成されている。内部電極層16の厚さは、例えば、10〜1000nmである。
上部電極層18は、卑金属であるCu、Ni及びAlから選ばれる少なくとも1種の元素を含む金属から形成されると好ましく、特にCuまたはCu合金から形成されると好ましい。
ここで、本実施形態の薄膜コンデンサ10では、図1及び図2に示すように、積層方向から見て、これら各層の外形は全周に亘って下層に向かうにつれて広がっており、階段ピラミッド状の構造を有している。そして、全ての誘電体層16に関し、誘電体層16の外形から直下の内部電極層16の外形が露出するギャップをAとし、当該誘電体層14の外形が直上の内部電極層16又は上部電極層18の外形から露出するギャップをBとした場合、B>A>0の関係を満たしている。
なお、ギャップAとギャップBの値が近似してくると場所によっては大小が逆転する部分も生じる可能性があるが、その場合は、全周での平均ギャップをもって判断する。また、内部電極層16に端子電極を引き出すためのパッド領域を形成するために直上の誘電体層14を削る場合があるが、この部分では上記ギャップA,Bの関係は無視してよい。
図3は、図1の薄膜コンデンサ10の上面にカバー層20を設け端子電極22を引き出した状態を示す図である。カバー層20は、例えばポリイミド等の絶縁材料から構成される。端子電極22は、例えばCu等の導電性材料から構成され、カバー層20を通して金属箔12、内部電極層16および上部電極層18から引き出されている。
なお、薄膜コンデンサ10がショートする場合は、必ず電極同士が接触するため、電極の加工時に直上にある誘電体層14との間に設けるギャップAを小さくすれば、ショートする可能性が小さくなる。しかし、ギャップAをゼロとすると、製造上、内部電極層16のエッジが誘電体層14のエッジよりも内側に来ることがある。この場合、誘電体層14のエッジが庇のようになるため、その部分が破損しゴミとなって残ってしまうおそれがある。
一方、誘電体層14を加工する際、その上部にある内部電極層16との間に設けるギャップBを大きくすれば露出する電極同士の距離が遠くなり、やはりショートする可能性が小さくなる。
なお、薄膜コンデンサ10の容量増大のためには電極は大きいほうがよく、本来であれば内部電極層16も誘電体層14も極力大きくする方がよい(誘電体層14の面積も、その上に来る電極層16の面積を大きくするために、極力大きい方がよい)。すなわち、静電容量を考えるとギャップA,B共に小さい方がよい。これに鑑み、A+Bは4μm以上25μm以下であると好ましく、さらに5μm以上10μm以下であるとより好ましい。そして、ギャップAは0μmよりも大きく10μm以下であると好ましく、さらに2μm以上5μm以下であると、より好ましい。
次に、上記した薄膜コンデンサ10の製造方法について、図4から図6を参照して説明する。
まず、図4に示すように、積層体100を作製する。この積層体100の作製においては、金属箔12の表面全体に誘電体膜14aを形成する。誘電体膜14aの組成は、完成後の薄膜コンデンサ10が備える誘電体層14と同様である。また、誘電体膜14aの形成方法としては、ゾルゲル法やMOD法(有機金属化合物堆積法)等の溶液塗布焼成法、スパッタリング法等のPVD法又はCVD法等の成膜技術が挙げられる。
次に、誘電体膜14aの表面全体に導電体膜16aを形成する。導電体膜16aの組成は、完成後の薄膜コンデンサ10が備える内部電極層16と同様である。また、導電体膜16aの形成方法としては、DCスパッタリング等が挙げられる。
また、導電体膜16aの表面全体に誘電体膜14aを形成する。また、誘電体膜14aの表面全体に導電体膜16aを形成する。さらに、導電体膜16aの表面全体に誘電体膜14aを形成する。これにより、金属箔12、誘電体膜14a、導電体膜16a、誘電体膜14a、導電体膜16a、及び誘電体膜14aを順次積層してなる積層体部品を得る。
誘電体14aは積層ごとに焼成を行った。焼成時の温度は、誘電体膜14aが焼結(結晶化)する温度とすることが好ましく、具体的には500〜1000℃であることが好ましい。また、焼成時間は5分〜2時間程度とすればよい。また、焼成時の雰囲気は、特に限定されず、酸化性雰囲気、還元性雰囲気、中性雰囲気の何れでも良いが、少なくとも、金属箔12、導電体膜16aが酸化しない程度の酸素分圧下で焼成することが好ましい。なお、誘電体14aは積層ごとに焼成を行う必要はない。2層以上の誘電体膜14aを同時に焼成する、または誘電体14a全てを一括で焼成することも可能である。
次に、焼成された積層体部品の最上位の誘電体膜14aの表面全体に、導電体膜18aを形成する。導電体膜18aの組成は、完成後の薄膜コンデンサ10が備える上部電極層18と同様である。これにより、金属箔12、誘電体膜14a、導電体膜16a、誘電体膜14a、導電体膜16a、誘電体膜14a及び導電体膜18aを順次積層してなる積層体100を得る。なお、最上位の誘電体膜14aの表面全体に形成する導電体膜18aの形成方法としては、DCスパッタリング等が挙げられる。
次に、積層体100の加工を行う。以下に示すように、導電体膜18a、誘電体膜14a、及び導電体膜16aを順次ウェットエッチングでパターニングすることによって、上部電極層18、誘電体層14、内部電極層16をそれぞれ形成する。この積層体100の加工においては、接着シート30及び支持体40を用いる。
接着シート30は、例えばポリエステルやポリエチレンなどを材質とするフィルム基材32(100μm〜200μm)を用意し、このフィルム基材32の両面に分解条件の異なる2つの接着剤層34,36(10μm〜50μm)を塗布して形成したものである。第1の接着剤層34は、例えばアクリル系接着剤、シリコーン系接着剤、ポリエステル系接着剤などの通常の接着剤に所定の分解温度(130℃)まで加熱されると膨張する熱膨張性マイクロカプセルを混合したものであり、130℃まで加熱されると接着力を失う特性を有する。また、第2の接着剤層36は、例えばアクリル系接着剤、シリコーン系接着剤、ポリエステル系接着剤などの通常の接着剤に所定の分解温度(150℃)まで加熱されると膨張する熱膨張性マイクロカプセルを混合したものであり、150℃まで加熱されると接着力を失う特性を有する。ここで、接着剤としては、マイクロカプセルの分散が容易になるという観点から、アクリル系接着剤が特に好ましい。
支持体40は、例えばガラス基板を用いることができる。ガラス基板の厚さは、例えば500〜2000μmである。
まず、図5に示すように、積層体100を接着シート30を介して支持体40に接着して固定する。ここで、接着シート30の第1の接着剤層34を積層体100側に配置して積層体100に接着し、接着シート30の第2の接着剤層36を支持体40側に配置して支持体40に接着する。支持体40は表面が平坦であり且つ十分な厚みを有するガラス基板であるため、積層体100を支持体40に固定することにより、積層体100を取り扱いやすくできると共に、積層体100の曲がりを防止することができる。
なお、積層体100を支持体40に固定するために、市販されているラミネーター(大成ラミネーター製VAII-700)を用いて、支持体40に積層体100を重ね合わせたものをラミネート処理すると好ましい。
そして、図6(a)に示すように、積層体100の最上位に設けられた導電体膜18aをフォトレジストで覆う。フォトレジストには、例えばドライフィルムや液状レジストなどを用いることができる。そして、フォトレジストのパターニングを行う。フォトレジストをフォトマスクを通して露光し、続いてフォトレジストの現像処理を行う。これにより、フォトレジストに上部電極層18に対応したパターン50が形成される。
次に、導電体膜18aのパターニングを行う。導電体膜18aにおいてフォトレジストにより覆われていない部分をエッチング液を用いてウェットエッチングする。これにより、図6(b)に示すように、上部電極層18が形成される。
次に、フォトレジスト50を取り去り、新たに上部電極層18と誘電体膜14aをフォトレジストで覆う。そして、図6(c)に示すように、フォトレジストのパターニングを行う。フォトレジストをフォトマスクを通して露光し、続いてフォトレジストの現像処理を行う。これにより、フォトレジストに誘電体層14に対応したパターン52が形成される。
次に、誘電体膜14aのパターニングを行う。誘電体膜14aにおいてフォトレジストにより覆われていない部分をエッチング液を用いてウェットエッチングする。これにより、図6(d)に示すように、誘電体層14が形成される。
次に、フォトレジスト52を取り去り、新たに上部電極層18と誘電体層14と導電体膜16aをフォトレジストで覆う。そして、図示はしないが、図6(c)に示したのと同じ要領で、フォトレジストのパターニングを行う。フォトレジストをフォトマスクを通して露光し、続いてフォトレジストの現像処理を行う。これにより、フォトレジストに内部電極層16に対応したパターンが形成される。
次に、導電体膜16aのパターニングを行う。導電体膜16aにおいてフォトレジストにより覆われていない部分をエッチング液を用いてウェットエッチングする。これにより、内部電極層16が形成される。
このようにして、誘電体膜14aと導電体膜16aのパターニングを繰り返し、図6(e)に示す薄膜コンデンサ10に加工する。
ここで、誘電体膜14aと導電体膜16aのパターニングにおいては、全ての誘電体膜16aに関し、誘電体膜14aの外形から直下の導電体膜16aの外形が露出するギャップをAとし、当該誘電体膜14aの外形が直上の導電体膜16a,18aの外形から露出するギャップをBとした場合、B>A>0の関係を満たすように、フォトマスクのサイズを調整してフォトレジストを露光する。
次に、薄膜コンデンサ10が固定された支持体40を、所定温度に加熱されたホットプレートに載せる。この結果、接着シート30が加熱され、第1の接着剤層34に含まれる熱膨張性マイクロカプセルが膨張し、第1の接着剤層34が分解して接着力がほぼ0となる。その後、薄膜コンデンサ10は、支持体40から容易に剥離して分離される。なお、薄膜コンデンサ10を支持体から分離後に薄膜コンデンサ10に対してアニール処理を施すと好ましい。アニール処理は、減圧雰囲気下にて、温度が200〜400℃である雰囲気下で行えばよい。ここで、減圧雰囲気とは、1気圧(=101325Pa)より低い圧力を有する雰囲気を意味する。アニール処理を行うことにより、電気特性を安定化することができる。
以上詳述したように、本実施形態の薄膜コンデンサ10及びその製造方法では、ギャップAとギャップBについてB>Aの関係を満たすため、隣接する内部電極層16同士が接触するおそれを低減し、ショートの発生を少なくすることができる。また、ギャップAについてA>0の関係を満たすため、製造上、直上の誘電体層14のエッジが電極層16のエッジよりも外側に飛び出るおそれを低減することで、誘電体の破損によりゴミが発生するおそれを低減することができる。
また、ギャップAを2μm以上とすると、誘電体の破損によるゴミが発生するおそれをより低減することができる。
特に本実施形態では、積層体100を加工する工程において、ウェットエッチングによりパターニングを行うと、導電体膜16aがオーバーエッチングされるおそれがあるが、ギャップAについてA>0の関係を満たすように加工するため、直上の誘電体層14のエッジが内部電極層16のエッジよりも外側に飛び出るおそれを低減できて特に効果的である。
また、特許文献2のようにマスク成膜によって誘電体層や内部電極層を形成する場合、マスク成膜時にボケが生じるなどするため、ミクロン単位での正確な加工が難しく、パターンずれによりショートが生じ易いが、上記のようにフォトレジストとウェットエッチングを用いることで、マスク成膜と比べてより正確にパターニングすることができる。
なお、本発明は上記実施形態に限定されることなく、種々の変形が可能である。例えば、上記した実施形態では、誘電体層16が3層の場合について説明したが、複数層であれば他の層数であってもよい。また、全ての誘電体層16でなく、少なくとも一の誘電体層に関し、B>A>0の関係を満たしていてもよい。
以下、実施例を挙げて本発明についてより具体的に説明する。ただし、本発明は以下の実施例に限定されるものではない。
<実施例1−1>
薄膜コンデンサ10を以下の方法で作製した。まず研磨した金属箔12としてのNi箔(厚み50μm、80×80mm)上にチタン酸バリウム(BT)溶液を化学溶液法(Chemical Solution Deposition:CSD)により塗布し、焼成して誘電体膜14aを300nm形成した。その上にスパッタ法にて導電体膜16aとしてのNiPdを200nm堆積した。その後、さらにBT、NiPd、BTを前述と同じ要領で同じ膜厚で堆積した後、スパッタ法にて導電体膜18aとしてCuを堆積し、積層体100を作製した。これらの膜については、成膜時または成膜後にパターニングは行っていない。
ここで、積層体100の加工(パターニング)を行うために、Ni箔12と支持体40としてのガラス基板が向き合うように、積層体100を図4に示す構造でガラス基板40に接着シート30を用いて固定した。固定には市販のラミネーター(大成ラミネーター製VII-700)を用い、ラミネート時の圧力は0.4MPaとした。
まず、ラミネーターを用い接着シート30の第1の接着剤層34側に積層体100のNi箔12側を固定した。さらに、接着シート30の第2の接着剤層36側をガラス基板40に固定した。なお、接着シート30の第1の接着剤層34は150℃で粘着力がほぼ0となる。一方、第2の接着剤層36は加温しても粘着力がほぼ0とはならない。
積層体100をガラス基板40に固定した後、通常のフォトリソグラフィー工程を用い、フォトレジストのパターニングを行った。フォトレジストとしては、マイクロポジットS1830(ローム・アンド・ハース電子材料株式会社製)を用いた。フォトレジストパターン作製後、Cuからなる導電体膜18aのエッチングを行い、その後レジストを剥離した。Cuのエッチング溶液としては、Cuを侵食し、且つ誘電体膜14a及びフォトレジストパターンを侵食しないものを用いればよく、例えば、ペルオキソ二硫酸アンモニウム溶液を用いた。
以下同様のフォトリソグラフィー工程にて、BT→NiPd→BT→NiPd→BTの順にエッチングを行った。NiPdのエッチング溶液としては、NiPdを侵食し、且つBT及びフォトレジストパターンを侵食しないものを用いればよく、例えば、塩化第二鉄溶液を用いた。また、BTのエッチング溶液としては、BTを侵食し、且つNiやNiPd及びフォトレジストパターンを侵食しないものを用いればよく、例えば、フッ化アンモニウム、及び塩酸の混合溶液を用いた。
積層体100の加工後は、図6(e)に示すようなピラミッド型の薄膜コンデンサ10となった。この加工において、図2に示すギャップAはフォトマスク上3μmに設定した(Cu電極以外のNiPd電極全てで同じ設定)。また、図2のギャップBはフォトマスク上6μmに設定した(BT3層全て同じ設定)。ギャップA、ギャップB共に、実際の電極および誘電体においても、フォトマスク上での設定値と同じ値となった。このようにしてピラミッド型の薄膜コンデンサ10を加工した後、図3に示すようにカバー層20と端子電極22を作製した。
薄膜コンデンサ10が固定されたガラス基板40を、所定温度に加熱されたホットプレートに載せる。この結果、接着シート30が加熱され、第1の接着剤層34に含まれる熱膨張性マイクロカプセルが膨張し、第1の接着剤層34が分解して接着力がほぼ0となる。その後、薄膜コンデンサ10は、ガラス基板40から剥離して分離した。
100個の薄膜コンデンサ10を作製したところ、ショート率は2%であった。また、外形1mm×0.5mmの薄膜コンデンサ10において、BT3層分を合計した容量は57nFであった。また、誘電体の破損によるゴミの発生はなかった。
<比較例1−1〜1−3>
ギャップAとギャップBについて、A+B=9となる条件で、ギャップAを0,6,9μmとし、ギャップBをそれぞれ9,3,0μmとした以外は、実施例1−1と同様にして薄膜コンデンサ10を作製した。これら実施例1−1及び比較例1−1〜1−3の結果を表1に示す。

比較例1−1では、B>Aの関係を満たしており、ショート率は2%と低かったものの、誘電体のエッジの破損があった。また、比較例1−2及び比較例1−3では、A>0であるため誘電体のエッジの破損は見られないものの、B<Aとなるため、ショート率がそれぞれ15%と70%となり高かった。
<実施例2−1>
ギャップAを2μmとし、ギャップBを4μmとした以外は、実施例1−1と同様にして薄膜コンデンサ10を作製した。この場合、実施例1−1の場合と同様に歩留り2%であった。
<比較例2−1〜2−4>
ギャップAとギャップBについて、A+B=6となる条件で、ギャップAを0,3,4,6μmとし、ギャップBをそれぞれ6,3,2,0μmとした以外は、実施例2−1と同様にして薄膜コンデンサ10を作製した。これら実施例2−1及び比較例2−1〜2−4の結果を表2に示す。

比較例2−1では、B>Aの関係を満たしており、ショート率は2%と低かったものの、誘電体のエッジの破損があった。また、比較例2−2、比較例2−3および比較例2−4では、A>0であるため誘電体のエッジの破損は見られないものの、B≦Aとなるため、ショート率がそれぞれ15%、25%と70%となり高かった。
<実施例3−1>
ギャップAを2μmとし、ギャップBを3μmとした以外は、実施例1−1と同様にして薄膜コンデンサ10を作製した。この場合、ショート率は3%であった。
<比較例3−1〜3−3>
ギャップAとギャップBについて、A+B=5となる条件で、ギャップAを0,2,3,5μmとし、ギャップBをそれぞれ5,3,2,0μmとした以外は、実施例3−1と同様にして薄膜コンデンサ10を作製した。これら実施例3−1及び比較例3−1〜3−3の結果を表3に示す。

比較例3−1では、B>Aの関係を満たしており、ショート率は2%と低かったものの、誘電体のエッジの破損があった。また、比較例3−2及び比較例3−3では、A>0であるため誘電体のエッジの破損は見られないものの、B<Aとなるため、ショート率がそれぞれ25%と70%となり高かった。
<実施例4>
ギャップAを5μmとし、ギャップBを20μmとした以外は、実施例1−1と同様にして薄膜コンデンサ10を作製した。この場合、実施例1−1の場合と同様に歩留り2%であった。また、誘電体のエッジの破損によるゴミの発生はなかった。ただし、BT3層分を合計した容量は45nFであった。
このことから、ギャップAとギャップBの値が大きくても、B>A>0の関係が満たされていれば歩留りがよく、誘電体のエッジ破損は無い。ただし、ギャップが大きくなるとコンデンサの容量が小さくなることが分かる。
10…薄膜コンデンサ、12…金属箔、14…誘電体層、14a…誘電体膜、16…内部電極層、16a…導電体膜、18…上部電極層、18a…導電体膜、100…積層体。

Claims (4)

  1. 金属箔上に設けられた2層以上の誘電体層と、
    前記2層以上の誘電体層の間に設けられた内部電極層と、
    前記2層以上の誘電体層のうち最上層の誘電体層上に設けられた上部電極層と、
    を備える薄膜コンデンサであって、
    当該薄膜コンデンサの積層方向から見て、これら各層の外形は下層に向かうにつれて広がっており、
    前記2層以上の誘電体層のうち少なくとも一の誘電体層に関し、該一の誘電体層の外形から直下の内部電極層の外形が露出するギャップをAとし、当該一の誘電体層の外形が直上の内部電極層又は上部電極層の外形から露出するギャップをBとした場合、B>A>0の関係を満たし、
    当該薄膜コンデンサの上面にはカバー層が設けられ、当該カバー層を通して前記内部電極層の前記ギャップAから端子電極が引き出されていることを特徴とする薄膜コンデンサ。
  2. 前記ギャップAは2μm以上であることを特徴とする請求項1に記載の薄膜コンデンサ。
  3. 金属箔上に誘電体膜と導電体膜とを交互に成膜し、前記金属箔と前記導電体膜との間に2層以上の誘電体膜が挟まれた積層体を作製する工程と、
    前記金属箔から最も遠い前記導電体膜の側から各膜を順次パターニングすることにより、前記積層体の積層方向から見て、これら各層の外形が下層に向かうにつれて広がるように前記積層体を加工する工程と、
    前記積層体の上面にカバー層を設け、前記カバー層を通して前記内部電極から端子電極を引き出す工程と、
    を備え、
    前記積層体を加工する工程では、少なくとも一の誘電体膜に関し、該一の誘電体膜の外形から直下の導電体膜の外形が露出するギャップをAとし、当該一の誘電体膜の外形が直上の導電体膜の外形から露出するギャップをBとした場合、B>A>0の関係を満たすように、前記誘電体膜と前記導電体膜とを加工し、
    前記端子電極を引き出す工程では、前記ギャップAから前記端子電極を引き出すことを特徴とする薄膜コンデンサの製造方法。
  4. 前記積層体を加工する工程では、ウェットエッチングによりパターニングを行うことを
    特徴とする請求項3に記載の薄膜コンデンサの製造方法。
JP2009076361A 2009-03-26 2009-03-26 薄膜コンデンサ及びその製造方法 Active JP5267268B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2009076361A JP5267268B2 (ja) 2009-03-26 2009-03-26 薄膜コンデンサ及びその製造方法
US12/726,846 US20100246091A1 (en) 2009-03-26 2010-03-18 Thin film capacitor and method of manufacturing the same
US13/661,885 US8997321B2 (en) 2009-03-26 2012-10-26 Method of manufacturing a thin film capacitor having separated dielectric films

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009076361A JP5267268B2 (ja) 2009-03-26 2009-03-26 薄膜コンデンサ及びその製造方法

Publications (2)

Publication Number Publication Date
JP2010232304A JP2010232304A (ja) 2010-10-14
JP5267268B2 true JP5267268B2 (ja) 2013-08-21

Family

ID=42783948

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009076361A Active JP5267268B2 (ja) 2009-03-26 2009-03-26 薄膜コンデンサ及びその製造方法

Country Status (2)

Country Link
US (2) US20100246091A1 (ja)
JP (1) JP5267268B2 (ja)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9082555B2 (en) * 2011-08-22 2015-07-14 Micron Technology, Inc. Structure comprising multiple capacitors and methods for forming the structure
CN103489639B (zh) * 2012-06-12 2016-07-06 株式会社村田制作所 层叠电容器
JP5853976B2 (ja) 2012-06-12 2016-02-09 株式会社村田製作所 積層コンデンサ
JP2016162904A (ja) * 2015-03-03 2016-09-05 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP6610159B2 (ja) * 2015-10-20 2019-11-27 Tdk株式会社 薄膜キャパシタ
CN107768142A (zh) * 2016-08-19 2018-03-06 钰邦电子(无锡)有限公司 用于提升介电常数的薄膜电容器及其制作方法
KR101853195B1 (ko) * 2016-09-01 2018-04-27 삼성전기주식회사 박막 커패시터
JP6737118B2 (ja) 2016-10-11 2020-08-05 Tdk株式会社 薄膜コンデンサ
JP6805702B2 (ja) 2016-10-11 2020-12-23 Tdk株式会社 薄膜コンデンサ
JP2018063989A (ja) 2016-10-11 2018-04-19 Tdk株式会社 薄膜キャパシタ
CN107369554A (zh) * 2017-08-30 2017-11-21 苏州惠华电子科技有限公司 一种电容器的制造方法
CN110767450B (zh) * 2018-07-27 2022-05-24 浙江清华柔性电子技术研究院 薄膜电容器
US11990470B2 (en) * 2021-09-24 2024-05-21 International Business Machines Corporation Ferroelectric and paraelectric stack capacitors
US11869725B2 (en) * 2021-11-30 2024-01-09 Texas Instruments Incorporated Multi-stacked capacitor
CN117651480B (zh) * 2024-01-29 2024-06-14 荣耀终端有限公司 电容器的制备方法、电容器及电子设备

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5591112A (en) * 1978-12-28 1980-07-10 Fujitsu Ltd Multilayer thin film capacitor
US5208597A (en) * 1988-10-13 1993-05-04 Crystal Semiconductor Compensated capacitors for switched capacitor input of an analog-to-digital converter
JPH0878283A (ja) * 1994-09-06 1996-03-22 Toshiba Corp 薄膜キャパシタ
JP3076507B2 (ja) * 1995-06-13 2000-08-14 松下電子工業株式会社 半導体装置、半導体集積回路装置及びその製造方法
US5745335A (en) * 1996-06-27 1998-04-28 Gennum Corporation Multi-layer film capacitor structures and method
JP2001185443A (ja) * 1999-12-22 2001-07-06 Hitachi Ltd 薄膜コンデンサ
US6411494B1 (en) * 2000-04-06 2002-06-25 Gennum Corporation Distributed capacitor
JP2002025855A (ja) * 2000-06-30 2002-01-25 Hitachi Ltd 薄膜コンデンサ及びその製造方法
DE10260352A1 (de) * 2002-12-20 2004-07-15 Infineon Technologies Ag Verfahren zum Herstellen einer Kondensatoranordnung und Kondensatoranordnung
US6788522B1 (en) * 2003-02-26 2004-09-07 Tdk Corporation Multi-layered unit including electrode and dielectric layer
US7224040B2 (en) * 2003-11-28 2007-05-29 Gennum Corporation Multi-level thin film capacitor on a ceramic substrate
US8569142B2 (en) 2003-11-28 2013-10-29 Blackberry Limited Multi-level thin film capacitor on a ceramic substrate and method of manufacturing the same
JP2005243851A (ja) * 2004-02-25 2005-09-08 Kyocera Corp コンデンサ内蔵ガラスセラミック配線基板
US7109090B1 (en) * 2005-03-07 2006-09-19 Taiwan Semiconductor Manufacturing Co., Ltd. Pyramid-shaped capacitor structure
JP4674606B2 (ja) * 2005-10-18 2011-04-20 株式会社村田製作所 薄膜キャパシタ
JP4826593B2 (ja) 2008-03-11 2011-11-30 Tdk株式会社 電子部品の製造方法
US8680649B2 (en) * 2008-08-22 2014-03-25 Stmicroelectronics (Tours) Sas Multi-layer film capacitor with tapered film sidewalls

Also Published As

Publication number Publication date
JP2010232304A (ja) 2010-10-14
US8997321B2 (en) 2015-04-07
US20100246091A1 (en) 2010-09-30
US20130048596A1 (en) 2013-02-28

Similar Documents

Publication Publication Date Title
JP5267268B2 (ja) 薄膜コンデンサ及びその製造方法
US11335507B2 (en) Multi-layer ceramic capacitor and method of producing the same
JP5407775B2 (ja) 薄膜コンデンサの製造方法及び薄膜コンデンサ
US8218287B2 (en) Thin-film device
JP5158061B2 (ja) 薄膜コンデンサ
JP2010092896A (ja) 積層セラミック電子部品およびその製造方法
JP5267251B2 (ja) 薄膜コンデンサ、及び薄膜コンデンサの製造方法
JP6737118B2 (ja) 薄膜コンデンサ
JP4770627B2 (ja) キャパシタの製造方法
JP2017204630A (ja) 薄膜キャパシター及びその製造方法
KR100957763B1 (ko) 박막형 다층 세라믹 커패시터 및 그 제조 방법
JP6822730B2 (ja) 積層セラミックキャパシタ及びその製造方法
JP2008243931A (ja) 積層型薄膜コンデンサの製造方法及び積層型薄膜コンデンサ
JP2000340448A (ja) 積層セラミックコンデンサ
JP2019161235A (ja) 積層セラミックコンデンサ及びその製造方法
JP4708905B2 (ja) 薄膜エンベディッドキャパシタンス、その製造方法、及びプリント配線板
JP2021132122A (ja) 薄膜キャパシタ及びこれを内蔵する回路基板、並びに、薄膜キャパシタの製造方法
JPH08279438A (ja) セラミック積層電子部品の製造方法
JP5267267B2 (ja) 薄膜コンデンサの製造方法
JP3367184B2 (ja) 積層セラミック電子部品の製造方法
JPH06302469A (ja) 積層セラミックコンデンサの内部電極形成方法
JP6117557B2 (ja) 積層型電子部品
JP3161325B2 (ja) セラミック積層電子部品の製造方法
JP2003249416A (ja) 積層セラミックコンデンサの製造方法および積層セラミックコンデンサ
JP2004273976A (ja) 積層セラミックコンデンサの製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120105

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20121221

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130108

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130305

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130409

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130422

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 5267268

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150