CN108172508A - 半导体装置的制造方法 - Google Patents

半导体装置的制造方法 Download PDF

Info

Publication number
CN108172508A
CN108172508A CN201711192049.1A CN201711192049A CN108172508A CN 108172508 A CN108172508 A CN 108172508A CN 201711192049 A CN201711192049 A CN 201711192049A CN 108172508 A CN108172508 A CN 108172508A
Authority
CN
China
Prior art keywords
layer
crushable
sic wafer
silicide
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201711192049.1A
Other languages
English (en)
Inventor
吉田博之
高桥平
高桥一平
浦上泰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyota Motor Corp
Original Assignee
Toyota Motor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Motor Corp filed Critical Toyota Motor Corp
Publication of CN108172508A publication Critical patent/CN108172508A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0405—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising semiconducting carbon, e.g. diamond, diamond-like carbon
    • H01L21/0425—Making electrodes
    • H01L21/043—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0405—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising semiconducting carbon, e.g. diamond, diamond-like carbon
    • H01L21/042—Changing their shape, e.g. forming recesses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/30—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface
    • H01L29/32—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface the imperfections being within the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/6606—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609—Diodes
    • H01L29/66143—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明提供一种半导体装置的制造方法，有效地形成相对于SiC晶片的接触电阻低的硅化物层。一种半导体装置的制造方法，包括：对SiC晶片的表面进行磨削，且在露出于所述表面露出的范围形成具有5nm以上的厚度的破碎层的工序；形成将所述破碎层覆盖的金属层的工序；及通过加热来使所述金属层与所述破碎层反应，由此形成与所述SiC晶片欧姆接触的硅化物层，且被所述金属层覆盖的范围的所述破碎层的至少一部分在其厚度方向整个区域变化为硅化物层的工序。

Description

半导体装置的制造方法
技术领域
本说明书公开的技术涉及半导体装置的制造方法。
背景技术
专利文献1公开了半导体装置的制造方法。该制造方法具有磨削工序、破碎层除去工序、金属层形成工序及硅化物层形成工序。在磨削工序中，对SiC晶片的表面进行磨削。在对SiC晶片的表面进行磨削时，在SiC晶片的表面附近的半导体层形成结晶缺陷。以下，将由于磨削而结晶缺陷密度上升的半导体层称为破碎层。需要说明的是，在专利文献1中，将破碎层称为加工改性层。在破碎层除去工序中，通过RIE(Reactive Ion Etching)、溅射、湿式蚀刻、干式蚀刻、干抛光、CMP(Chemical Mechanical Polishing)等来除去破碎层。在金属层形成工序中，在除去了破碎层的SiC晶片的表面形成金属层。在硅化物层形成工序中，通过加热而使金属层与SiC晶片反应，由此形成与SiC晶片欧姆接触的硅化物层。根据该制造方法，能够降低硅化物层与SiC晶片之间的接触电阻。
【现有技术文献】
【专利文献】
【专利文献1】国际公开第2012/049792号
发明内容
【发明要解决的课题】
在专利文献1的制造方法中，在除去了破碎层之后实施金属层形成工序和硅化物层形成工序，由此实现硅化物层相对于SiC晶片的接触电阻的降低。然而，在该制造方法中，由于需要除去破碎层，因此存在为了形成硅化物层所需的工序数多的问题。在本说明书中，提供一种能够更有效地形成相对于SiC晶片的接触电阻低的硅化物层的技术。
【用于解决课题的手段】
本说明书公开的半导体装置的制造方法具有磨削工序、金属层形成工序以及硅化物层形成工序。在所述磨削工序中，对SiC晶片的表面进行磨削。在所述磨削工序中，在露出于所述表面的范围形成具有5nm以上的厚度的破碎层。在所述金属层形成工序中，形成将所述破碎层覆盖的金属层。在所述硅化物层形成工序中，通过加热来使所述金属层与所述破碎层反应，由此形成与所述SiC晶片欧姆接触的硅化物层。在所述硅化物层形成工序中，被所述金属层覆盖的范围的所述破碎层的至少一部分在其厚度方向整个区域变化为硅化物层。
需要说明的是，上述的破碎层是指SiC晶片具有的半导体层中的通过磨削而结晶缺陷密度上升的半导体层。破碎层形成于在SiC晶片的被磨削的表面露出的范围。
另外，上述的磨削工序是指对半导体晶片的表面进行磨削的工序，且形成具有5nm以上的厚度的破碎层的工序。例如，通过磨粒等对半导体晶片的表面进行机械切削的工序是磨削工序的一种。而且，也存在CMP等那样几乎不产生破碎层的磨削加工。在这种磨削加工中，由于破碎层的厚度小于5nm，因此这种磨削加工不是本说明书中所说的磨削工序。
另外，上述的硅化物层是包含金属层与破碎层反应而生成的硅化物的层。
在上述的制造方法中，在磨削工序之后，不除去破碎层，而在破碎层的表面形成金属层。然后，通过加热使金属层与破碎层反应，由此形成与SiC晶片欧姆接触的硅化物层。此时，通过调整加热条件(温度、时间等)，使由金属层覆盖的范围的破碎层的至少一部分在其厚度方向整个区域变化为硅化物层。因此，在至少一部分的范围内，在硅化物层与SiC晶片的界面不存在破碎层，硅化物层相对于SiC晶片的接触电阻降低。如以上说明所述，根据该制造方法，在金属层形成工序前不实施破碎层除去工序，能够有效地形成相对于SiC晶片的接触电阻低的硅化物层。
附图说明
图1是SBD10的剖视图。
图2是欧姆电极30的放大剖视图。
图3是SBD10的制造工序的说明图。
图4是SBD10的制造工序的说明图。
图5是SBD10的制造工序的说明图。
【符号说明】
10：肖特基势垒二极管
12：SiC晶片
14：n型低浓度层
16：n型高浓度层
20：肖特基电极
30：欧姆电极
32：硅化物层
34：钛层
36：镍层
38：金层
40：破碎层
42：钼层
44：镍层
具体实施方式
图1示出通过实施方式的制造方法制造的肖特基势垒二极管10(以下，称为SBD10)。SBD10具有SiC基板12、肖特基电极20及欧姆电极30。SiC基板12是以SiC(碳化硅)为主成分的半导体基板。SiC基板12具有n型低浓度层14和n型高浓度层16。n型低浓度层14设置在SiC基板12的上表面12a侧。n型高浓度层16设置在SiC基板12的下表面12b侧。肖特基电极20配置于SiC基板12的上表面12a，与n型低浓度层14肖特基接触。欧姆电极30配置于SiC基板12的下表面12b，与n型高浓度层16进行欧姆接触。
图2示出欧姆电极30的详细构造。如图2所示，欧姆电极30具有硅化物层32、钛层34、镍层36及金层38。硅化物层32是以镍硅化物(NiSi)和碳化钼(MoC)的合金为主成分的层。硅化物层32设置于SiC基板12的下表面12b，与n型高浓度层16欧姆接触。钛层34是以钛(Ti)为主成分的层。钛层34与硅化物层32的下表面相接。镍层36是以镍(Ni)为主成分的层。镍层36与钛层34的下表面相接。金层38是以金(Au)为主成分的层。金层38与镍层36的下表面相接。
对于SBD10的制造方法进行说明。首先，准备具有n型低浓度层14和n型高浓度层16的SiC晶片12(相当于上述的SiC基板12的晶片)。接下来，在SiC晶片12的上表面12a侧形成肖特基电极20、其他的半导体层、绝缘层以及电极等(图示省略)。
接下来，对SiC晶片12的下表面12b(n型高浓度层16露出的表面)进行磨削，由此使SiC晶片12薄板化。如图3所示，以使n型高浓度层16残存的方式对SiC晶片12的下表面12b进行磨削。通过磨削，在向SiC晶片12的下表面12b露出的范围的半导体层(n型高浓度层16的一部分)形成有破碎层40。破碎层40是通过磨削而结晶缺陷密度上升的半导体层。在此，形成厚度为5nm以上的破碎层40。在大多数的情况下，通过磨削工序形成的破碎层40的厚度为50nm以上。而且，破碎层40的厚度优选为500nm以下。
接下来，如图4所示，形成将SiC晶片12的下表面12b(即，破碎层40的表面)覆盖的钼层42。钼层42是以钼(Mo)为主成分的金属层。此外，形成将钼层42的下表面覆盖的镍层44。镍层44是以镍(Ni)为主成分的金属层。
接下来，向镍层44的下表面照射激光，由此对镍层44、钼层42及n型高浓度层16进行加热。通过加热，在镍层44、钼层42及n型高浓度层16之间材料相互扩散。尤其是破碎层40的结晶缺陷密度高，因此能促进向破碎层40中的镍及钼的扩散。镍层44中的镍与n型高浓度层16(即，SiC层)中的硅(Si)发生反应而生成镍硅化物(NiSi)。而且，钼层42中的钼与n型高浓度层16中的碳(C)发生反应而生成碳化钼(MoC)。其结果是，如图5所示，形成由镍硅化物与碳化钼的合金构成的硅化物层32。硅化物层32与n型高浓度层16(即，SiC晶片12)欧姆接触。在此，通过调整加热温度和加热时间，使破碎层40在其厚度方向整体变化为硅化物层32。由此，使破碎层40消灭。例如，在破碎层40的厚度为225nm以下时，以1200℃以上的温度进行150nsec以上的热处理，由此能够使破碎层40在其厚度方向整体上变化为硅化物层32。由于使破碎层40在其厚度方向整体上变化为硅化物层32，因此形成的硅化物层32与不是破碎层40的n型高浓度层16(结晶缺陷密度低的n型高浓度层16)接触。由于在硅化物层32与n型高浓度层16的界面不存在破碎层40，因此硅化物层32相对于n型高浓度层16的接触电阻小。
接下来，如图2所示，在硅化物层32的下表面层叠钛层34、镍层36及金层38。然后，对SiC晶片12进行切割，由此多个SBD10完成。
如以上说明所述，在本说明书公开的制造方法中，在形成钼层42及镍层44之前不除去破碎层40，能够形成以低电阻与SiC晶片12欧姆接触的硅化物层32。由于不实施除去破碎层40的工序，因此能够削减为了形成硅化物层32所需的工序数。因此，根据该制造方法，能够有效地制造SBD10。
另外，如果如上述的专利文献1那样实施除去破碎层的工序，则在除去破碎层的工序期间有时会向SiC晶片施加损害。相对于此，在本说明书公开的技术中，由于未除去破碎层40，因此能够减轻对于SiC晶片12的损害。因此，能够抑制SiC晶片12的缺欠等。
另外，在本说明书公开的制造方法中，在存在破碎层40的状态下实施硅化物化用的热处理，因此在镍层44、钼层42及n型高浓度层16之间容易产生硅化物化反应。因此，热处理工序的吞吐量提高，能够更有效地制造SBD10。
需要说明的是，可以仅在下表面12b的一部分的范围内使破碎层40在其厚度方向整体变化为硅化物层32。通过该结构，也能够降低硅化物层32的接触电阻。
需要说明的是，在上述的实施方式中说明了SBD10的制造方法，但是本说明书公开的制造方法也可以适用于具有与SiC晶片欧姆接触的电极的其他的半导体装置的制造。
以上，详细地说明了实施方式，但是这些只不过是例示，没有对权利要求书进行限定。权利要求书记载的技术包括对以上例示的具体例进行了各种变形、变更的技术。本说明书或附图说明的技术要素单独地或者通过各种组合来发挥技术有用性，没有限定为申请时权利要求记载的组合。而且，本说明书或附图例示的技术是同时实现多个目的的技术，实现其中的1个目的的技术自身具有技术有用性。

Claims (1)

1.一种半导体装置的制造方法，包括：
对SiC晶片的表面进行磨削，且在露出于所述表面的范围形成具有5nm以上的厚度的破碎层的工序；
形成将所述破碎层覆盖的金属层的工序；及
通过加热来使所述金属层与所述破碎层反应，由此形成与所述SiC晶片欧姆接触的硅化物层，且被所述金属层覆盖的范围的所述破碎层的至少一部分在其厚度方向整个区域变化为硅化物层的工序。
CN201711192049.1A 2016-11-28 2017-11-24 半导体装置的制造方法 Pending CN108172508A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2016230502A JP6737987B2 (ja) 2016-11-28 2016-11-28 半導体装置の製造方法
JP2016-230502 2016-11-28

Publications (1)

Publication Number Publication Date
CN108172508A true CN108172508A (zh) 2018-06-15

Family

ID=62190406

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711192049.1A Pending CN108172508A (zh) 2016-11-28 2017-11-24 半导体装置的制造方法

Country Status (3)

Country Link
US (1) US20180151364A1 (zh)
JP (1) JP6737987B2 (zh)
CN (1) CN108172508A (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109791880A (zh) * 2016-10-13 2019-05-21 三菱电机株式会社 半导体装置的制造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010062524A (ja) * 2008-06-02 2010-03-18 Fuji Electric Systems Co Ltd 炭化珪素半導体装置の製造方法
CN103748689A (zh) * 2011-09-08 2014-04-23 富士电机株式会社 半导体装置以及半导体装置的制造方法
CN105453228A (zh) * 2013-08-08 2016-03-30 富士电机株式会社 碳化硅半导体装置的制造方法
CN106165066A (zh) * 2014-04-09 2016-11-23 三菱电机株式会社 碳化硅半导体装置的制造方法及碳化硅半导体装置

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6156814B2 (ja) * 2012-04-27 2017-07-05 富士電機株式会社 炭化珪素半導体素子の製造方法
GB201303575D0 (en) * 2013-02-28 2013-04-10 Singapore Volition Pte Ltd Method for detecting histone modifications in nucleosomes
JP5920275B2 (ja) * 2013-04-08 2016-05-18 株式会社デンソー 炭化珪素半導体装置およびその製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010062524A (ja) * 2008-06-02 2010-03-18 Fuji Electric Systems Co Ltd 炭化珪素半導体装置の製造方法
CN103748689A (zh) * 2011-09-08 2014-04-23 富士电机株式会社 半导体装置以及半导体装置的制造方法
CN105453228A (zh) * 2013-08-08 2016-03-30 富士电机株式会社 碳化硅半导体装置的制造方法
CN106165066A (zh) * 2014-04-09 2016-11-23 三菱电机株式会社 碳化硅半导体装置的制造方法及碳化硅半导体装置

Also Published As

Publication number Publication date
JP2018088462A (ja) 2018-06-07
US20180151364A1 (en) 2018-05-31
JP6737987B2 (ja) 2020-08-12

Similar Documents

Publication Publication Date Title
JP5928101B2 (ja) ＳｉＣ半導体デバイスの製造方法
CN106024850B (zh) 半导体装置
TWI227945B (en) Dummy pattern for silicide gate electrode
JP6107526B2 (ja) 炭化珪素半導体装置の製造方法
JP3890311B2 (ja) 半導体装置およびその製造方法
CN105518829B (zh) 半导体装置的制造方法
CN103918081A (zh) 制造半导体器件的方法
JP2017199807A (ja) 炭化珪素半導体装置およびその製造方法
CN105336718B (zh) 源极向下半导体器件及其制造方法
JP7427886B2 (ja) 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
WO2013146328A1 (ja) 炭化珪素半導体装置の製造方法及び当該方法により製造された炭化珪素半導体装置
WO2010064382A1 (ja) 半導体デバイス及び半導体デバイスの製造方法
CN115312389A (zh) 制备具有垂直结构的半导体器件的方法以及半导体器件
CN108172508A (zh) 半导体装置的制造方法
TW531792B (en) Method of forming nickel silicide using a one-step rapid thermal anneal process and backend processing
JP5286700B2 (ja) 炭化珪素半導体装置とその製造方法
US11387326B2 (en) Silicon carbide semiconductor device and method for manufacturing the same
JP2021197420A (ja) 炭化珪素半導体装置
TWI600066B (zh) Method of manufacturing silicon carbide semiconductor device
JP7487739B2 (ja) 半導体チップ及び半導体チップの製造方法
JP7297482B2 (ja) 炭化ケイ素デバイスおよび炭化ケイ素デバイスを製造するための方法
JP2018050008A (ja) 半導体装置の製造方法
TWI469352B (zh) 碳化矽半導體裝置及其製造方法
JP2017224694A (ja) 炭化珪素半導体装置およびその製造方法
JP6796311B2 (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20180615