CN101689522A - 测试装置 - Google Patents

测试装置 Download PDF

Info

Publication number
CN101689522A
CN101689522A CN200880021581A CN200880021581A CN101689522A CN 101689522 A CN101689522 A CN 101689522A CN 200880021581 A CN200880021581 A CN 200880021581A CN 200880021581 A CN200880021581 A CN 200880021581A CN 101689522 A CN101689522 A CN 101689522A
Authority
CN
China
Prior art keywords
test
wafer
tested wafer
tested
testing apparatus
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN200880021581A
Other languages
English (en)
Other versions
CN101689522B (zh
Inventor
冲野升
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advantest Corp
Original Assignee
Advantest Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advantest Corp filed Critical Advantest Corp
Publication of CN101689522A publication Critical patent/CN101689522A/zh
Application granted granted Critical
Publication of CN101689522B publication Critical patent/CN101689522B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67161—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the layout of the process chambers
    • H01L21/67178—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the layout of the process chambers vertical arrangement
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67253—Process monitoring, e.g. flow or thickness monitoring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67739—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations into and out of processing chamber
    • H01L21/67748—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations into and out of processing chamber horizontal transfer of a single workpiece
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/282—Testing of electronic circuits specially adapted for particular applications not provided for elsewhere
    • G01R31/2831—Testing of materials or semi-finished products, e.g. semiconductor wafers or substrates
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2893—Handling, conveying or loading, e.g. belts, boats, vacuum fingers

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Engineering & Computer Science (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

本发明涉及的测试装置具有：多个测试单元，所述多个测试单元的每个测试单元具有：和形成于被测试晶片上的电路进行测试信号的发送与接收的测试模块；在测试模块及被测试晶片之间将测试信号的传送路径加以结合的结合部；在供给压力时，使被测试晶片抵接于结合部的保持部，以及收纳保持部及结合部的框体，并且，在框体的内部测试被测试晶片；该测试装置还包括储存部；搬运部；主机；电源及压力源，其中，储存部中储存着由多个测试单元测试的作为测试对象的被测试晶片，且相对于多个测试单元共享；搬运部在储存部及多个测试单元各自之间搬运被测试晶片，主机对多个测试单元分别指示测试的顺序，电源对多个测试单元分别供给电力，且是相对于多个测试单元的共用电源，压力源对多个测试单元分别供给压力，且是相对于多个测试单元的共用压力源。

Description

测试装置
技术领域
本发明涉及一种测试装置。更详细而言，本发明涉及可同时实行多个被测试晶片的测试的测试装置。本申请案与下述日本专利申请案相关。对于允许以文献引用的方式并入的指定国，将下述申请案中记载的内容以引用的方式并入到本申请案中，作为本申请案的一部分。
1.日本专利特愿2007-171555，申请日2007年06月29日。
背景技术
集成电路是在一块半导体晶片、玻璃晶片等上形成数量较多的元件后，将其切割，再将晶粒逐一封装以实现制品化。另外，有时也会像球形阵列(BGA：Ball Grid Array)型元件那样，以晶片的状态封装，然后进行切割。
在上述任何一种情况下，均会在封装前的前段工序中对形成于晶片上的电路进行测试。在前段工序的测试中，将探针脚分别按压于被测试晶片的重要部位，从而使被测试晶片的电路与测试装置的电路电连接。以此，可利用被测试晶片的电路来处理从测试装置发送的测试信号，以对各电路的功能及性能进行评价。
在下述专利文献1中，记载了在可更换产生测试信号的探测卡的半导体测试装置中，将验证半导体测试装置自身的动作的自我诊断板替换为探测卡并安装。这样的半导体测试装置由更换探测卡而可进行各种测试，并且安装自我诊断板后，还可容易地进行半导体测试装置自身的检查。
此外，在下述专利文献2中记载了如下内容：在一探测卡上设置散热图案，该探测卡支持作为相对于被测试晶片的接点的针，以此可随着被测试晶片的变形而取得良好的接触。另外，于下述专利文献3中记载有如下内容：在与作为探针脚的针相同的面上，设有接地连接的接点，借此可提高测试信号的质量。
专利文献1：日本特开平08-306750号公报
专利文献2：日本特开2000-346875号公报
专利文献3：日本特开2001-077610号公报
近年来，集成电路的大规模化及多功能化急速发展，从而可实施的测试内容复杂化，同时测试的种类也在增加。因此，各集成电路的测试步骤所需的时间也有增加。
此外，随着各种电子机器的普及，集成电路的生产量也显著增加。因此有时在制造步骤中，测试步骤所占的时间会对制造成本造成影响。
另外，由于测试本身所需的时间已有增加，故测试装置中搬运被测试晶片的处理器等设备的运转率下降。因此，测试装置的利用效率降低，该情况成为导致测试所需的成本相对上升的原因。
如上所述，提高测试步骤的生产量成为集成电路制造中的技术课题。此外，提高测试装置各部分的利用效率也成为课题之一。
发明内容
因此，为解决上述课题，本发明的第1形态提供一种测试装置，包括：多个测试单元，所述多个测试单元的每个测试单元具有和形成于被测试晶片上的电路进行测试信号的发送与接收的测试模块；在测试模块及被测试晶片之间将测试信号的传送路径加以结合的结合部；在供给压力时，使被测试晶片抵接于结合部的保持部；以及收纳保持部及结合部的框体，并且，在框体的内部测试被测试晶片；该测试装置还包括储存部、搬送部、主机、电源及压力源，其中，储存部中储存着由多个测试单元测试的作为测试对象的被测试晶片，且相对于多个测试单元共享；搬运部在储存部及多个测试单元之间分别搬运被测试晶片，主机对多个测试单元分别指示测试的顺序，电源对多个测试单元分别供给电力，且是相对于多个测试单元的共用电源，压力源对多个测试单元分别供给压力，且是相对于多个测试单元的共用压力源。
另外，上述的发明概要并未列举出本发明的全部必要特征。此外，这些特征群的次组合也属于本发明的范畴。
附图说明
图1是表示测试装置200的整体构造的示意剖面图。
图2是表示测试单元100的内部构造与动作状态的示意剖面图。
图3是表示测试单元100的另一动作状态的示意剖面图。
图4是表示测试单元100的又一动作状态的示意剖面图。
图5是对密封件126的功能加以说明的示意图。
图6是表示测试装置200的平面布局的示意俯视图。
图7是表示另一测试装置300的平面布局的示意俯视图。
图8是表示另一实施方式的测试单元102的构造的示意图。
图9是对测试单元102的动作加以说明的示意图。
图中符号说明
100、102：测试单元
101：测试单元堆栈
110：测试模块
112：测试板
114：测试信号连接器
116：测试信号电缆
118、172：断路器
120：接触单元
122：探测卡
124、226：夹盘
126：密封件
128：缓冲器
132、212：导轨
134：滑架
136：滑架驱动器
140：挡板
142：挡板马达
150：平台
152、156、222：升降机
154：气球
160：晶片盘
162：凹坑
170：调节器
180：壳体
182、332：电源连接器
184、314：信号连接器
186、230、322：门
190：阀
200、300：测试装置
201、202：处理器
210：导杆
220：操作器
224：缩放仪
301：共用堆栈
310：主机
312：控制板
320：晶片储存部
330：共用电源
401：被测试晶片
410：晶片盒
403：电路
405：平坦部分
510：压力源
具体实施方式
下面通过发明的实施方式来说明本发明，但以下的实施方式并未限定申请专利范围的发明。此外，实施方式中说明的特征的组合未必全部都是发明的解决手段所必需的。
实施例1
图1是表示包括测试单元100(参照图2)而形成的测试装置200的构造的示意剖面图。如该图所示，测试装置200包括：由层叠的多个测试单元100所形成的测试单元堆栈101；相对于多个测试单元100共同使用的作为搬运机构的处理器201；以及仍相对于多个测试单元100共同使用的共用堆栈301。而且，对多个测试单元100供给负压力或正压力的压力源510也包含于测试装置200中。此处使用的压力源510成为对多个测试单元100供给负压的减压槽。
测试单元堆栈101是将具有彼此相同构造的测试单元100垂直地层叠所形成。各个测试单元100作为测试头(test head)而发挥作用，上述测试头具备产生测试信号的测试模块110(参照图2)，以及使被测试晶片401电结合于测试模块110的机构。借此，该测试装置200可对多个被测试品晶片401同时并行地进行测试。关于测试单元100的内部构造及动作，将参照图2至图4在下面进行叙述。
处理器201具备：可覆盖测试单元堆栈101整个高度的导杆210，以及沿着导杆210升降的操作器220(参照图6)。操作器220包括：沿着导杆210升降的升降机222，被升降机222搬运而升降同时伸缩的缩放仪224，以及被缩放仪224的前端支持着的夹盘226。升降机222与缩放仪224以及缩放仪224与夹盘226可相互改变角度。借此，在测试装置200内的有限空间内，可获得被测试晶片401的较大的移动量。
此外，处理器201的内部通过门230而与下述的晶片储存部320的内部连通。借此，从下述晶片盒410中逐个取出被测试晶片401并装载到测试单元100，同时将测试结束的被测试晶片401从测试单元100卸载而返回到晶片盒410中。
另外，对被测试晶片401进行测试的时间，根据测试内容而具有从数分钟至1小时或1小时以上的情况。因此，相对于测试时间，被测试晶片401的搬运时间较短，故可利用少数的处理器201来承担多数的测试单元100的装载/卸载工作。换言之，利用一个处理器201而对多个测试单元100进行装载/卸载，借此可提高处理器201的使用效率。
此外，上述处理器201具备：1根导杆210以及安装于该导杆210上的一个操作器220。然而，也可于上述1根导杆210上安装多个操作器220来分担被测试晶片401的搬运工作，以提高处理器201的处理能力。此外，还可设置多个导杆210，并于各个导杆210上安装操作器220，以此使多个操作器220完全独立地动作。
共用堆栈301具备：主机310、晶片储存部320以及共用电源330。主机310收纳多个控制板312，并产生对测试装置200的整个动作加以控制的控制信号。所产生的控制信号被传达至经由信号连接器314而连接着的测试装置200的其他要素。
晶片储存部320储存晶片盒410，该晶片盒410中收纳有供测试用的被测试晶片401。此外，晶片储存部320经由门322而与处理器201的内部连通。另外，附图中描绘有一个晶片盒410，但也存在如下情况：将被测试晶片401收纳于测试前及测试后所不同的晶片盒410中。在上述情况下，晶片储存部320中储存有多个晶片盒410。
共用电源330是从外部的商用电源等供给电力的。所供给的电力经由电源连接器332而以适当的电压分配给形成测试装置200的各要素。另外，最好在共用电源330上设置一安全装置，该安全装置遮蔽来自外部的噪声，同时切断过电流的输出(图示省略)。
压力源510积蓄负压，并对测试单元100分别供给负压。各个测试单元100中，压力源510的负压是经由阀190而控制的，阀190根据控制信号或测试信号而开闭，从而压力源510的负压被断续地供给至测试单元100。参照图4如下所述，在将被测试晶片401压接于探测卡122(参照图2)时利用供给至测试模块的负压。此外，该负压也可用作对被测试晶片401进行搬运等其他动作的动力源。
另外，为了使所供给的负压稳定，优选在测试单元100侧设置压力传感器以调整压力源510的内压。此外，也可在测试单元100上分别设置减压阀来调整已供给的负压。
图2是单独表示测试单元100的示意剖面图。如该图所示，测试单元100中，于共同的壳体180内部具备：多个测试模块110，相对于被测试晶片401(参照图5)的接触单元120，以及使被测试晶片401抵接于接触单元120的一连串的机构，整个测试单元100具有测试头的功能。
在测试单元100中，测试模块110各自收纳测试板112，该测试板112产生测试信号，且对从被测试晶片401上的电路403(参照图5)所接收到的测试信号进行处理。此外，测试板112分别经由测试信号连接器114以及测试信号电缆116而与下述的接触单元120结合。由此，由对测试信号连接器114进行插拔操作，而易于更换测试板112，从而可进行不同内容的测试。
此外，一连串的测试模块110经由信号连接器184而与主机310结合。借此，在主机310的综合控制下，测试单元100可相互协作地进行测试。
另外，测试模块110分别包括断路器118，该断路器118是在被测试晶片401上的电路403中产生过电流时，切断该过电流。借此，可防止高价的探测卡122等烧损。另外，优选在断路器118中进行如下的双重设置：设置防止整个被测试晶片401上的过电流的总断路器118，以及防止个别电路403上的过电流的分断路器118。
接触单元120包括：利用从压力源510供给的负压来吸附被测试晶片401的夹盘124，以及于夹盘124的下表面上突出的探测卡122。此外，于夹盘124的下表面上，包围探测卡122而安装一密封件126。借此，在被测试晶片401抵接于夹盘124时，可将被测试晶片401的边缘部附近与夹盘124之间气密性密封，从而将被测试晶片401吸附于夹盘124。
探测卡122具有朝向下方垂下的多个探针脚。探针脚的前端对应于被测试晶片401上的焊垫的设置。借此，在将被测试晶片401按压于探测卡122上时，可使被测试晶片401上的电路403与测试单元100电结合。
在接触单元120的下方，配置着平台150及搭载于其上的升降机152。使平台150的上表面水平地二维移动，从而可使所搭载的被测试晶片401与接触单元120相互精密地位置对准。另外，位置对准可利用未图示的相机等进行目视观察而加以控制，但也可利用形成于被测试晶片401上的平坦部分405(参照图5)等而实现自动化。
另一方面，如下所述，可使升降机152的上表面升降，借此，可将所搭载的被测试晶片401朝向接触单元120而举起。另外，平台150及升降机152分别具有驱动马达，从而可利用来自外部的电气信号而控制。
测试单元100还包括晶片盘160及滑架134。其中，上述晶片盘160上搭载着由处理器201的操作器220所装载的被测试晶片401，上述滑架134使搭载着被测试晶片401的晶片盘160在升降机152上移动。晶片盘160具有凹坑162，该凹坑162具有与被测试晶片401互补的内面形状，从而保持并保护由操作器220所装载的被测试晶片401。
此外，也可于晶片盘160中内置一加热器，以将供测试用的被测试晶片401加热至所设定的温度为止(省略图示)。而且，也于晶片盘160上设置一温度传感器以进行反馈控制，借此，无论个别的被测试晶片401的状态如何，均可在多个测试单元100均一的条件下进行测试。
如上所述的晶片盘160在测试单元100的内部搭载于滑架134上。滑架134水平贯通配置在壳体180内的导轨132上。在导轨132的一端，配置有对滑架134的移动进行驱动的滑架驱动器136，借此，滑架134沿着导轨132水平移动。
另外，在图2所示的状态下，操作器220的夹盘226将被测试晶片401装载至位于导轨132的图上左端附近的晶片盘160的上方。此外，壳体180的侧面具有开口的门186，被测试晶片401是通过门186而被装载的。
进一步地，测试单元100也可以在从外部接收电力供给的电源连接器182的正后方配备调节器170及断路器172。调节器170对从共用电源330供给且分配给测试单元100内部的电力加以管理，以使电压稳定。借此，可补偿由其他测试单元100的动作所产生的电源电压的变动等，以使测试单元100的各部分的动作稳定。此外，也可提高测试的精度。
在测试单元100中可能流动有过电流的情况下，断路器172将测试单元100从共用电源330上分开。借此，可防止测试单元100自身的过电流所导致的损伤。此外，也可防止测试单元100中产生的故障对其他测试单元100、整个测试装置200造成影响。另外，在进行测试期间，还可防止过电流所导致的被测试晶片401破损，从而可防止被测试晶片401的优良率降低。
图3是表示图2所示的测试单元100的不同动作状态的示意图。如该图所示，于该动作状态下，操作器220向壳体180的外部退避。此外，在安装于壳体180内部的挡板马达142的驱动下，挡板将壳体180的门186关闭。借此，壳体180的内部与外部环境隔断。
此外，于壳体180的内部，滑架134沿着导轨132移动。借此，于凹坑162中收纳有被测试晶片401的晶片盘160被搬运至升降机152的上方。换言之，借此，被测试晶片401被搬运至接触单元120的下方。
图4是表示图2及图3所示的测试单元100的又一不同的动作状态的示意图。如该图所示，于该动作状态下，升降机152使晶片盘160上升，以将被测试晶片401按压于接触单元120上。由此，密封件126将夹盘124的下表面与被测试晶片401的上表面之间气密性密封。
此外，由于阀190开放后，夹盘124连通于压力源510内的负压，故夹盘124吸附被测试晶片401。借此，形成于探测卡122上的探针脚的下端压接于被测试晶片401的上表面，从而使形成于被测试晶片401上的电路403与测试单元100电结合。
由此，在被测试晶片401与测试单元100之间形成有暂时的电结合，故可使形成于被测试晶片401表面上的电路403动作而进行测试。此外，由于可对形成于一个被测试晶片401上的多个电路403总括进行测试，故效率良好。而且，经该测试而检测出失效的电路403在晶粒接合、封装等步骤之前被废弃，故可提高封装后的优良率。
另外，形成于被测试晶片401上的电路403分别具有多个焊垫，故为了于上述所有焊垫上形成电结合，探测卡122要具有非常多的探针脚。因此，探测卡122不得不成为高价品。另一方面，由于各个探针脚很细，故在流动有过大的电流时会导致烧损。在上述情况下，包含有烧损后的探针脚的探测卡122会被全部销毁。
图5是对在图4所示的状态下密封件126接触到被测试晶片401的状态加以说明的示意图。如该图所示，在被测试晶片401的表面上，以矩阵状排列的状态形成有多个电路403。另外，在该图中，在电路403上标有两种阴影线，以便容易判断边界，但在很多被测试晶片401上，则形成了多个相同电路。
关于如上所述的被测试晶片401，其除平坦部分405以外为圆形，相对于此，电路403中的大多数具有矩形的形状。因此，在被测试晶片401的周缘部上，残留着未形成有电路403的平滑区域。上述的操作器220的夹盘226也于该平滑区域上吸附被测试晶片401。
对于上述被测试晶片401，密封件126在形成有电路403的区域的最接近处接触到被测试晶片401。借此，密封件126与被测试晶片401贴紧而获得高气密性。此外，为了吸附而使应减压的区域变小，故压力源510内部的负压消耗也得以抑制。
另外，如图5所示，于被测试晶片401的表面上，非对称地配置着电路403。从而，如上所述，与电路403的最接近处贴紧的密封件126的形状也非对称。因此，优选在使夹盘124吸附被测试晶片401的阶段，被测试晶片401的朝向固定。
改变被测试晶片401的朝向的功能，也可由处理器201的操作器220、晶片盘160、平台150、升降机152中的任一者承担，故可适当地选择。此外，作为检测被测试晶片401的朝向的方法，可适当选择如下方法：检测被测试晶片401的平坦部分405从而检测出朝向，利用在进行被测试晶片401的位置对准时所使用的相机等进行目视观察等。
此外，于上述实施方式中，对由被测试晶片401、密封件126以及夹盘124所密封的区域的内部进行减压，借此将被测试晶片401按压于探测卡122上。然而，若外侧的压力相对于所密封的区域更高，则可获得相同效果，故利用对壳体180内加压以使该区域大气连通等的构造也可获得相同效果。但是，在该情况下，要求挡板140对门186气密性密封。
图6是表示图1所示的测试装置200的平面布局的示意图。如该图所示，从晶片储存部320的高度观察，将测试单元100(测试单元堆栈101)、处理器201、晶片储存部320(共用堆栈301)排列成一行，且占有与一般的半导体测试装置相同的面积。
此外，处理器201的内部经由门322、230而连通于晶片储存部320。以此，处理器201可将被测试晶片401从储存于晶片储存部320中的晶片盒410搬出或搬入。而且，处理器201可经由门186而将被测试晶片401于测试单元100上装载或卸载。
如图1所示，该测试装置200中，测试单元堆栈101包含层叠的多个测试单元100，因而，可同时测试多个被测试晶片401，故可在不增加测试装置200的设置面积的情况下来增加处理量。换言之，该测试装置200可缩短对每一块被测试晶片401的测试时间。
关于对被测试晶片401的测试，当测试结果并未检测出失效时，只要使规定的测试序列通过1遍即结束。另一方面，经测试而检测出一些失效时，会反覆进行再测试直至对该被测试晶片401的测试结束为止，因此要花费很多时间。然而，如测试装置200，具备多个测试单元100的测试装置200可利用已结束测试的测试单元100来测试下一个被测试晶片401，从而在对多个被测试晶片401的测试中，即便一部分被测试晶片401中已产生失效时，该情况对生产量的影响也会较轻微。
此外，利用同时测试多个被测试晶片401的方法，将收纳于一个晶片盒410中的多个被测试晶片401、或者相同批次的被测试晶片401集中进行测试，由此也可把握每个晶片盒410或者每个批次的测试结果的倾向。从上述观点而言，以下方法也为优选：根据收纳于晶片盒410中的被测试晶片401的块数，来决定形成测试单元堆栈101的测试单元100的数量。即，使测试单元100的数量为收纳于晶片盒410中的被测试晶片401的块数的倍数或约数，从而可有效地执行所有测试步骤。
此外，在图1所示的测试装置200中，由主机310、晶片储存部320以及共用电源330而形成共用堆栈301。然而，主机310及共用电源330经电缆而与其他要素结合着，故并非必须物理性地邻接配置于处理器201。从而，也可配置多个晶片储存部320，以将主机310及共用电源330配置于其他场所。以此，也可形成能进行更大量的测试的测试装置200。
与图6同样地，图7是将具有其他布局的测试装置300以包含晶片储存部320的水平面来表示的示意俯视图。如该图所示，该测试装置300具备多个测试单元堆栈101。因此，测试单元100二维排列于垂直方向及水平方向上。
此外，处理器201的内部经由门322、230连通于晶片储存部320。以此，处理器201可将被测试晶片401从储存于晶片储存部320中的晶片盒410搬出或搬入。而且，处理器201可经由门186而将被测试晶片401于测试单元100上装载或卸载。
其中，该测试装置300中，晶片储存部320的门322与测试单元100的门186朝向相同方向而开口。相对于此，处理器202具有遍及测试装置300的整个宽度的尺寸，以与晶片储存部320及所有测试单元堆栈101连通。此外，上述处理器202具有导轨212，该导轨212使导杆210沿着晶片储存部320及测试单元堆栈101的排列而移动。
根据上述构造，处理器202可使从晶片储存部320中取出被测试晶片401的操作器220移动至任意的测试单元堆栈101的前方，以装载于任一测试单元100中。此外，也可从任一测试单元100中卸载被测试晶片401，将其返回至晶片储存部320。
图8是表示可使用测试装置200、300的另一实施方式的测试单元102的构造的示意剖面图。另外，对于与图2至图4所示的测试单元100共同的构成要素标注相同的标记、省略重复的说明。
如该图所示，该测试单元102在接触单元120及升降机156的构造方面具有固有的特征。即如下所述，在该测试单元102所具有的接触单元120上，配备有被测试晶片401在被按压时所抵接的缓冲器128及探测卡122，但未配备夹盘124。
另一方面，升降机156通过使该升降机156上升或下降的气球154而支持于平台150上。气球154经由阀190而连通于压力源510。其中，此处使用的压力源510成为较壳体180内的环境具有更高压力的正压源。
图9是对测试单元102的动作进行说明的示意图。如该图所示，在阀190开放后气球154的内部连通于正压的压力源510时，气球154膨胀而使升降机156上升。以此，搭载于升降机156上的被测试晶片401上升，不久便抵接于缓冲器128及探测卡122。
在上述动作中，气球154具有弹性。由此，即便因一些理由而使探测卡122的接触面与被测试晶片401的表面上的角度不同时，升降机156及被测试晶片401也容易位移而贴紧于探测卡122及缓冲器128。上述构造可于气球154的耐力范围内施加高压力，故除被测试晶片401以外，还可应用于封装测试。
另外，如图所示，气球154的侧面具有蛇腹构造。由此，内部压力变高时的膨胀具有异向性，故于垂直方向上膨胀厉害，而于水平方向上膨胀较少。从而，可使升降机156有效地上升。
另外，上述的实施方式中，在夹盘124对被测试晶片401吸附或者气球154对被测试晶片401上推时，利用了从压力源510供给的负压或正压。然而，对于从压力源510供给的负压或正压的利用并非限定于此，也可广泛利用于挡板140的开闭、滑架134的移动、平台150的驱动等。以此，可提供测试单元100、102的动力，而不产生电噪声。
如以上详细说明，上述实施方式的测试装置200、300可成批地进行多个测试晶片401的测试。以此，可缩短测试步骤所需的时间，从而降低测试成本。此外，由于在多个测试单元100、102中共用主机310、处理器201等，从而也可抑制设备投资，同时提高运转率。另外，因测试装置200、300的动作可实现自动化，故可进一步减少测试步骤的成本。
以上通过实施方式说明了本发明，但本发明的技术范围并非限定于上述实施方式中记载的范围。本领域技术人员明确理解，可对上述实施方式实施多种变更或改良。而且，根据权利要求书的记载可知，经上述变更或改良后的形态也包含于本发明的技术范围内。

Claims (8)

1.一种测试装置，包括：
多个测试单元，其每个测试单元具有：和形成于被测试晶片上的电路进行测试信号的发送与接收的测试模块；
在所述测试模块及所述被测试晶片之间结合所述测试信号的传送路径的结合部；
在供给压力时使所述被测试晶片抵接于所述结合部的保持部；
以及***述保持部及所述结合部的框体；
所述多个测试单元，在所述框体的内部测试所述被测试晶片；
储存部，储存作为所述多个测试单元进行测试的测试对象的被测试晶片，且相对于所述多个测试单元共用；
搬运部，在所述储存部及所述多个测试单元之间分别搬运所述被测试晶片；
主机，对所述多个测试单元分别指示测试的顺序；
电源，对所述多个测试单元分别供给电力，且相对于所述多个测试单元共用；以及
压力源，对所述多个测试单元分别供给所述压力，且相对于所述多个测试单元共用。
2.如权利要求1所述的测试装置，其中所述多个测试单元在垂直方向上层叠排列。
3.如权利要求1所述的测试装置，其中所述多个测试单元分别还包括使压力源相对于所述保持部连通或切断的阀门。
4.如权利要求1所述的测试装置，其中所述多个测试单元分别还包括使由所述电源供给的电力稳定的电力管理部。
5.如权利要求1所述的测试装置，其中所述测试模块分别包括以下各部分：分断路器，使包含于所述被测试晶片中的多个电路分别切断以防过电流；以及总断路器，使所述整个被测试晶片切断以防过电流。
6.如权利要求1所述的测试装置，其中在供给负压时，所述保持部吸附所述被测试晶片，使该被测试晶片抵接于所述结合部。
7.如权利要求1所述的测试装置，其中所述保持部具有在供给正压时膨胀的按压部，利用所述按压部将所述被测试晶片按压在所述结合部上。
8.如权利要求6所述的测试装置，其中所述被测试晶片上形成有电路的区域，所述保持部在该区域的最近处气密地接触与该区域相邻接的平滑区域，并吸附所述被测试晶片。
CN200880021581XA 2007-06-29 2008-06-25 测试装置 Expired - Fee Related CN101689522B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP171555/2007 2007-06-29
JP2007171555 2007-06-29
PCT/JP2008/061578 WO2009004968A1 (ja) 2007-06-29 2008-06-25 試験装置

Publications (2)

Publication Number Publication Date
CN101689522A true CN101689522A (zh) 2010-03-31
CN101689522B CN101689522B (zh) 2011-11-02

Family

ID=40226015

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200880021581XA Expired - Fee Related CN101689522B (zh) 2007-06-29 2008-06-25 测试装置

Country Status (7)

Country Link
US (1) US8207744B2 (zh)
EP (1) EP2172968A1 (zh)
JP (1) JP5379685B2 (zh)
KR (1) KR101138194B1 (zh)
CN (1) CN101689522B (zh)
TW (1) TWI386664B (zh)
WO (1) WO2009004968A1 (zh)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102169846A (zh) * 2011-01-27 2011-08-31 北京确安科技股份有限公司 一种在集成电路晶圆测试过程中实现多维变量密码并行写入的方法
CN103576035A (zh) * 2013-11-15 2014-02-12 安徽金月电子科技有限公司 一种加热瓦测试台
CN107664740A (zh) * 2016-07-27 2018-02-06 三星电子株式会社 用于半导体封装的测试板和测试***
CN108107349A (zh) * 2017-12-26 2018-06-01 上海华岭集成电路技术股份有限公司 一种晶圆和成品测试通用承载板
CN109490754A (zh) * 2018-11-24 2019-03-19 苏州旗开得电子科技有限公司 一种电路板并行测试***
CN110058138A (zh) * 2013-10-29 2019-07-26 东京毅力科创株式会社 晶片检查装置
CN110055569A (zh) * 2018-01-18 2019-07-26 株式会社荏原制作所 使用检查用基板的电流测定模块及检查用基板
CN110692129A (zh) * 2017-01-08 2020-01-14 德思美有限公司 用于测试半导体装置的设备和方法

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4491513B1 (ja) * 2009-02-12 2010-06-30 株式会社アドバンテスト 半導体ウェハ試験装置
TWI402932B (zh) * 2009-05-27 2013-07-21 Star Techn Inc 具有多軸載台之半導體元件測試裝置
JP4482616B1 (ja) 2009-08-07 2010-06-16 株式会社アドバンテスト 試験装置および試験方法
JP5461379B2 (ja) * 2010-12-15 2014-04-02 株式会社アドバンテスト 試験装置
JP2013053991A (ja) * 2011-09-06 2013-03-21 Seiko Epson Corp ハンドラー及び部品検査装置
US8676375B2 (en) * 2012-02-27 2014-03-18 Veeco Instruments Inc. Automated cassette-to-cassette substrate handling system
JP6099347B2 (ja) * 2012-10-03 2017-03-22 東京エレクトロン株式会社 ウエハ取り付け方法及びウエハ検査装置
JP6306389B2 (ja) 2013-09-17 2018-04-04 東京エレクトロン株式会社 基板検査装置
US9775261B2 (en) * 2014-03-06 2017-09-26 The Boeing Company Flexible chassis interface device
JP5858312B1 (ja) * 2014-07-25 2016-02-10 株式会社東京精密 プロービング装置及びプローブコンタクト方法
JP6467722B2 (ja) * 2017-03-28 2019-02-13 東京エレクトロン株式会社 プローバ
JP6887332B2 (ja) * 2017-07-19 2021-06-16 東京エレクトロン株式会社 検査システム
JP6411692B1 (ja) * 2018-08-02 2018-10-24 東京エレクトロン株式会社 基板検査システム
JP7285739B2 (ja) * 2019-08-28 2023-06-02 東京エレクトロン株式会社 プローバおよびプローブカードのクリーニング方法
JP2020145446A (ja) * 2020-04-30 2020-09-10 東京エレクトロン株式会社 ウエハ検査装置
KR102224820B1 (ko) * 2020-08-13 2021-03-09 케이에프알엔디 주식회사 반도체 디바이스 테스트 장치
CN112466768B (zh) * 2020-11-12 2022-05-24 东营大海科林光电有限公司 一种光伏电池板的检测装置及检测方法
KR102565704B1 (ko) 2023-01-03 2023-08-14 (주)대한인더스트리 스마트 손세정기 및 세정 자원 관리 시스템

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5164905A (en) * 1987-08-12 1992-11-17 Hitachi, Ltd. Production system with order of processing determination
JPH06105744B2 (ja) * 1993-01-20 1994-12-21 東京エレクトロン株式会社 ウエハ移載装置及びプローブ装置
JP3382059B2 (ja) * 1995-04-28 2003-03-04 株式会社アドバンテスト 半導体試験装置
DE69842191D1 (de) * 1997-11-05 2011-05-05 Tokyo Electron Ltd Halbleiterscheibenhaltevorrichtung
JP2895052B1 (ja) * 1998-04-24 1999-05-24 山形日本電気株式会社 インカーマニピュレータ
JP2000180469A (ja) * 1998-12-18 2000-06-30 Fujitsu Ltd 半導体装置用コンタクタ及び半導体装置用コンタクタを用いた試験装置及び半導体装置用コンタクタを用いた試験方法及び半導体装置用コンタクタのクリーニング方法
JP2000346875A (ja) 1999-06-07 2000-12-15 Advantest Corp プローブカードおよびこれを用いたｉｃ試験装置
JP4183859B2 (ja) 1999-09-02 2008-11-19 株式会社アドバンテスト 半導体基板試験装置
JP2001077610A (ja) 1999-09-06 2001-03-23 Hitachi Kokusai Electric Inc 無線機用アンテナ取付け構造
US6344401B1 (en) * 2000-03-09 2002-02-05 Atmel Corporation Method of forming a stacked-die integrated circuit chip package on a water level
JP3555859B2 (ja) * 2000-03-27 2004-08-18 広島日本電気株式会社 半導体生産システム及び半導体装置の生産方法
JP3857871B2 (ja) * 2000-11-06 2006-12-13 オリオン機械株式会社 半導体ウェーハ用検査装置
JP3973372B2 (ja) * 2001-03-23 2007-09-12 株式会社日立製作所 荷電粒子線を用いた基板検査装置および基板検査方法
JP2002286811A (ja) * 2001-03-28 2002-10-03 Hitachi Ltd 個別環境試験装置、個別環境試験方法および光伝送用モジュール試験装置
JP4173306B2 (ja) * 2001-11-30 2008-10-29 東京エレクトロン株式会社 信頼性評価試験装置、信頼性評価試験システム及び信頼性評価試験方法
JP2003297887A (ja) * 2002-04-01 2003-10-17 Hitachi Ltd 半導体集積回路装置の製造方法および半導体検査装置
US7651306B2 (en) * 2004-12-22 2010-01-26 Applied Materials, Inc. Cartesian robot cluster tool architecture
US7528622B2 (en) * 2005-07-06 2009-05-05 Optimal Test Ltd. Methods for slow test time detection of an integrated circuit during parallel testing
JP2007171555A (ja) 2005-12-22 2007-07-05 Sumitomo Osaka Cement Co Ltd ハードコート膜と光学機能膜及び光学レンズ並びに光学部品

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102169846A (zh) * 2011-01-27 2011-08-31 北京确安科技股份有限公司 一种在集成电路晶圆测试过程中实现多维变量密码并行写入的方法
US10976364B2 (en) 2013-10-29 2021-04-13 Tokyo Electron Limited Test head and wafer inspection apparatus
US11762012B2 (en) 2013-10-29 2023-09-19 Tokyo Electron Limited Wafer inspection system
US11567123B2 (en) 2013-10-29 2023-01-31 Tokyo Electron Limited Wafer inspection system
CN110058138A (zh) * 2013-10-29 2019-07-26 东京毅力科创株式会社 晶片检查装置
US11061071B2 (en) 2013-10-29 2021-07-13 Tokyo Electron Limited Wafer inspection system, wafer inspection apparatus and prober
CN103576035A (zh) * 2013-11-15 2014-02-12 安徽金月电子科技有限公司 一种加热瓦测试台
CN103576035B (zh) * 2013-11-15 2016-01-20 安徽金月电子科技有限公司 一种加热瓦测试台
CN107664740A (zh) * 2016-07-27 2018-02-06 三星电子株式会社 用于半导体封装的测试板和测试***
CN110692129A (zh) * 2017-01-08 2020-01-14 德思美有限公司 用于测试半导体装置的设备和方法
CN110692129B (zh) * 2017-01-08 2024-03-29 德思美有限公司 用于测试半导体装置的设备和方法
CN108107349A (zh) * 2017-12-26 2018-06-01 上海华岭集成电路技术股份有限公司 一种晶圆和成品测试通用承载板
CN110055569A (zh) * 2018-01-18 2019-07-26 株式会社荏原制作所 使用检查用基板的电流测定模块及检查用基板
CN109490754B (zh) * 2018-11-24 2021-03-09 苏州旗开得电子科技有限公司 一种电路板并行测试***
CN109490754A (zh) * 2018-11-24 2019-03-19 苏州旗开得电子科技有限公司 一种电路板并行测试***

Also Published As

Publication number Publication date
EP2172968A1 (en) 2010-04-07
JPWO2009004968A1 (ja) 2010-08-26
US8207744B2 (en) 2012-06-26
WO2009004968A1 (ja) 2009-01-08
JP5379685B2 (ja) 2013-12-25
US20100156434A1 (en) 2010-06-24
KR101138194B1 (ko) 2012-05-10
CN101689522B (zh) 2011-11-02
KR20100009653A (ko) 2010-01-28
TWI386664B (zh) 2013-02-21
TW200912343A (en) 2009-03-16

Similar Documents

Publication Publication Date Title
CN101689522B (zh) 测试装置
KR101214811B1 (ko) 전자부품 시험장치
KR101767663B1 (ko) 기판 제조 설비 및 기판 제조 방법
TWI582874B (zh) A test system for testing semiconductor packaged stacked wafers, and a semiconductor automated test machine
JP2006284384A (ja) 半導体装置の試験装置及び試験方法
KR20090005875A (ko) 소켓 및 이를 가지는 검사 장치 및 방법
CN102326243A (zh) 测试装置及测试方法
KR20000035699A (ko) 전자부품 시험장치
US20160118362A1 (en) Bonding apparatus and substrate manufacturing equipment including the same
JP2012047717A (ja) トレーユニットおよび半導体デバイスの検査装置
KR20120110612A (ko) 핸들러 트레이 및 이를 포함하는 테스트 시스템
CN102129020A (zh) 一种老化测试装置
JP4487016B1 (ja) 通電部材、接続部材、試験装置および接続部材を修繕する方法
CN104395762A (zh) 用于存储器封装测试的插座基板固定夹具
KR100946335B1 (ko) 커스터머 트레이 이송 유닛, 커스터머 트레이 이송 방법 및커스터머 트레이 이송 유닛을 포함하는 테스트 핸들러
JP2014192218A (ja) ウエハ検査装置
JP5423627B2 (ja) 半導体装置の試験装置及び試験方法
US20060170437A1 (en) Probe card for testing a plurality of semiconductor chips and method thereof
KR101406184B1 (ko) 반도체 소자 이송장치 및 테스트 핸들러
CN201846528U (zh) 具有可靠性焊点的印刷电路板、封装器件及封装模块
CN102378484A (zh) 提高焊点可靠性方法、印刷电路板、封装器件及封装模块
JP6178969B1 (ja) トレー交換式バーンイン試験ユニット
CN218298430U (zh) 一种兼容ccga及bga封装的共面度检测装置
KR100866537B1 (ko) 콘택트유닛 구동장치, 그를 포함하는 테스트 핸들러, 및그를 포함하는 반도체 소자 제조방법
CN106526344B (zh) 电子产品测试装置及***

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20111102

Termination date: 20140625

EXPY Termination of patent right or utility model