CN108054211A - 沟槽型垂直双扩散金属氧化物晶体管及其制作方法 - Google Patents
沟槽型垂直双扩散金属氧化物晶体管及其制作方法 Download PDFInfo
- Publication number
- CN108054211A CN108054211A CN201711397404.9A CN201711397404A CN108054211A CN 108054211 A CN108054211 A CN 108054211A CN 201711397404 A CN201711397404 A CN 201711397404A CN 108054211 A CN108054211 A CN 108054211A
- Authority
- CN
- China
- Prior art keywords
- type
- areas
- pxing
- groove
- opening
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 238000009792 diffusion process Methods 0.000 title claims abstract description 27
- 229910044991 metal oxide Inorganic materials 0.000 title claims abstract description 26
- 230000002146 bilateral effect Effects 0.000 title claims abstract description 25
- 150000004706 metal oxides Chemical class 0.000 title claims abstract description 25
- 238000002360 preparation method Methods 0.000 title description 6
- 238000000407 epitaxy Methods 0.000 claims abstract description 28
- 229910052581 Si3N4 Inorganic materials 0.000 claims abstract description 23
- 229910052751 metal Inorganic materials 0.000 claims abstract description 21
- 239000002184 metal Substances 0.000 claims abstract description 21
- 238000004519 manufacturing process Methods 0.000 claims abstract description 20
- 239000000758 substrate Substances 0.000 claims abstract description 19
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 13
- 229920005591 polysilicon Polymers 0.000 claims abstract description 13
- 238000005530 etching Methods 0.000 claims abstract description 7
- 239000010936 titanium Substances 0.000 claims description 48
- 238000002347 injection Methods 0.000 claims description 20
- 239000007924 injection Substances 0.000 claims description 20
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 claims description 6
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims description 6
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 claims description 6
- 230000003628 erosive effect Effects 0.000 claims description 4
- 229910000838 Al alloy Inorganic materials 0.000 claims description 3
- 229910000789 Aluminium-silicon alloy Inorganic materials 0.000 claims description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims description 3
- 229910000881 Cu alloy Inorganic materials 0.000 claims description 3
- 235000007164 Oryza sativa Nutrition 0.000 claims description 3
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims description 3
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 3
- 229910000147 aluminium phosphate Inorganic materials 0.000 claims description 3
- 229910052785 arsenic Inorganic materials 0.000 claims description 3
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 claims description 3
- 229910052796 boron Inorganic materials 0.000 claims description 3
- 239000000463 material Substances 0.000 claims description 3
- 229910052759 nickel Inorganic materials 0.000 claims description 3
- 230000003647 oxidation Effects 0.000 claims description 3
- 238000007254 oxidation reaction Methods 0.000 claims description 3
- 229910052698 phosphorus Inorganic materials 0.000 claims description 3
- 239000011574 phosphorus Substances 0.000 claims description 3
- 238000001259 photo etching Methods 0.000 claims description 3
- 235000009566 rice Nutrition 0.000 claims description 3
- 229910052709 silver Inorganic materials 0.000 claims description 3
- 239000004332 silver Substances 0.000 claims description 3
- 229910052719 titanium Inorganic materials 0.000 claims description 3
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 2
- 239000010931 gold Substances 0.000 claims description 2
- 229910052737 gold Inorganic materials 0.000 claims description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 2
- 240000007594 Oryza sativa Species 0.000 claims 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 claims 1
- 150000001875 compounds Chemical class 0.000 claims 1
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 4
- 239000000243 solution Substances 0.000 description 3
- 241000209094 Oryza Species 0.000 description 2
- 229910003978 SiClx Inorganic materials 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 239000002131 composite material Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 229910052757 nitrogen Inorganic materials 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 230000007797 corrosion Effects 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42356—Disposition, e.g. buried gate electrode
- H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/4916—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
一种沟槽型垂直双扩散金属氧化物晶体管的制作方法包括：提供N型衬底，形成具有第一及第二开口初始氧化层、P型体区；在初始氧化层侧壁形成氮化硅侧墙，第一开口处的P型体区被氮化硅侧墙填满，第二开口处的氮化硅侧墙围成第三开口；利用第三开口对P型体区进行刻蚀，从而在P型体区表面形成第一沟槽；去除初始氧化层，从而在初始氧化层位置形成由氮化硅侧墙围成的第四开口；利用第三开口及第四开口再刻蚀P型体区，从而使得第一沟槽加深进而贯穿P型体区延伸至N型外延层，以及形成对应第四开口、贯穿P型体区并延伸至N型外延层中的第二沟槽，第一沟槽深度及宽度均大于第二沟槽；形成栅氧化层、多晶硅、N型源区、接触孔、正面金属及背面金属。
Description
【技术领域】
本发明涉及半导体制造工艺技术领域，特别地，涉及一种沟槽型垂直双扩散金属氧化物晶体管及其制作方法。
【背景技术】
在沟槽型VDMOS(垂直双扩散金属氧化物晶体管)广泛应用于开关电源领域。沟槽型垂直双扩散金属氧化物半导体晶体管(简称：沟槽型VDMOS)是通过源离子和体离子注入后形成纵向扩散距离差形成沟道，并广泛应用于开关电源和同步整流领域。相比平面型VDMOS，沟槽型VDMOS由于消除了JFET区，所以其内阻非常小。
然而，现有沟槽型VDMOS存在工艺较为复杂、成本较高等问题，有必要改善。此外，现有沟槽型VDMOS的制造工艺流程和器件结构，仍旧有一些地方可以优化，进一步降低导通电阻。
【发明内容】
本发明的其中一个目的在于为解决上述至少一个技术问题而提供一种沟槽型垂直双扩散金属氧化物晶体管及其制作方法。
一种沟槽型垂直双扩散金属氧化物晶体管的制作方法包括以下步骤：
提供N型衬底，在所述N型衬底上依序形成N型外延层、初始氧化层，进行P型体区的注入及驱入，从而在所述N型外延层邻近所述初始氧化层的一侧形成P型体区；
对所述初始氧化层进行光刻及刻蚀，从而形成贯穿所述初始氧化层的第一开口与第二开口；
在所述初始氧化层的邻近所述第一及第二开口的侧壁形成氮化硅侧墙，其中所述第一开口处的P型体区被所述氮化硅侧墙填满，所述第二开口处的氮化硅侧墙围成第三开口；
利用所述第三开口对所述P型体区进行刻蚀，从而在所述P型体区表面形成第一沟槽；
去除所述初始氧化层，从而在所述初始氧化层位置形成由氮化硅侧墙围成的第四开口；
利用所述第三开口及第四开口进一步刻蚀所述P型体区，从而使得第一沟槽加深进而贯穿所述P型体区延伸至所述N型外延层，以及形成对应所述第四开口、贯穿所述P型体区并延伸至所述N型外延层中的第二沟槽，所述第一沟槽深度及宽度均大于所述第二沟槽；
去除所述氮化硅侧墙；
在所述第一沟槽及第二沟槽中依序形成栅氧化层及多晶硅；
对所述P型体区表面进行N型离子注入，从而在所述P型体区表面形成N型源区；
在所述N型源区、所述第一及第二沟槽的栅氧化层与多晶硅上形成介质层；
形成贯穿所述介质层与所述N型源区并延伸至所述P型体区中的接触孔；
在所述介质层上形成正面金属及在所述N型衬底远离N型外延表面形成背面金属，所述正面金属通过所述接触孔连接所述P型体区。
在一种实施方式中，所述初始氧化层在所述N型外延层上生长而成，所述初始氧化层生长温度在900摄氏度～1100摄氏度的范围内，厚度在0.05um～0.3um的范围内。
在一种实施方式中，所述P型体区的注入离子包括硼，所述注入的剂量在每平方厘米1的13次方到每平方厘米1的14次方的范围内，所述注入的能量在80KEV至120KEV的范围内；对进行P型体区的驱入的步骤的温度在1100摄氏度到1200摄氏度的范围内，时间在50分钟到200分钟的范围内。
在一种实施方式中，所述氮化硅生长温度在600摄氏度～1100摄氏度的范围内，厚度在0.05um～0.3um的范围内。
在一种实施方式中，去除所述初始氧化层的步骤包括：采用氢氟酸腐蚀去除所述初始氧化层。
在一种实施方式中，去除所述氮化硅侧墙的步骤包括：采用浓磷酸腐蚀去除所述氮化硅侧墙。
在一种实施方式中，所述栅氧化层的生长温度在900摄氏度～1100摄氏度的范围内，厚度在0.02um～0.2um的范围内，所述多晶硅的生长温度在500摄氏度～900摄氏度的范围内，厚度在0.1um～2um的范围内。
在一种实施方式中，所述N型源区的注入离子包括磷或砷，所述注入的剂量在每平方厘米1的15次方到每平方厘米1的16次方的范围内，所述注入的能量在80KEV至300KEV的范围内。
在一种实施方式中，所述正面金属的材料包括铝合金、硅合金、或铜合金，所述背面金属包括钛、镍、银的复合层。
一种沟槽型垂直双扩散金属氧化物晶体管，其包括N型衬底、形成于所述N型衬底上的N型外延层、形成于所述N型外延层上的P型体区、形成于所述P型体区表面的N型源区、形成于所述N型源区上的介质层、贯穿所述介质层、所述N型源区及所述P型体区并延伸至所述N型外延层中的第一沟槽与第二沟槽、形成于所述第一及第二沟槽内壁的栅氧化层、位于所述第一及第二沟槽中的栅氧化层上的多晶硅、贯穿所述介质层、所述N型源区并延伸至所述P型体区的接触孔、设置于所述介质层上且通过所述接触孔连接所述P型体区的正面金属、及设置于所述N型衬底远离所述N型外延层的表面的背面金属，所述第一沟槽深度及宽度均大于所述第二沟槽。
相较于现有技术，本发明沟槽型垂直双扩散金属氧化物晶体管及其制作方法采用不同深度的双沟槽的方式，对于更深的沟槽，在源漏极电流的通路上有着更低的导通电阻。同时也保留了部分浅沟槽，不至于造成器件的源漏击穿电压降低。
【附图说明】
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它的附图。
图1为本发明沟槽型垂直双扩散金属氧化物晶体管的制作方法的流程图。
图2-图13为图1所示沟槽型垂直双扩散金属氧化物晶体管的制作方法的各步骤的结构示意图。
【具体实施方式】
下面将对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅是本发明的一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其它实施例，都属于本发明保护的范围。
请参阅图1-图13，图1为本发明沟槽型垂直双扩散金属氧化物晶体管的制作方法的流程图，图2-图13为图1所示沟槽型垂直双扩散金属氧化物晶体管的制作方法的各步骤的结构示意图。所述沟槽型垂直双扩散金属氧化物晶体管的制作方法包括以下步骤。
步骤S1，请参阅图2，提供N型衬底，在所述N型衬底上依序形成N型外延层、初始氧化层，进行P型体区的注入及驱入，从而在所述N型外延层邻近所述初始氧化层的一侧形成P型体区。其中，所述初始氧化层在所述N型外延层上生长而成，所述初始氧化层生长温度在900摄氏度～1100摄氏度的范围内，厚度在0.05um～0.3um的范围内。所述P型体区的注入离子包括硼，所述注入的剂量在每平方厘米1的13次方到每平方厘米1的14次方的范围内，所述注入的能量在80KEV至120KEV的范围内；对进行P型体区的驱入的步骤的温度在1100摄氏度到1200摄氏度的范围内，时间在50分钟到200分钟的范围内。
步骤S2，请参阅图3，对所述初始氧化层进行光刻及刻蚀，从而形成贯穿所述初始氧化层的第一开口与第二开口。
步骤S3，请参阅图4，在所述初始氧化层的邻近所述第一及第二开口的侧壁形成氮化硅侧墙，其中所述第一开口处的P型体区被所述氮化硅侧墙填满，所述第二开口处的氮化硅侧墙围成第三开口。
步骤S4，请参阅图5，利用所述第三开口对所述P型体区进行刻蚀，从而在所述P型体区表面形成第一沟槽。
步骤S5，请参阅图6，去除所述初始氧化层，从而在所述初始氧化层位置形成由氮化硅侧墙围成的第四开口。所述去除所述初始氧化层的步骤可以包括：采用氢氟酸腐蚀去除所述初始氧化层
步骤S6，请参阅图7，利用所述第三开口及第四开口进一步刻蚀所述P型体区，从而使得第一沟槽加深进而贯穿所述P型体区延伸至所述N型外延层，以及形成对应所述第四开口、贯穿所述P型体区并延伸至所述N型外延层中的第二沟槽，所述第一沟槽深度及宽度均大于所述第二沟槽。
步骤S7，请参阅图8，去除所述氮化硅侧墙。所述步骤S7可以包括：采用浓磷酸腐蚀去除所述氮化硅侧墙。
步骤S8，请参阅图9，在所述第一沟槽及第二沟槽中依序形成栅氧化层及多晶硅。其中，所述栅氧化层的生长温度在900摄氏度～1100摄氏度的范围内，厚度在0.02um～0.2um的范围内，所述多晶硅的生长温度在500摄氏度～900摄氏度的范围内，厚度在0.1um～2um的范围内。
步骤S9，请参阅图10，对所述P型体区表面进行N型离子注入，从而在所述P型体区表面形成N型源区。其中，所述N型源区的注入离子包括磷或砷，所述注入的剂量在每平方厘米1的15次方到每平方厘米1的16次方的范围内，所述注入的能量在80KEV至300KEV的范围内。
步骤S10，请参阅图11，在所述N型源区、所述第一及第二沟槽的栅氧化层与多晶硅上形成介质层。
步骤S11，请参阅图12，形成贯穿所述介质层与所述N型源区并延伸至所述P型体区中的接触孔。
步骤S12，请参阅图13，在所述介质层上形成正面金属及在所述N型衬底远离N型外延表面形成背面金属，所述正面金属通过所述接触孔连接所述P型体区。所述正面金属的材料包括铝合金、硅合金、或铜合金，所述背面金属包括钛、镍、银的复合层。
进一步地，如图13所示，所述制作方法获得的沟槽型垂直双扩散金属氧化物晶体管包括N型衬底、形成于所述N型衬底上的N型外延层、形成于所述N型外延层上的P型体区、形成于所述P型体区表面的N型源区、形成于所述N型源区上的介质层、贯穿所述介质层、所述N型源区及所述P型体区并延伸至所述N型外延层中的第一沟槽与第二沟槽、形成于所述第一及第二沟槽内壁的栅氧化层、位于所述第一及第二沟槽中的栅氧化层上的多晶硅、贯穿所述介质层、所述N型源区并延伸至所述P型体区的接触孔、设置于所述介质层上且通过所述接触孔连接所述P型体区的正面金属、及设置于所述N型衬底远离所述N型外延层的表面的背面金属，所述第一沟槽深度及宽度均大于所述第二沟槽。
相较于现有技术，本发明沟槽型垂直双扩散金属氧化物晶体管及其制作方法采用不同深度的双沟槽的方式，对于更深的沟槽，在源漏极电流的通路上有着更低的导通电阻。同时也保留了部分浅沟槽，不至于造成器件的源漏击穿电压降低。
以上所述的仅是本发明的实施方式，在此应当指出，对于本领域的普通技术人员来说，在不脱离本发明创造构思的前提下，还可以做出改进，但这些均属于本发明的保护范围。
Claims (10)
1.一种沟槽型垂直双扩散金属氧化物晶体管的制作方法，其特征在于，所述制作方法包括以下步骤：
提供N型衬底，在所述N型衬底上依序形成N型外延层、初始氧化层，进行P型体区的注入及驱入，从而在所述N型外延层邻近所述初始氧化层的一侧形成P型体区；
对所述初始氧化层进行光刻及刻蚀，从而形成贯穿所述初始氧化层的第一开口与第二开口；
在所述初始氧化层的邻近所述第一及第二开口的侧壁形成氮化硅侧墙，其中所述第一开口处的P型体区被所述氮化硅侧墙填满，所述第二开口处的氮化硅侧墙围成第三开口；
利用所述第三开口对所述P型体区进行刻蚀，从而在所述P型体区表面形成第一沟槽；
去除所述初始氧化层，从而在所述初始氧化层位置形成由氮化硅侧墙围成的第四开口；
利用所述第三开口及第四开口进一步刻蚀所述P型体区，从而使得第一沟槽加深进而贯穿所述P型体区延伸至所述N型外延层，以及形成对应所述第四开口、贯穿所述P型体区并延伸至所述N型外延层中的第二沟槽，所述第一沟槽深度及宽度均大于所述第二沟槽；
去除所述氮化硅侧墙；
在所述第一沟槽及第二沟槽中依序形成栅氧化层及多晶硅；
对所述P型体区表面进行N型离子注入，从而在所述P型体区表面形成N型源区；
在所述N型源区、所述第一及第二沟槽的栅氧化层与多晶硅上形成介质层；
形成贯穿所述介质层与所述N型源区并延伸至所述P型体区中的接触孔；
在所述介质层上形成正面金属及在所述N型衬底远离N型外延表面形成背面金属，所述正面金属通过所述接触孔连接所述P型体区。
2.如权利要求1所述的沟槽型垂直双扩散金属氧化物晶体管的制作方法，其特征在于，所述初始氧化层在所述N型外延层上生长而成，所述初始氧化层生长温度在900摄氏度～1100摄氏度的范围内，厚度在0.05um～0.3um的范围内。
3.如权利要求1所述的沟槽型垂直双扩散金属氧化物晶体管的制作方法，其特征在于，所述P型体区的注入离子包括硼，所述注入的剂量在每平方厘米1的13次方到每平方厘米1的14次方的范围内，所述注入的能量在80KEV至120KEV的范围内；对进行P型体区的驱入的步骤的温度在1100摄氏度到1200摄氏度的范围内，时间在50分钟到200分钟的范围内。
4.如权利要求1所述的沟槽型垂直双扩散金属氧化物晶体管的制作方法，其特征在于，所述氮化硅生长温度在600摄氏度～1100摄氏度的范围内，厚度在0.05um～0.3um的范围内。
5.如权利要求1所述的沟槽型垂直双扩散金属氧化物晶体管的制作方法，其特征在于，去除所述初始氧化层的步骤包括：采用氢氟酸腐蚀去除所述初始氧化层。
6.如权利要求1所述的沟槽型垂直双扩散金属氧化物晶体管的制作方法，其特征在于，去除所述氮化硅侧墙的步骤包括：采用浓磷酸腐蚀去除所述氮化硅侧墙。
7.如权利要求1所述的沟槽型垂直双扩散金属氧化物晶体管的制作方法，其特征在于，所述栅氧化层的生长温度在900摄氏度～1100摄氏度的范围内，厚度在0.02um～0.2um的范围内，所述多晶硅的生长温度在500摄氏度～900摄氏度的范围内，厚度在0.1um～2um的范围内。
8.如权利要求1所述的沟槽型垂直双扩散金属氧化物晶体管的制作方法，其特征在于，所述N型源区的注入离子包括磷或砷，所述注入的剂量在每平方厘米1的15次方到每平方厘米1的16次方的范围内，所述注入的能量在80KEV至300KEV的范围内。
9.如权利要求1所述的沟槽型垂直双扩散金属氧化物晶体管的制作方法，其特征在于，所述正面金属的材料包括铝合金、硅合金、或铜合金，所述背面金属包括钛、镍、银的复合层。
10.一种沟槽型垂直双扩散金属氧化物晶体管，其特征在于，所述沟槽型垂直双扩散金属氧化物晶体管包括N型衬底、形成于所述N型衬底上的N型外延层、形成于所述N型外延层上的P型体区、形成于所述P型体区表面的N型源区、形成于所述N型源区上的介质层、贯穿所述介质层、所述N型源区及所述P型体区并延伸至所述N型外延层中的第一沟槽与第二沟槽、形成于所述第一及第二沟槽内壁的栅氧化层、位于所述第一及第二沟槽中的栅氧化层上的多晶硅、贯穿所述介质层、所述N型源区并延伸至所述P型体区的接触孔、设置于所述介质层上且通过所述接触孔连接所述P型体区的正面金属、及设置于所述N型衬底远离所述N型外延层的表面的背面金属，所述第一沟槽深度及宽度均大于所述第二沟槽。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201711397404.9A CN108054211A (zh) | 2017-12-21 | 2017-12-21 | 沟槽型垂直双扩散金属氧化物晶体管及其制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201711397404.9A CN108054211A (zh) | 2017-12-21 | 2017-12-21 | 沟槽型垂直双扩散金属氧化物晶体管及其制作方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN108054211A true CN108054211A (zh) | 2018-05-18 |
Family
ID=62130451
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201711397404.9A Withdrawn CN108054211A (zh) | 2017-12-21 | 2017-12-21 | 沟槽型垂直双扩散金属氧化物晶体管及其制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN108054211A (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111192829A (zh) * | 2019-05-31 | 2020-05-22 | 深圳方正微电子有限公司 | 沟槽型vdmos器件及其制造方法 |
| CN112133759A (zh) * | 2020-11-25 | 2020-12-25 | 中芯集成电路制造(绍兴)有限公司 | 具有屏蔽栅沟槽结构的半导体器件及其制造方法 |
| CN115411101A (zh) * | 2022-07-22 | 2022-11-29 | 上海林众电子科技有限公司 | 一种多晶硅发射极igbt器件、制备方法及其应用 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20070052060A1 (en) * | 2005-08-23 | 2007-03-08 | Yang Robert K | DMOS transistor with floating poly-filled trench for improved performance through 3-D field shaping |
| US20070117314A1 (en) * | 2005-11-15 | 2007-05-24 | Yoshio Ozawa | Method of manufacturing semiconductor device |
| CN102792429A (zh) * | 2010-03-09 | 2012-11-21 | 美光科技公司 | 形成存储器单元阵列的方法、形成多个场效应晶体管的方法、形成源极/漏极区域及隔离沟槽的方法及在衬底中形成一系列间隔沟槽的方法 |
| US20130049072A1 (en) * | 2011-08-25 | 2013-02-28 | Lars P. Heineck | Arrays Of Recessed Access Devices, Methods Of Forming Recessed Access Gate Constructions, And Methods Of Forming Isolation Gate Constructions In The Fabrication Of Recessed Access Devices |
-
2017
- 2017-12-21 CN CN201711397404.9A patent/CN108054211A/zh not_active Withdrawn
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20070052060A1 (en) * | 2005-08-23 | 2007-03-08 | Yang Robert K | DMOS transistor with floating poly-filled trench for improved performance through 3-D field shaping |
| US20070117314A1 (en) * | 2005-11-15 | 2007-05-24 | Yoshio Ozawa | Method of manufacturing semiconductor device |
| CN102792429A (zh) * | 2010-03-09 | 2012-11-21 | 美光科技公司 | 形成存储器单元阵列的方法、形成多个场效应晶体管的方法、形成源极/漏极区域及隔离沟槽的方法及在衬底中形成一系列间隔沟槽的方法 |
| US20130049072A1 (en) * | 2011-08-25 | 2013-02-28 | Lars P. Heineck | Arrays Of Recessed Access Devices, Methods Of Forming Recessed Access Gate Constructions, And Methods Of Forming Isolation Gate Constructions In The Fabrication Of Recessed Access Devices |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111192829A (zh) * | 2019-05-31 | 2020-05-22 | 深圳方正微电子有限公司 | 沟槽型vdmos器件及其制造方法 |
| CN111192829B (zh) * | 2019-05-31 | 2022-07-19 | 深圳方正微电子有限公司 | 沟槽型vdmos器件及其制造方法 |
| CN112133759A (zh) * | 2020-11-25 | 2020-12-25 | 中芯集成电路制造(绍兴)有限公司 | 具有屏蔽栅沟槽结构的半导体器件及其制造方法 |
| CN112133759B (zh) * | 2020-11-25 | 2021-02-05 | 中芯集成电路制造(绍兴)有限公司 | 具有屏蔽栅沟槽结构的半导体器件及其制造方法 |
| CN115411101A (zh) * | 2022-07-22 | 2022-11-29 | 上海林众电子科技有限公司 | 一种多晶硅发射极igbt器件、制备方法及其应用 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN107275407B (zh) | 一种碳化硅vdmos器件及其制作方法 | |
| CN107316899B (zh) | 半超结器件及其制造方法 | |
| CN104716177B (zh) | 一种改善漏电的射频ldmos器件的制造方法 | |
| CN111276394A (zh) | 一种分离栅mosfet的制作方法 | |
| CN108054211A (zh) | 沟槽型垂直双扩散金属氧化物晶体管及其制作方法 | |
| CN112216743A (zh) | 沟槽功率半导体器件及制造方法 | |
| CN112864019A (zh) | 半导体功率器件的制造方法及半导体功率器件 | |
| CN103137689A (zh) | 一种具有超结沟槽mos结构的半导体装置及其制造方法 | |
| CN104900703A (zh) | 一种沟槽mosfet终端结构和沟槽mosfet器件及其制备方法 | |
| CN206059398U (zh) | 多栅分布的沟槽栅超结mosfet器件 | |
| CN113488389B (zh) | 一种沟槽栅双层超结vdmosfet半导体器件及其制备方法 | |
| CN115602714A (zh) | 一种沟槽型igbt终端及其制造方法 | |
| CN213878101U (zh) | 一种低损耗和漏电的沟槽mos功率器件 | |
| CN109994550A (zh) | 一种低压槽栅超结mos器件 | |
| CN108091695A (zh) | 垂直双扩散场效应晶体管及其制作方法 | |
| CN105097545A (zh) | 一种沟槽型vdmos器件及其制造方法 | |
| CN108110056A (zh) | 垂直双扩散场效应晶体管及其制作方法 | |
| CN103730355A (zh) | 一种超结结构的制造方法 | |
| CN108133963A (zh) | 场效应管及其制作方法 | |
| CN104916686A (zh) | 一种vdmos器件及其制造方法 | |
| CN210926026U (zh) | 采用屏蔽栅的超结mosfet结构 | |
| CN108133894B (zh) | 沟槽型垂直双扩散金属氧化物晶体管及其制作方法 | |
| CN113345954A (zh) | 一种全超结mosfet器件结构及其制造方法 | |
| CN108054210B (zh) | 沟槽型垂直双扩散金属氧化物晶体管及其制作方法 | |
| CN207993871U (zh) | 一种低压槽栅超结mos器件 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| WW01 | Invention patent application withdrawn after publication |
Application publication date: 20180518 |
|
| WW01 | Invention patent application withdrawn after publication |