CN109524472A - 新型功率mosfet器件及其制备方法 - Google Patents
新型功率mosfet器件及其制备方法 Download PDFInfo
- Publication number
- CN109524472A CN109524472A CN201811629070.8A CN201811629070A CN109524472A CN 109524472 A CN109524472 A CN 109524472A CN 201811629070 A CN201811629070 A CN 201811629070A CN 109524472 A CN109524472 A CN 109524472A
- Authority
- CN
- China
- Prior art keywords
- layer
- metal
- gate oxide
- contact hole
- type trap
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000002360 preparation method Methods 0.000 title claims abstract description 32
- 229910052751 metal Inorganic materials 0.000 claims abstract description 119
- 239000002184 metal Substances 0.000 claims abstract description 119
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 50
- 229920005591 polysilicon Polymers 0.000 claims abstract description 48
- 239000000758 substrate Substances 0.000 claims abstract description 24
- 239000004065 semiconductor Substances 0.000 claims abstract description 12
- 239000010410 layer Substances 0.000 claims description 368
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 19
- 239000012790 adhesive layer Substances 0.000 claims description 19
- 239000010936 titanium Substances 0.000 claims description 19
- 229910052719 titanium Inorganic materials 0.000 claims description 19
- 230000004888 barrier function Effects 0.000 claims description 18
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical group O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 16
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 claims description 15
- 238000000034 method Methods 0.000 claims description 14
- 238000000151 deposition Methods 0.000 claims description 13
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 11
- 239000010937 tungsten Substances 0.000 claims description 11
- 229910052721 tungsten Inorganic materials 0.000 claims description 11
- 230000008021 deposition Effects 0.000 claims description 9
- 238000000137 annealing Methods 0.000 claims description 8
- 238000001312 dry etching Methods 0.000 claims description 8
- 239000000377 silicon dioxide Substances 0.000 claims description 8
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 7
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 7
- 235000012239 silicon dioxide Nutrition 0.000 claims description 6
- 229920002120 photoresistant polymer Polymers 0.000 claims description 5
- 239000003292 glue Substances 0.000 claims description 4
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 4
- 239000010931 gold Substances 0.000 claims description 4
- 229910052737 gold Inorganic materials 0.000 claims description 4
- 238000001259 photo etching Methods 0.000 claims description 4
- 230000008859 change Effects 0.000 claims description 3
- 238000005530 etching Methods 0.000 claims description 3
- 239000012535 impurity Substances 0.000 claims description 3
- 238000002347 injection Methods 0.000 claims description 3
- 239000007924 injection Substances 0.000 claims description 3
- 230000004913 activation Effects 0.000 claims description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims 1
- 229910021419 crystalline silicon Inorganic materials 0.000 claims 1
- 229910052760 oxygen Inorganic materials 0.000 claims 1
- 239000001301 oxygen Substances 0.000 claims 1
- 238000011982 device technology Methods 0.000 abstract description 2
- 230000001737 promoting effect Effects 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 9
- 230000008569 process Effects 0.000 description 9
- 230000008901 benefit Effects 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- 239000002019 doping agent Substances 0.000 description 3
- 238000009413 insulation Methods 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- 230000015556 catabolic process Effects 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 230000035772 mutation Effects 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/402—Field plates
- H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
- H01L29/41725—Source or drain electrodes for field effect devices
- H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/66727—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the source electrode
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明属于半导体功率器件技术领域，具体涉及到一种新型功率MOSFET器件及其制备方法，器件包括漏极金属区层、N+单晶硅衬底、N‑外延层、P型阱区层、N+源极区、绝缘介质层、源级金属区层，还包括沟槽；第一栅氧化层和第二栅氧化层；第一多晶硅层和第二多晶硅层及接触孔。本发明还提供了该器件的制备方法，本发明使得器件拥有较低Qgd的同时，也拥有较低的导通电阻，且制备方法无需增加新的成本，提高了市场竞争力，且具有推广价值。
Description
技术领域
本发明属于半导体功率器件技术领域，具体涉及到一种新型功率MOSFET器件及其制备方法。
背景技术
在功率器件中，功率MOSFET由于其优越性能，得到了非常广泛的应用。功率MOSFET能量损耗主要包括开关损耗和通态损耗，因此针对如何降低功率MOSFET器件的开关损耗和通态损耗产生很多不同的器件结构及解决方案。功率MOSFET发展至今，目前对于低压应用领域主要运用沟槽MOSFET器件结构(包含split-gate等新型结构为沟槽结构的变种)，而对于中压应用领域则主要为VDMOS，但此两种器件结构都有本身固有的缺点。
针对沟槽MOSFET器件结构其虽有比VDMOS更低的通态电阻，但由于沟槽型功率MOS器件在栅-源之间和栅-漏之间存在有较大的寄生电容，即栅-源电容Cgs和栅-漏电容Cgd。功率MOS管在开和关两种状态转换时，Cgd的电压变化远大于Cgs上的电压变化，相应的充、放电量Qgd较大，所以Qgd对开关速度的影响较大，也就意味着更高的开关损耗，且由于其有源区电场分布的影响，导致其击穿电压无法满足更高的要求；而针对VDMOS虽有更高的击穿电压和更低的Qgd，但是由于JEFET区域电阻的影响，其导通损耗比沟槽型功率MOS器件更高，因此需要更大的器件面积来满足较小的导通损耗。
在倡导节能减排、低碳的今天，如何同时降低功率MOSFET器件的开关损耗和导通损耗，从而使得器件具有良好的高频特性以及更低的功率损耗成为本技术领域人员的努力方向。
为了解决上述问题，本发明提供了一种新型功率MOSFET器件及其制备方法。
发明内容
本发明的一个目的是解决至少一个上述问题或缺陷，并提供至少一个后面将说明的优点。
本发明还有一个目的是提供了一种新型功率MOSFET器件，其使得器件拥有较低Qgd的同时，也拥有较低的导通电阻。
本发明还有一个目的是提供了一种新型功率MOSFET器件，其降低了MOSFET器件的开关损耗。
本发明还有一个目的是提供了一种新型功率MOSFET器件的制备方法，其制备工艺能够完全与现有MOSFET工艺兼容，无需增加成本，在结构新颖的基础上，具有较低的功率损耗、良好的电特性和可靠性。
为了实现根据本发明的这些目的和其它优点，本发明提供了一种新型功率MOSFET器件，包括漏极金属区层、位于所述漏极金属区层上方的N+单晶硅衬底、位于所述N+单晶硅衬底上方的N-外延层、位于所述N-外延层上方的P型阱区层、位于所述P型阱区层上方的N+源极区、位于所述N+源极区上方的绝缘介质层、及位于所述绝缘介质层上方的源级金属区层，还包括：
沟槽，其穿过所述P型阱区层和所述N+源极区，延伸至所述N-外延层的内部；
栅氧化层，其包括第一栅氧化层和第二栅氧化层，所述第一栅氧化层与所述沟槽的内侧面和底端接触，所述第二栅氧化层位于所述N-外延层和所述P型阱区层的上方；
多晶硅层，其包括第一多晶硅层和第二多晶硅层，所述第一多晶硅层位于所述沟槽内，与所述第一栅氧化层接触，所述第二多晶硅层位于所述第二栅氧化层的上方，与所述第二栅氧化层接触；
接触孔，其穿过所述绝缘介质层和N+源极区，延伸至所述P型阱区层，所述接触孔的内部填充有金属。
其中，所述源极金属区层为MOSFET器件源极金属电极，所述漏极金属区层为MOSFET器件漏极金属电极。
优选的是，所述金属为金属层，所述金属层从下至上依次为金属钛粘结层、氮化钛阻挡层及钨金属层；
其中，所述金属层与所述P型阱区层及所述N+源极区接触，形成欧姆接触层，所述金属层与所述源极金属区层接触。
优选的是，所述第二栅氧化层和所述第二多晶硅层形成VDMOS栅极结构，所述沟槽位于两个所述VDMOS栅极结构的中间位置，所述接触孔位于所述VDMOS栅极结构和所述沟槽中间。
优选的是，所述绝缘介质层为二氧化硅层和氮化硅层中的一种或者两种。
优选的是，所述N+单晶硅衬底为高掺杂浓度的N+单晶硅衬底，所述N-外延层为低掺杂浓度的N-外延层。
本发明还提供了一种新型功率MOSFET器件的制备方法，包括以下步骤：
在位于N+单晶硅衬底上方的N-外延层的表面上生长一层掩膜氧化层，且对所述掩膜氧化层进行光刻，定义出MOS管单胞阵列的沟槽区图形；
干法刻蚀未被光刻胶保护的所述掩膜氧化层，曝露出沟槽区图形对应的所述N-外延层，去除光刻胶后，保留的所述掩膜氧化层作为硬掩膜；
以所述硬掩膜作为阻挡层，在所述N-外延层中的表面形成沟槽，在所述沟槽和所述N-外延层的表面生长一层栅氧化层；
在所述栅氧化层上淀积多晶硅层，通过光刻方式定义出VDMOS结构的栅极区域，干法刻蚀去除所述多晶硅层以及所述栅氧化层，同时形成VDMOS栅极结构和沟槽MOSFET栅极结构；
依次在所述N-外延层内形成P型阱区层和N+源极区层；
在所述N+源极区层的表面形成绝缘介质层，且刻蚀所述绝缘介质层形成接触孔，所述接触孔内填充金属层；
在所述绝缘介质层的上表面淀积的金属，形成源极金属区层，所述接触孔通过接触金属层与所述源极金属区层连接，形成源极金属电极；
在所述N+单晶硅衬底的底面沉积金属层，形成漏极区层，该金属层形成漏极金属电极。
优选的是，位于所述沟槽内部的栅氧化层为第一栅氧化层，与所述第一栅氧化层横向接触的所述多晶硅层为第二多晶硅层，所述沟槽和所述第一栅氧化层及所述第一多晶硅层形成所述沟槽MOSFET栅极结构；
位于所述N-外延层以及所述P型阱区层上方的栅氧化层为第二栅氧化层，与所述第二栅氧化层纵向接触的多晶硅层为第二多晶硅层，所述第二栅氧化层和所述第二多晶硅层形成所述VDMOS栅极结构。
优选的是，所述沟槽位于两个所述VDMOS栅极结构的中间位置，所述接触孔位于所述VDMOS栅极结构和所述沟槽中间。
优选的是，依次在所述N-外延层内形成P型阱区层和N+源极区层具体包括以下步骤：
通过自动对准方式，将P型杂质离子注入到所述N-外延层内，然后通过快速退火处理，在所述N-外延层内形成P型阱区层；
在所述P型阱区层的上方定义出N+源极区层，然后通过快速退火处理激活注入元素。
优选的是，在所述N+源极区层的表面形成绝缘介质层，且刻蚀所述绝缘介质层形成接触孔，所述接触孔内填充金属层具体包括以下步骤：
在所述N+源极区层的表面淀积一层绝缘介质层，该介质层为二氧化硅层和氮化硅层中的一种或者两种；
对所述绝缘介质层实施干法刻蚀，穿透所述绝缘介质层和所述P型阱区层，延伸至所述N-外延层，形成接触孔；
对接触孔进行金属填充，先沉积金属钛粘结层，在金属钛粘结层上淀积氮化钛阻挡层，再沉积钨金属层，靠近所述接触孔侧面端的所述P型阱区层处设有P+接触区，位于所述接触孔侧面端的金属钛粘结层和氮化钛阻挡层与N+源极区层形成N+源极欧姆接触，位于所述接触孔的侧壁的金属钛粘结层和氮化钛阻挡层与P+接触区形成P型阱的欧姆接触层，在所述欧姆接触层与钨金属形成接触金属层。
本发明的有益效果
1、本发明提供的新型功率MOSFET器件，其将VDMOS结构和沟槽组成单胞器件，结构新颖，产品性能高；
2、本发明提供的新型功率MOSFET器件，其既有沟槽功率MOS器件较低导通损耗的优点，同时具有VDMOS较低开关损耗的优点；
3、本发明提供的新型功率MOSFET器件，其使得器件拥有较低Qgd的同时，也拥有较低的导通电阻；
4、本发明提供的新型功率MOSFET器件，其所述VDMOS栅极结构与所述沟槽结构共用所述源极金属区层和漏极金属区层；
5、本发明提供的新型功率MOSFET器件的制备方法，其增加的VDMOS结构，无需增加额外的制备成本，还优化了器件的性能；
6、本发明提供的新型功率MOSFET器件的制备方法，其制备方法能够完全和现有功率MOSFET工艺兼容，成本低，结构新颖，具有较低的功率损耗、良好的电特性和可靠性，具有市场竞争力和推广价值。
附图说明
图1为本发明所述的新型功率MOSFET器件的剖面结构示意图；
图2为本发明所述的制备方法中N+单晶硅衬底和N-外延层形成的结构示意图；
图3为本发明所述的制备方法中沟槽形成的结构示意图；
图4为本发明所述制备方法中的栅氧化层形成的结构示意图；
图5为本发明所述制备方法中多晶硅层淀积的结构示意图；
图6为本发明所述制备方法中VDSOS栅极结构和沟槽MOSFET栅极结构的结构示意图；
图7为本发明所述制备方法中的P型阱区层和N+源极区形成的结构示意图；
图8为本发明所述制备方法中的绝缘介质层的结构示意图；
图9为本发明所述制备方法中的接触孔形成的结构示意图；
图10为本发明所述制备方法中的金属层填充的结构示意图；
图11为本发明所述制备方法中的源级金属区层和漏极金属区层形成的结构示意图；
图12为本发明所述制备方法的流程图。
其中，1-N+单晶硅衬底，2-N-外延层，3-沟槽，4-第一栅氧化层，5-第二栅氧化层，6-第一多晶硅层，7-第二多晶硅层，8-接触孔，9-金属层，10-P型阱区层，11-N+源极区，12-绝缘介质层，13-源级金属区层，14-漏极金属区层，15-掩膜氧化层。
具体实施方式
下面结合附图对本发明做进一步的详细说明，以令本领域技术人员参照说明书文字能够据以实施。
应当理解，在本说明书中，当一个元件被提及为“连接至或耦接至”另一个元件或“设置在另一个元件中”时，其可以“直接”连接至或耦接至另一元件或“直接”设置在另一元件中。或以其他元件介于其间的方式连接至或耦接至另一元件或设置在另一元件中，除非其被体积为“直接耦接至或连接至”另一元件或“直接设置”在另一元件中。此外，应理解，当一个元件被提及为“在另一元件上”、“在另一元件上方”、“在另一元件下”或“在另一元件下方”时，其可与另一元件“直接”接触或以其间介入有其他元件的方式与另一元件接触，除非其被提及为与另一元件直接接触。当参考元件的方向被反转或改变时，其可以用作包含根据对应的相对关系术语的方向的概念的含义。
如图1所示，本发明提供了一种新型功率MOSFET器件，包括漏极金属区层14，位于所述漏极金属区层上方的高掺杂浓度的N+单晶硅衬底1、位于所述N+单晶硅衬底1上方的低掺杂浓度的N-外延层2、位于所述N-外延层2上方的P型阱区层10、位于所述P型阱区层10上方的N+源极区11、位于所述N+源极区11上方的绝缘介质层12、及位于所述绝缘介质层12上方的源级金属区层13，其特征在于，还包括：
沟槽3，其穿过所述P型阱区层10和所述N+源极区11，延伸至所述N-外延层2的内部；
栅氧化层，其包括第一栅氧化层4和第二栅氧化层5，所述第一栅氧化层4与所述沟槽3的内侧面和底端接触，所述第二栅氧化层5位于所述N-外延层2和所述P型阱区层10的上方；
多晶硅层，其包括第一多晶硅层6和第二多晶硅层7，所述第一多晶硅层7位于所述沟槽3内，与所述第一栅氧化层4接触，所述第二多晶硅层8位于所述第二栅氧化层5的上方，与所述第二栅氧化层5接触；
其中，所述第二栅氧化层5和所述第二多晶硅层7形成VDMOS栅极结构，所述沟槽3位于两个所述VDMOS栅极结构的中间位置。
接触孔8，其穿过所述绝缘介质层12和N+源极区11，延伸至所述P型阱区层10，所述接触孔8位于所述VDMOS栅极结构和所述沟槽3中间，且所述接触孔8的内部填充有金属，具体的所述金属为金属层9，所述金属层9从下至上依次为金属钛粘结层、氮化钛阻挡层以及钨金属层；其中，所述金属层9与所述P型阱区层10及所述N+源极区11接触，形成欧姆接触层，所述金属层9与所述源极金属区层13接触。
其中，所述源极金属区层13为MOSFET器件源极金属电极，所述漏极金属区层14为MOSFET器件漏极金属电极。
所述绝缘介质层12为二氧化硅层和氮化硅层中的一种或者两种。
本发明中的每个MOSFET器件的单胞由一个VDSOS结构以及一个沟槽MOSFET结构组成，且所述VDMOS结构与所述沟槽MOSFET结构共用所述源极金属区层和漏极金属区层。
在俯视平面上，该器件的中央为并联的单胞阵列区域，单胞列阵区域的顶面沉积有上金属，形成源极金属区层，单胞列阵区域的底部自下而上依次为位于硅片背面的重掺杂的漏极金属区层，位于所述漏极区上方的N+单晶硅衬底，位于所述N+单晶硅衬底上方的轻掺杂N-外延层，在N型轻掺杂外延层表面淀积一层掩膜氧化层，最终通过光刻方式形成沟槽，即位于所述N-外延层并深入到所述外延层的沟槽，所述的沟槽内部设有第一栅氧化层和第一多晶硅层，其中，同时，在所述N-外延层的表面有第二栅氧化层，在所述第二栅氧化层上淀积第二多晶硅层，所述第二栅氧化层和所述第二多晶硅层定义出VDSOS栅极结构，所述VDSOS栅极结构和所述沟槽的栅极结构同时形成，在N-外延层表面通过离子注入形成P型阱区层，然后通过退火工艺激活掺杂元素；通过离子注入形成N+源极区，然后通过退火工艺激活掺杂元素,在N+源极区层上方为绝缘介质层，在绝缘介质层上进行刻蚀，穿透所述绝缘介质层和所述P型阱区层，延伸至所述N-外延层，形成接触孔，对接触孔进行金属填充，先沉积金属钛粘结层，在金属钛粘结层上淀积氮化钛阻挡层，再接着沉积钨金属层，靠近所述接触孔侧面端的所述P型阱区层处设有P+接触区，位于所述接触孔侧面端的金属钛粘结层和氮化钛阻挡层与N+源极区层形成N+源极欧姆接触，位于所述接触孔的侧壁的金属钛粘结层和氮化钛阻挡层与P+接触区形成P型阱的欧姆接触层，在所述欧姆接触层与钨金属形成接触金属层；在所述绝缘介质层的上表面形成源极金属区层，所述接触孔通过金属层与所述源极金属区层连接，形成源极金属电极；
在N+单晶硅衬底的底面沉积金属层，形成漏极区，该金属层形成MOS管背面漏区金属电极层，即MOS管漏极金属电极。
本发明的每个MOSFET单胞由一个VDMOS结构以及一个沟槽MOSFET结构组成，具有这种结构的MOSFET结构新颖，产品性能高，使得器件拥有较低Qgd的同时也拥有较低的导通电阻。在功率应用中可以有效降低器件的开关损耗和导通损耗。同时由于所述VDMOS结构和所述沟槽MOSFET结构的栅极区域同时形成，因此其工艺方法能够完全与现有功率MOSFET工艺兼容，无需增加额外的制备成本，能大批量投入生产，降低成本，增加市场竞争力，使得本发明具有突出的实质性特点和显著的进步。
在本发明新型功率MOSFET器件的基础上，本发明还提供了所述新型功率MOSFET器件的制备方法，如图12所示，包括以下步骤：
步骤101，如图2所示，在位于N+单晶硅衬底上方的N-外延层的表面上生长一层掩膜氧化层，且对所述掩膜氧化层进行光刻，定义出MOS管单胞阵列的沟槽区图形；
步骤102，干法刻蚀未被光刻胶保护的所述掩膜氧化层，曝露出沟槽区图形对应的所述N-外延层，去除光刻胶后，保留的所述掩膜氧化层作为硬掩膜；
步骤103，如图3和图4所示，以所述硬掩膜作为阻挡层，在所述N-外延层中的表面形成沟槽，在所述沟槽和所述N-外延层的表面生长一层栅氧化层；
步骤104，如图5所示，在所述栅氧化层上淀积导电多晶硅层，通过光刻方式定义出VDMOS结构的栅极区域，干法刻蚀去除所述多晶硅层以及所述栅氧化层，同时形成VDMOS栅极结构和沟槽MOSFET栅极结构；具体的，如图6所示，位于所述沟槽内部的栅氧化层为第一栅氧化层，与所述第一栅氧化层横向接触的所述多晶硅层为第二多晶硅层，所述沟槽和所述第一栅氧化层及所述第一多晶硅层形成所述沟槽MOSFET栅极结构；具体的，位于所述N-外延层以及所述P型阱区层上方的栅氧化层为第二栅氧化层，与所述第二栅氧化层纵向接触的多晶硅层为第二多晶硅层，所述第二栅氧化层和所述第二多晶硅层形成所述VDMOS栅极结构；
其中，所述沟槽位于两个所述VDMOS栅极结构的中间位置，所述接触孔位于所述VDMOS栅极结构和所述沟槽中间；
步骤105，如图7所示，依次在所述N-外延层内形成P型阱区层和N+源极区层；
步骤106，如图8所示，在所述N+源极区层的表面形成绝缘介质层，且刻蚀所述绝缘介质层形成接触孔，如图9所示，所述接触孔内填充金属层，如图10所示；
步骤107，如图11所示，在所述绝缘介质层的上表面淀积的金属，形成源极金属区层，所述接触孔通过接触金属层与所述源极金属区层连接，形成源极金属电极；对金属区层实施光刻，用光刻胶保护MOS管单胞阵列区的源极金属电极区域和MOS管单胞阵列区***的栅极金属电极区域，即定义源极金属电极区域和栅极金属电极区域图形；
采用干法刻蚀方法，选择性去除未被光刻胶保护的金属区层，曝露出作为绝缘介质层的第三介质层，去除光刻胶后，留下的位于单胞阵列区域的金属区层形成MOS管源极金属电极，同时也是肖特基二极管的阳极金属电极，留下的位于单胞阵列区域***的金属区层形成MOS管栅极金属电极；
步骤108，如图11所示在所述N+单晶硅衬底的底面沉积金属层，形成漏极区层，该金属层形成漏极金属电极；
其中，所述步骤101中，所述N+单晶硅衬底为高掺杂浓度的N+单晶硅衬底，所述N-外延层为低掺杂浓度的N-外延层；
其中，在所述步骤103中，所述栅氧化层为二氧化硅层；
在本发明中，所述VDMOS栅极结构与所述沟槽MOSFET栅极结构同时形成，共同组成单胞器件，所述VDMOS栅极结构构成的类VDSOS结构，及与所述沟槽MOSFET栅极结构构成的类MOSFET结构共用所述源极金属区层和漏极金属区层，所以本发明的工艺方法能够完全与现有功率MOSFET工艺兼容，在无需增加额外的制造成本的基础上，使得产品结构新颖，而且使得器件拥有较低的Qgd的同时，也拥有较低的导通电阻。
另外，所述沟槽位于两个所述VDMOS栅极结构的中间位置，所述接触孔位于所述VDMOS栅极结构和所述沟槽中间，保证VDMOS结构和沟槽MOS结构交替出现，使得器件拥有更低的导通损耗和开关损耗，同时提升单位面积的单胞密度和器件的开关频率，更适应现在薄，轻，小，高频的应用需求。
具体的，依次在所述N-外延层内形成P型阱区层和N+源极区层包括以下步骤：
步骤201，通过自动对准方式，将P型杂质离子注入到所述N-外延层内，然后通过快速退火激活掺杂元素，在所述N-外延层内形成P型阱区层；
步骤202，在所述P型阱区层的上方定义出N+源极区层，然后通过快速退火处理激活注入元素。
具体的，在所述N+源极区层的表面形成绝缘介质层，且刻蚀所述绝缘介质层形成接触孔，所述接触孔内填充金属层具体包括以下步骤：
步骤301，在所述N+源极区层的表面淀积一层绝缘介质层，该介质层为二氧化硅层，或者氮化硅层，或者二氧化硅层和氮化硅层的复合层；
步骤302，对所述绝缘介质层实施干法刻蚀，穿透所述绝缘介质层和所述P型阱区层，延伸至所述N-外延层，形成接触孔；
步骤303，对接触孔进行金属填充，先沉积金属钛粘结层，在金属钛粘结层上淀积氮化钛阻挡层，再沉积钨金属层，靠近所述接触孔侧面端的所述P型阱区层处设有P+接触区，位于所述接触孔侧面端的金属钛粘结层和氮化钛阻挡层与N+源极区层形成N+源极欧姆接触，位于所述接触孔的侧壁的金属钛粘结层和氮化钛阻挡层与P+接触区形成P型阱的欧姆接触层，在所述欧姆接触层与钨金属形成接触金属层。
本方法的每个MOSFET单胞由一个VDMOS结构以及一个沟槽MOSFET结构组成，具有这种结构的MOSFET结构新颖，产品性能高，使得器件拥有较低Q gd的同时也拥有较低的导通电阻。在功率应用中可以有效降低器件的开关损耗和导通损耗。同时由于所述VDMOS结构和所述沟槽MOSFET结构的栅极区域同时形成，因此其工艺方法能够完全与现有功率MOSFET工艺兼容，无需增加额外的制造成本，能大批量投入生产，降低成本，增加市场竞争力，使得本发明具有突出的实质性特点和显著的进步。
本发明还有其他供选择的实施例，这里就不再做详细说明。
尽管本发明的实施方案已公开如上，但其并不仅仅限于说明书和实施方式中所列运用，它完全可以被适用于各种适合本发明的领域，对于熟悉本领域的人员而言，可容易地实现另外的修改，因此在不背离权利要求及等同范围所限定的一般概念下，本发明并不限于特定的细节和这里示出与描述的图例。
Claims (10)
1.一种新型功率MOSFET器件，包括漏极金属区层、位于所述漏极金属区层上方的N+单晶硅衬底、位于所述N+单晶硅衬底上方的N-外延层、位于所述N-外延层上方的P型阱区层、位于所述P型阱区层上方的N+源极区、位于所述N+源极区上方的绝缘介质层、及位于所述绝缘介质层上方的源级金属区层，其特征在于，还包括：
沟槽，其穿过所述P型阱区层和所述N+源极区，延伸至所述N-外延层的内部；
栅氧化层，其包括第一栅氧化层和第二栅氧化层，所述第一栅氧化层与所述沟槽的内侧面和底端接触，所述第二栅氧化层位于所述N-外延层和所述P型阱区层的上方；
多晶硅层，其包括第一多晶硅层和第二多晶硅层，所述第一多晶硅层位于所述沟槽内，与所述第一栅氧化层接触，所述第二多晶硅层位于所述第二栅氧化层的上方，与所述第二栅氧化层接触；
接触孔，其穿过所述绝缘介质层和N+源极区，延伸至所述P型阱区层，所述接触孔的内部填充有金属。
2.如权利要求1所述的新型功率MOSFET器件，其特征在于，所述金属为金属层，所述金属层从下至上依次为金属钛粘结层、氮化钛阻挡层及钨金属层；
其中，所述金属层与所述P型阱区层及所述N+源极区接触，形成欧姆接触层，所述金属层与所述源极金属区层接触。
3.如权利要求1所述的新型功率MOSFET器件，其特征在于，所述第二栅氧化层和所述第二多晶硅层形成VDMOS栅极结构，所述沟槽位于两个所述VDMOS栅极结构的中间位置，所述接触孔位于所述VDMOS栅极结构和所述沟槽中间。
4.如权利要求1所述的新型功率MOSFET器件，其特征在于，所述绝缘介质层为二氧化硅层和氮化硅层中的一种或者两种。
5.如权利要求1所述的新型功率MOSFET器件，其特征在于，所述N+单晶硅衬底为高掺杂浓度的N+单晶硅衬底，所述N-外延层为低掺杂浓度的N-外延层。
6.一种新型功率MOSFET器件的制备方法，其特征在于，包括以下步骤：
在位于N+单晶硅衬底上方的N-外延层的表面上生长一层掩膜氧化层，且对所述掩膜氧化层进行光刻，定义出MOS管单胞阵列的沟槽区图形；
干法刻蚀未被光刻胶保护的所述掩膜氧化层，曝露出沟槽区图形对应的所述N-外延层，去除光刻胶后，保留的所述掩膜氧化层作为硬掩膜；
以所述硬掩膜作为阻挡层，在所述N-外延层中的表面形成沟槽，在所述沟槽和所述N-外延层的表面生长一层栅氧化层；
在所述栅氧化层上淀积多晶硅层，通过光刻方式定义出VDMOS结构的栅极区域，干法刻蚀去除所述多晶硅层以及所述栅氧化层，同时形成VDMOS栅极结构和沟槽MOSFET栅极结构；
依次在所述N-外延层内形成P型阱区层和N+源极区层；
在所述N+源极区层的表面形成绝缘介质层，且刻蚀所述绝缘介质层形成接触孔，所述接触孔内填充金属层；
在所述绝缘介质层的上表面淀积的金属，形成源极金属区层，所述接触孔通过接触金属层与所述源极金属区层连接，形成源极金属电极；
在所述N+单晶硅衬底的底面沉积金属层，形成漏极区层，该金属层形成漏极金属电极。
7.如权利要求6所述的新型功率MOSFET器件的制备方法，其特征在于，
位于所述沟槽内部的栅氧化层为第一栅氧化层，与所述第一栅氧化层横向接触的所述多晶硅层为第二多晶硅层，所述沟槽和所述第一栅氧化层及所述第一多晶硅层形成所述沟槽MOSFET栅极结构；
位于所述N-外延层以及所述P型阱区层上方的栅氧化层为第二栅氧化层，与所述第二栅氧化层纵向接触的多晶硅层为第二多晶硅层，所述第二栅氧化层和所述第二多晶硅层形成所述VDMOS栅极结构。
8.如权利要求6所述的新型功率MOSFET器件的制备方法，其特征在于，所述沟槽位于两个所述VDMOS栅极结构的中间位置，所述接触孔位于所述VDMOS栅极结构和所述沟槽中间。
9.如权利要求6所述的新型功率MOSFET器件的制备方法，其特征在于，依次在所述N-外延层内形成P型阱区层和N+源极区层具体包括以下步骤：
通过自动对准方式，将P型杂质离子注入到所述N-外延层内，然后通过快速退火处理，在所述N-外延层内形成P型阱区层；
在所述P型阱区层的上方定义出N+源极区层，然后通过快速退火处理激活注入元素。
10.如权利要求6所述的新型功率MOSFET器件的制备方法，其特征在于，在所述N+源极区层的表面形成绝缘介质层，且刻蚀所述绝缘介质层形成接触孔，所述接触孔内填充金属层具体包括以下步骤：
在所述N+源极区层的表面淀积一层绝缘介质层，该介质层为二氧化硅层和氮化硅层中的一种或者两种；
对所述绝缘介质层实施干法刻蚀，穿透所述绝缘介质层和所述P型阱区层，延伸至所述N-外延层，形成接触孔；
对接触孔进行金属填充，先沉积金属钛粘结层，在金属钛粘结层上淀积氮化钛阻挡层，再沉积钨金属层，靠近所述接触孔侧面端的所述P型阱区层处设有P+接触区，位于所述接触孔侧面端的金属钛粘结层和氮化钛阻挡层与N+源极区层形成N+源极欧姆接触，位于所述接触孔的侧壁的金属钛粘结层和氮化钛阻挡层与P+接触区形成P型阱的欧姆接触层，在所述欧姆接触层与钨金属形成接触金属层。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811629070.8A CN109524472A (zh) | 2018-12-29 | 2018-12-29 | 新型功率mosfet器件及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811629070.8A CN109524472A (zh) | 2018-12-29 | 2018-12-29 | 新型功率mosfet器件及其制备方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN109524472A true CN109524472A (zh) | 2019-03-26 |
Family
ID=65797196
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201811629070.8A Pending CN109524472A (zh) | 2018-12-29 | 2018-12-29 | 新型功率mosfet器件及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN109524472A (zh) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110400802A (zh) * | 2019-08-22 | 2019-11-01 | 无锡沃达科半导体技术有限公司 | 新型共漏双mosfet结构及其形成方法 |
| CN112614891A (zh) * | 2020-03-04 | 2021-04-06 | 许曙明 | 具有增强的高频性能的金属氧化物半导体场效应晶体管 |
| CN113363315A (zh) * | 2021-04-25 | 2021-09-07 | 深圳深爱半导体股份有限公司 | 平面t型栅晶体管原胞结构及制作方法 |
| CN117038738A (zh) * | 2023-10-10 | 2023-11-10 | 艾科微电子(深圳)有限公司 | 半导体器件及其制造方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20040026753A1 (en) * | 2002-05-16 | 2004-02-12 | Hirobumi Matsuki | Semiconductor device |
| CN107863378A (zh) * | 2017-09-14 | 2018-03-30 | 西安华羿微电子股份有限公司 | 超结mos器件及其制造方法 |
| CN209216983U (zh) * | 2018-12-29 | 2019-08-06 | 华羿微电子股份有限公司 | 新型功率mosfet器件 |
-
2018
- 2018-12-29 CN CN201811629070.8A patent/CN109524472A/zh active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20040026753A1 (en) * | 2002-05-16 | 2004-02-12 | Hirobumi Matsuki | Semiconductor device |
| CN107863378A (zh) * | 2017-09-14 | 2018-03-30 | 西安华羿微电子股份有限公司 | 超结mos器件及其制造方法 |
| CN209216983U (zh) * | 2018-12-29 | 2019-08-06 | 华羿微电子股份有限公司 | 新型功率mosfet器件 |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110400802A (zh) * | 2019-08-22 | 2019-11-01 | 无锡沃达科半导体技术有限公司 | 新型共漏双mosfet结构及其形成方法 |
| CN112614891A (zh) * | 2020-03-04 | 2021-04-06 | 许曙明 | 具有增强的高频性能的金属氧化物半导体场效应晶体管 |
| CN113363315A (zh) * | 2021-04-25 | 2021-09-07 | 深圳深爱半导体股份有限公司 | 平面t型栅晶体管原胞结构及制作方法 |
| CN117038738A (zh) * | 2023-10-10 | 2023-11-10 | 艾科微电子(深圳)有限公司 | 半导体器件及其制造方法 |
| CN117038738B (zh) * | 2023-10-10 | 2024-01-26 | 艾科微电子(深圳)有限公司 | 半导体器件及其制造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI550851B (zh) | 具有平面狀通道的垂直功率金氧半場效電晶體 | |
| US7462908B2 (en) | Dynamic deep depletion field effect transistor | |
| CN109524472A (zh) | 新型功率mosfet器件及其制备方法 | |
| US8252645B2 (en) | Method of manufacturing trenched MOSFETs with embedded Schottky in the same cell | |
| TWI443826B (zh) | 具有整合蕭特基二極體（Ｓｃｈｏｔｔｋｙ ｄｉｏｄｅ）之高密度溝槽場效電晶體及其製造方法 | |
| US6900100B2 (en) | Trench semiconductor device having gate oxide layer with multiple thicknesses and processes of fabricating the same | |
| US6600194B2 (en) | Field-effect semiconductor devices | |
| US8907415B2 (en) | High switching trench MOSFET | |
| US6319777B1 (en) | Trench semiconductor device manufacture with a thicker upper insulating layer | |
| US7332398B2 (en) | Manufacture of trench-gate semiconductor devices | |
| EP1170803A2 (en) | Trench gate MOSFET and method of making the same | |
| KR20040033313A (ko) | 셀 트렌치 게이트 전계 효과 트렌지스터 및 그 제조 방법 | |
| JP2004511910A (ja) | トレンチショットキー整流器が組み込まれたトレンチ二重拡散金属酸化膜半導体トランジスタ | |
| CN101853854B (zh) | 一种改进型终端结构的沟槽功率mos器件 | |
| US20070063272A1 (en) | Semiconductor power device with insulated gate formed in a trench, and manufacturing process thereof | |
| CN212434630U (zh) | 功率半导体器件 | |
| CN105895671A (zh) | 超低功耗半导体功率器件及制备方法 | |
| CN113066865B (zh) | 降低开关损耗的半导体器件及其制作方法 | |
| CN108389895A (zh) | 基于超结的集成功率器件及其制造方法 | |
| CN209216983U (zh) | 新型功率mosfet器件 | |
| US20010023957A1 (en) | Trench-gate semiconductor devices | |
| WO2023093132A1 (zh) | Iegt结构及其制作方法 | |
| CN108091695B (zh) | 垂直双扩散场效应晶体管及其制作方法 | |
| CN107863343B (zh) | 平面mos器件及其制造方法 | |
| CN110223959B (zh) | 深浅沟槽的金属氧化物半导体场效应晶体管及其制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |