CN114725219B - 碳化硅沟槽栅晶体管及其制造方法 - Google Patents

碳化硅沟槽栅晶体管及其制造方法 Download PDF

Info

Publication number
CN114725219B
CN114725219B CN202210651597.0A CN202210651597A CN114725219B CN 114725219 B CN114725219 B CN 114725219B CN 202210651597 A CN202210651597 A CN 202210651597A CN 114725219 B CN114725219 B CN 114725219B
Authority
CN
China
Prior art keywords
region
trench
gate
silicon carbide
epitaxial layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202210651597.0A
Other languages
English (en)
Other versions
CN114725219A (zh
Inventor
崔京京
章剑锋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ruineng Semiconductor Technology Co ltd
Original Assignee
Ruineng Semiconductor Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ruineng Semiconductor Technology Co ltd filed Critical Ruineng Semiconductor Technology Co ltd
Priority to CN202210651597.0A priority Critical patent/CN114725219B/zh
Publication of CN114725219A publication Critical patent/CN114725219A/zh
Application granted granted Critical
Publication of CN114725219B publication Critical patent/CN114725219B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H01L29/7825—Lateral DMOS transistors, i.e. LDMOS transistors with trench gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823418—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823437—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

本申请公开了一种碳化硅沟槽栅晶体管及其制造方法，涉及半导体器件领域。碳化硅沟槽栅晶体管包括：碳化硅衬底，碳化硅衬底包括第一表面；第一表面上设置有第一掺杂类型的外延层；外延层内埋置有多个间隔设置的第二掺杂类型的体区；体区包括底部区域以及与底部区域的一端连接的侧部区域；形成于外延层远离第一表面的表面上的多个栅极沟槽结构、多个源极沟槽结构、多个平面栅极结构以及多个阱区；在靠近栅极沟槽结构侧面的阱区内以及位于源极沟槽结构外侧的阱区内形成第一掺杂类型的第二掺杂区。根据本申请实施例，能够降低导通电阻，从而减少芯片面积和降低芯片成本。

Description

碳化硅沟槽栅晶体管及其制造方法
技术领域
本申请属于半导体器件领域，尤其涉及一种碳化硅沟槽栅晶体管及其制造方法。
背景技术
功率金属氧化物半导体场效应管（Metal-Oxide-Semiconductor Field-EffectTransistor，MOSFET）有三个管脚，分别为栅极（Gate）、漏极（Drain）和源极（Source）。功率MOSFET为电压型控制器件，驱动电路简单，驱动的功率小，而且开关速度快，具有高的工作频率。常用的MOSFET的结构有横向双扩散型场效应晶体管LDMOS（Lateral Double-Diffused MOS）、平面双扩散型场效应晶体管（Planar MOS）和沟槽双扩散型场效应晶体管（Trench MOS）。
现有的碳化硅沟槽双扩散型场效应晶体管是通过深PN结将中间的栅极沟槽结构包围，由于工艺的限制，元胞尺寸（pitch）无法进一步降低，存在芯片面积较大和成本较高的问题。
发明内容
本申请实施例提供一种碳化硅沟槽栅晶体管及其制造方法，能够降低导通电阻，从而减少芯片面积和降低芯片成本。
第一方面，本申请实施例提供一种碳化硅沟槽栅晶体管，包括：
第一掺杂类型的碳化硅衬底，碳化硅衬底包括第一表面；第一表面上设置有第一掺杂类型的外延层；
外延层内埋置有多个间隔设置的第二掺杂类型的体区；体区包括底部区域以及与底部区域的一端连接的侧部区域；
形成于外延层远离第一表面的表面上的多个栅极沟槽结构、多个源极沟槽结构、多个平面栅极结构以及多个阱区；其中，源极沟槽结构与侧部区域以及部分底部区域接触；栅极沟槽结构位于相邻体区之间；平面栅极结构位于源极沟槽结构的外侧；平面栅极结构的栅极层与栅极沟槽结构中的栅极层电连接；第二掺杂类型的阱区设置在栅极沟槽结构以及源极沟槽结构之间的间隔区域，并与侧部区域的一端连接；在靠近栅极沟槽结构侧面的阱区内以及位于源极沟槽结构外侧的阱区内形成第一掺杂类型的第二掺杂区；
第一掺杂类型与第二掺杂类型相反。
在一种可选的实施方式中，在源极沟槽结构远离侧部区域的侧面上设置有内嵌结构。
在一种可选的实施方式中，内嵌结构为外延层与源极沟槽结构的源极形成肖特基接触。
在一种可选的实施方式中，内嵌结构为外延层与源极沟槽结构的源极形成欧姆接触，阱区和体区在垂直于碳化硅衬底方向上的距离小于或等于第一预设距离，平面栅极结构两侧的体区在平行于碳化硅衬底方向上的距离小于第二预设距离。
在一种可选的实施方式中，碳化硅衬底还包括与第一表面相对的第二表面，第二表面设置有漏极结构。
在一种可选的实施方式中，栅极沟槽结构中的栅极层在栅极沟槽结构的预设晶面与平面栅极结构的栅极层连接。
第二方面，本申请实施例提供了一种碳化硅沟槽栅晶体管制造方法，包括：
提供第一掺杂类型的碳化硅衬底，碳化硅衬底包括第一表面；第一表面上设置有第一掺杂类型的外延层；
向外延层远离第一表面的表面进行第二掺杂类型的离子掺杂，以形成埋置在外延层的内部的多个间隔设置的第二掺杂类型的第一掺杂区；
在外延层远离第一表面的表面进行沟槽刻蚀，以使第一掺杂区形成包括底部区域以及与底部区域的一端连接的侧部区域的体区，并形成与体区的侧部区域以及部分底部区域接触的第一沟槽，以及位于相邻体区之间的第二沟槽；
对外延层远离第一表面的表面进行第二掺杂类型的离子掺杂，以形成第二掺杂类型的阱区；
在靠近第二沟槽侧面的阱区内以及位于第一沟槽的外侧的阱区内形成第一掺杂类型的第二掺杂区；
在第二沟槽内形成栅极沟槽结构以及在第一沟槽的外侧的外延层远离第一表面的表面区域形成平面栅极结构；平面栅极结构的栅极层与栅极沟槽结构中的栅极层电连接；
向第一沟槽内填充金属材料，以形成源极沟槽结构。
在一些可选的实施方式中，在向第一沟槽内填充金属材料，以形成源极沟槽结构之前，还包括：
在第一沟槽远离侧部区域的侧面上形成内嵌结构。
在一些可选的实施方式中，内嵌结构为外延层与源极沟槽结构的源极形成肖特基接触。
在一些可选的实施方式中，内嵌结构为外延层与源极沟槽结构的源极形成欧姆接触，阱区和体区在垂直于碳化硅衬底方向上的距离小于或等于第一预设距离，平面栅极结构两侧的体区在平行于碳化硅衬底方向上的距离小于或等于第二预设距离。
本申请实施例的碳化硅沟槽栅晶体管，碳化硅沟槽栅晶体管包括：形成于外延层远离第一表面的表面上的多个栅极沟槽结构、多个源极沟槽结构、多个平面栅极结构以及多个阱区。且平面栅极结构位于栅极沟槽结构的***，且与栅极沟槽结构电连接，也就是说，平面栅极结构包围栅极沟槽结构。通过平面栅极结构包围栅极沟槽结构的方式，增加了电流导通路径，进而降低导通电阻，从而能够减少芯片面积，降低芯片成本。
附图说明
为了更清楚地说明本申请实施例的技术方案，下面将对本申请实施例中所需要使用的附图作简单的介绍，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本申请提供的碳化硅沟槽栅晶体管的实施例的一种结构示意图；
图2是图1中A-A方向的剖面示意图的实施例的结构示意图；
图3是本申请提供的碳化硅沟槽栅晶体管制造方法的实施例的流程示区意图；
图4是本申请提供的第一掺杂类型的碳化硅衬底的截面结构示意图；
图5是本申请提供的形成第二掺杂类型的第一掺杂区的截面结构示意图；
图6是本申请提供的形成体区、第一沟槽和第二沟槽的截面结构示意图；
图7是本申请提供的形成第二掺杂类型的阱区的截面结构示意图；
图8是本申请提供的形成第一掺杂类型的第二掺杂区的截面结构示意图；
图9是本申请提供的形成栅极沟槽结构和平面栅极结构的截面结构示意图；
图10是本申请提供的形成内嵌结构的截面结构示意图。
附图元件符号说明：
1：碳化硅衬底；11：第一表面；12：第二表面；
2：外延层；21：体区；211：底部区域；212：侧部区域；22：栅极沟槽结构；221：栅极层；222：氧化层；23：源极沟槽结构；24：平面栅极结构；25：阱区；251：第二掺杂区；26：内嵌结构；27：第一沟槽；28：第二沟槽；29：第一掺杂区；
3：漏极结构。
在附图中，相同的部件使用相同的附图标记。附图并未按照实际的比例绘制。
具体实施方式
下面将详细描述本申请的各个方面的特征和示例性实施例。在下面的详细描述中，提出了许多具体细节，以便提供对本申请的全面理解。但是，对于本领域技术人员来说很明显的是，本申请可以在不需要这些具体细节中的一些细节的情况下实施。下面对实施例的描述仅仅是为了通过示出本申请的示例来提供对本申请的更好的理解。在附图和下面的描述中，至少部分的公知结构和技术没有被示出，以便避免对本申请造成不必要的模糊；并且，为了清晰，可能夸大了部分结构的尺寸。此外，下文中所描述的特征、结构或特性可以以任何合适的方式结合在一个或更多实施例中。
下述描述中出现的方位词均为图中示出的方向，并不是对本申请的碳化硅MOSFET半导体器件以及碳化硅MOSFET半导体器件制作方法的具体结构进行限定。在本申请的描述中，还需要说明的是，除非另有明确的规定和限定，术语“安装”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是直接相连，也可以间接相连。对于本领域的普通技术人员而言，可视具体情况理解上述术语在本申请中的具体含义。
为了解决现有技术问题，本申请实施例提供了一种碳化硅沟槽栅晶体管及其制造方法。下面首先对本申请实施例所提供的碳化硅沟槽栅晶体管进行介绍。
图1示出了本申请提供的碳化硅沟槽栅晶体管的实施例的一种结构示意图。
如图1所示，图1示出了碳化硅沟槽栅晶体管的四个元胞（pitch）的结构示意图。
在本实施例中，元胞指碳化硅沟槽晶体管有源区域的导电结构的最小重复单元。本申请中的结构示意图均为在结构原理上的示意，功率器件包含的各部件的实际尺寸、细节位置等可依据实际情况调整。图1以碳化硅沟槽栅晶体管包括四个元胞为例，但并不以此为限制，碳化硅沟槽栅晶体管包括的元胞数量可以根据实际情况设置，在此不做限定。
可选的，上述元胞的形状为如图1所示的“回”型。
请一并参阅图2和图10，图2是本图1中A-A方向的剖面示意图的实施例的结构示意图。如图2所示，本申请实施例提供的碳化硅沟槽栅晶体管包括：
第一掺杂类型的碳化硅衬底1，上述碳化硅衬底1包括第一表面11；上述第一表面11上设置有第一掺杂类型的外延层2；
上述外延层2内埋置有多个间隔设置的第二掺杂类型的体区21；上述体区21包括底部区域211以及与上述底部区域211的一端连接的侧部区域212；
形成于上述外延层2远离上述第一表面11的表面上的多个栅极沟槽结构22、多个源极沟槽结构23、多个平面栅极结构24以及多个阱区25；其中，上述源极沟槽结构23与上述侧部区域212以及部分底部区域211接触；上述栅极沟槽结构22位于相邻上述体区21之间；上述平面栅极结构24位于上述源极沟槽结构23的外侧；上述平面栅极结构24的栅极层221与上述栅极沟槽结构22中的栅极层221电连接；上述第二掺杂类型的阱区25设置在上述栅极沟槽结构22以及上述源极沟槽结构23之间的间隔区域，并与上述侧部区域212的一端连接；在靠近上述栅极沟槽结构22侧面的阱区25内以及位于上述源极沟槽结构23外侧的阱区25内形成上述第一掺杂类型的第二掺杂区251；
上述第一掺杂类型与上述第二掺杂类型相反。
本申请实施例的碳化硅沟槽栅晶体管，碳化硅沟槽栅晶体管包括：形成于外延层远离第一表面的表面上的多个栅极沟槽结构、多个源极沟槽结构、多个平面栅极结构以及多个阱区。且平面栅极结构位于栅极沟槽结构的***，且与栅极沟槽结构电连接，也就是说，平面栅极结构包围栅极沟槽结构。通过平面栅极结构包围栅极沟槽结构的方式，增加了电流导通路径，进而降低导通电阻，从而能够减少芯片面积，降低芯片成本。
在本实施例中，第一掺杂类型为N型，第二掺杂类型为P型。上述第一掺杂类型的碳化硅衬底1可以为N型的碳化硅衬底1。上述第一掺杂类型的外延层2可以为N型的外延层2。
上述外延层2可以为至少一个外延层2。例如，上述外延层2可以由碳化硅等至少一种半导体材料形成。本实施例以上述外延层2为碳化硅外延层为例，碳化硅可以具有比硅宽的带隙，因此与硅相比在高温下也能保持稳定性；另外，因为碳化硅的击穿电场高于硅的击穿电场，因此碳化硅与硅相比在高温下也可以稳定地操作。
上述栅极沟槽结构22和上述源极沟槽结构23的形状可以为正方体和长方体等。上述栅极沟槽结构22与上述源极沟槽结构23在垂直于上述碳化硅衬底1方向上的深度可以相同，也可以不同，在此不作限定。
上述栅极沟槽结构22和上述平面栅极结构24均可以包括栅极层221和氧化层222。上述栅极层221可以包括多晶硅或金属材料等。上述氧化层222可以是二氧化硅等氧化物。
上述平面栅极结构24的栅极层221与上述栅极沟槽结构22中的栅极层221电连接，能够给上述平面栅极结构24和上述栅极沟槽结构22同时加信号。
为了让电流导通更均衡，在一些可选的实施方式中，上述栅极沟槽结构22中的栅极层221在上述栅极沟槽结构22的预设晶面可以与上述平面栅极结构24的栅极层221连接。
上述预设晶面可以为沟道迁移率最小的晶面。上述栅极沟槽结构22中一般存在沟道迁移率最小的晶面（如<-1-120>面），如果此晶面上的沟道与其它晶面上的沟道同时导通，会引起电流不均衡问题，将上述栅极沟槽结构22中沟道迁移率最小的晶面的源极上方上不设置与源极沟槽结构23接触，取而代之的是设置栅极沟槽结构22中的多晶硅与上述平面栅极结构24连接，能够平衡不同晶面沟道上的电子分布，让电流导通更均衡。
在一些可选的实施方式中，上述碳化硅衬底1还可以包括与上述第一表面11相对的第二表面12，上述第二表面12设置有漏极结构3。
上述第二掺杂类型的阱区25可以为P型的阱区25。在靠近上述栅极沟槽结构22侧面的阱区25内以及位于上述源极沟槽结构23外侧的阱区25内形成N型的第二掺杂区251。
作为一个示例，上述碳化硅沟槽栅晶体管处于正向模式，上述漏极结构3施加高压，上述源极沟槽结构23的电势为0V时，上述漏极结构3与上述源极沟槽结构23之间的电压Vds＞0，上述第二掺杂区251中的N+和上述外延层2中间隔着上述阱区25，不能导通，无电流。当上述栅极沟槽结构22以及上述平面栅极结构24施加15V电压时，上述阱区25面向上述栅极沟槽结构22的表面以及面向上述平面栅极结构24的表面由P型变为N型，电子通过上述栅极沟槽结构22及上述平面栅极结构24流向上述漏极结构3。
上述第一掺杂类型与上述第二掺杂类型相反，可以理解为上述第一掺杂类型为N型，上述第二掺杂类型为P型。
为了保护栅极沟槽结构22的氧化层222，在一些可选的实施方式中，在上述源极沟槽结构23远离上述侧部区域212的侧面上可以设置有内嵌结构26。
上述内嵌结构26可以降低碳化硅MOSFET反向导通时的开启电压。
在一些可选的实施方式中，上述内嵌结构26可以为外延层2与源极沟槽结构23的源极形成肖特基接触。
在本实施方式中，上述内嵌结构26可以设置于上述元胞的平面栅极结构24部分，上述源极沟槽结构23远离上述侧部区域212的侧面上。实际工艺中，由于上述栅极沟槽结构22的氧化层222的角部处电场很大，需要保护上述栅极沟槽结构22的氧化层222，所以上述栅极沟槽结构22两侧的体区21之间的距离很小，因而上述栅极沟槽结构22内的JFET电阻很大，如果将上述内嵌结构26设置于上述侧部区域212的侧面上，会增大上述内嵌结构26导通的电阻。而上述平面栅极结构的24两侧的体区21之间的距离大于上述栅极沟槽结构22两侧的体区21之间的距离，上述平面栅极结构24内的JFET电阻较小，上述内嵌结构26设置于上述源极沟槽结构23远离上述侧部区域212的侧面上，相对于上述内嵌结构26设置于上述侧部区域212的侧面上，能够降低上述内嵌结构26导通的电阻。
例如，上述内嵌结构26可以为结势垒肖特基整流管（Junction-Barrier-Schottky-Rectifier，JBS）。上述内嵌结构26的导通电压为1V，而碳化硅PN二极管的导通开启电压为2.6V，因此，在反向模式时，上述内嵌结构26在1V的情况下就能导通，有效降低了碳化硅MOSFET结构反向导通时的开启电压。另外，内嵌结构26为单极性器件结构，在关断时几乎无反向恢复时间，能够提高关断速度。
可选的，上述内嵌结构26可以相对于上述第一表面11垂直设置，相比于上述内嵌结构26相对于上述第一表面11平行设置，能够节约上述碳化硅沟槽晶体管的横向面积。
在一些可选的实施方式中，上述内嵌结构26可以为上述外延层2与上述源极沟槽结构23的源极形成欧姆接触，上述阱区25和上述体区的底部区域211在垂直于上述碳化硅衬底1方向上的距离小于或等于第一预设距离，上述平面栅极结构24两侧的体区21在平行于上述碳化硅衬底1方向上的距离小于或等于第二预设距离。
上述第一预设距离和上述第二预设距离可以相等，也可以不相等，在此不做限定。
由于上述阱区25和上述体区的底部区域211在垂直于上述碳化硅衬底1方向上的距离小于或等于第一预设距离，上述栅极沟槽结构22两侧的体区21在平行于上述碳化硅衬底1方向上的距离小于或等于第二预设距离。上述阱区25和上述体区的底部区域211在垂直于上述碳化硅衬底1方向上的距离较短，可以形成明显的夹断势垒，再叠加由于上述栅极沟槽结构22两侧的体区21在平行于上述碳化硅衬底1方向上的距离也较短，进一步屏蔽上述内嵌结构26在碳化硅MOSFET正向阻断时承受的电应力，上述内嵌结构26即使为上述外延层2与上述源极沟槽结构23的源极形成的欧姆接触，为纯阻性结构，也可以在碳化硅MOSFET正向阻断时不成为电流泄漏通道，同时在碳化硅MOSFET反向模式下，成为电流导通通道，降低反向导通压降，同时在关断时几乎无反向恢复时间，能够提高关断速度。
值得注意的是，本实施例以第一掺杂类型为N型，第二掺杂类型为P型为例。但在实际实施时，上述碳化硅衬底1不限于N型，也可以为P型。当上述碳化硅衬底1为P型时，相应地，上述外延层2、上述体区21、上述阱区25和上述第二掺杂区251等结构的导电类型也要发生变化。
基于上述实施例提供的碳化硅沟槽栅晶体管，本申请还提供了碳化硅沟槽栅晶体管的制造方法。以下将对上述碳化硅沟槽栅晶体管的制作方法进行说明。
图3是本申请提供的碳化硅沟槽栅晶体管制造方法的实施例的流程示意图。
如图3所示，碳化硅沟槽栅晶体管制造方法包括步骤S310至S370。请一并参阅图4至图10。图4至图10是本申请提供的碳化硅沟槽栅晶体管制造方法一系列制程对应的截面结构示意图。
S310、提供第一掺杂类型的碳化硅衬底1，上述碳化硅衬底1包括第一表面11；上述第一表面11上设置有上述第一掺杂类型的外延层2。
在本实施例中，上述第一掺杂类型的碳化硅衬底1为N型的碳化硅衬底1。
如图4所示，首先提供N型的碳化硅衬底1，然后在上述碳化硅衬底1上进行第一次外延，形成N型的外延层2。
S320、向所述外延层2远离所述第一表面11的表面进行第二掺杂类型的离子掺杂，以形成埋置在所述外延层2内部的多个间隔设置的所述第二掺杂类型的第一掺杂区29。
如图5所示，向上述外延层2远离上述第一表面11的表面进行P的离子掺杂，以形成埋置在上述外延层2内部的多个间隔设置的P型的第一掺杂区29，具体可以包括：
向上述外延层2远离上述第一表面11的表面进行P的离子掺杂，以形成在上述外延层2表面的多个间隔设置的P型的第一掺杂区29；
在上述外延层2表面进行第二次外延，以形成埋置在上述外延层2内部的多个间隔设置的P型的第一掺杂区29。
S330、在所述外延层2远离所述第一表面11的表面进行沟槽刻蚀，以使所述第一掺杂区29形成包括底部区域211以及与所述底部区域211的一端连接的侧部区域212的体区21，并形成与所述体区21的侧部区域212以及部分底部区域211接触的第一沟槽27，以及位于相邻所述体区21之间的第二沟槽28。
如图6所示，上述在上述外延层2远离上述第一表面11的表面进行沟槽刻蚀，以使上述第一掺杂区29形成包括底部区域211以及与上述底部区域211的一端连接的侧部区域212的体区21，并形成与上述体区21的侧部区域212以及部分底部区域211接触的第一沟槽27，以及位于相邻上述体区21之间的第二沟槽28，具体可以包括：
在上述外延层2远离上述第一表面11的表面往下进行第一次沟槽刻蚀，形成多个上述第一沟槽27和多个上述第二沟槽28；
在上述第一掺杂区29上从上往下进行第二次沟槽刻蚀，形成体区21的底部区域211以及侧部区域212。
在一种可选的实施方式中，上述第一掺杂区29可以为体区21的底部区域211；
上述在上述外延层2远离上述第一表面11的表面进行沟槽刻蚀，以使上述第一掺杂区29形成包括底部区域211以及与上述底部区域211的一端连接的侧部区域212的体区21，并形成与上述体区21的侧部区域212以及部分底部区域211接触的第一沟槽27，以及位于相邻上述体区21之间的第二沟槽28，具体可以包括：
在上述外延层2远离上述第一表面11的表面往下进行沟槽刻蚀，形成多个上述第一沟槽27和多个上述第二沟槽28；
在各个上述第一沟槽27靠近所述第二沟槽28的一侧，注入P+型的离子掺杂，形成上述体区21的侧部区域212。
值得注意的是，上述实施方式以先形成多个上述第一沟槽27和多个上述第二沟槽28，再注入P+型的离子掺杂形成上述侧部区域212为例，在其他实施方式中，也可以先注入P+型的离子掺杂，再形成多个上述第一沟槽27和多个上述第二沟槽28，在此不做限定。
S340、对所述外延层2远离所述第一表面11的表面进行所述第二掺杂类型的离子掺杂，以形成所述第二掺杂类型的阱区25。
如图7所示，在上述外延层2远离上述第一表面11的表面注入P+型的离子掺杂，形成P型的阱区25。
S350、在靠近所述第二沟槽28的侧面的阱区25内以及位于所述第一沟槽27的外侧的阱区25内形成所述第一掺杂类型的第二掺杂区251。
如图8所示，上述在靠近上述第二沟槽28的侧面的阱区25内以及位于上述第一沟槽27的外侧的阱区25内形成上述第一掺杂类型的第二掺杂区251，具体可以包括：
在靠近上述第二沟槽28的侧面的阱区25以及位于上述第一沟槽27的外侧的阱区25注入N+型的离子掺杂，形成N型的第二掺杂区251。
S360、在所述第二沟槽28内形成栅极沟槽结构22以及在所述第一沟槽27的外侧的所述外延层2远离所述第一表面11的表面区域形成平面栅极结构24；所述平面栅极结构24的栅极层221与所述栅极沟槽结构22中的栅极层221电连接。
如图9所示，上述在上述第二沟槽28内形成栅极沟槽结构22以及在上述第一沟槽27的外侧的上述外延层2远离上述第一表面11的表面区域形成平面栅极结构24，具体可以包括：
在上述外延层2形成目标区域的氧化层；
在所述第二沟槽28内形成栅极层221，以形成栅极沟槽结构22，以及，在上述第一沟槽27的外侧的上述外延层2远离上述第一表面11的表面区域形成栅极层221，以形成平面栅极结构24。
在一些实施方式中，上述在上述外延层2形成目标区域的氧化层，可以是在上述外延层2上的预设区域的放置掩模板，对上述外延层2进行氧化，形成目标区域的氧化层。
或者，在一些实施方式中，上述在上述外延层2形成目标区域的氧化层，具体可以包括：
对上述外延层2进行氧化，得到上述外延层2的氧化层；
去除上述外延层2上预设区域的氧化层，得到目标区域的氧化层。
上述目标区域可以包括上述栅极沟槽结构22的内表面、上述平面栅极结构24的内表面和上述平面栅极结构24的外表面。
上述预设区域可以为除上述目标区域以外的其他区域。
上述平面栅极结构24的栅极层221与上述栅极沟槽结构22中的栅极层221电连接，能够给上述平面栅极结构24和上述栅极沟槽结构22同时加信号。
S370、向所述第一沟槽27内填充金属材料，以形成源极沟槽结构23。
形成的源极沟槽结构23如图9所示。
为了保护栅极沟槽结构的氧化层，在一些实施方式中，在向上述第一沟槽27内填充金属材料，以形成源极沟槽结构23之前，还包括：
在上述第一沟槽27远离上述侧部区域212的侧面上形成内嵌结构26。
形成的上述内嵌结构26如图10所示。
在一些实施方式中，上述内嵌结构26可以为外延层2与源极沟槽结构23的源极形成肖特基接触。
具体的，在上述第一沟槽27远离上述侧部区域212的侧面上放入内嵌结构26。
例如，上述内嵌结构26可以为结势垒肖特基整流管（Junction-Barrier-Schottky-Rectifier，JBS）。上述内嵌结构26的导通开启电压为1V，而碳化硅PN二极管的导通开启电压为2.6V，因此，在反向模式时，上述内嵌结构26在1V的情况下就能导通，有效降低了碳化硅MOSFET结构反向导通时的开启电压。另外，内嵌结构26为单极性器件结构，在关断时几乎无反向恢复时间，能够提高关断速度。
可选的，上述内嵌结构26可以相对于上述第一表面11垂直设置，相比于上述内嵌结构26相对于上述第一表面11平行设置，能够节约上述碳化硅沟槽晶体管的横向面积。
在一些实施方式中，上述内嵌结构26可以为上述外延层2与上述源极沟槽结构23的源极形成欧姆接触，上述阱区25和上述体区的底部区域211在垂直于上述碳化硅衬底1方向上的距离小于或等于第一预设距离，上述平面栅极结构24两侧的体区21在平行于上述碳化硅衬底1方向上的距离小于或等于第二预设距离。
上述第一预设距离和上述第二预设距离可以相等，也可以不相等，在此不做限定。
由于上述阱区25和上述体区的底部区域211在垂直于上述碳化硅衬底1方向上的距离小于或等于第一预设距离，上述栅极沟槽结构22两侧的体区21在平行于上述碳化硅衬底1方向上的距离小于或等于第二预设距离。上述阱区25和上述体区的底部区域211在垂直于上述碳化硅衬底1方向上的距离较短，可以形成明显的夹断势垒，再叠加由于上述栅极沟槽结构22两侧的体区21在平行于上述碳化硅衬底1方向上的距离也较短，进一步屏蔽上述内嵌结构26在碳化硅MOSFET正向阻断时承受的电应力，上述内嵌结构26即使为上述外延层2与上述源极沟槽结构23的源极形成的欧姆接触，为纯阻性结构，也可以在碳化硅MOSFET正向阻断时不成为电流泄漏通道，同时在碳化硅MOSFET反向模式下，成为电流导通通道，降低反向导通压降，同时在关断时几乎无反向恢复时间，能够提高关断速度。
在一些实施方式中，上述碳化硅衬底1还可以包括与上述第一表面11相对的第二表面12，上述第二表面12设置有漏极结构3。
为了让电流导通更均衡，在一些实施方式中，上述栅极沟槽结构22中的栅极层221在上述栅极沟槽结构22的预设晶面与上述平面栅极结构24的栅极层221连接。
上述预设晶面可以为沟道迁移率最小的晶面。上述栅极沟槽结构22中一般存在沟道迁移率最小的晶面（如<-1-120>面），如果此晶面上的沟道与其它晶面上的沟道同时导通，会引起电流不均衡问题，将上述栅极沟槽结构22中沟道迁移率最小的晶面的源极上方不设置与源极沟槽结构23接触，取而代之的是设置栅极沟槽结构22中的多晶硅与上述平面栅极结构24连接，能够平衡不同晶面沟道上的电子分布，让电流导通更均衡。
值得注意的是，本实施例以第一掺杂类型为N型，第二掺杂类型为P型为例。但在实际实施时，上述碳化硅衬底1不限于N型，也可以为P型。当上述碳化硅衬底1为P型时，相应地，上述外延层2、上述体区21、上述阱区25和上述第二掺杂区251等结构的导电类型也要发生变化。
虽然已经参考优选实施例对本申请进行了描述，但在不脱离本申请的范围的情况下，可以对其进行各种改进并且可以用等效物替换其中的部件。尤其是，只要不存在结构冲突，各个实施例中所提到的各项技术特征均可以任意方式组合起来。本申请并不局限于文中公开的特定实施例，而是包括落入权利要求的范围内的所有技术方案。

Claims (3)

1.一种碳化硅沟槽栅晶体管，其特征在于，包括：
第一掺杂类型的碳化硅衬底，所述碳化硅衬底包括第一表面；所述第一表面上设置有第一掺杂类型的外延层；
所述外延层内埋置有多个间隔设置的第二掺杂类型的体区；所述体区包括底部区域以及与所述底部区域的一端连接的侧部区域；
形成于所述外延层远离所述第一表面的表面上的多个栅极沟槽结构、多个源极沟槽结构、多个平面栅极结构以及多个阱区；其中，所述源极沟槽结构与所述侧部区域以及部分底部区域接触；所述栅极沟槽结构位于相邻所述体区之间；所述平面栅极结构位于所述源极沟槽结构的远离所述栅极沟槽结构的一侧；所述平面栅极结构的栅极层与所述栅极沟槽结构中的栅极层电连接；所述第二掺杂类型的阱区设置在所述栅极沟槽结构以及所述源极沟槽结构之间的间隔区域，并与所述侧部区域的一端连接；在靠近所述栅极沟槽结构侧面的阱区内以及位于所述源极沟槽结构远离所述栅极沟槽结构的一侧的阱区内形成所述第一掺杂类型的第二掺杂区；
所述第一掺杂类型与所述第二掺杂类型相反；
在所述源极沟槽结构远离所述侧部区域的侧面上设置有内嵌结构；
所述内嵌结构为所述外延层与所述源极沟槽结构的源极形成肖特基接触；
或者，所述内嵌结构为所述外延层与所述源极沟槽结构的源极形成欧姆接触，所述阱区和所述体区在垂直于所述碳化硅衬底方向上的距离小于或等于第一预设距离，所述平面栅极结构两侧的体区在平行于所述碳化硅衬底方向上的距离小于或等于第二预设距离。
2.根据权利要求1所述的碳化硅沟槽栅晶体管，其特征在于，所述碳化硅衬底还包括与所述第一表面相对的第二表面，所述第二表面设置有漏极结构。
3.一种碳化硅沟槽栅晶体管制造方法，其特征在于，包括：
提供第一掺杂类型的碳化硅衬底，所述碳化硅衬底包括第一表面；所述第一表面上设置有第一掺杂类型的外延层；
向所述外延层远离所述第一表面的表面进行第二掺杂类型的离子掺杂，以形成埋置在所述外延层的内部的多个间隔设置的所述第二掺杂类型的第一掺杂区；
在所述外延层远离所述第一表面的表面进行沟槽刻蚀，以使所述第一掺杂区形成包括底部区域以及与所述底部区域的一端连接的侧部区域的体区，并形成与所述体区的侧部区域以及部分底部区域接触的第一沟槽，以及位于相邻所述体区之间的第二沟槽；
对所述外延层远离所述第一表面的表面进行所述第二掺杂类型的离子掺杂，以形成所述第二掺杂类型的阱区；
在靠近所述第二沟槽的侧面的阱区内以及位于所述第一沟槽远离所述第二沟槽一侧的阱区内形成所述第一掺杂类型的第二掺杂区；
在所述第二沟槽内形成栅极沟槽结构以及在所述第一沟槽远离所述第二沟槽一侧的所述外延层远离所述第一表面的表面区域形成平面栅极结构；所述平面栅极结构的栅极层与所述栅极沟槽结构中的栅极层电连接；
向所述第一沟槽内填充金属材料，以形成源极沟槽结构；
在向所述第一沟槽内填充金属材料，以形成源极沟槽结构之前，还包括：
在所述第一沟槽远离所述侧部区域的侧面上形成内嵌结构；
所述内嵌结构为所述外延层与所述源极沟槽结构的源极形成肖特基接触；
或者，所述内嵌结构为所述外延层与所述源极沟槽结构的源极形成欧姆接触，所述阱区和所述体区在垂直于所述碳化硅衬底方向上的距离小于或等于第一预设距离，所述平面栅极结构两侧的体区在平行于所述碳化硅衬底方向上的距离小于或等于第二预设距离。
CN202210651597.0A 2022-06-10 2022-06-10 碳化硅沟槽栅晶体管及其制造方法 Active CN114725219B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210651597.0A CN114725219B (zh) 2022-06-10 2022-06-10 碳化硅沟槽栅晶体管及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210651597.0A CN114725219B (zh) 2022-06-10 2022-06-10 碳化硅沟槽栅晶体管及其制造方法

Publications (2)

Publication Number Publication Date
CN114725219A CN114725219A (zh) 2022-07-08
CN114725219B true CN114725219B (zh) 2022-09-09

Family

ID=82233037

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210651597.0A Active CN114725219B (zh) 2022-06-10 2022-06-10 碳化硅沟槽栅晶体管及其制造方法

Country Status (1)

Country Link
CN (1) CN114725219B (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104979346A (zh) * 2014-04-14 2015-10-14 万国半导体股份有限公司 低速开关应用的mosfet开关电路
CN108538910A (zh) * 2018-02-13 2018-09-14 株洲中车时代电气股份有限公司 具有复合栅的igbt芯片
CN114497201A (zh) * 2021-12-31 2022-05-13 松山湖材料实验室 集成体继流二极管的场效应晶体管、其制备方法及功率器件

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7910983B2 (en) * 2008-09-30 2011-03-22 Infineon Technologies Austria Ag MOS transistor having an increased gate-drain capacitance
JP2019057682A (ja) * 2017-09-22 2019-04-11 ルネサスエレクトロニクス株式会社 半導体装置の製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104979346A (zh) * 2014-04-14 2015-10-14 万国半导体股份有限公司 低速开关应用的mosfet开关电路
CN108538910A (zh) * 2018-02-13 2018-09-14 株洲中车时代电气股份有限公司 具有复合栅的igbt芯片
CN114497201A (zh) * 2021-12-31 2022-05-13 松山湖材料实验室 集成体继流二极管的场效应晶体管、其制备方法及功率器件

Also Published As

Publication number Publication date
CN114725219A (zh) 2022-07-08

Similar Documents

Publication Publication Date Title
US20220149167A1 (en) Semiconductor device and power converter
US9653599B2 (en) Semiconductor device and method of manufacturing semiconductor device
US9093522B1 (en) Vertical power MOSFET with planar channel and vertical field plate
US9252251B2 (en) Semiconductor component with a space saving edge structure
JP2018182335A (ja) 絶縁ゲート型炭化珪素半導体装置及びその製造方法
US8779504B2 (en) Semiconductor device
JP5646044B2 (ja) 炭化珪素半導体装置およびその製造方法
US20120126317A1 (en) Accufet with integrated clamping circuit
JP2012089824A (ja) 半導体素子およびその製造方法
US11652099B2 (en) Concept for silicon for carbide power devices
US9704954B2 (en) Semiconductor device and a method for forming a semiconductor device
JP2023162328A (ja) 縦型電界効果トランジスタおよびその形成のための方法
CN114843346B (zh) 低阻沟槽型碳化硅晶体管及其制造方法
WO2017048541A1 (en) Lateral power mosfet with non-horizontal resurf structure
CN114725219B (zh) 碳化硅沟槽栅晶体管及其制造方法
US20220173227A1 (en) Finfet power semiconductor devices
KR102030464B1 (ko) 레터럴 타입의 전력 반도체 소자
CN107863378B (zh) 超结mos器件及其制造方法
KR101788415B1 (ko) 반도체 소자 및 그 소자의 제조 방법
US20230246102A1 (en) Superjunction semiconductor device
CN210325806U (zh) 一种具有jfet区布图设计的半导体器件
US12034001B2 (en) Concept for silicon carbide power devices
US20230352577A1 (en) Vertical shielded gate accumulation field effect transistor
KR102030463B1 (ko) 레터럴 타입의 전력 반도체 소자
WO2023112547A1 (ja) 半導体装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant