CN107785394A - 显示装置 - Google Patents

显示装置 Download PDF

Info

Publication number
CN107785394A
CN107785394A CN201611256662.0A CN201611256662A CN107785394A CN 107785394 A CN107785394 A CN 107785394A CN 201611256662 A CN201611256662 A CN 201611256662A CN 107785394 A CN107785394 A CN 107785394A
Authority
CN
China
Prior art keywords
electrode
pad electrode
recess
convex portion
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201611256662.0A
Other languages
English (en)
Other versions
CN107785394B (zh
Inventor
闵盛俊
李撰雨
金涩琪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LG Display Co Ltd
Original Assignee
LG Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Display Co Ltd filed Critical LG Display Co Ltd
Publication of CN107785394A publication Critical patent/CN107785394A/zh
Application granted granted Critical
Publication of CN107785394B publication Critical patent/CN107785394B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5387—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1218—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or structure of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1216—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/821—Patterning of a layer by embossing, e.g. stamping to form trenches in an insulating layer
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H01L2021/60277—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation involving the use of conductive adhesives
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K77/00—Constructional details of devices covered by this subclass and not covered by groups H10K10/80, H10K30/80, H10K50/80 or H10K59/80
    • H10K77/10—Substrates, e.g. flexible substrates

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

一种显示装置，包括：基板，所述基板包括显示输入图像的显示区域、以及具有凸部和凹部的焊盘部，所述凸部和所述凹部交替设置在显示区域外部并且具有高度差；和附接至焊盘部的电路元件，所述电路元件包括***焊盘部的凹部中的凸块。所述焊盘部进一步包括：下部焊盘电极，所述下部焊盘电极电连接至从显示区域延伸的信号线；设置在下部焊盘电极上的第一绝缘层，所述第一绝缘层具有用于限定所述凸部和所述凹部的图案；和设置在第一绝缘层上的上部焊盘电极，所述上部焊盘电极通过贯穿第一绝缘层的第一接触孔连接至下部焊盘电极并且延伸至凹部的至少一部分。

Description

显示装置
技术领域
本发明的实施方式涉及一种显示装置。
背景技术
随着信息技术的发展，用作用户与信息之间的连接媒介的显示装置的市场逐渐增长。因而，诸如有机发光二极管(OLED)显示器、液晶显示器(LCD)和等离子显示面板(PDP)之类的显示装置的使用正在增加。
OLED显示器是自发光显示装置。因而，OLED显示器可被制造成比需要背光单元的液晶显示器具有更低的功耗和更薄的外形。此外，OLED显示器具有宽视角和快速响应时间的优点。由于OLED显示器的工艺技术已发展成批量生产大屏幕显示器，所以OLED显示器在与液晶显示器竞争的同时其市场扩大。
OLED显示器的每个像素包括具有自发光结构的有机发光二极管(OLED)。OLED显示器根据发光材料的种类、发光方法、发光结构、驱动方法等可进行各种分类。例如，OLED显示器根据发光方法可分为荧光发光型和磷光发光型。此外，OLED显示器根据发光结构可分为顶部发光型和底部发光型。此外，OLED显示器根据驱动方法可分为无源矩阵OLED(PMOLED)显示器和有源矩阵OLED(AMOLED)显示器。
显示装置包括驱动器集成电路(IC)，驱动器IC给显示面板的数据线提供数据信号并且给显示面板的栅极线提供与数据信号同步的栅极信号。作为用于将驱动器IC连接至显示面板的方法，已知的是用于将其上安装有IC的柔性膜附接至显示面板的膜上芯片(COF)方法、用于将IC直接安装在基板上的玻璃上芯片(COG)方法等。
为了将驱动器IC连接至显示面板，显示面板中包括的焊盘和柔性膜中包括的凸块(bump)对齐并在它们之间***各向异性导电膜。接着，执行带贴合(tap bonding)工艺，以将焊盘电连接至凸块，并且将显示面板的焊盘和柔性膜相互按压。
在带贴合工艺中，组成各向异性导电膜的导电球由于具有移动性而不位于焊盘与凸块之间，而是可移动到外部。因此，会产生焊盘与凸块之间的较差电连接(例如，断连)。此外，柔性膜会由于在执行带贴合工艺时产生的热量而变形，凸块的位置会由于柔性膜的变形而偏移。在该情形中，因为凸块未设置在指定位置，所以可产生焊盘与凸块之间的较差电连接(例如，断连)。
发明内容
本发明的实施方式提供了一种能够很容易对齐焊盘和凸块的显示装置。
在一个方面中，提供了一种显示装置，包括：基板，所述基板包括显示输入图像的显示区域、以及具有凸部和凹部的焊盘部，所述凸部和所述凹部交替设置在所述显示区域外部并且所述凸部与所述凹部之间具有高度差；和附接至所述焊盘部的电路元件，所述电路元件包括***所述焊盘部的所述凹部中的凸块，其中所述焊盘部包括：下部焊盘电极，所述下部焊盘电极电连接至从所述显示区域延伸的信号线；设置在所述下部焊盘电极上的第一绝缘层，所述第一绝缘层具有用于限定所述凸部和所述凹部的图案；和上部焊盘电极，所述上部焊盘电极设置在所述第一绝缘层上，所述上部焊盘电极通过贯穿所述第一绝缘层的第一接触孔连接至所述下部焊盘电极并且所述上部焊盘电极延伸至所述凹部的至少一部分。
所述显示装置进一步包括夹在所述焊盘部与所述电路元件之间的各向异性导电膜。所述上部焊盘电极通过所述各向异性导电膜连接至所述凹部中的所述凸块。
所述各向异性导电膜包括粘合剂树脂和分布在所述粘合剂树脂中的多个导电球，并且所述导电球被保持在所述凹部中。
所述凹部的形状由平坦表面和从所述平坦表面两侧延伸的两个倾斜表面限定。所述上部焊盘电极覆盖所述两个倾斜表面之一并覆盖所述平坦表面的至少一部分。
所述焊盘部包括按顺序设置的第一凸部、第一凹部、第二凸部和第二凹部。所述上部焊盘电极包括彼此相邻的第一上部焊盘电极和第二上部焊盘电极。所述第一凸部的形状由第一倾斜表面、连接至所述第一倾斜表面的一侧的第一平坦表面、以及连接至所述第一平坦表面的一侧的第二倾斜表面限定。所述第一凹部的形状由所述第二倾斜表面、连接至所述第二倾斜表面的一侧的第二平坦表面、以及连接至所述第二平坦表面的一侧的第三倾斜表面限定。所述第二凸部的形状由所述第三倾斜表面、连接至所述第三倾斜表面的一侧的第三平坦表面、以及连接至所述第三平坦表面的一侧的第四倾斜表面限定。所述第二凹部的形状由所述第四倾斜表面、连接至所述第四倾斜表面的一侧的第四平坦表面、以及连接至所述第四平坦表面的一侧的第五倾斜表面限定。所述第一上部焊盘电极覆盖所述第一平坦表面的至少一部分、所述第二倾斜表面、以及所述第二平坦表面的至少一部分。所述第二上部焊盘电极覆盖所述第三平坦表面的至少一部分、所述第四倾斜表面、以及所述第四平坦表面的至少一部分。
所述焊盘部进一步包括位于所述下部焊盘电极与所述第一绝缘层之间的第二绝缘层。
所述第二绝缘层仅设置在所述焊盘部的所述凸部中。
所述信号线设置在所述下部焊盘电极下方并且在所述下部焊盘电极与所述信号线之间夹有第三绝缘层，所述信号线通过贯穿所述第三绝缘层的第三接触孔连接至所述下部焊盘电极并且所述信号线连接至所述显示区域的栅极线。
所述信号线设置在与所述下部焊盘电极相同的层上，所述信号线连接至所述下部焊盘电极，并且所述信号线连接至所述显示区域的数据线。
所述显示区域包括多个子像素。每个子像素包括：位于所述基板上的半导体层；位于所述半导体层上并与所述半导体层部分重叠的栅极电极，在所述栅极电极与所述半导体层之间夹有栅极绝缘层；源极电极和漏极电极，所述源极电极和所述漏极电极位于覆盖所述栅极电极的层间介电层上，并且通过贯穿所述层间介电层的源极接触孔和漏极接触孔分别连接至所述半导体层的两侧；和第一电极，所述第一电极位于覆盖所述源极电极和所述漏极电极的钝化层和覆层上，并且经由贯穿所述钝化层和所述覆层的通孔连接至所述漏极电极。所述上部焊盘电极设置在与所述第一电极相同的层上并且包括与所述第一电极相同的材料。
在另一个方面中，提供了一种显示装置，包括：基板，所述基板包括显示输入图像的显示区域、以及具有凸部和凹部的焊盘部，所述凸部和所述凹部交替设置在所述显示区域外部并且所述凸部与所述凹部之间具有高度差；和附接至所述焊盘部的电路元件，所述电路元件包括***所述焊盘部的所述凹部中的凸块，其中所述焊盘部包括：下部焊盘电极，所述下部焊盘电极电连接至从所述显示区域延伸的信号线；覆盖所述下部焊盘电极的第一绝缘层；上部焊盘电极，所述上部焊盘电极设置在所述第一绝缘层上，所述上部焊盘电极通过贯穿所述第一绝缘层的第一接触孔连接至所述下部焊盘电极并且所述上部焊盘电极延伸至所述凹部的至少一部分；和第二绝缘层，所述第二绝缘层设置在所述上部焊盘电极上并且暴露位于所述凹部中的所述上部焊盘电极，所述第二绝缘层具有用于限定所述凸部和所述凹部的图案。
所述显示装置进一步包括夹在所述焊盘部与所述电路元件之间的各向异性导电膜。所述上部焊盘电极通过所述各向异性导电膜连接至所述凹部中的所述凸块。
所述各向异性导电膜包括粘合剂树脂和分布在所述粘合剂树脂中的多个导电球，并且所述导电球被保持在所述凹部中。
所述凹部的形状由平坦表面和从所述平坦表面两侧延伸的两个倾斜表面限定。所述上部焊盘电极设置在所述两个倾斜表面之一下方并覆盖所述平坦表面的至少一部分。
所述焊盘部包括按顺序设置的第一凸部、第一凹部、第二凸部和第二凹部。所述上部焊盘电极包括彼此相邻的第一上部焊盘电极和第二上部焊盘电极。所述第一上部焊盘电极定位成对应于所述第一凸部和所述第一凹部。所述第二上部焊盘电极定位成对应于所述第二凸部和所述第二凹部。
所述信号线设置在所述下部焊盘电极下方并且在所述下部焊盘电极与所述信号线之间夹有第三绝缘层，所述信号线通过贯穿所述第三绝缘层的第三接触孔连接至所述下部焊盘电极并且所述信号线连接至所述显示区域的栅极线。
所述信号线设置在与所述下部焊盘电极相同的层上，所述信号线连接至所述下部焊盘电极，并且所述信号线连接至所述显示区域的数据线。
所述显示区域包括多个子像素。每个子像素包括：位于所述基板上的半导体层；位于所述半导体层上并与所述半导体层部分重叠的栅极电极，在所述栅极电极与所述半导体层之间夹有栅极绝缘层；源极电极和漏极电极，所述源极电极和所述漏极电极位于覆盖所述栅极电极的层间介电层上，并且通过贯穿所述层间介电层的源极接触孔和漏极接触孔分别连接至所述半导体层的两侧；位于所述层间介电层上的第一存储电容器电极；第二存储电容器电极，所述第二存储电容器电极位于覆盖所述源极电极和所述漏极电极的钝化层上，所述第二存储电容器电极与所述第一存储电容器电极重叠并且所述第二存储电容器电极通过贯穿所述钝化层的辅助接触孔连接至所述漏极电极；和第一电极，所述第一电极位于覆盖所述第二存储电容器电极的覆层上并且经由贯穿所述覆层的通孔连接至所述第二存储电容器电极。所述上部焊盘电极设置在与所述源极电极和所述漏极电极和/或所述第二存储电容器电极相同的层上并且包括与所述源极电极和所述漏极电极和/或所述第二存储电容器电极相同的材料。
所述显示装置进一步包括覆盖被暴露的上部焊盘电极的辅助焊盘电极。所述辅助焊盘电极设置在与所述第一电极相同的层上并且包括与所述第一电极相同的材料。
所述第一存储电容器电极和所述第二存储电容器电极包括透明导电材料。
附图说明
被包括来给本发明提供进一步理解并结合在本申请中组成本申请一部分的附图图解了本发明的实施方式，并与说明书一起用于解释本发明的原理。在附图中：
图1是有机发光二极管(OLED)显示器的示意性框图；
图2图解了子像素的电路构造的第一示例；
图3图解了子像素的电路构造的第二示例；
图4是根据本发明实施方式的OLED显示器的平面图；
图5是图解根据本发明第一实施方式的OLED显示器的子像素的剖面图；
图6是根据本发明第一实施方式的栅极焊盘部的放大平面图；
图7是沿图6的线I-I’截取的剖面图；
图8是沿图6的线II-II’截取的剖面图；
图9是根据本发明第一实施方式的数据焊盘部的放大平面图；
图10是沿图9的线III-III’截取的剖面图；
图11是沿图9的线IV-IV’截取的剖面图；
图12是图解根据本发明第二实施方式的OLED显示器的子像素的剖面图；
图13是根据本发明第二实施方式的栅极焊盘部的剖面图；
图14是根据本发明第二实施方式的数据焊盘部的剖面图；
图15是图解焊盘部的剖面形状的剖面图。
具体实施方式
现在将详细参照本发明的实施方式，在附图中图解了这些实施方式的一些例子。然而，本发明可以以许多不同的形式实施，不应解释为限于在此阐述的实施方式。只要可能，在整个附图中将使用相同的参考标记表示相同或相似的部分。应当注意，如果确定已知部分的详细描述可能使本发明的实施方式模糊不清，则将省略已知部分的详细描述。在下面的描述中，实施方式中使用的相同部件会在第一实施方式中进行代表性地描述，并可在其他实施方式中省略其描述。
根据本发明实施方式的显示装置可实现为液晶显示器(LCD)、场发射显示器(FED)、等离子显示面板(PDP)、有机发光二极管(OLED)显示器、电泳显示器等。为便于解释，通过示例的方式使用OLED显示器描述本发明的实施方式，但实施方式并不限于此。
OLED显示器包括位于充当阳极的第一电极与充当阴极的第二电极之间的有机材料的发光层。OLED显示器是自发光显示装置，其配置成通过在发光层内部组合从第一电极接收的空穴和从第二电极接收的电子而形成空穴-电子对(激子)，并由激子返回基态或低能级时产生的能量而发光。根据本发明实施方式的OLED显示器可使用玻璃基板以及塑料基板。
之后，下面将参照图1到15描述本发明的实施方式。
图1是OLED显示器的示意性框图。图2图解了子像素的电路构造的第一示例。图3图解了子像素的电路构造的第二示例。图4是根据本发明实施方式的OLED显示器的平面图。
参照图1，根据本发明实施方式的OLED显示器包括图像处理单元10、时序控制器20、数据驱动器30、栅极驱动器40和显示面板50。
图像处理单元10输出从外部提供的数据信号DATA和数据使能信号DE。除数据使能信号DE以外，图像处理单元10还可输出垂直同步信号、水平同步信号和时钟信号中的一个或多个。图像处理单元10以集成电路(IC)形式形成在***电路板上。
时序控制器20从图像处理单元10接收数据信号DATA和驱动信号，驱动信号包括数据使能信号DE或垂直同步信号、水平同步信号、时钟信号等。
时序控制器20基于这些驱动信号输出用于控制栅极驱动器40的操作时序的栅极时序控制信号GDC和用于控制数据驱动器30的操作时序的数据时序控制信号DDC。时序控制器20以IC形式形成在控制电路板上。
数据驱动器30响应于从时序控制器20提供的数据时序控制信号DDC采样并锁存从时序控制器20接收的数据信号DATA，并且使用伽马基准电压转换经采样并锁存的数据信号DATA。数据驱动器30将转换的数据信号DATA输出至数据线DL1到DLn。数据驱动器30以IC形式附接至基板。
栅极驱动器40响应于从时序控制器20提供的栅极时序控制信号GDC在变换栅极电压的电平的同时输出栅极信号。栅极驱动器40将栅极信号输出至栅极线GL1到GLm。栅极驱动器40以IC形式形成在栅极电路板上或者以面板内栅极(GIP)方式形成在显示面板50上。
显示面板50响应于分别从数据驱动器30和栅极驱动器40接收的数据信号DATA和栅极信号显示图像。显示面板50包括用于显示图像的子像素SP。
参照图2，每个子像素包括开关晶体管SW、驱动晶体管DR、补偿电路CC和有机发光二极管(OLED)。OLED基于通过驱动晶体管DR产生的驱动电流进行操作以发光。
开关晶体管SW响应于通过第一栅极线GL1提供的栅极信号进行开关操作，使得通过第一数据线DL1提供的数据信号作为数据电压存储在电容器中。驱动晶体管DR基于存储器中存储的数据电压能够使驱动电流在高电位电源线VDD与低电位电源线GND之间流动。补偿电路CC是用于补偿驱动晶体管DR的阈值电压的电路。补偿电路CC内可安装有连接至开关晶体管SW或驱动晶体管DR的电容器。
补偿电路CC包括电容器和一个或多个薄膜晶体管(TFT)。补偿电路CC的构造可根据补偿方法而进行各种变化。可简要描述或可整个省略其详细描述。
如图3中所示，包括补偿电路CC的子像素可进一步包括用于驱动补偿TFT并提供预定信号或电力的信号线和电源线。增加的信号线可定义为用于驱动子像素中包括的补偿TFT的1-2栅极线GL1b。在图3中，“GL1a”是用于驱动开关晶体管SW的1-1栅极线。增加的电源线可定义为用于以预定电压将子像素的预定节点初始化的初始化电源线INIT。然而，这仅仅是示例，本发明的实施方式不限于此。
图2和3通过示例的方式图解了一个子像素包括补偿电路CC。然而，当要补偿的目标(例如，数据驱动器30)位于子像素外部时，可省略补偿电路CC。子像素具有其中设置有开关晶体管SW、驱动晶体管DR、电容器和OLED的2T(晶体管)1C(电容器)的构造。然而，当给子像素增加补偿电路CC时，子像素可具有各种构造，诸如3T1C、4T2C、5T2C、6T2C、7T2C等。
此外，图2和3通过示例的方式图解了补偿电路CC位于开关晶体管SW与驱动晶体管DR之间。然而，补偿电路CC还可位于驱动晶体管DR与OLED之间。补偿电路CC的位置和结构不限于图2和3中所示的那些。
参照图4，OLED显示器包括基板PI和电路元件CO。基板PI包括显示区域A/A以及位于显示区域A/A外部的栅极焊盘部GP和数据焊盘部DP。多个子像素SP设置在显示区域A/A中。在显示区域A/A中子像素SP以R(红色)子像素、G(绿色)子像素和B(蓝色)子像素布置方式或以R子像素、G子像素、B子像素和W(白色)子像素布置方式设置，以展现全彩色。可通过彼此交叉的栅极线和数据线界定子像素SP。
栅极焊盘部GP设置在显示区域A/A的一侧(例如，左侧或右侧)。栅极焊盘部GP包括多个栅极焊盘。栅极焊盘电连接至从显示区域A/A延伸的栅极信号线GSL。
数据焊盘部DP设置在显示区域A/A的一侧(例如，下侧)。数据焊盘部DP包括多个数据焊盘。数据焊盘电连接至从显示区域A/A延伸的数据信号线DSL。
电路元件CO包括凸块(或端子)。电路元件CO的凸块通过各向异性导电膜分别附接至焊盘部的焊盘。参照图4的(a)，电路元件CO可以是配置成将驱动器集成电路(IC)安装在柔性膜上的膜上芯片(COF)。此外，参照图4的(b)，电路元件CO可以是配置成通过玻璃上芯片(COG)工艺将驱动器IC直接附接至基板上的焊盘的COG型IC(COGIC)。此外，电路元件CO可以是柔性电路，例如柔性扁平电缆(FFC)或柔性印刷电路(FPC)。作为电路元件CO的示例使用COF描述本发明的实施方式，但并不限于此。
栅极信号线GSL将通过附接至栅极焊盘部GP的电路元件CO接收的栅极信号提供给显示区域A/A的栅极线。数据信号线DSL将通过附接至数据焊盘部DP的电路元件CO接收的数据信号提供给显示区域A/A的数据线。
第一实施方式
图5是图解根据本发明第一实施方式的OLED显示器的子像素的剖面图。图6是根据本发明第一实施方式的栅极焊盘部的放大平面图。图7是沿图6的线I-I’截取的剖面图。图8是沿图6的线II-II’截取的剖面图。图9是根据本发明第一实施方式的数据焊盘部的放大平面图。图10是沿图9的线III-III’截取的剖面图。图11是沿图9的线IV-IV’截取的剖面图。
参照图5，根据本发明第一实施方式的OLED显示器包括基板PI。基板PI可由塑料材料制成。例如，基板PI可包括下述至少之一：聚酰亚胺(PI)、聚对苯二甲酸乙二醇酯(PET)、聚萘二甲酸乙二醇酯(PEN)、聚碳酸酯(PC)、聚醚砜(PES)、聚芳酯(PAR)、聚砜(PSF)或环烯烃共聚物(COC)。
此外，可在基板PI上形成缓冲层和屏蔽层。例如，缓冲层可包括第一缓冲层和第二缓冲层，屏蔽层可夹在第一缓冲层与第二缓冲层之间。第一缓冲层可保护在随后工艺中形成的薄膜晶体管免于杂质，例如从基板PI释放的碱离子。第一缓冲层可以是氧化硅(SiOx)层、氮化硅(SiNx)层或它们的多层。屏蔽层可防止通过使用聚酰亚胺基板可能产生的面板驱动电流的减小。第二缓冲层可保护在随后工艺中形成的薄膜晶体管免于杂质，例如从屏蔽层释放的碱离子。第二缓冲层可以是氧化硅(SiOx)层、氮化硅(SiNx)层或它们的多层。
半导体层ACT位于基板PI上并且可由硅半导体或氧化物半导体形成。硅半导体可包括非晶硅或结晶的多晶硅。多晶硅具有高迁移率(例如，超过100cm2/Vs)、低能耗和出色的可靠性，因而可应用于驱动元件中使用的栅极驱动器和/或多路复用器(MUX)或应用于OLED显示器的每个像素的驱动TFT。因为氧化物半导体具有低截止电流，所以氧化物半导体适用于具有短导通时间和长截止时间的开关TFT。此外，因为氧化物半导体由于低截止电流而增加了像素的电压保持时间，所以氧化物半导体适用于需要低速驱动和/或低功耗的显示装置。此外，半导体层ACT包括每个都包含p型或n型杂质的漏极区域和源极区域，并且还包括位于漏极区域与源极区域之间的沟道区域。
栅极绝缘层GI位于半导体层ACT上，栅极绝缘层GI可以是氧化硅(SiOx)层、氮化硅(SiNx)层或它们的多层。栅极电极GA在与半导体层ACT的沟道区域对应的位置处位于栅极绝缘层GI上。栅极电极GA可由钼(Mo)、铝(Al)、铬(Cr)、金(Au)、钛(Ti)、镍(Ni)、钕(Nd)和铜(Cu)之一或它们的组合形成。此外，栅极电极GA可以是由钼(Mo)、铝(Al)、铬(Cr)、金(Au)、钛(Ti)、镍(Ni)、钕(Nd)和铜(Cu)之一或它们的组合形成的多层。例如，栅极电极GA可形成为Mo/Al-Nd或Mo/Al的双层。此外，栅极绝缘层GI和栅极电极GA可使用一个掩模被构图并且可形成为具有相同的面积。
层间介电层ILD位于栅极电极GA上并将栅极电极GA绝缘。层间介电层ILD可以是氧化硅(SiOx)层、氮化硅(SiNx)层或它们的多层。层间介电层ILD和栅极绝缘层GI的每一个的一部分中形成有暴露半导体层ACT的一部分的接触孔CH。
漏极电极DE和源极电极SE位于层间介电层ILD上。漏极电极DE通过暴露半导体层ACT的漏极区域的接触孔CH连接至半导体层ACT，源极电极SE通过暴露半导体层ACT的源极区域的接触孔CH连接至半导体层ACT。源极电极SE和漏极电极DE的每一个可形成为单层或多层。当源极电极SE和漏极电极DE的每一个形成为单层时，源极电极SE和漏极电极DE的每一个可由钼(Mo)、铝(Al)、铬(Cr)、金(Au)、钛(Ti)、镍(Ni)、钕(Nd)和铜(Cu)之一或它们的组合形成。当源极电极SE和漏极电极DE的每一个形成为多层时，源极电极SE和漏极电极DE的每一个可形成为Mo/Al-Nd的双层或者Ti/Al/Ti、Mo/Al/Mo或Mo/Al-Nd/Mo的三层。因而，形成了包括半导体层ACT、栅极电极GA、源极电极SE和漏极电极DE的薄膜晶体管TFT。
此外，钝化层PAS位于包括薄膜晶体管TFT的基板PI上。钝化层PAS是保护钝化层PAS下方的部件的绝缘层，钝化层PAS可以是氧化硅(SiOx)层、氮化硅(SiNx)层或它们的多层。覆层OC还位于钝化层PAS上。覆层OC可以是用于减小下方结构的高度差的平坦化层，覆层OC可由诸如聚酰亚胺、苯并环丁烯基树脂和丙烯酸酯之类的有机材料形成。例如，可通过在液态状态下涂布有机材料且之后将有机材料固化的旋涂玻璃(spin-on glass，SOG)方法形成覆层OC。
暴露薄膜晶体管TFT的漏极电极DE的通孔位于覆层OC的一部分中。有机发光二极管OLED位于覆层OC上。更具体地说，第一电极ANO位于覆层OC上。第一电极ANO充当像素电极并且经由通孔连接至薄膜晶体管TFT的漏极电极DE。第一电极ANO是阳极，并且第一电极ANO可由诸如氧化铟锡(ITO)、氧化铟锌(IZO)和氧化锌(ZnO)之类的透明导电材料形成。当第一电极ANO是反射电极时，第一电极ANO可进一步包括反射层。反射层可由铝(Al)、铜(Cu)、银(Ag)、镍(Ni)、铂(Pd)或它们的组合形成。优选地，反射层可由Ag/Pd/Cu(APC)合金形成。
此外，界定像素的堤层BNK位于包括第一电极ANO的基板PI上。堤层BNK可由诸如聚酰亚胺、苯并环丁烯基树脂和丙烯酸酯之类的有机材料形成。堤层BNK暴露第一电极ANO的一部分。发光层EML位于被堤层BNK暴露的第一电极ANO上。发光层EML是电子和空穴组合并发光的层。空穴注入层和/或空穴传输层可位于发光层EML与第一电极ANO之间，并且电子注入层和/或电子传输层可位于发光层EML上。
第二电极CAT位于发光层EML上并且位于基板PI的显示区域A/A(见图4)的整个表面上。此外，第二电极CAT是阴极电极，并且第二电极CAT可由每个都具有低功函数的镁(Mg)、钙(Ca)、铝(Al)、银(Ag)或它们的组合形成。当第二电极CAT是透射电极时，第二电极CAT可足够薄以透射光。此外，当第二电极CAT是反射电极时，第二电极CAT可足够厚以反射光。
参照图6，根据本发明第一实施方式的显示装置包括位于基板PI上的栅极焊盘部GP。栅极焊盘部GP包括凸部SE1和凹部SE2。凸部SE1具有凸状突出的剖面形状，凹部SE2具有凹状凹陷的剖面形状。凸部SE1和凹部SE2交替设置并且在凸部SE1与凹部SE2之间的界面处具有高度差。
可通过构图至少一个绝缘层形成凸部SE1和凹部SE2。就是说，基板PI上的至少一个绝缘层可具有沉槽SH。在该情形中，沉槽SH的形成区域可定义为凹部SE2。保留在沉槽SH外部的绝缘层的一部分可定义为凸部SE1。该绝缘层图案可使凸部SE1和凹部SE2在它们之间具有足够的高度差。
电路元件CO的凸块CSL位于凹部SE2中。就是说，栅极焊盘部GP包括多个凹部SE2，多个凸块CSL分别***多个凹部SE2中。凹部SE2具有能够保持凸块CSL的内部空间。
栅极焊盘部GP包括多个栅极焊盘。每个栅极焊盘包括下部栅极焊盘电极SML和上部栅极焊盘电极PEL。
下部栅极焊盘电极SML连接至栅极信号线GSL。下部栅极焊盘电极SML和栅极信号线GSL通过贯穿至少一个绝缘层的第一接触孔PCNT1彼此电连接，所述至少一个绝缘层夹在下部栅极焊盘电极SML与栅极信号线GSL之间。
下部栅极焊盘电极SML彼此间隔开预定距离。下部栅极焊盘电极SML可具有比栅极信号线GSL相对大的区域。因此，本发明的实施方式可充分确保下部栅极焊盘电极SML和上部栅极焊盘电极PEL能够彼此接触的接触区域，因而可防止或最小化有缺陷的接触。
上部栅极焊盘电极PEL连接至下部栅极焊盘电极SML。上部栅极焊盘电极PEL和下部栅极焊盘电极SML通过贯穿至少一个绝缘层的第二接触孔PCNT2彼此电连接，所述至少一个绝缘层夹在上部栅极焊盘电极PEL与下部栅极焊盘电极SML之间。上部栅极焊盘电极PEL电连接至下部栅极焊盘电极SML、栅极信号线GSL和显示区域A/A的栅极线，并将通过电路元件CO提供的栅极信号传输至显示区域A/A的子像素。
上部栅极焊盘电极PEL彼此间隔开预定距离。上部栅极焊盘电极PEL可具有比栅极信号线GSL相对大的区域。因此，本发明的实施方式可充分确保下部栅极焊盘电极SML和上部栅极焊盘电极PEL能够彼此接触的接触区域，因而可防止或最小化有缺陷的接触。
上部栅极焊盘电极PEL与凸部SE1重叠并且延伸至凹部SE2的至少一部分。例如，栅极焊盘部GP包括按顺序设置的第一凸部SE1_1、第一凹部SE2_1、第二凸部SE1_2和第二凹部SE2_2。上部栅极焊盘电极PEL包括彼此相邻的第一上部栅极焊盘电极PEL1和第二上部栅极焊盘电极PEL2。第一上部栅极焊盘电极PEL1定位成与第一凸部SE1_1和第一凹部SE2_1对应，第二上部栅极焊盘电极PEL2定位成与第二凸部SE1_2和第二凹部SE2_2对应。这意味着第一上部栅极焊盘电极PEL1和第二上部栅极焊盘电极PEL2不同时位于同一个凹部SE2中，相反第一上部栅极焊盘电极PEL1和第二上部栅极焊盘电极PEL2位于不同的凹部中(例如，SE2_1和SE2_2)。
上部栅极焊盘电极PEL可具有当从平面观看时位于下部栅极焊盘电极SML上的上部栅极焊盘电极PEL在一个方向上偏移的形状，使得上部栅极焊盘电极PEL可位于彼此相邻的凸部SE1和凹部SE2上。所有的上部栅极焊盘电极PEL在相同方向上偏移。
参照图7和8，栅极绝缘层GI位于栅极焊盘部GP的基板PI上。栅极信号线GSL位于栅极绝缘层GI上，栅极信号线GSL是指从显示区域A/A的栅极线延伸的信号线。
层间介电层ILD位于栅极信号线GSL上并且包括第一接触孔PCNT1。第一接触孔PCNT1贯穿层间介电层ILD并暴露栅极信号线GSL的一部分。
下部栅极焊盘电极SML位于具有第一接触孔PCNT1的层间介电层ILD上。下部栅极焊盘电极SML通过第一接触孔PCNT1连接至栅极信号线GSL。下部栅极焊盘电极SML可以是在与显示区域A/A的源极电极和漏极电极相同的工艺过程中与源极电极和漏极电极一起形成的图案。因而，下部栅极焊盘电极SML可形成在与显示区域A/A的源极电极和漏极电极相同的层上并且可包括与源极电极和漏极电极相同的材料。
钝化层PAS位于下部栅极焊盘电极SML上。覆层OC还位于钝化层PAS上。覆层OC具有位于相邻下部栅极焊盘电极SML之间沉槽SH。沉槽SH贯穿覆层OC并暴露钝化层PAS的至少一部分。沉槽SH的形成区域可定义为凹部SE2，沉槽SH的外部可定义为凸部SE1。沉槽SH具有能够保持电路元件CO的凸块CSL的充足内部空间。在另一个实施方式中，相邻的下部栅极焊盘电极SML之间的沉槽SH可贯穿覆层OC和钝化层PAS并且可暴露层间介电层ILD的一部分。
覆层OC和钝化层PAS可包括第二接触孔PCNT2。第二接触孔PCNT2贯穿覆层OC和钝化层PAS并且暴露下部栅极焊盘电极SML的一部分。
上部栅极焊盘电极PEL位于具有第二接触孔PCNT2和沉槽SH的覆层OC上。上部栅极焊盘电极PEL通过第二接触孔PCNT2连接至下部栅极焊盘电极SML。上部栅极焊盘电极PEL可由诸如氧化铟锡(ITO)、氧化铟锌(IZO)和氧化锌(ZnO)之类的透明导电材料形成。上部栅极焊盘电极PEL可以是在与显示区域A/A的第一电极ANO(见图5)相同的工艺过程中与第一电极ANO一起形成的图案。因而，上部栅极焊盘电极PEL可形成在与显示区域A/A的第一电极ANO(见图5)相同的层上并且可包括与第一电极ANO相同的材料。因此，形成了将上部栅极焊盘电极PEL、下部栅极焊盘电极SML和栅极信号线GSL连接的信号通路。
上部栅极焊盘电极PEL沿凸部SE1与凹部SE2之间的高度差形成(例如，PEL形成于台阶部分上)并且延伸至凹部SE2的内部。更具体地说，凹部SE2的形状由平坦表面FF和从平坦表面FF两侧延伸的两个倾斜表面IF1和IF2限定。在该情形中，上部栅极焊盘电极PEL覆盖两个倾斜表面IF1和IF2之一并且还覆盖平坦表面FF的至少一部分。
电路元件CO包括包含在柔性膜SF中的凸块CSL。各向异性导电膜ACF是通过在粘合剂树脂中分布多个导电球而形成的，在将基板PI附接至电路元件CO的同时各向异性导电膜ACF将焊盘电连接至凸块CSL。各向异性导电膜ACF的导电球被保持在凹部SE2中并位于上部栅极焊盘电极PEL与凸块CSL之间，由此将上部栅极焊盘电极PEL电连接至凸块CSL。
凹部SE2保持导电球并防止导电球的分离。因而，由于在贴合工艺过程中提供的按压操作，导电球位于凸块CSL与上部栅极焊盘电极PEL之间，并且分布在凹部SE2中。由此，可防止焊盘与凸块CSL之间的断连。
凸块CSL的移动被凸部SE1与凹部SE2之间的界面处的凸部SE1与凹部SE2之间的高度差限制。因此，可防止凸块CSL由于外力移动到凹部SE2的外部或从其位置过度偏移(例如，倾斜表面IF1和IF2保持凸块CSL固定于其位置)。因此，可防止或最小化凸块CSL与上部栅极焊盘电极PEL之间的有缺陷的接触。
当执行用于将电路元件CO附接至焊盘部的贴合工艺时，凸块CSL会由于柔性膜的热变形而过度偏移。在该情形中，本发明的实施方式可通过将凸块CSL保持在凹部SE2中防止错位。
当凸块CSL和栅极焊盘对齐，从而将电路元件CO附接至栅极焊盘部GP时，由于凹部SE2的形状，凸块CSL被引导至凹部SE2的内部。因此，凸块CSL自对齐并且精确对齐在预定位置处。本发明的实施方式可很容易对齐凸块CSL和焊盘。
参照图9，根据本发明第一实施方式的显示装置包括位于基板PI上的数据焊盘部DP。数据焊盘部DP包括凸部SE1和凹部SE2。凸部SE1具有凸状突出的剖面形状，凹部SE2具有凹状凹陷的剖面形状。凸部SE1和凹部SE2交替设置并且在凸部SE1与凹部SE2之间的界面处具有高度差(例如，SE1和SE2之间的台阶部分)。
可通过构图至少一个绝缘层形成凸部SE1和凹部SE2。就是说，基板PI上的至少一个绝缘层可具有沉槽SH。在该情形中，沉槽SH的形成区域可定义为凹部SE2。保留在沉槽SH外部的绝缘层的一部分可定义为凸部SE1。该绝缘层图案可使凸部SE1和凹部SE2在它们之间具有足够的高度差。
电路元件CO的凸块CSL位于凹部SE2中。就是说，数据焊盘部DP包括多个凹部SE2，多个凸块CSL分别***多个凹部SE2中。凹部SE2具有能够保持凸块CSL的内部空间。
数据焊盘部DP包括多个数据焊盘。每个数据焊盘包括下部数据焊盘电极SML和上部数据焊盘电极PEL。
下部数据焊盘电极SML连接至数据信号线DSL。下部数据焊盘电极SML设置在与数据信号线DSL相同的层上并且电连接至数据信号线DSL。下部数据焊盘电极SML和数据信号线DSL可形成为一体。
下部数据焊盘电极SML彼此间隔开预定距离。下部数据焊盘电极SML可具有比数据信号线DSL相对大的区域。因此，本发明的实施方式可充分确保下部数据焊盘电极SML和上部数据焊盘电极PEL能够彼此接触的接触区域，因而可防止或最小化有缺陷的接触。
上部数据焊盘电极PEL连接至下部数据焊盘电极SML。更具体地说，上部数据焊盘电极PEL和下部数据焊盘电极SML通过贯穿至少一个绝缘层的第三接触孔PCNT3彼此电连接，所述至少一个绝缘层夹在上部数据焊盘电极PEL与下部数据焊盘电极SML之间。上部数据焊盘电极PEL电连接至下部数据焊盘电极SML、数据信号线DSL和显示区域A/A的数据线，并将通过电路元件CO提供的数据信号传输至显示区域A/A的子像素。
上部数据焊盘电极PEL彼此间隔开预定距离。上部数据焊盘电极PEL可具有比数据信号线DSL相对大的区域。因此，本发明的实施方式可充分确保下部数据焊盘电极SML和上部数据焊盘电极PEL能够彼此接触的接触区域，因而可防止或最小化有缺陷的接触。
上部数据焊盘电极PEL与凸部SE1重叠并且延伸至凹部SE2的至少一部分。例如，数据焊盘部DP包括按顺序设置的第一凸部SE1_1、第一凹部SE2_1、第二凸部SE1_2和第二凹部SE2_2。上部数据焊盘电极PEL包括彼此相邻的第一上部数据焊盘电极PEL1和第二上部数据焊盘电极PEL2。第一上部数据焊盘电极PEL1定位成与第一凸部SE1_1和第一凹部SE2_1对应，第二上部数据焊盘电极PEL2定位成与第二凸部SE1_2和第二凹部SE2_2对应。这意味着第一上部数据焊盘电极PEL1和第二上部数据焊盘电极PEL2不同时位于同一个凹部SE2中。也就是说，每一个凹部中只放置一个上部数据焊盘电极。
上部数据焊盘电极PEL可具有当从平面观看时位于下部数据焊盘电极SML上的上部数据焊盘电极PEL在一个方向上偏移的形状，使得上部数据焊盘电极PEL可位于彼此相邻的凸部SE1和凹部SE2上。也就是说，每个上部数据焊盘电极可以跨越相邻凹部和凸部之间的边界。所有的上部数据焊盘电极PEL在相同方向上偏移。
参照图10和11，栅极绝缘层GI和层间介电层ILD位于数据焊盘部DP的基板PI上。下部数据焊盘电极SML位于层间介电层ILD上。下部数据焊盘电极SML连接至数据信号线DSL。数据信号线DSL是指从显示区域A/A的数据线延伸的信号线。
下部数据焊盘电极SML可以是在与显示区域A/A的源极电极和漏极电极相同的工艺过程中与源极电极和漏极电极一起形成的图案。因而，下部数据焊盘电极SML可形成在与显示区域A/A的源极电极和漏极电极相同的层上并且可包括与源极电极和漏极电极相同的材料。
钝化层PAS位于下部数据焊盘电极SML上。覆层OC还位于钝化层PAS上。覆层OC具有位于相邻的下部数据焊盘电极SML之间沉槽SH。沉槽SH贯穿覆层OC并暴露钝化层PAS的至少一部分。沉槽SH的形成区域可定义为凹部SE2，沉槽SH的外部可定义为凸部SE1。沉槽SH具有能够保持电路元件CO的凸块CSL的充足内部空间。在另一个实施方式中，沉槽SH可贯穿覆层OC和钝化层PAS并且可暴露层间介电层ILD的一部分。
覆层OC和钝化层PAS包括第三接触孔PCNT3。第三接触孔PCNT3贯穿覆层OC和钝化层PAS并且暴露下部数据焊盘电极SML的一部分。
上部数据焊盘电极PEL位于具有第三接触孔PCNT3和沉槽SH的覆层OC上。上部数据焊盘电极PEL通过第三接触孔PCNT3连接至下部数据焊盘电极SML。上部数据焊盘电极PEL可由诸如氧化铟锡(ITO)、氧化铟锌(IZO)和氧化锌(ZnO)之类的透明导电材料形成。上部数据焊盘电极PEL可以是在与显示区域A/A的第一电极相同的工艺过程中与第一电极一起形成的图案。因而，上部数据焊盘电极PEL可形成在与显示区域A/A的第一电极相同的层上并且可包括与第一电极相同的材料。因此，形成了将上部数据焊盘电极PEL、下部数据焊盘电极SML和数据信号线GSL连接的信号通路。
上部数据焊盘电极PEL沿凸部SE1与凹部SE2之间的高度差形成并且延伸至凹部SE2的内部。更具体地说，凹部SE2的形状由平坦表面FF和从平坦表面FF两侧延伸的两个倾斜表面IF1和IF2限定。在该情形中，上部数据焊盘电极PEL覆盖两个倾斜表面IF1和IF2之一以及平坦表面FF的至少一部分。
电路元件CO包括包含在柔性膜SF中的凸块CSL。各向异性导电膜ACF是通过在粘合剂树脂中分布多个导电球而形成的，在将基板PI附接至电路元件CO的同时各向异性导电膜ACF将焊盘电连接至凸块CSL。各向异性导电膜ACF的导电球被保持在凹部SE2中并位于上部数据焊盘电极PEL与凸块CSL之间，由此将上部数据焊盘电极PEL电连接至凸块CSL。
凹部SE2保持导电球并防止导电球的分离。因而，由于在贴合工艺过程中提供的按压操作，导电球位于凸块CSL与上部数据焊盘电极PEL之间，并且分布在凹部SE2中。由此，可防止焊盘与凸块CSL之间的断连。
凸块CSL的移动被凸部SE1与凹部SE2之间的界面处的凸部SE1与凹部SE2之间的高度差限制。因此，可防止凸块CSL由于外力移动到凹部SE2的外部或从其位置过度偏移。也就是说，倾斜表面IF1和IF2可帮助保持凸块CSL在其位置。因此，可防止或最小化凸块CSL与上部数据焊盘电极PEL之间的有缺陷的接触。
当执行用于将电路元件CO附接至焊盘部的贴合工艺时，凸块CSL会由于柔性膜的热变形而过度偏移。在该情形中，本发明的实施方式可通过将凸块CSL保持在凹部SE2中防止错位。
当凸块CSL和数据焊盘对齐，从而将电路元件CO附接至数据焊盘部DP时，由于凹部SE2的形状，凸块CSL被引导至凹部SE2的内部。因此，凸块CSL自对齐并且精确对齐在预定位置处。本发明的实施方式可很容易对齐凸块CSL和焊盘。
本发明的实施方式包括焊盘部的凹部，凸块可***所述凹部中，因而可很容易对齐焊盘和凸块并且可防止外部环境的变化引起的有缺陷的接触。此外，本发明的实施方式通过防止焊盘与凸块之间的有缺陷的接触，可确保显示装置的可靠性和安全性。
下面参照图15详细描述焊盘部的剖面形状和上部焊盘电极的位置。图15是图解焊盘部的剖面形状的剖面图。更具体地说，图15图解了凸部和凹部的形状以及位于凸部和凹部上的上部焊盘电极和凸块的位置。图15中省略了上述部件以外的其他部件。
焊盘部GP和DP的每一个包括按顺序设置的第一凸部SE1_1、第一凹部SE2_1、第二凸部SE1_2和第二凹部SE2_2。上部焊盘电极包括彼此相邻的第一上部焊盘电极PEL1和第二上部焊盘电极PEL2。电路元件CO的凸块包括彼此相邻的第一凸块CSL1和第二凸块CSL2。第一上部焊盘电极PEL1对应于第一凸块CSL1，第二上部焊盘电极PEL2对应于第二凸块CSL2。
第一凸部SE1_1的形状由第一倾斜表面I1、连接至第一倾斜表面I1的一侧的第一平坦表面F1、以及连接至第一平坦表面F1的一侧的第二倾斜表面I2限定。第一凹部SE2_1的形状由第二倾斜表面I2、连接至第二倾斜表面I2的一侧的第二平坦表面F2、以及连接至第二平坦表面F2的一侧的第三倾斜表面I3限定。第二凸部SE1_2的形状由第三倾斜表面I3、连接至第三倾斜表面I3的一侧的第三平坦表面F3、以及连接至第三平坦表面F3的一侧的第四倾斜表面I4限定。第二凹部SE2_2的形状由第四倾斜表面I4、连接至第四倾斜表面I4的一侧的第四平坦表面F4、以及连接至第四平坦表面F4的一侧的第五倾斜表面I5限定。
第一上部焊盘电极PEL1覆盖第一平坦表面F1的至少一部分、第二倾斜表面I2、以及第二平坦表面F2的至少一部分。电路元件CO的第一凸块CSL1***第一凹部SE2_1中。电路元件CO的第一凸块CSL1可在与第二平坦表面F2对应的位置处，使用***第一凸块CSL1与第一上部焊盘电极PEL1之间的各向异性导电膜连接至第一上部焊盘电极PEL1。电路元件CO的第一凸块CSL1可在与第二倾斜表面I2对应的位置处，使用***第一凸块CSL1与第一上部焊盘电极PEL1之间的各向异性导电膜连接至第一上部焊盘电极PEL1。这表明可确保第一凸块CSL1与第一上部焊盘电极PEL1之间的较宽的接触区域。
第二上部焊盘电极PEL2覆盖第三平坦表面F3的至少一部分、第四倾斜表面I4、以及第四平坦表面F4的至少一部分。电路元件CO的第二凸块CSL2***第二凹部SE2_2中。电路元件CO的第二凸块CSL2可在与第四平坦表面F4对应的位置处，使用***第二凸块CSL2与第二上部焊盘电极PEL2之间的各向异性导电膜连接至第二上部焊盘电极PEL2。电路元件CO的第二凸块CSL2可在与第四倾斜表面I4对应的位置处，使用***第二凸块CSL2与第二上部焊盘电极PEL2之间的各向异性导电膜连接至第二上部焊盘电极PEL2。因此，可确保第二凸块CSL2与第二上部焊盘电极PEL2之间的较宽的接触区域。
第一上部焊盘电极PEL1和第二上部焊盘电极PEL2不位于第三倾斜表面I3上。因此，可充分确保第一上部焊盘电极PEL1与第二上部焊盘电极PEL2之间的分离距离，可防止第一上部焊盘电极PEL1与第二上部焊盘电极PEL2之间的有缺陷的接触。
优选但不是必须的，第二上部焊盘电极PEL2仅位于第三平坦表面F3的一部分中。因此，可预先防止不彼此对应的第二上部焊盘电极PEL2与第一凸块CSL1之间的连接。
可考虑到第一凸块CSL1与第一上部焊盘电极PEL1之间的充分接触区域，适当选择第二平坦表面F2处的第一上部焊盘电极PEL1的位置。可考虑到第二凸块CSL2与第二上部焊盘电极PEL2之间的充分接触区域，适当选择第四平坦表面F4处的第二上部焊盘电极PEL2的位置。此外，可考虑到第一上部焊盘电极PEL1与第二上部焊盘电极PEL2之间的用于防止有缺陷的接触的分离距离，适当选择第一上部焊盘电极PEL1和第二上部焊盘电极PEL2的位置。
第二实施方式
图12是图解根据本发明第二实施方式的OLED显示器的子像素的剖面图。图13是根据本发明第二实施方式的栅极焊盘部的剖面图。图14是根据本发明第二实施方式的数据焊盘部的剖面图。图13的剖面图可对应于沿图6的线II-II’截取的剖面图，图14的剖面图可对应于沿图9的线IV-IV’截取的剖面图。
参照图12，根据本发明第二实施方式的OLED显示器包括基板PI。基板PI可由塑料材料制成。例如，基板PI可包括下述至少之一：聚酰亚胺(PI)、聚对苯二甲酸乙二醇酯(PET)、聚萘二甲酸乙二醇酯(PEN)、聚碳酸酯(PC)、聚醚砜(PES)、聚芳酯(PAR)、聚砜(PSF)或环烯烃共聚物(COC)。
此外，可在基板PI上形成缓冲层和屏蔽层。例如，缓冲层可包括第一缓冲层和第二缓冲层，屏蔽层可夹在第一缓冲层与第二缓冲层之间。第一缓冲层可保护在随后工艺中形成的薄膜晶体管免于杂质，例如从基板PI释放的碱离子。第一缓冲层可以是氧化硅(SiOx)层、氮化硅(SiNx)层或它们的多层。屏蔽层可防止由于使用聚酰亚胺基板可能产生的面板驱动电流的减小。第二缓冲层可保护在随后工艺中形成的薄膜晶体管免于杂质，例如从屏蔽层释放的碱离子。第二缓冲层可以是氧化硅(SiOx)层、氮化硅(SiNx)层或它们的多层。
半导体层ACT位于基板PI上并且可由硅半导体或氧化物半导体形成。硅半导体可包括非晶硅或结晶的多晶硅。多晶硅具有高迁移率(例如，超过100cm2/Vs)、低能耗和出色的可靠性，因而可应用于驱动元件中使用的栅极驱动器和/或多路复用器(MUX)或应用于OLED显示器的每个像素的驱动TFT。因为氧化物半导体具有低截止电流，所以氧化物半导体适用于具有短导通时间和长截止时间的开关TFT。此外，因为氧化物半导体由于低截止电流而增加了像素的电压保持时间，所以氧化物半导体适用于需要低速驱动和/或低功耗的显示装置。此外，半导体层ACT包括每个都包含p型或n型杂质的漏极区域和源极区域，并且还包括位于漏极区域与源极区域之间的沟道区域。
栅极绝缘层GI位于半导体层ACT上，栅极绝缘层GI和栅极电极GA可使用一个掩模被构图并且可形成为具有相同的面积。然而，本发明的实施方式并不限于此。例如，栅极绝缘层GI可形成在基板PI的整个表面上，从而覆盖栅极电极GA。栅极绝缘层GI可以是氧化硅(SiOx)层、氮化硅(SiNx)层或它们的多层。栅极电极GA在与半导体层ACT的沟道区域对应的位置处位于栅极绝缘层GI上。栅极电极GA可由钼(Mo)、铝(Al)、铬(Cr)、金(Au)、钛(Ti)、镍(Ni)、钕(Nd)和铜(Cu)之一或它们的组合形成。此外，栅极电极GA可以是由钼(Mo)、铝(Al)、铬(Cr)、金(Au)、钛(Ti)、镍(Ni)、钕(Nd)和铜(Cu)之一或它们的组合形成的多层。例如，栅极电极GA可形成为Mo/Al-Nd或Mo/Al的双层。
层间介电层ILD位于栅极电极GA上并将栅极电极GA绝缘。层间介电层ILD可以是氧化硅(SiOx)层、氮化硅(SiNx)层或它们的多层。层间介电层ILD和栅极绝缘层GI的每一个的一部分中形成有暴露半导体层ACT的一部分的接触孔CH。
漏极电极DE和源极电极SE位于层间介电层ILD上。漏极电极DE通过暴露半导体层ACT的漏极区域的接触孔CH连接至半导体层ACT，源极电极SE通过暴露半导体层ACT的源极区域的接触孔CH连接至半导体层ACT。源极电极SE和漏极电极DE的每一个可形成为单层或多层。例如，源极电极SE和漏极电极DE可形成为其中按顺序层叠透明导电材料和金属材料的双层。透明导电材料的示例可包括氧化铟锡(ITO)、氧化铟锌(IZO)和氧化锌(ZnO)。
第一存储电容器电极SG1位于层间介电层ILD上。当OLED显示器实现为底部发光型OLED显示器时，第一存储电容器电极SG1可由透明导电材料形成。例如，漏极电极DE和源极电极SE可形成为其中使用半色调掩模层叠透明导电材料ITO和金属材料ME的双层，并且第一存储电容器电极SG1可形成为包括明导电材料ITO的单层。然而，本发明的实施方式不限于此。此外，当OLED显示器实现为顶部发光型OLED显示器时，第一存储电容器电极SG1可由不透明导电材料形成。因此，形成包括半导体层ACT、栅极电极GA、源极电极SE和漏极电极DE的薄膜晶体管TFT。
此外，钝化层PAS位于包括薄膜晶体管TFT的基板PI上。钝化层PAS是保护钝化层PAS下方的部件的绝缘层，钝化层PAS可以是氧化硅(SiOx)层、氮化硅(SiNx)层或它们的多层。暴露漏极电极DE的一部分的辅助接触孔SGH位于钝化层PAS的一部分中。
第二存储电容器电极SG2位于钝化层PAS上。第二存储电容器电极SG2通过暴露漏极电极DE的一部分的辅助接触孔SGH电连接至漏极电极DE。当OLED显示器实现为底部发光型OLED显示器时，第二存储电容器电极SG2可包括诸如氧化铟锡(ITO)、氧化铟锌(IZO)和氧化锌(ZnO)之类的透明导电材料。然而，本发明的实施方式不限于此。此外，当OLED显示器实现为顶部发光型OLED显示器时，第二存储电容器电极SG2可包括不透明导电材料。
在底部发光型OLED显示器中，当存储电容器电极SG1和SG2包括透明导电材料时，存储电容器电极SG1和SG2可透射从发光层EML发射的光。因而，存储电容器电极SG1和SG2的区域可延伸至发光区域以及非发光区域。因此，可在有限的区域中充分确保存储电容。
覆层OC位于第二存储电容器电极SG2上。覆层OC可以是用于减小下方结构的高度差的平坦化层，覆层OC可由诸如聚酰亚胺、苯并环丁烯基树脂和丙烯酸酯之类的有机材料形成。例如，可通过在液态状态下涂布有机材料且之后将有机材料固化的旋涂玻璃(SOG)方法形成覆层OC。
暴露第二存储电容器电极SG2的通孔VIA位于覆层OC的一部分中。有机发光二极管OLED位于覆层OC上。更具体地说，第一电极ANO位于覆层OC上。第一电极ANO充当像素电极并且经由通孔VIA连接至第二存储电容器电极SG2。第一电极ANO通过第二存储电容器电极SG2电连接至薄膜晶体管TFT的漏极电极DE。第一电极ANO是阳极，并且第一电极ANO可由诸如氧化铟锡(ITO)、氧化铟锌(IZO)和氧化锌(ZnO)之类的透明导电材料形成。当OLED显示器实现为顶部发光型OLED显示器时，第一电极ANO可进一步包括反射层。反射层可由铝(Al)、铜(Cu)、银(Ag)、镍(Ni)、铂(Pd)或它们的组合形成。优选地，反射层可由Ag/Pd/Cu(APC)合金形成。
此外，界定像素的堤层BNK位于包括第一电极ANO的基板PI上。堤层BNK可由诸如聚酰亚胺、苯并环丁烯基树脂和丙烯酸酯之类的有机材料形成。堤层BNK暴露第一电极ANO的一部分。发光层EML位于被堤层BNK暴露的第一电极ANO上。发光层EML是电子和空穴组合并发光的层。空穴注入层和/或空穴传输层可位于发光层EML与第一电极ANO之间，并且电子注入层和/或电子传输层可位于发光层EML上。
第二电极CAT位于发光层EML上并且位于基板PI的显示区域A/A的整个表面上。此外，第二电极CAT是阴极电极，并且第二电极CAT可由每个都具有低功函数的镁(Mg)、钙(Ca)、铝(Al)、银(Ag)或它们的组合形成。当OLED显示器实现为顶部发光型OLED显示器时，第二电极CAT可足够薄以透射光。可选择地，第二电极CAT可由诸如氧化铟锡(ITO)、氧化铟锌(IZO)和氧化锌(ZnO)之类的透明导电材料形成。
参照图13，根据本发明第二实施方式的显示装置包括位于基板PI上的栅极焊盘部GP。栅极焊盘部GP包括凸部SE1和凹部SE2。凸部SE1具有凸状突出的剖面形状，凹部SE2具有凹状凹陷的剖面形状。凸部SE1和凹部SE2交替设置并且在凸部SE1与凹部SE2之间的界面处具有高度差。
可通过构图至少一个绝缘层形成凸部SE1和凹部SE2。就是说，基板PI上的至少一个绝缘层可具有沉槽SH。在该情形中，沉槽SH的形成区域可定义为凹部SE2。保留在沉槽SH外部的绝缘层的一部分可定义为凸部SE1。该绝缘层图案可使凸部SE1和凹部SE2在它们之间具有足够的高度差。
电路元件CO的凸块CSL位于凹部SE2中。就是说，栅极焊盘部GP包括多个凹部SE2，多个凸块CSL可分别***多个凹部SE2中。凹部SE2具有能够保持凸块CSL的内部空间。
栅极焊盘部GP包括多个栅极焊盘。每个栅极焊盘包括下部栅极焊盘电极SML和上部栅极焊盘电极PEL。
下部栅极焊盘电极SML连接至栅极信号线GSL。下部栅极焊盘电极SML和栅极信号线GSL通过贯穿至少一个绝缘层的接触孔彼此电连接，所述至少一个绝缘层夹在下部栅极焊盘电极SML与栅极信号线GSL之间。
上部栅极焊盘电极PEL连接至下部栅极焊盘电极SML。上部栅极焊盘电极PEL和下部栅极焊盘电极SML通过贯穿至少一个绝缘层的第二接触孔PCNT2彼此电连接，所述至少一个绝缘层夹在上部栅极焊盘电极PEL与下部栅极焊盘电极SML之间。上部栅极焊盘电极PEL电连接至下部栅极焊盘电极SML、栅极信号线GSL和显示区域A/A的栅极线，并将通过电路元件CO提供的栅极信号传输至显示区域A/A的子像素。上部栅极焊盘电极PEL与凸部SE1重叠并延伸至凹部SE2的至少一部分。
在第一实施方式中，形成凸部SE1和凹部SE2的绝缘层图案(即，具有沉槽SH的绝缘层图案)设置在下部栅极焊盘电极SML与上部栅极焊盘电极PEL之间。另一方面，在第二实施方式中，形成凸部SE1和凹部SE2的绝缘层图案设置在上部栅极焊盘电极PEL上。因而，根据第二实施方式的绝缘层图案在凸部SE1中覆盖上部栅极焊盘电极PEL并且在凹部SE2中暴露上部栅极焊盘电极PEL。在凹部SE2中暴露到外部的上部栅极焊盘电极PEL使用各向异性导电膜电连接至凸块CSL。
更具体地说，栅极绝缘层GI位于栅极焊盘部GP的基板PI上。栅极信号线GSL位于栅极绝缘层GI上，栅极信号线GSL是指从显示区域A/A的栅极线延伸的信号线。
层间介电层ILD位于栅极信号线GSL上，并且下部栅极焊盘电极SML位于层间介电层ILD上。下部栅极焊盘电极SML通过贯穿层间介电层ILD的接触孔连接至栅极信号线GSL。下部栅极焊盘电极SML可以是在与显示区域A/A的源极电极和漏极电极相同的工艺过程中与源极电极和漏极电极一起形成的图案。因而，下部栅极焊盘电极SML可形成在与显示区域A/A的源极电极和漏极电极相同的层上并且可包括与源极电极和漏极电极相同的材料。
钝化层PAS位于下部栅极焊盘电极SML上并且钝化层PAS包括第二接触孔PCNT2。第二接触孔PCNT2贯穿钝化层PAS并暴露下部栅极焊盘电极SML的一部分。
上部栅极焊盘电极PEL位于具有第二接触孔PCNT2的钝化层PAS上。上部栅极焊盘电极PEL通过第二接触孔PCNT2连接至下部栅极焊盘电极SML。
上部栅极焊盘电极PEL可以是在与显示区域A/A的源极电极SE和漏极电极DE(见图12)和/或第二存储电容器电极SG2(见图12)相同的工艺过程中与源极电极SE和漏极电极DE和/或第二存储电容器电极SG2一起形成的图案。因而，上部栅极焊盘电极PEL可形成在与显示区域A/A的源极电极SE和漏极电极DE和/或第二存储电容器电极SG2相同的层上并且包括与源极电极SE和漏极电极DE和/或第二存储电容器电极SG2相同的材料。
当显示装置实现为底部发光型显示装置时，第二存储电容器电极SG2和上部栅极焊盘电极PEL可由诸如氧化铟锡(ITO)、氧化铟锌(IZO)和氧化锌(ZnO)之类的透明导电材料形成。然而，本发明的实施方式不限于此。此外，当显示装置实现为顶部发光型显示装置时，第二存储电容器电极SG2和上部栅极焊盘电极PEL可由不透明导电材料形成。
凸部SE1中的上部栅极焊盘电极PEL连接至下部栅极焊盘电极SML并延伸至凹部SE2的内部。上部栅极焊盘电极PEL定位成对应于凸部SE1和凹部SE2。因此，形成了将上部栅极焊盘电极PEL、下部栅极焊盘电极SML和栅极信号线GSL连接的信号通路。
覆层OC位于上部栅极焊盘电极PEL上并且覆层OC包括位于相邻的下部栅极焊盘电极SML之间的沉槽SH。沉槽SH贯穿覆层OC并暴露上部栅极焊盘电极PEL的一部分。沉槽SH的形成区域可定义为凹部SE2，沉槽SH的外部可定义为凸部SE1。沉槽SH具有能够保持电路元件CO的凸块CSL的足够内部空间。
电路元件CO包括包含在柔性膜SF中的凸块CSL。各向异性导电膜ACF是通过在粘合剂树脂中分布多个导电球而形成的，在将基板PI附接至电路元件CO的同时各向异性导电膜ACF将焊盘电连接至凸块CSL。各向异性导电膜ACF的导电球被保持在凹部SE2中并位于上部栅极焊盘电极PEL与凸块CSL之间，由此将上部栅极焊盘电极PEL电连接至凸块CSL。
与本发明的第一实施方式不同，本发明的第二实施方式配置成仅在凹部SE2中暴露上部栅极焊盘电极PEL。因为凸部SE1位于相邻的凹部SE2之间，所以在相邻的凹部SE2中暴露到外部的上部栅极焊盘电极PEL可彼此间隔开充分的距离。因此，本发明的第二实施方式可防止或最小化有缺陷的接触。
参照图14，根据本发明第二实施方式的显示装置包括位于基板PI上的数据焊盘部DP。数据焊盘部DP包括凸部SE1和凹部SE2。凸部SE1具有凸状突出的剖面形状，凹部SE2具有凹状凹陷的剖面形状。凸部SE1和凹部SE2交替设置并且在凸部SE1与凹部SE2之间的界面处具有高度差。
可通过构图至少一个绝缘层形成凸部SE1和凹部SE2。就是说，基板PI上的至少一个绝缘层可具有沉槽SH。在该情形中，沉槽SH的形成区域可定义为凹部SE2。保留在沉槽SH外部的绝缘层的一部分可定义为凸部SE1。该绝缘层图案可使凸部SE1和凹部SE2在它们之间具有足够的高度差。
电路元件CO的凸块CSL位于凹部SE2中。就是说，数据焊盘部DP包括多个凹部SE2，多个凸块CSL可分别***多个凹部SE2中。凹部SE2具有能够保持凸块CSL的内部空间。
数据焊盘部GP包括多个数据焊盘。每个数据焊盘包括下部数据焊盘电极SML和上部数据焊盘电极PEL。
下部数据焊盘电极SML连接至数据信号线。下部数据焊盘电极SML和数据信号线设置在相同的层上并且可形成为一体。
上部数据焊盘电极PEL连接至下部数据焊盘电极SML。更具体地说，上部数据焊盘电极PEL和下部数据焊盘电极SML通过贯穿至少一个绝缘层的第三接触孔PCNT3彼此电连接，所述至少一个绝缘层夹在上部数据焊盘电极PEL与下部数据焊盘电极SML之间。上部数据焊盘电极PEL电连接至下部数据焊盘电极SML、数据信号线和显示区域A/A的数据线，并将通过电路元件CO提供的数据信号传输至显示区域A/A的子像素。上部数据焊盘电极PEL与凸部SE1重叠并延伸至凹部SE2的至少一部分。
在第一实施方式中，形成凸部SE1和凹部SE2的绝缘层图案(即，具有沉槽SH的绝缘层图案)设置在下部数据焊盘电极SML与上部数据焊盘电极PEL之间。另一方面，在第二实施方式中，形成凸部SE1和凹部SE2的绝缘层图案设置在上部数据焊盘电极PEL上。因而，根据第二实施方式的绝缘层图案设置成在凸部SE1中覆盖上部数据焊盘电极PEL并且在凹部SE2中暴露上部数据焊盘电极PEL。在凹部SE2中暴露到外部的上部数据焊盘电极PEL使用各向异性导电膜电连接至凸块CSL。
更具体地说，栅极绝缘层GI和层间介电层ILD位于数据焊盘部GP的基板PI上。下部数据焊盘电极SML位于层间介电层ILD上并连接至数据信号线。下部数据焊盘电极SML和数据信号线可形成为一体。数据信号线是指从显示区域A/A的数据线延伸的信号线。
下部数据焊盘电极SML可以是在与显示区域A/A的源极电极和漏极电极相同的工艺过程中与源极电极和漏极电极一起形成的图案。因而，下部数据焊盘电极SML可形成在与显示区域A/A的源极电极和漏极电极相同的层上并且可包括与源极电极和漏极电极相同的材料。
钝化层PAS位于下部数据焊盘电极SML上并且钝化层PAS包括第三接触孔PCNT3。第三接触孔PCNT3贯穿钝化层PAS并暴露下部数据焊盘电极SML的一部分。
上部数据焊盘电极PEL位于具有第三接触孔PCNT3的钝化层PAS上。上部数据焊盘电极PEL通过第三接触孔PCNT3连接至下部数据焊盘电极SML。
上部数据焊盘电极PEL可以是在与显示区域A/A的源极电极SE和漏极电极DE(见图12)和/或第二存储电容器电极SG2(见图12)相同的工艺过程中与源极电极SE和漏极电极DE和/或第二存储电容器电极SG2一起形成的图案。因而，上部数据焊盘电极PEL可形成在与显示区域A/A的源极电极SE和漏极电极DE和/或第二存储电容器电极SG2相同的层上并且包括与源极电极SE和漏极电极DE和/或第二存储电容器电极SG2相同的材料。
当显示装置实现为底部发光型显示装置时，第二存储电容器电极SG2和上部数据焊盘电极PEL可由诸如氧化铟锡(ITO)、氧化铟锌(IZO)和氧化锌(ZnO)之类的透明导电材料形成。此外，当显示装置实现为顶部发光型显示装置时，第二存储电容器电极SG2和上部数据焊盘电极PEL可由不透明导电材料形成。
凸部SE1中的上部数据焊盘电极PEL连接至下部数据焊盘电极SML并延伸至凹部SE2的内部。上部数据焊盘电极PEL定位成对应于凸部SE1和凹部SE2。因此，形成了将上部数据焊盘电极PEL、下部数据焊盘电极SML和数据信号线连接的信号通路。
覆层OC位于上部数据焊盘电极PEL上并且覆层OC包括位于相邻的下部数据焊盘电极SML之间的沉槽SH。沉槽SH贯穿覆层OC并暴露上部数据焊盘电极PEL的一部分。沉槽SH的形成区域可定义为凹部SE2，沉槽SH的外部可定义为凸部SE1。沉槽SH具有能够保持电路元件CO的凸块CSL的足够内部空间。
电路元件CO包括包含在柔性膜SF中的凸块CSL。各向异性导电膜ACF是通过在粘合剂树脂中分布多个导电球而形成的，在将基板PI附接至电路元件CO的同时各向异性导电膜ACF将焊盘电连接至凸块CSL。各向异性导电膜ACF的导电球被保持在凹部SE2中并位于上部数据焊盘电极PEL与凸块CSL之间，由此将上部数据焊盘电极PEL电连接至凸块CSL。
与本发明的第一实施方式不同，本发明的第二实施方式配置成仅在凹部SE2中暴露上部数据焊盘电极PEL。因为凸部SE1位于相邻的凹部SE2之间，所以在相邻的凹部SE2中暴露到外部的上部数据焊盘电极PEL可彼此间隔开充分的距离。因此，本发明的第二实施方式可防止或最小化有缺陷的接触。
此外，当上部焊盘电极PEL由不透明导电材料形成时，暴露到外部的上部焊盘电极PEL可被氧化。为了防止上部焊盘电极PEL的氧化，可额外形成辅助焊盘电极，以覆盖暴露到外部的上部焊盘电极PEL。
辅助焊盘电极可包括诸如氧化铟锡(ITO)、氧化铟锌(IZO)和氧化锌(ZnO)之类的透明导电材料。辅助焊盘电极可以是在与第一电极ANO(见图12)相同的工艺过程中与第一电极ANO形成在相同的层上的电极图案。因而，辅助焊盘电极可包括与第一电极ANO相同的材料。
本发明的实施方式包括焊盘部的凹部，凸块可***所述凹部中，因而可很容易对齐焊盘部的焊盘和凸块并且可防止外部环境的变化引起的有缺陷的接触。此外，本发明的实施方式通过防止焊盘与凸块之间的有缺陷的接触，可确保显示装置的可靠性和安全性。
尽管参照多个示例性的实施方式描述了实施方式，但应当理解，本领域技术人员能设计出多个其他修改例和实施方式，这落在本公开内容的原理的范围内。更具体地说，在公开内容、附图和所附权利要求的范围内，在组成部件和/或主题组合构造的配置中可进行各种变化和修改。除了组成部件和/或配置中的变化和修改之外，替换使用对于本领域技术人员来说也将是显而易见的。

Claims (20)

1.一种显示装置，包括：
基板，所述基板包括显示输入图像的显示区域、以及具有凸部和凹部的焊盘部，所述凸部和所述凹部交替设置在所述显示区域外部并且所述凸部与所述凹部之间具有高度差；和
附接至所述焊盘部的电路元件，所述电路元件包括***所述焊盘部的所述凹部中的凸块，
其中所述焊盘部包括：
下部焊盘电极，所述下部焊盘电极电连接至从所述显示区域延伸的信号线；
设置在所述下部焊盘电极上的第一绝缘层，所述第一绝缘层具有用于限定所述凸部和所述凹部的图案；和
上部焊盘电极，所述上部焊盘电极设置在所述第一绝缘层上，所述上部焊盘电极通过贯穿所述第一绝缘层的第一接触孔连接至所述下部焊盘电极并且所述上部焊盘电极延伸至所述凹部的至少一部分。
2.根据权利要求1所述的显示装置，进一步包括夹在所述焊盘部与所述电路元件之间的各向异性导电膜，
其中所述上部焊盘电极通过所述各向异性导电膜连接至所述凹部中的所述凸块。
3.根据权利要求2所述的显示装置，其中所述各向异性导电膜包括粘合剂树脂和分布在所述粘合剂树脂中的多个导电球，并且
其中所述导电球被保持在所述凹部中。
4.根据权利要求1所述的显示装置，其中所述凹部的形状由平坦表面和从所述平坦表面的两侧延伸的两个倾斜表面限定，并且
其中所述上部焊盘电极覆盖所述两个倾斜表面之一并覆盖所述平坦表面的至少一部分。
5.根据权利要求1所述的显示装置，其中所述焊盘部包括按顺序设置的第一凸部、第一凹部、第二凸部和第二凹部，
其中所述上部焊盘电极包括彼此相邻的第一上部焊盘电极和第二上部焊盘电极，
其中所述第一凸部的形状由第一倾斜表面、连接至所述第一倾斜表面的一侧的第一平坦表面、以及连接至所述第一平坦表面的一侧的第二倾斜表面限定，
其中所述第一凹部的形状由所述第二倾斜表面、连接至所述第二倾斜表面的一侧的第二平坦表面、以及连接至所述第二平坦表面的一侧的第三倾斜表面限定，
其中所述第二凸部的形状由所述第三倾斜表面、连接至所述第三倾斜表面的一侧的第三平坦表面、以及连接至所述第三平坦表面的一侧的第四倾斜表面限定，
其中所述第二凹部的形状由所述第四倾斜表面、连接至所述第四倾斜表面的一侧的第四平坦表面、以及连接至所述第四平坦表面的一侧的第五倾斜表面限定，
其中所述第一上部焊盘电极覆盖所述第一平坦表面的至少一部分、所述第二倾斜表面、以及所述第二平坦表面的至少一部分，
其中所述第二上部焊盘电极覆盖所述第三平坦表面的至少一部分、所述第四倾斜表面、以及所述第四平坦表面的至少一部分。
6.根据权利要求1所述的显示装置，其中所述焊盘部进一步包括位于所述下部焊盘电极与所述第一绝缘层之间的第二绝缘层。
7.根据权利要求6所述的显示装置，其中所述第二绝缘层仅设置在所述焊盘部的所述凸部中。
8.根据权利要求1所述的显示装置，其中所述信号线设置在所述下部焊盘电极下方并且在所述下部焊盘电极与所述信号线之间夹有第三绝缘层，所述信号线通过贯穿所述第三绝缘层的第三接触孔连接至所述下部焊盘电极并且所述信号线连接至所述显示区域的栅极线。
9.根据权利要求1所述的显示装置，其中所述信号线设置在与所述下部焊盘电极相同的层上，所述信号线连接至所述下部焊盘电极，并且所述信号线连接至所述显示区域的数据线。
10.根据权利要求1所述的显示装置，其中所述显示区域包括多个子像素，
其中每个子像素包括：
位于所述基板上的半导体层；
位于所述半导体层上并与所述半导体层部分重叠的栅极电极，在所述栅极电极与所述半导体层之间夹有栅极绝缘层；
源极电极和漏极电极，所述源极电极和所述漏极电极位于覆盖所述栅极电极的层间介电层上，并且通过贯穿所述层间介电层的源极接触孔和漏极接触孔分别连接至所述半导体层的两侧；和
第一电极，所述第一电极位于覆盖所述源极电极和所述漏极电极的钝化层和覆层上，并且经由贯穿所述钝化层和所述覆层的通孔连接至所述漏极电极，
其中所述上部焊盘电极设置在与所述第一电极相同的层上并且包括与所述第一电极相同的材料。
11.一种显示装置，包括：
基板，所述基板包括显示输入图像的显示区域、以及具有凸部和凹部的焊盘部，所述凸部和所述凹部交替设置在所述显示区域外部并且所述凸部与所述凹部之间具有高度差；和
附接至所述焊盘部的电路元件，所述电路元件包括***所述焊盘部的所述凹部中的凸块，
其中所述焊盘部包括：
下部焊盘电极，所述下部焊盘电极电连接至从所述显示区域延伸的信号线；
覆盖所述下部焊盘电极的第一绝缘层；
上部焊盘电极，所述上部焊盘电极设置在所述第一绝缘层上，所述上部焊盘电极通过贯穿所述第一绝缘层的第一接触孔连接至所述下部焊盘电极并且所述上部焊盘电极延伸至所述凹部的至少一部分；和
第二绝缘层，所述第二绝缘层设置在所述上部焊盘电极上并且暴露位于所述凹部中的所述上部焊盘电极，所述第二绝缘层具有用于限定所述凸部和所述凹部的图案。
12.根据权利要求11所述的显示装置，进一步包括夹在所述焊盘部与所述电路元件之间的各向异性导电膜，
其中所述上部焊盘电极通过所述各向异性导电膜连接至所述凹部中的所述凸块。
13.根据权利要求12所述的显示装置，其中所述各向异性导电膜包括粘合剂树脂和分布在所述粘合剂树脂中的多个导电球，并且
其中所述导电球被保持在所述凹部中。
14.根据权利要求11所述的显示装置，其中所述凹部的形状由平坦表面和从所述平坦表面的两侧延伸的两个倾斜表面限定，并且
其中所述上部焊盘电极设置在所述两个倾斜表面之一下方并覆盖所述平坦表面的至少一部分。
15.根据权利要求11所述的显示装置，其中所述焊盘部包括按顺序设置的第一凸部、第一凹部、第二凸部和第二凹部，
其中所述上部焊盘电极包括彼此相邻的第一上部焊盘电极和第二上部焊盘电极，
其中所述第一上部焊盘电极定位成对应于所述第一凸部和所述第一凹部，并且
其中所述第二上部焊盘电极定位成对应于所述第二凸部和所述第二凹部。
16.根据权利要求11所述的显示装置，其中所述信号线设置在所述下部焊盘电极下方并且在所述下部焊盘电极与所述信号线之间夹有第三绝缘层，所述信号线通过贯穿所述第三绝缘层的第三接触孔连接至所述下部焊盘电极并且所述信号线电连接至所述显示区域的栅极线。
17.根据权利要求11所述的显示装置，其中所述信号线设置在与所述下部焊盘电极相同的层上，所述信号线连接至所述下部焊盘电极，并且所述信号线连接至所述显示区域的数据线。
18.根据权利要求11所述的显示装置，其中所述显示区域包括多个子像素，
其中每个子像素包括：
位于所述基板上的半导体层；
位于所述半导体层上并与所述半导体层部分重叠的栅极电极，在所述栅极电极与所述半导体层之间夹有栅极绝缘层；
源极电极和漏极电极，所述源极电极和所述漏极电极位于覆盖所述栅极电极的层间介电层上，并且通过贯穿所述层间介电层的源极接触孔和漏极接触孔分别连接至所述半导体层的两侧；
位于所述层间介电层上的第一存储电容器电极；
第二存储电容器电极，所述第二存储电容器电极位于覆盖所述源极电极和所述漏极电极的钝化层上，所述第二存储电容器电极与所述第一存储电容器电极重叠并且所述第二存储电容器电极通过贯穿所述钝化层的辅助接触孔连接至所述漏极电极；和
第一电极，所述第一电极位于覆盖所述第二存储电容器电极的覆层上并且经由贯穿所述覆层的通孔连接至所述第二存储电容器电极，
其中所述上部焊盘电极设置在与所述源极电极和所述漏极电极和/或所述第二存储电容器电极相同的层上并且包括与所述源极电极和所述漏极电极和/或所述第二存储电容器电极相同的材料。
19.根据权利要求18所述的显示装置，进一步包括在所述凹部中覆盖被暴露的上部焊盘电极的辅助焊盘电极，
其中所述辅助焊盘电极设置在与所述第一电极相同的层上并且包括与所述第一电极相同的材料。
20.根据权利要求18所述的显示装置，其中所述第一存储电容器电极和所述第二存储电容器电极包括透明导电材料。
CN201611256662.0A 2016-08-26 2016-12-30 显示装置 Active CN107785394B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020160109129A KR101951939B1 (ko) 2016-08-26 2016-08-26 표시장치
KR10-2016-0109129 2016-08-26

Publications (2)

Publication Number Publication Date
CN107785394A true CN107785394A (zh) 2018-03-09
CN107785394B CN107785394B (zh) 2021-08-06

Family

ID=57868002

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201611256662.0A Active CN107785394B (zh) 2016-08-26 2016-12-30 显示装置

Country Status (6)

Country Link
US (1) US10068929B2 (zh)
EP (1) EP3288082B1 (zh)
JP (1) JP6487412B2 (zh)
KR (1) KR101951939B1 (zh)
CN (1) CN107785394B (zh)
TW (1) TWI648851B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109473038A (zh) * 2018-12-12 2019-03-15 武汉华星光电半导体显示技术有限公司 显示面板组件及显示装置
CN111180205A (zh) * 2018-11-13 2020-05-19 罗姆股份有限公司 芯片电容器及芯片电容器的制造方法
CN111292675A (zh) * 2018-12-06 2020-06-16 联咏科技股份有限公司 源极驱动器

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102664048B1 (ko) * 2016-08-30 2024-05-16 삼성디스플레이 주식회사 유기 발광 표시 장치
CN106449666B (zh) 2016-12-02 2018-04-03 京东方科技集团股份有限公司 阵列基板和显示装置
CN109427549A (zh) * 2017-08-21 2019-03-05 中华映管股份有限公司 开口的形成方法和像素结构的制造方法
JP7063019B2 (ja) * 2018-03-09 2022-05-09 Tdk株式会社 薄膜コンデンサの製造方法及び薄膜コンデンサ
KR102533660B1 (ko) * 2018-07-04 2023-05-17 삼성디스플레이 주식회사 표시 장치
KR102227858B1 (ko) * 2019-03-28 2021-03-12 매그나칩 반도체 유한회사 반도체 다이 형성 및 패키징 방법
KR20210054323A (ko) * 2019-11-05 2021-05-13 엘지디스플레이 주식회사 스트레쳐블 표시 장치
WO2021189232A1 (zh) * 2020-03-24 2021-09-30 京东方科技集团股份有限公司 显示基板以及显示装置
KR20220016364A (ko) 2020-07-30 2022-02-09 삼성디스플레이 주식회사 전자장치
CN112002715B (zh) * 2020-09-15 2023-03-31 武汉华星光电技术有限公司 阵列基板及显示面板

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050206828A1 (en) * 2004-03-20 2005-09-22 Sun-Youl Lee Electroluminescent display device and method for manufacturing the same
US20070075313A1 (en) * 2005-09-30 2007-04-05 Won-Kyu Kwak Flat panel display device
US20130026476A1 (en) * 2011-07-28 2013-01-31 Sun Park Organic light emitting display apparatus
US20140140019A1 (en) * 2012-11-16 2014-05-22 Samsung Display Co., Ltd. Display apparatus and method of manufacturing the same
US20160211279A1 (en) * 2015-01-15 2016-07-21 Samsung Display Co., Ltd. Flexible display and method of manufacturing the same

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1117050A (ja) * 1997-06-20 1999-01-22 Matsushita Electric Ind Co Ltd 回路基板及び回路基板の製造方法
JP2003059653A (ja) * 2001-08-09 2003-02-28 Sony Corp 表示装置の製造方法
JP2003298006A (ja) * 2002-03-29 2003-10-17 Seiko Epson Corp 半導体装置および電気光学装置
KR100943730B1 (ko) * 2003-06-27 2010-02-23 엘지디스플레이 주식회사 씨오지 방식 디스플레이 장치
KR101016284B1 (ko) * 2004-04-28 2011-02-22 엘지디스플레이 주식회사 Ｃｏｇ 방식 액정표시소자 및 그 제조방법
JP2006047827A (ja) * 2004-08-06 2006-02-16 Mitsubishi Electric Corp 液晶表示装置およびその製造方法
KR101346921B1 (ko) * 2008-02-19 2014-01-02 엘지디스플레이 주식회사 평판 표시 장치 및 그 제조방법
JP2013131339A (ja) * 2011-12-20 2013-07-04 Canon Inc 有機発光装置及びその製造方法
KR101925998B1 (ko) * 2011-12-22 2018-12-07 엘지디스플레이 주식회사 유기전계 발광표시장치 및 그 제조 방법
KR102066087B1 (ko) * 2013-05-28 2020-01-15 엘지디스플레이 주식회사 플렉서블 표시장치 및 그의 제조방법
JP6324098B2 (ja) * 2014-02-06 2018-05-16 株式会社ジャパンディスプレイ 表示装置及びその製造方法
KR102193886B1 (ko) * 2014-11-12 2020-12-23 엘지디스플레이 주식회사 고 개구율 유기발광 다이오드 표시장치 및 그 제조 방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050206828A1 (en) * 2004-03-20 2005-09-22 Sun-Youl Lee Electroluminescent display device and method for manufacturing the same
US20070075313A1 (en) * 2005-09-30 2007-04-05 Won-Kyu Kwak Flat panel display device
US20130026476A1 (en) * 2011-07-28 2013-01-31 Sun Park Organic light emitting display apparatus
US20140140019A1 (en) * 2012-11-16 2014-05-22 Samsung Display Co., Ltd. Display apparatus and method of manufacturing the same
US20160211279A1 (en) * 2015-01-15 2016-07-21 Samsung Display Co., Ltd. Flexible display and method of manufacturing the same

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111180205A (zh) * 2018-11-13 2020-05-19 罗姆股份有限公司 芯片电容器及芯片电容器的制造方法
CN111180205B (zh) * 2018-11-13 2021-10-22 罗姆股份有限公司 芯片电容器及芯片电容器的制造方法
CN111292675A (zh) * 2018-12-06 2020-06-16 联咏科技股份有限公司 源极驱动器
CN111292675B (zh) * 2018-12-06 2021-06-01 联咏科技股份有限公司 源极驱动器
CN109473038A (zh) * 2018-12-12 2019-03-15 武汉华星光电半导体显示技术有限公司 显示面板组件及显示装置

Also Published As

Publication number Publication date
TW201818536A (zh) 2018-05-16
EP3288082A1 (en) 2018-02-28
JP6487412B2 (ja) 2019-03-20
JP2018032007A (ja) 2018-03-01
TWI648851B (zh) 2019-01-21
EP3288082B1 (en) 2021-03-31
KR20180023572A (ko) 2018-03-07
KR101951939B1 (ko) 2019-02-25
US10068929B2 (en) 2018-09-04
US20180061855A1 (en) 2018-03-01
CN107785394B (zh) 2021-08-06

Similar Documents

Publication Publication Date Title
CN107785394A (zh) 显示装置
US11216101B2 (en) Display device with integrated touch screen and method for fabricating the same
US10903297B2 (en) Bidirectional organic light emitting display device
CN103152979B (zh) 用于显示装置的电路板和具有该电路板的显示装置
CN108110029B (zh) 显示装置
CN106229332A (zh) 显示面板及其制造方法，柔性显示装置
CN108122625B (zh) 各向异性导电膜和包括各向异性导电膜的显示装置
KR20210069830A (ko) 플렉서블 표시 장치
US11063108B2 (en) Organic light emitting diode array substrate and electronic device
CN108122881B (zh) 膜上芯片以及包括该膜上芯片的显示装置
CN107644889A (zh) 显示面板和包括该显示面板的显示装置
KR102654664B1 (ko) 유기 발광 표시 장치
KR20210050235A (ko) 플렉서블 표시 장치
US20200203442A1 (en) Display panel
KR102635781B1 (ko) 배선 필름 및 그를 포함한 표시 장치
KR102621590B1 (ko) 유기 발광 표시 장치
JP2021107918A (ja) フレキシブル表示装置
KR102427516B1 (ko) 전계 발광 표시 장치
KR20180001978A (ko) 회로 기판 및 회로 기판을 포함하는 표시장치
KR20210083903A (ko) 플렉서블 표시 장치
KR20210086029A (ko) 플렉서블 표시 장치
KR20210081953A (ko) 플렉서블 표시 장치
US20240168581A1 (en) Display apparatus
KR20240061194A (ko) 플렉서블 표시 장치
KR20230047794A (ko) 플렉서블 표시 장치

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant