JPH1117050A - 回路基板及び回路基板の製造方法 - Google Patents
回路基板及び回路基板の製造方法Info
- Publication number
- JPH1117050A JPH1117050A JP9164760A JP16476097A JPH1117050A JP H1117050 A JPH1117050 A JP H1117050A JP 9164760 A JP9164760 A JP 9164760A JP 16476097 A JP16476097 A JP 16476097A JP H1117050 A JPH1117050 A JP H1117050A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- circuit board
- semiconductor element
- substrate
- conductive paste
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
- H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
- H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
- H01L2224/1134—Stud bumping, i.e. using a wire-bonding apparatus
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/16237—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area disposed in a recess of the surface of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/8112—Aligning
- H01L2224/81136—Aligning involving guiding structures, e.g. spacers or supporting members
- H01L2224/81138—Aligning involving guiding structures, e.g. spacers or supporting members the guiding structures being at least partially left in the finished device
- H01L2224/81141—Guiding structures both on and outside the body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
- H01L2224/8238—Bonding interfaces outside the semiconductor or solid-state body
- H01L2224/82385—Shape, e.g. interlocking features
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/111—Pads for surface mounting, e.g. lay-out
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/321—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives
Landscapes
- Manufacturing Of Printed Wiring (AREA)
- Wire Bonding (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Abstract
(57)【要約】
【課題】 半導体素子を回路基板に実装する際に、接合
強度を高め、高い信頼性で接合を得る回路基板を提供す
ることを目的とする。 【解決手段】 回路基板６上の電極５には、半導体素子
１に形成された突起電極３の形状に合致した凹部４を予
め設けており、半導体素子１は回路基板６に対して位置
決めを行った後に載置される。このとき、半導体素子１
上の突起電極３が回路基板６上の電極５に設けられた凹
部４に嵌合し、これにより、水平方向の応力に対して、
高い接合強度が得られ、信頼性に優れた接合を得ること
ができる。
強度を高め、高い信頼性で接合を得る回路基板を提供す
ることを目的とする。 【解決手段】 回路基板６上の電極５には、半導体素子
１に形成された突起電極３の形状に合致した凹部４を予
め設けており、半導体素子１は回路基板６に対して位置
決めを行った後に載置される。このとき、半導体素子１
上の突起電極３が回路基板６上の電極５に設けられた凹
部４に嵌合し、これにより、水平方向の応力に対して、
高い接合強度が得られ、信頼性に優れた接合を得ること
ができる。
Description
【０００１】
【発明の属する技術分野】本発明は半導体素子を搭載す
るための回路基板及びこの回路基板の製造方法に関する
ものである。
るための回路基板及びこの回路基板の製造方法に関する
ものである。
【０００２】
【従来の技術】従来、回路基板に半導体素子を搭載する
手段としては、図１４に示すように半導体素子４５の突
起電極４７の先端部に導電性接着剤５０を供給し、回路
基板４９の対応する電極４８上に半導体素子４５を位置
決めして載置し、加熱して導電性接着剤５０を硬化させ
ることにより図１５に示すような接合を得ている。
手段としては、図１４に示すように半導体素子４５の突
起電極４７の先端部に導電性接着剤５０を供給し、回路
基板４９の対応する電極４８上に半導体素子４５を位置
決めして載置し、加熱して導電性接着剤５０を硬化させ
ることにより図１５に示すような接合を得ている。
【０００３】
【発明が解決しようとする課題】しかしながら、この接
合方式は、回路基板の電極と半導体素子の突起電極とを
導電性接着剤で接合したものであるため、特に水平方向
の強度が低く、容易に半導体素子が回路基板から剥離す
るなど、取り扱いが困難であるという問題を有してい
た。
合方式は、回路基板の電極と半導体素子の突起電極とを
導電性接着剤で接合したものであるため、特に水平方向
の強度が低く、容易に半導体素子が回路基板から剥離す
るなど、取り扱いが困難であるという問題を有してい
た。
【０００４】本発明は、回路基板と半導体素子との接合
強度を高め、高い信頼性を有する接合を得ることを目的
とする。
強度を高め、高い信頼性を有する接合を得ることを目的
とする。
【０００５】
【課題を解決するための手段】この課題を解決するため
に本発明は、回路基板上の電極に、半導体素子の突起電
極形状と合致した形状の凹部を設け、回路基板に載置さ
れた半導体素子の突起電極を凹部に嵌合するようにした
ものである。この本発明によれば、回路基板と半導体素
子との接合強度を高め、高い信頼性を有する接合を得る
ことができる。
に本発明は、回路基板上の電極に、半導体素子の突起電
極形状と合致した形状の凹部を設け、回路基板に載置さ
れた半導体素子の突起電極を凹部に嵌合するようにした
ものである。この本発明によれば、回路基板と半導体素
子との接合強度を高め、高い信頼性を有する接合を得る
ことができる。
【０００６】
【発明の実施の形態】本発明の請求項１に記載の発明
は、基板上に導体ペーストを供給した後に焼成して電極
を形成する回路基板において、基板上の電極に半導体素
子の突起電極形状と合致した形状の凹部を形成したこと
を特徴とする回路基板であり、基板上に載置された半導
体素子の突起電極はそれぞれ対応する回路基板上の電極
に設けられた凹部に嵌合した状態で実装されるので、水
平方向の応力特に衝撃力に対し、回路基板上の電極の破
壊強度に相当する抗力が得られるという作用を有する。
は、基板上に導体ペーストを供給した後に焼成して電極
を形成する回路基板において、基板上の電極に半導体素
子の突起電極形状と合致した形状の凹部を形成したこと
を特徴とする回路基板であり、基板上に載置された半導
体素子の突起電極はそれぞれ対応する回路基板上の電極
に設けられた凹部に嵌合した状態で実装されるので、水
平方向の応力特に衝撃力に対し、回路基板上の電極の破
壊強度に相当する抗力が得られるという作用を有する。
【０００７】請求項２に記載の発明は、基板上の電極に
形成した凹部表面に導電性接着剤層を設けたことを特徴
とする回路基板であり、基板上に載置された半導体素子
の突起電極はそれぞれ対応する回路基板上の電極に設け
られた凹部に嵌合した状態で実装されることにより水平
方向の応力特に衝撃力に対し、回路基板上の電極の破壊
強度に匹敵する抗力を発生させ、さらに、導電性接着剤
層を凹部表面に設け、導電性接着剤による接合面積を拡
大することにより、垂直方向の応力に対しても抗力が得
られるという作用を有する。
形成した凹部表面に導電性接着剤層を設けたことを特徴
とする回路基板であり、基板上に載置された半導体素子
の突起電極はそれぞれ対応する回路基板上の電極に設け
られた凹部に嵌合した状態で実装されることにより水平
方向の応力特に衝撃力に対し、回路基板上の電極の破壊
強度に匹敵する抗力を発生させ、さらに、導電性接着剤
層を凹部表面に設け、導電性接着剤による接合面積を拡
大することにより、垂直方向の応力に対しても抗力が得
られるという作用を有する。
【０００８】請求項３に記載の発明は、基板上の電極に
形成した凹部上面に接着剤層を設けたことを特徴とする
回路基板であり、基板上に載置された半導体素子の突起
電極はそれぞれ対応する回路基板上の電極に設けられた
凹部に嵌合した状態で実装されることにより水平方向の
応力特に衝撃力に対し、回路基板上の電極の破壊強度に
匹敵する抗力を発生させ、さらに、接着剤層を電極の上
面に設け、半導体素子と回路基板の電極とを接着剤によ
り接合することにより、垂直方向の応力に対しても抗力
が得られるという作用を有する。
形成した凹部上面に接着剤層を設けたことを特徴とする
回路基板であり、基板上に載置された半導体素子の突起
電極はそれぞれ対応する回路基板上の電極に設けられた
凹部に嵌合した状態で実装されることにより水平方向の
応力特に衝撃力に対し、回路基板上の電極の破壊強度に
匹敵する抗力を発生させ、さらに、接着剤層を電極の上
面に設け、半導体素子と回路基板の電極とを接着剤によ
り接合することにより、垂直方向の応力に対しても抗力
が得られるという作用を有する。
【０００９】請求項４に記載の発明は、基板上に導体ペ
ーストを供給した後に焼成して電極を形成する回路基板
において、基板上の電極に半導体素子の突起電極の体積
よりも小さい凹部を形成したことを特徴とする回路基板
であり、基板上に半導体素子を載置した後に裏面から加
圧することにより、突起電極が回路基板上の電極に強固
に接合されるという作用を有する。
ーストを供給した後に焼成して電極を形成する回路基板
において、基板上の電極に半導体素子の突起電極の体積
よりも小さい凹部を形成したことを特徴とする回路基板
であり、基板上に半導体素子を載置した後に裏面から加
圧することにより、突起電極が回路基板上の電極に強固
に接合されるという作用を有する。
【００１０】請求項５に記載の発明は、基板上に導体ペ
ーストを供給した後に焼成して電極を形成する回路基板
において、基板上に供給された導体ペーストを半導体の
突起電極で押圧し、導体ペーストの半導体素子が載置さ
れる位置に突起電極形状と合致した形状の凹部を形成
し、焼成することを特徴とする回路基板の製造方法であ
り、基板上に供給された導体ペースト上の半導体素子が
載置される位置に、該半導体素子の突起電極を押圧し、
凹部を形成した後に該導体ペーストを焼成して電極を形
成することにより、載置される半導体素子の突起電極と
回路基板上の電極とが隙間無く接合される電極を形成す
ることができるという作用を有する。
ーストを供給した後に焼成して電極を形成する回路基板
において、基板上に供給された導体ペーストを半導体の
突起電極で押圧し、導体ペーストの半導体素子が載置さ
れる位置に突起電極形状と合致した形状の凹部を形成
し、焼成することを特徴とする回路基板の製造方法であ
り、基板上に供給された導体ペースト上の半導体素子が
載置される位置に、該半導体素子の突起電極を押圧し、
凹部を形成した後に該導体ペーストを焼成して電極を形
成することにより、載置される半導体素子の突起電極と
回路基板上の電極とが隙間無く接合される電極を形成す
ることができるという作用を有する。
【００１１】請求項６に記載の発明は、導体ペーストを
基板上に供給した後に焼成して電極を形成する回路基板
において、基板上に供給された導体ペーストを所望寸法
の突起を有する金型で押圧し、導体ペーストの半導体素
子が載置される位置に所望寸法の凹部を形成し、焼成す
ることを特徴とする回路基板の製造方法であり、基板上
に供給された導体ペースト上の半導体素子が載置される
位置に、所望の寸法の突起を有する金型を連続して移動
し、押圧して凹部を連続して形成した後に該導体ペース
トを焼成して電極を形成することにより、半導体素子の
突起電極を加圧して強固に接合される電極を形成するこ
とができるという作用を有する。
基板上に供給した後に焼成して電極を形成する回路基板
において、基板上に供給された導体ペーストを所望寸法
の突起を有する金型で押圧し、導体ペーストの半導体素
子が載置される位置に所望寸法の凹部を形成し、焼成す
ることを特徴とする回路基板の製造方法であり、基板上
に供給された導体ペースト上の半導体素子が載置される
位置に、所望の寸法の突起を有する金型を連続して移動
し、押圧して凹部を連続して形成した後に該導体ペース
トを焼成して電極を形成することにより、半導体素子の
突起電極を加圧して強固に接合される電極を形成するこ
とができるという作用を有する。
【００１２】請求項７に記載の発明は、半導体素子の突
起電極の体積よりも小さい凹部が形成された電極を有す
る回路基板への半導体素子の実装方法において、前記回
路基板の電極の凹部に半導体素子を位置決め載置した後
に、半導体素子の裏面より加圧し、半導体素子の突起電
極と回路基板の凹部を有する電極とを互いに変形させる
ことにより接合することを特徴とする半導体素子の実装
方法であり、半導体素子の突起電極の体積よりも小さい
凹部が形成された回路基板上の電極に対して、半導体素
子の突起電極を位置決めした後に載置し、さらに半導体
素子を加圧することにより、電極と半導体素子の突起電
極とを互いに変形させて、隙間なく且つ強固に接合する
という作用を有する。
起電極の体積よりも小さい凹部が形成された電極を有す
る回路基板への半導体素子の実装方法において、前記回
路基板の電極の凹部に半導体素子を位置決め載置した後
に、半導体素子の裏面より加圧し、半導体素子の突起電
極と回路基板の凹部を有する電極とを互いに変形させる
ことにより接合することを特徴とする半導体素子の実装
方法であり、半導体素子の突起電極の体積よりも小さい
凹部が形成された回路基板上の電極に対して、半導体素
子の突起電極を位置決めした後に載置し、さらに半導体
素子を加圧することにより、電極と半導体素子の突起電
極とを互いに変形させて、隙間なく且つ強固に接合する
という作用を有する。
【００１３】以下本発明の実施の形態について、図１か
ら図１３を用いて説明する。図１は本発明の請求項１に
記載の回路基板の電極部の構造を示したものであり、図
１において、５は半導体素子１上にボールボンティング
法あるいはメッキ法などにより形成された突起電極３と
回路基板６とを接続するための電極部である。半導体素
子１はこの回路基板６の対応する電極５上に位置決めし
た後に載置される。また、この電極５には半導体素子１
上に形成された突起電極３の凸部に合致して嵌合する凹
部４が予め設けてある。このとき図２に示すように、回
路基板６上の電極５の凹部４の形状は、載置される半導
体素子１上の突起電極３の形状と合致するように形成さ
れているために、載置された半導体素子１の突起電極３
は、それぞれ対応する回路基板６上の電極５に設けられ
た凹部４に収められた状態で嵌合するため、回路基板上
の電極と半導体素子の突起電極との密着により、水平方
向の応力に対する抗力が得られる。この状態で図３に示
すようにエポキシ等の樹脂７により間隙を充填すれば、
垂直方向の衝撃力に対しても大きな抗力を発揮すること
ができる。従って、該基板６に突起電極３を有する半導
体素子１を実装すれば、外部からの応力、特に衝撃力に
対する高い抗力を有し、高い信頼性を有する回路基板と
半導体素子の接合を得ることができる。
ら図１３を用いて説明する。図１は本発明の請求項１に
記載の回路基板の電極部の構造を示したものであり、図
１において、５は半導体素子１上にボールボンティング
法あるいはメッキ法などにより形成された突起電極３と
回路基板６とを接続するための電極部である。半導体素
子１はこの回路基板６の対応する電極５上に位置決めし
た後に載置される。また、この電極５には半導体素子１
上に形成された突起電極３の凸部に合致して嵌合する凹
部４が予め設けてある。このとき図２に示すように、回
路基板６上の電極５の凹部４の形状は、載置される半導
体素子１上の突起電極３の形状と合致するように形成さ
れているために、載置された半導体素子１の突起電極３
は、それぞれ対応する回路基板６上の電極５に設けられ
た凹部４に収められた状態で嵌合するため、回路基板上
の電極と半導体素子の突起電極との密着により、水平方
向の応力に対する抗力が得られる。この状態で図３に示
すようにエポキシ等の樹脂７により間隙を充填すれば、
垂直方向の衝撃力に対しても大きな抗力を発揮すること
ができる。従って、該基板６に突起電極３を有する半導
体素子１を実装すれば、外部からの応力、特に衝撃力に
対する高い抗力を有し、高い信頼性を有する回路基板と
半導体素子の接合を得ることができる。
【００１４】図４は本発明の請求項２に記載の回路基板
の電極の構造を示したものであり、図４において、１２
は半導体素子８上にボールボンティング法あるいはメッ
キ法などにより形成された突起電極１０と回路基板１３
とを接続するための電極部である。半導体素子８はこの
回路基板１３の対応する電極１２上に位置決めされた後
に載置される。また、この電極部１２には半導体素子８
上に形成された突起電極１０の凸部に合致して嵌合する
凹部１１を予め設けており、さらに、この凹部１１の表
面には導電性接着剤層１４が設けられている。このとき
図５に示すように、回路基板１３上の電極１２の凹部１
４の形状は、載置される半導体素子８上の突起電極１０
の形状と合致するように形成されているために、載置さ
れた半導体素子８の突起電極１０は、それぞれ対応する
回路基板１３上の電極１２に設けられた凹部１１に収め
られた状態で嵌合し、さらに、凹部１１の表面に設けら
れた導電性接着剤１４により、凹部１１と半導体素子８
の突起電極１０の凸部は接着されるので、回路基板上の
電極と半導体素子の突起電極との密着により、外部から
の応力、特に水平方向の応力に対する抗力が得られる。
これにより、高い信頼性を有する回路基板と半導体素子
の接合を得ることができる。
の電極の構造を示したものであり、図４において、１２
は半導体素子８上にボールボンティング法あるいはメッ
キ法などにより形成された突起電極１０と回路基板１３
とを接続するための電極部である。半導体素子８はこの
回路基板１３の対応する電極１２上に位置決めされた後
に載置される。また、この電極部１２には半導体素子８
上に形成された突起電極１０の凸部に合致して嵌合する
凹部１１を予め設けており、さらに、この凹部１１の表
面には導電性接着剤層１４が設けられている。このとき
図５に示すように、回路基板１３上の電極１２の凹部１
４の形状は、載置される半導体素子８上の突起電極１０
の形状と合致するように形成されているために、載置さ
れた半導体素子８の突起電極１０は、それぞれ対応する
回路基板１３上の電極１２に設けられた凹部１１に収め
られた状態で嵌合し、さらに、凹部１１の表面に設けら
れた導電性接着剤１４により、凹部１１と半導体素子８
の突起電極１０の凸部は接着されるので、回路基板上の
電極と半導体素子の突起電極との密着により、外部から
の応力、特に水平方向の応力に対する抗力が得られる。
これにより、高い信頼性を有する回路基板と半導体素子
の接合を得ることができる。
【００１５】図６は本発明の請求項３に記載の回路基板
の電極の構造を示したものであり、図６において、１９
は半導体素子１５上にボールボンティング法あるいはメ
ッキ法などにより形成された突起電極１７と回路基板２
０とを接続するための電極部である。半導体素子１５は
この回路基板２０の対応する電極１９上に位置決めされ
た後に載置される。また、この電極部１９には半導体素
子１５上に形成された突起電極１７の凸部に合致して嵌
合する凹部１８が予め設けられており、さらに、この凹
部１８の上面には接着剤層２１を設けている。このと
き、回路基板２０上の電極１９の凹部１８の形状は、載
置される半導体素子１５上の突起電極１７の形状と合致
するように形成されているために、図７に示したように
載置された半導体素子１５の突起電極１７は、それぞれ
対応する回路基板２０上の電極１９に設けられた凹部１
８に収められた状態で嵌合し、さらに、凹部１８の上面
に設けられた接着剤２１により、凹部１８と半導体素子
１５の電極パッド１６は接着されるので、回路基板２０
上の電極１９と半導体素子１５の突起電極１７との密着
により、外部からの応力、特に水平方向からの応力に対
する抗力が得られる。これにより、高い信頼性を有する
回路基板と半導体素子の接合を得ることができる。
の電極の構造を示したものであり、図６において、１９
は半導体素子１５上にボールボンティング法あるいはメ
ッキ法などにより形成された突起電極１７と回路基板２
０とを接続するための電極部である。半導体素子１５は
この回路基板２０の対応する電極１９上に位置決めされ
た後に載置される。また、この電極部１９には半導体素
子１５上に形成された突起電極１７の凸部に合致して嵌
合する凹部１８が予め設けられており、さらに、この凹
部１８の上面には接着剤層２１を設けている。このと
き、回路基板２０上の電極１９の凹部１８の形状は、載
置される半導体素子１５上の突起電極１７の形状と合致
するように形成されているために、図７に示したように
載置された半導体素子１５の突起電極１７は、それぞれ
対応する回路基板２０上の電極１９に設けられた凹部１
８に収められた状態で嵌合し、さらに、凹部１８の上面
に設けられた接着剤２１により、凹部１８と半導体素子
１５の電極パッド１６は接着されるので、回路基板２０
上の電極１９と半導体素子１５の突起電極１７との密着
により、外部からの応力、特に水平方向からの応力に対
する抗力が得られる。これにより、高い信頼性を有する
回路基板と半導体素子の接合を得ることができる。
【００１６】図８は本発明の請求項４に記載の回路基板
の電極構造を示したものであり、図８におて、２６は半
導体素子２２上にボールボンティング法あるいはメッキ
法などにより形成された突起電極２４と回路基板２７と
を接続するための電極部である。半導体素子２２はこの
回路基板２７の対応する電極２６上に位置決めされた後
に載置され、その後半導体素子２２の裏面より１個の突
起電極あたり５０〜２００グラムの荷重で加圧される。
また、この電極２６には半導体素子２２上に形成された
突起電極２４の体積よりもその容積が小さい凹部２５が
予め設けてある。このとき図９に示すように、回路基板
２７上の電極２６の凹部２５の容積は、載置された半導
体素子２２上の突起電極２４の体積よりも小さいため
に、半導体素子２２の突起電極２４は、それぞれ対応す
る回路基板２７上の電極２６に設けられた凹部２５に互
いの弾性で変形を伴いながら食い込むような状態で結合
され、水平方向と垂直方向及び回路基板２７上の電極２
６と半導体素子２２の突起電極２４との密着により、水
平方向及び垂直方向の応力に対する抗力が得られる。こ
れにより、高い信頼性を有する回路基板と半導体素子の
接合を得ることができる。このときの突起電極の体積と
回路基板上の電極の凹部の容積の比は１０：９程度で十
分な効果が得られる。
の電極構造を示したものであり、図８におて、２６は半
導体素子２２上にボールボンティング法あるいはメッキ
法などにより形成された突起電極２４と回路基板２７と
を接続するための電極部である。半導体素子２２はこの
回路基板２７の対応する電極２６上に位置決めされた後
に載置され、その後半導体素子２２の裏面より１個の突
起電極あたり５０〜２００グラムの荷重で加圧される。
また、この電極２６には半導体素子２２上に形成された
突起電極２４の体積よりもその容積が小さい凹部２５が
予め設けてある。このとき図９に示すように、回路基板
２７上の電極２６の凹部２５の容積は、載置された半導
体素子２２上の突起電極２４の体積よりも小さいため
に、半導体素子２２の突起電極２４は、それぞれ対応す
る回路基板２７上の電極２６に設けられた凹部２５に互
いの弾性で変形を伴いながら食い込むような状態で結合
され、水平方向と垂直方向及び回路基板２７上の電極２
６と半導体素子２２の突起電極２４との密着により、水
平方向及び垂直方向の応力に対する抗力が得られる。こ
れにより、高い信頼性を有する回路基板と半導体素子の
接合を得ることができる。このときの突起電極の体積と
回路基板上の電極の凹部の容積の比は１０：９程度で十
分な効果が得られる。
【００１７】図１０は本発明の請求項５に記載の回路基
板電極の製造方法を示したものであり、回路基板３２上
にスクリーン印刷法などにより導体ペースト３１を供給
した後に、半導体素子２８を所定の位置に載置し押圧す
る。このとき半導体素子２８の電極パッド２９には、ボ
ールボンティング法またはメッキ法などにより突起電極
３０が予め設けられているために、導体ペースト３１上
には、突起電極３０の形状に合致した凹部３３が形成さ
れることになる。この後回路基板３２とともに導体ペー
ストを焼成し、突起電極３０の形状に合致した凹部３３
を有する回路基板を製造することができる。このとき突
起電極１個あたりに与えられる荷重は、突起電極の高さ
５０μｍ、直径８０μｍであれば、通常３０〜８０ｇで
あるが、突起電極の変形が発生しない範囲であれば更に
荷重を加えても良い。尚、この実施例では突起電極３０
の高さと同じ厚みの導体ペーストを供給した場合を示し
たが、突起電極の高さよりも厚く導体ペーストを供給し
ても同様の効果が得られる。 図１１は本発明の請求項
６に記載の回路基板電極の製造方法を示したものであ
り、回路基板３６上にスクリーン印刷法などにより導体
ペースト３５を供給した後に、半導体素子の突起電極が
位置する場所に、突起電極の体積よりも小さい突起３４
を有する金型３５を連続して移動しながら押圧し、凹部
３７を有する電極３５を形成する。このとき金型に与え
られる荷重は、凹部の径が８０μｍ、深さが５０μｍで
あれば、通常３０〜８０ｇであるが、金型の突起が変形
しない範囲であれば更に荷重を加えても良い。この場合
では突起電極の体積よりも小さい金型を用いているが、
所望の大きさが得られれば、その大きさを縮小した突起
電極をボールボンティング法またはメッキ法などにより
半導体素子上に作成し、金型の代用として使用しても同
様の効果が得られる。この後回路基板３６とともに導体
ペースト３５を焼成し、突起電極の体積よりもその容積
が小さい凹部３７を有する回路基板を製造することがで
きる。尚、この実施例では半導体素子の突起電極の高さ
と同じ厚みの導体ペーストを供給した場合を示したが、
突起電極の高さよりも厚く導体ペーストを供給しても同
様の効果が得られる。
板電極の製造方法を示したものであり、回路基板３２上
にスクリーン印刷法などにより導体ペースト３１を供給
した後に、半導体素子２８を所定の位置に載置し押圧す
る。このとき半導体素子２８の電極パッド２９には、ボ
ールボンティング法またはメッキ法などにより突起電極
３０が予め設けられているために、導体ペースト３１上
には、突起電極３０の形状に合致した凹部３３が形成さ
れることになる。この後回路基板３２とともに導体ペー
ストを焼成し、突起電極３０の形状に合致した凹部３３
を有する回路基板を製造することができる。このとき突
起電極１個あたりに与えられる荷重は、突起電極の高さ
５０μｍ、直径８０μｍであれば、通常３０〜８０ｇで
あるが、突起電極の変形が発生しない範囲であれば更に
荷重を加えても良い。尚、この実施例では突起電極３０
の高さと同じ厚みの導体ペーストを供給した場合を示し
たが、突起電極の高さよりも厚く導体ペーストを供給し
ても同様の効果が得られる。 図１１は本発明の請求項
６に記載の回路基板電極の製造方法を示したものであ
り、回路基板３６上にスクリーン印刷法などにより導体
ペースト３５を供給した後に、半導体素子の突起電極が
位置する場所に、突起電極の体積よりも小さい突起３４
を有する金型３５を連続して移動しながら押圧し、凹部
３７を有する電極３５を形成する。このとき金型に与え
られる荷重は、凹部の径が８０μｍ、深さが５０μｍで
あれば、通常３０〜８０ｇであるが、金型の突起が変形
しない範囲であれば更に荷重を加えても良い。この場合
では突起電極の体積よりも小さい金型を用いているが、
所望の大きさが得られれば、その大きさを縮小した突起
電極をボールボンティング法またはメッキ法などにより
半導体素子上に作成し、金型の代用として使用しても同
様の効果が得られる。この後回路基板３６とともに導体
ペースト３５を焼成し、突起電極の体積よりもその容積
が小さい凹部３７を有する回路基板を製造することがで
きる。尚、この実施例では半導体素子の突起電極の高さ
と同じ厚みの導体ペーストを供給した場合を示したが、
突起電極の高さよりも厚く導体ペーストを供給しても同
様の効果が得られる。
【００１８】図１２は本発明の請求項７に記載の半導体
素子の実装方法を示したものであり、図１２において、
４３は半導体素子３９上にボールボンティング法あるい
はメッキ法などにより形成された突起電極４１と回路基
板４４とを接続するための電極部である。このとき電極
４３には半導体素子３９上に形成された突起電極４１の
体積よりも小さい凹部４２が予め設けてある。この回路
基板４４上に半導体素子３９を位置決めして載置した後
に、あるいは同時に半導体素子の裏面より１個の突起電
極あたり５０〜２００グラムの荷重で加圧を行う。この
とき、回路基板４４上の電極４３の凹部４２の容積は、
載置された半導体素子３９上の突起電極の体積よりも小
さいために、半導体素子３９の突起電極４１はそれぞれ
対応する回路基板４４上の電極４３に設けられた凹部４
２に互いの弾性で変形を伴いながら食い込むような状態
で結合され、回路基板４４上の電極４３と半導体素子３
９の突起電極４１との密着により、水平方向及び垂直方
向の応力に対する抗力が得られる。これにより、高い信
頼性を有する回路基板と半導体素子の接合を得ることが
できる。
素子の実装方法を示したものであり、図１２において、
４３は半導体素子３９上にボールボンティング法あるい
はメッキ法などにより形成された突起電極４１と回路基
板４４とを接続するための電極部である。このとき電極
４３には半導体素子３９上に形成された突起電極４１の
体積よりも小さい凹部４２が予め設けてある。この回路
基板４４上に半導体素子３９を位置決めして載置した後
に、あるいは同時に半導体素子の裏面より１個の突起電
極あたり５０〜２００グラムの荷重で加圧を行う。この
とき、回路基板４４上の電極４３の凹部４２の容積は、
載置された半導体素子３９上の突起電極の体積よりも小
さいために、半導体素子３９の突起電極４１はそれぞれ
対応する回路基板４４上の電極４３に設けられた凹部４
２に互いの弾性で変形を伴いながら食い込むような状態
で結合され、回路基板４４上の電極４３と半導体素子３
９の突起電極４１との密着により、水平方向及び垂直方
向の応力に対する抗力が得られる。これにより、高い信
頼性を有する回路基板と半導体素子の接合を得ることが
できる。
【００１９】
【発明の効果】以上のように本発明によれば、回路基板
上の電極部と半導体素子の突起電極とが嵌合する構成と
したことにより、回路基板と半導体素子間の接合強度が
強く信頼性に優れた実装構造が実現できるという有利な
効果が得られる。
上の電極部と半導体素子の突起電極とが嵌合する構成と
したことにより、回路基板と半導体素子間の接合強度が
強く信頼性に優れた実装構造が実現できるという有利な
効果が得られる。
【図１】本発明の一実施例の形態による基板の構造を示
す断面図である。
す断面図である。
【図２】本発明の一実施例の形態による半導体素子の実
装構造を示す断面図である。
装構造を示す断面図である。
【図３】本発明の一実施例の形態による半導体素子の実
装構造を示す断面図である。
装構造を示す断面図である。
【図４】本発明の一実施例の形態による基板の構造を示
す断面図である。
す断面図である。
【図５】本発明の一実施例の形態による半導体素子の実
装構造を示す断面図である。
装構造を示す断面図である。
【図６】本発明の一実施例の形態による基板の構造を示
す断面図である。
す断面図である。
【図７】本発明の一実施例の形態による半導体素子の実
装構造を示す断面図である。
装構造を示す断面図である。
【図８】本発明の一実施例の形態による基板の構造を示
す断面図である。
す断面図である。
【図９】本発明の一実施例の形態による半導体素子の実
装構造を示す断面図である。
装構造を示す断面図である。
【図１０】本発明の一実施例による基板の製造工程を示
す断面図である。
す断面図である。
【図１１】本発明の一実施例による基板の製造工程を示
す断面図である。
す断面図である。
【図１２】本発明の一実施例による半導体素子の実装方
法を示す断面図である。
法を示す断面図である。
【図１３】本発明の一実施例による半導体素子の実装方
法を示す断面図である。
法を示す断面図である。
【図１４】従来の基板へ半導体素子を実装した場合を示
す断面図である。
す断面図である。
【図１５】従来の基板へ半導体素子を実装した場合を示
す断面図である。
す断面図である。
１，８，１５，２２，２８，３９，４５ 半導体素子 ３，１０，１７，２４，３０，４１，４７ 突起電極 ５，１２，１９，２６，３２，４３，４８ 電極 ６，１３，２０，２７，３３，４４，４９ 回路基板
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 ＦＩ Ｈ０５Ｋ 3/34 ５０１ Ｈ０５Ｋ 3/34 ５０１Ｅ
Claims (7)
- 【請求項１】 基板上に導体ペーストを供給した後に焼
成して電極を形成する回路基板において、基板上の電極
に半導体素子の突起電極形状と合致した形状の凹部を形
成したことを特徴とする回路基板。 - 【請求項２】 基板上の電極に形成した凹部表面に導電
性接着剤層を設けたことを特徴とする請求項１記載の回
路基板。 - 【請求項３】 基板上の電極に形成した凹部の上面に接
着剤層を設けたことを特徴とする請求項１記載の回路基
板。 - 【請求項４】 基板上に導体ペーストを供給した後に焼
成して電極を形成する回路基板において、基板上の電極
に半導体素子の突起電極の体積よりも小さい凹部を形成
したことを特徴とする回路基板。 - 【請求項５】 基板上に導体ペーストを供給した後に焼
成して電極を形成する回路基板において、基板上に供給
された導体ペーストを半導体の突起電極で押圧し、導体
ペーストの半導体素子が載置される位置に突起電極形状
と合致した形状の凹部を形成し、焼成することを特徴と
する回路基板電極の製造方法。 - 【請求項６】 基板上に導体ペーストを供給した後に焼
成して電極を形成する回路基板において、基板上に供給
された導体ペーストを所望寸法の突起を有する金型で押
圧し、導体ペーストの半導体素子が載置される位置に所
望寸法の凹部を形成し、焼成することを特徴とする回路
基板電極の製造方法。 - 【請求項７】 半導体素子の突起電極の体積よりも小さ
い凹部が形成された電極を有する回路基板への半導体素
子の実装方法において、前記回路基板の電極の凹部に半
導体素子を位置決め載置した後に、半導体素子の裏面よ
り加圧し、半導体素子の突起電極と回路基板の凹部を有
する電極とを互いに変形させることにより接合すること
を特徴とする半導体素子の実装方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9164760A JPH1117050A (ja) | 1997-06-20 | 1997-06-20 | 回路基板及び回路基板の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9164760A JPH1117050A (ja) | 1997-06-20 | 1997-06-20 | 回路基板及び回路基板の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1117050A true JPH1117050A (ja) | 1999-01-22 |
Family
ID=15799415
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9164760A Pending JPH1117050A (ja) | 1997-06-20 | 1997-06-20 | 回路基板及び回路基板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH1117050A (ja) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002222828A (ja) * | 2001-01-29 | 2002-08-09 | Kyocera Corp | 半導体素子実装用基板 |
| JP2006165546A (ja) * | 2004-12-03 | 2006-06-22 | General Electric Co <Ge> | センサ用積層型電子部品 |
| US7312533B2 (en) | 2000-03-31 | 2007-12-25 | Infineon Technologies Ag | Electronic component with flexible contacting pads and method for producing the electronic component |
| US7341894B2 (en) | 2002-03-29 | 2008-03-11 | Seiko Epson Corporation | Semiconductor, electrooptic apparatus and electronic apparatus |
| US7611040B2 (en) | 2005-05-24 | 2009-11-03 | Panasonic Corporation | Method for forming solder bump and method for mounting semiconductor device using a solder powder resin composition |
| JP2010092981A (ja) * | 2008-10-06 | 2010-04-22 | Sharp Corp | 太陽電池、裏面電極型太陽電池、配線基板および太陽電池の製造方法 |
| JP2018032007A (ja) * | 2016-08-26 | 2018-03-01 | エルジー ディスプレイ カンパニー リミテッド | 表示装置 |
| JP2021002563A (ja) * | 2019-06-20 | 2021-01-07 | 株式会社デンソー | 焼結シート、半導体装置、焼結シートの製造方法、半導体装置の製造方法 |
-
1997
- 1997-06-20 JP JP9164760A patent/JPH1117050A/ja active Pending
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7312533B2 (en) | 2000-03-31 | 2007-12-25 | Infineon Technologies Ag | Electronic component with flexible contacting pads and method for producing the electronic component |
| JP2002222828A (ja) * | 2001-01-29 | 2002-08-09 | Kyocera Corp | 半導体素子実装用基板 |
| JP4587573B2 (ja) * | 2001-01-29 | 2010-11-24 | 京セラ株式会社 | 半導体素子実装体および半導体素子実装体の製造方法 |
| US7341894B2 (en) | 2002-03-29 | 2008-03-11 | Seiko Epson Corporation | Semiconductor, electrooptic apparatus and electronic apparatus |
| JP2006165546A (ja) * | 2004-12-03 | 2006-06-22 | General Electric Co <Ge> | センサ用積層型電子部品 |
| US7611040B2 (en) | 2005-05-24 | 2009-11-03 | Panasonic Corporation | Method for forming solder bump and method for mounting semiconductor device using a solder powder resin composition |
| JP2010092981A (ja) * | 2008-10-06 | 2010-04-22 | Sharp Corp | 太陽電池、裏面電極型太陽電池、配線基板および太陽電池の製造方法 |
| JP2018032007A (ja) * | 2016-08-26 | 2018-03-01 | エルジー ディスプレイ カンパニー リミテッド | 表示装置 |
| JP2021002563A (ja) * | 2019-06-20 | 2021-01-07 | 株式会社デンソー | 焼結シート、半導体装置、焼結シートの製造方法、半導体装置の製造方法 |
| US11557563B2 (en) | 2019-06-20 | 2023-01-17 | Denso Corporation | Sinter sheet, semiconductor device and manufacturing method thereof |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6482676B2 (en) | Method of mounting semiconductor chip part on substrate | |
| US6291269B1 (en) | Semiconductor bare chip, method of manufacturing semiconductor bare chip and mounting structure of semiconductor bare chip | |
| JPH1126631A (ja) | 半導体装置とその製造方法 | |
| JPH1117050A (ja) | 回路基板及び回路基板の製造方法 | |
| JPH0997816A (ja) | 半導体装置の実装方法および実装構造 | |
| JP2000277649A (ja) | 半導体装置及びその製造方法 | |
| JP2001308146A (ja) | チップキャリアに半導体チップを取り付けるための装置 | |
| JP2003273160A (ja) | 半導体実装モジュール | |
| JP3052300B2 (ja) | 配線基板及び加圧ツール | |
| JPH11111761A (ja) | 半導体チップ部品の実装体 | |
| US6806562B2 (en) | Device with at least one semiconductor component and a printed circuit board and method of establishing an electromechanical connection between the two | |
| JP3319269B2 (ja) | 電子部品接合方法 | |
| JP2001267366A (ja) | 半導体実装方法およびプリント回路基板 | |
| JPH07282878A (ja) | 異方導電性接続部材及びその製造方法 | |
| JP2000299559A (ja) | パワーモジュール用基板 | |
| JP3472342B2 (ja) | 半導体装置の実装体の製造方法 | |
| JPH03129745A (ja) | 半導体装置の実装方法 | |
| JP2954559B2 (ja) | 配線基板の電極構造 | |
| JPH06151507A (ja) | 回路基板上の端子電極とその形成方法及び実装体 | |
| JP2002026170A (ja) | 樹脂封止型半導体装置及びその製造方法 | |
| JPS6365657A (ja) | ピングリツドアレイ | |
| JP2001332584A (ja) | 半導体装置、その製造方法、基板及び半導体チップ | |
| JPH02110950A (ja) | 半導体装置 | |
| JPH08186150A (ja) | 集積回路チップの実装構造体及びその実装方法 | |
| JPH0714966A (ja) | 多端子複合リードフレームとその製造方法 |