CN107707258B - 眼图产生器 - Google Patents

眼图产生器 Download PDF

Info

Publication number
CN107707258B
CN107707258B CN201711049386.5A CN201711049386A CN107707258B CN 107707258 B CN107707258 B CN 107707258B CN 201711049386 A CN201711049386 A CN 201711049386A CN 107707258 B CN107707258 B CN 107707258B
Authority
CN
China
Prior art keywords
voltage
signal
eye
comparator
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201711049386.5A
Other languages
English (en)
Other versions
CN107707258A (zh
Inventor
陈洋
周永奇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Zhaoxin Semiconductor Co Ltd
Original Assignee
VIA Alliance Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by VIA Alliance Semiconductor Co Ltd filed Critical VIA Alliance Semiconductor Co Ltd
Priority to CN201711049386.5A priority Critical patent/CN107707258B/zh
Priority to TW106144157A priority patent/TWI654854B/zh
Publication of CN107707258A publication Critical patent/CN107707258A/zh
Priority to US16/014,183 priority patent/US10393808B2/en
Application granted granted Critical
Publication of CN107707258B publication Critical patent/CN107707258B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/124—Sampling or signal conditioning arrangements specially adapted for A/D converters
    • H03M1/1245—Details of sampling arrangements or methods
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/31813—Test pattern generators
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
    • G01R19/165—Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/31703—Comparison aspects, e.g. signature analysis, comparators
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/31708—Analysis of signal quality
    • G01R31/31709—Jitter measurements; Jitter generators
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/31708—Analysis of signal quality
    • G01R31/3171—BER [Bit Error Rate] test
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/31725—Timing aspects, e.g. clock distribution, skew, propagation delay
    • G01R31/31726—Synchronization, e.g. of test, clock or strobe signals; Signals in different clock domains; Generation of Vernier signals; Comparison and adjustment of the signals
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/31727—Clock circuits aspects, e.g. test clock circuit details, timing aspects for signal generation, circuits for testing clocks
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T11/00—2D [Two Dimensional] image generation
    • G06T11/20—Drawing from basic elements, e.g. lines or circles
    • G06T11/203—Drawing of straight lines or curves
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/22—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
    • H03K5/24—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude
    • H03K5/2472—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using field effect transistors
    • H03K5/2481—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using field effect transistors with at least one differential stage

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Nonlinear Science (AREA)
  • Theoretical Computer Science (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Measurement Of Current Or Voltage (AREA)
  • Dc Digital Transmission (AREA)

Abstract

本发明提供了一种眼图产生器，用以产生输入信号的眼图。眼图产生器包括第一与第二比较器以及控制电路。第一比较器接收输入信号、第一时钟信号以及第一电压，且比较输入信号与第一电压以产生第一比较信号。第二比较器接收输入信号、第一时钟信号以及低于第一电压的第二电压。第二比较器比较输入信号与第二电压以产生第二比较信号。控制电路根据第一比较信号与第二比较信号来改变第一电压以及第二电压中至少一者的值，借以形成眼图的眼开口区域与眼外部区域之间的区域边界。本发明避免了时序余裕不足的问题。

Description

眼图产生器
技术领域
本发明关于一种眼图产生器，其通过根据同一时钟信号操作的比较器获得眼图信息。
背景技术
在电子***中，尤其是在高速的通信电子***中，数字信号的眼图是分析***效能优劣的指标。由于眼图的眼宽、眼高、交叉点等信息受码间串扰、信号衰减、噪声以及信号抖动所影响，因此，可通过眼图的图样信息来判断分析***的效能。在一般的眼图产生器中，采用不同时钟信号来操作多个比较器，对输入信号进行取样以及比较操作。根据比较器所输出的比较结果产生眼图的图样信息。因为这些比较器是根据不同的时钟信号来操作的，所以须利用同步电路来同步这些比较器的比较结果。然而，同步电路的加入会导致时序余裕(timing margin)不足，降低眼图的稳定性与准确性。
发明内容
根据本发明的实施例，本发明提供了一种眼图产生器，用以分析输入信号，以产生输入信号的眼图。眼图产生器包括第一比较器、第二比较器以及控制电路。第一比较器接收输入信号、第一时钟信号以及第一电压，且比较输入信号与第一电压以产生第一比较信号。第二比较器接收输入信号、第一时钟信号以及低于第一电压的第二电压。第二比较器比较输入信号与第二电压以产生第二比较信号。控制电路接收第一比较信号与第二比较信号，且根据第一比较信号与第二比较信号来改变第一电压以及第二电压中至少一者的电平，借以侦测眼图的眼开口区域与眼外部区域之间的区域边界。本发明避免了时序余裕不足的问题。
为让本发明的上述目的、特征及优点能更明显易懂，下文特举较佳实施例，并配合所附的图式，作详细说明如下。
附图说明
图1表示眼图产生装置的示范例。
图2表示根据本发明实施例的眼图。
图3表示根据本发明实施例的眼图产生器。
图4表示根据本发明实施例的眼图产生器的主要信号时序图。
图5表示根据本发明另一实施例的眼图产生器的主要信号时序图。
图6表示根据本发明另一实施例的眼图产生器。
图7表示根据本发明实施例的比较器。
具体实施方式
下文中将参照相关图式以解说本发明的多个实施例的范例。
图1是表示眼图产生装置的示范例，其能产生信号的眼图。图1所示的眼图产生装置包括取样电路10与眼图产生器11。取样电路10接收输入信号DIN，且根据特定频率的取样速率来对输入信号进行取样以产生取样信号S10。取样信号S10包括取样点数据。眼图产生器11可以以显示装置(图未示)来显示所产生的眼图，也可以不以该显示装置显示所产生的眼图。该眼图产生器11接收取样信号S10，且将取样信号S10划分为具有预设时间长度的多个数据段落。眼图产生器11可以将前述多个数据段落重复叠加以构成眼图。如图2所示，眼图上的一取样点对应取样信号S10的一个取样点数据。参阅图2，眼图可分为眼开口(eyeopen)区域20和眼外部(eye close)区域21，眼开口区域20由P20，P23，P22以及P21围成的闭合区域，眼外部(eye close)区域21为眼图中除了眼开口区域20以外的区域。眼开口区域20的高度、宽度等图形信息，反映了产生输入信号DIN的电子***的效能。
图3是表示根据本发明实施例的眼图产生器。本发明所提出的眼图产生器3可在多个侦测期间内操作以分析输入信号，借以获得眼图的眼开口区域20与眼外部区域21之间的区域边界B20。参阅图3，眼图产生器3包括比较器(LTH)
Figure BDA0001452876440000031
控制电路33、时钟产生器34以及调节器35。时钟产生器34产生时钟信号CLKP。调节器35接收来自时钟产生器34的时钟信号CLKP，且根据调节信号S35来产生时钟信号CLKS。如图4所示，以单位时间间隔UI(Unit Interval)表示时钟信号CLKP的两个相邻的有效暂态的间隔，即两个相邻下降沿或两个相邻上升沿之间的标称时间差。依据本发明实施例，时钟信号CLKS与时钟信号CLKP之间具有由调节信号S35所决定的在
Figure BDA0001452876440000032
Figure BDA0001452876440000033
之间变化的可变相位偏移，如图4中阴影部分所示。其中，“-”表示时钟信号CLKS相对于时钟信号CLKP而向左偏移，而“+”是表示时钟信号CLKS相对于时钟信号CLKP而向右偏移。在图4中，以时钟信号CLKS相对于时钟信号CLKP向左偏移为例。在图5中，以时钟信号CLKS相对于时钟信号CLKP向右偏移为例。
如图3所示，比较器30接收输入信号DIN以及时钟信号CLKP。比较器30根据时钟信号CLKP来对输入信号DIN进行取样，且将取样获得的取样值与参考电压Vref进行比较。该参考电压可以是比较器30产生，也可以是外部电路输入到该比较器。在此实施例中，如图2所示，此参考电压Vref为0V。参阅图3至图5，比较器30以时钟信号CLKP的每一下降沿作为取样沿，且于时钟信号CLKP的每一下降沿对输入信号DIN进行取样，比较器30比较此取样值与参考电压Vref的大小，且根据比较结果来产生输出信号DOUT。
如图3所示，比较器31接收输入信号DIN、可变电压VH以及时钟信号CLKS。比较器31根据时钟信号CLKS对输入信号DIN取样以获得取样值，将该取样值与电压VH进行比较。在此实施例中，此电压VH为高于上述参考电压Vref的电压。参阅图3至图5，比较器31以时钟信号CLKS的每一下降沿作为取样沿，于时钟信号CLKS的每一下降沿对输入信号DIN进行取样。每次获得取样值，比较器31比较此取样值与电压VH，且根据比较结果来产生比较信号DH。为方便表述，将输出比较信号DH以时钟信号CLKS的下降沿为分界线而划分为多个区段，这些区段的信号状态，高电平或低电平，分别表示比较信号DH对应于时钟信号CLKS的多个下降沿采集信号DIN并进行比较的输出结果。在图4与图5中，以将比较信号DH划分为6个区段
Figure BDA0001452876440000041
为例。当比较器31比较出取样值高于电压VH时，比较器31所产生的比较信号DH在对应的区段中处于高电平，反之，当比较器31比较出取样值低于电压VH时，比较器31所产生的比较信号DH在对应的区段中处于低电平。图2中眼图显示的是每一单位时间间隔UI的输入信号DIN的重叠影像，例如在图4的实施例中，根据调节信号S35的控制，时钟信号CLKS相对于时钟信号CLKP而向左偏移，时钟信号CLKS的每一下降沿对应到图2中眼图的时间点TL。在图5的实施例中，根据调节信号S35的控制，时钟信号CLKS相对于时钟信号CLKP而向右偏移，时钟信号CLKS的每一下降沿对应到图2中眼图的时间点TR。
如图3所示，比较器32接收输入信号DIN、电压VL以及时钟信号CLKS，比较器32在时钟信号CLKS的驱动下对输入信号DIN进行取样，获得取样值，将该取样值与电压VL进行比较。在此实施例中，此电压VL为低于上述参考电压Vref的电压。参阅图3至图5，比较器32以时钟信号CLKS的每一下降沿作为取样沿，且于时钟信号CLKS的每一下降沿对输入信号DIN进行取样。每获得取样值，比较器32比较此取样值与电压VL，且根据比较结果来产生比较信号DL。比较信号DH以时钟信号CLKS的下降沿为分界线而划分为多个区段，这些区段的信号状态，高电平或低电平，分别表示比较信号DL对应于时钟信号CLKS的多个下降沿所采集比较的输出结果。在图4与图5中，以将比较信号DL划分为6个区段
Figure BDA0001452876440000051
为例。当比较器32比较出取样值高于电压VL时，比较器32所产生的比较信号DL在对应的区段中处于高电平，反之，当比较器32比较出取样值低于电压VL时，比较器32所产生的比较信号DL在对应的区段中处于低电平。
根据本发明另一实施例，图3所示的各比较器只执行比较操作，对输入信号的采样由其他电路执行，再将采样值传输给图3所示的各比较器以进行上述比较操作。
如图3所示，控制电路33包括异或(exclusive OR，XOR)门330、计数电路331、判断电路332以及电压产生电路333。异或门330的输入端耦接比较器31与32以接收来自比较器31与32的比较信号DH与DL，且产生逻辑输出信号S330。计数电路331耦接异或门330的输出端以接收逻辑输出信号S330，且产生计数值S331。判断电路332耦接计数电路331以接收其产生的计数值S331，且产生判断信号S332。电压产生电路333耦接判断电路332以接收判断信号S332，且根据判断信号S332来控制电压VH与VL。
于一侦测期间，比较器31与比较器32重复采样比较并输出比较信号DH与DL，控制电路33根据比较器31与32所产生的比较信号DH与DL来执行侦测操作。如图3所示，异或门330接收比较信号DH与DL，且根据比较信号DH与DL产生逻辑输出信号S330。根据异或门330的逻辑操作，当比较信号DH与DL分别处于不同的电压电平时，逻辑输出信号S330则处于高电平。在此实施例中，根据电压VH与VL的电平的高低相对关系，仅有当取样值大于电压VL且小于电压VH时，逻辑输出信号S330才处于高电平。根据前述内容，比较器31与32在时钟信号CLKS的驱动下执行比较操作。计数电路331接收逻辑输出信号S330。每接收到一个高电平的逻辑输出信号S330，计数电路331执行一次计数操作，使计数值S331加一，所以计数电路331执行计数操作，是以计算对应比较器31与32执行各自比较操作所衍生的逻辑输出信号S330处于高电平的数据区段的数量以产生计数值S331。所以，计数值S331表示以预设次数取样输入信号DIN而获得的多个取样值中，大于电压VL且小于电压VH的取样值的累计数量。例如，参照图4以及图5，当比较信号DH的区段DH_1以及比较信号DL的区段DL_1分别处于不同的电压电平，使对应的逻辑输出信号S330的数据区段处于高电平，从而使得计数电路331的计数值S331加1(例如，由1000变为1001)。
如图3所示，于一侦测期间，判断电路332接收计数值S331，并输出判断信号S332。判断电路332内置有一计时器，用于为判断电路332确定一远大于时钟信号CLKS的时钟周期的固定时长，例如时钟信号CLKS周期为0.25ns，则该固定时长可以设置为1s。判断电路332判断在该固定时长内计数值S331是否大于一临界值，该临界值可以为任意自然数，例如10000，并根据判断结果输出判断信号S332。以下为方便表述，以第一判断信号以及第二判断信号表示判断信号S332的两种状态。如在前述固定时长内，计数值S331大于该临界值，判断电路332输出第一判断信号，从而控制电压产生电路333降低当前电压VH，及/或提高当前电压VL。如在前述固定时长内，计数值S331始终不大于该临界值，例如一直为零，则至该固定时长结束，判断电路332输出第二判断信号，从而控制电压产生电路333提高电压VH，及/或降低电压VL。判断电路输出的判断信号S332是第一判断信号还是第二判断信号决定了电压VH以及电压VL的改变方向，如判断电路332输出的判断信号S332是除第一判断信号以及第二判断信号之外的其他信号，则不对电压VH以及电压VL产生任何影响。判断电路332输出的可以是多位(bit)的数据，例如预设第一判断信号为“01”，第二判断信号为“10”。判断电路332输出的也可以是一位(bit)的数据，例如预设第一判断信号为“0”，第二判断信号为“1”。预设使该第一判断信号不同于该第二判断信号即可，且该第一判断信号以及第二判断信号均用于重置计数电路331，便于下一侦测期间计数电路331能继续计数。当然，重置计数电路331的信号并不局限于由判断电路332给出，也可以由其他电路提供。
如图3所示，于一侦测期间，电压产生电路333接收判断信号S332，并在该判断信号S332的作用下改变电压VH与VL中至少一个的电平，例如同步长或不同步长地改变电压VH与VL的电压幅度，或者仅改变电压VH或VL的电压幅度。根据本发明的一实施例，电压VH与VL为相对于参考电压Vref的两个对称的电压，也就是说，参考电压Vref小于电压VH且大于电压VL，电压VH与参考电压Vref之间的电压差的绝对值等于电压VL与参考电压Vref之间的电压差的绝对值。例如当电压Vref＝0，电压VH与VL为一对差分电压。电压产生电路332以不同的改变方向同时改变电压VH与VL，即电压产生电路332增大电压VH值且同步减小电压VL值，如图2所示，即向上调整VH且同步向下调整VL；或者电压产生电路332减小电压VH值且同步增大电压VL值，如图2所示，即向下调整VH且同步向上调整VL。此外，电压产生电路332改变电压VH时所采用的步长(step)等于改变电压VL时所采用的步长。
以下以对称于参考电压Vref的电压VH与VL为例，详细说明本发明的眼图产生器3的操作。
参阅图2至图4，调节器35于第一侦测期间，控制时钟信号CLKS相对于时钟信号CLKP向左偏移，时钟信号CLKS的每一下降沿对应至图2中眼图的时间点TL。假设，在此侦测期间，电压VH初始处于电平LH1，且电压VL初始处于电平LL1。在下文中，将于电压VH与VL之后以括号标上其电平，以清楚表达电压VH与VL的电平改变。电压VH(LH1)与参考电压Vref之间的电压差的绝对值等于电压VL(LL1)与参考电压Vref之间的电压差的绝对值。比较器31与32以预设次数对输入信号DIN进行取样，获得多个取样值并各自执行比较操作。比较器31比较每一取样值与电压VH(LH1)，比较器32比较每一取样值与电压VL(LL1)。举例来说，比较器31与32在时钟信号CLKS的一下降沿对输入信号DIN进行取样，获得了图2中的取样点P20，取样点P20的电压值为V20，为方便表述，以下简称取样值V20。比较器31执行其比较操作比较取样值V20与电压VH(LH1)的大小，且比较出取样值V20大于电压VH(LH1)，比较器32执行比较操作来比较取样值V20与电压VL(LL1)且比较出取样值V20大于电压VL(LL1)。此时，比较器31输出高电平的比较信号DH，且比较器332输出高电平的比较信号DL。XOR门330输出低电平的信号S330，计数电路331的计数值S331维持原来的数值即不加1。比较器31与32完成了对于以预设次数取样获得的取样值的比较操作后，内置有计时器的判断电路332判断在某固定时长内获得的计数值S331始终不大于一临界值时，以及在该固定时长结束时，判断信号S332改变，其中计数值S331表示在以预设次数取样输入信号DIN而获得的多个取样值中，大于电压VL且小于电压VH的取样值的累计数量。控制电压产生电路333同时提高电压VH并降低电压VL，例如判断信号S332由“00”改变为第二判断信号“10”以控制电压产生电路333同步地将电压VH由电平LH1提高至LH2，将电压VL由LL1降低至LL2，此时，电压产生电路333提高电压VH时所采用的步长等于降低电压VL时所采用的步长。根据本发明的另一实施例，电压产生电路333提高电压VH时所采用的步长也可以不等于降低电压VL时所采用的步长。当取样值V20同时大于电压VH与电压VL，或同时小于电压VH与电压VL，判断电路332在固定时长内获得的计数值S331不会大于临界值，甚至一直为零，至该固定时长结束时，判断电路332输出第二判断信号，例如“10”来控制电压产生电路333提高电压VH(LH1)至VH(LH2)，并同步降低电压VL(LL1)至VH(LL2)，并控制计数电路331将计数值S331重置为零，再于电压VH提高至LH2，电压VL降低至LL2后复位。
如图2所示，紧接着，在第二侦测期间，比较器31与比较器32分别根据改变后的电压VH(LH2)与VL(LL2)执行各自的比较操作，计数电路331重新开始计数，判断电路332执行产生对应的判断信号S332以继续控制电压产生器330改变电压VH与VL。于第一侦测期间，控制电路33于固定时长结束时使电压VH由电平LH1变为电平LH2且电压VL由电平LL1变为电平LL2从而进入第二侦测期间。第二侦测期间，判断电路332在固定时长内，判断出获得的计数值S331大于临界值，使输出的判断信号S332为第一判断信号。
于第一侦测期间和第二侦测期间，判断电路332输出的判断信号S332分别为第二判断信号和第一判断信号，即该相邻两个侦测期间，判断电路332输出的判断信号S332不一致，随着电压VH/VL的升高/降低，取样点P20由位于电压VH/VL之外变为了位于电压VH/VL之内，此时判断比较器31的电压VH于第一侦测期间和第二侦测期间的哪次侦测期间的电平较低，以具有当前电平LH2的电压VH与具有前一电平LH1的电压VH中较低者为区域边界的上边界电压。如此一来，以此上边界电压，即具有电平LH1的电压VH与时间点TL可以描绘出区域边界B20上的一上边界点。对应地判断比较器32于第一侦测期间和第二侦测期间电压VL的两电平中何者较高，以具有当前电平LL2的电压VL与具有前一电平LL1的电压VL中较高者为区域边界的下边界电压。如此一来，以此下边界电压，即具有电平LL1的电压VL与时间点TL对应描绘出区域边界B20上的一下边界点。
获得对应时间点TL的边界点之后，调节器35再改变时钟信号CLKS的偏移量，使眼图产生器3对应至另一时间点，以获取下一个边界点，比较器31与32与控制电路33继续执行前述操作，改变电压VH与VL，直至于某连续两次侦测期间，判断电路产生的判断信号不同，获得区域边界B20的新边界点，以此循环描绘出整个区域边界B20。
例如，如图2、图3及图5所示，在第三侦测期间，调节器35控制时钟信号CLKS相对于时钟信号CLKP向右偏移，时钟信号CLKS的每一下降沿对应至图2中眼图的时间点TR。假设，在此侦测期间，电压VH初始处于电平LH3，电压VL初始处于电平LL3。电压VH(LH3)与参考电压Vref之间的电压差的绝对值等于电压VL(LL3)与参考电压Vref之间的电压差的绝对值。比较器31与比较器32执行各自的比较操作以预设次数取样输入信号DIN获得多个取样值。比较器31比较每一取样值与电压VH(LH3)，比较器32比较每一取样值与电压VL(LL3)。比较器31与比较器32在时钟信号CLKS的一下降沿对输入信号DIN取样获得图2中的取样点P21，其对应取样值是V21。比较器31执行比较操作来比较取样值V21与电压VH(LH3)，比较出取样值V21小于电压VH(LH3)，比较器32执行比较操作来比较取样值V21与电压VL(LL3)，比较出取样值V21大于电压VL(LL3)。此时，比较器31产生处于低电平的比较信号DH，比较器32产生处于高电平的比较信号DL。XOR门330所产生的逻辑输出信号S330的对应数据区段处于高电平，计数电路331的计数值S331维持原来的数值向上加1，使判断电路332在固定时长内获得的计数值S331(表示在以预设次数取样输入信号DIN而获得的多个取样值中，大于电压VL且小于电压VH的取样值的累计数量)大于临界值。此时，判断电路332输出的判断信号S332为第一判断信号，例如“01”，控制电压产生电路333同步地将电压VH由电平LH3降低至LH2，将电压VL由LL3提高至LL2，此时，电压产生电路333提高电压VH时所采用的步长等于降低电压VL时所采用的步长。在另一实施例中，电压产生电路333提高电压临界值VH时所采用的步长也可以不等于降低电压VL时所采用的步长。当取样值小于电压VH且大于电压VL，判断电路332在固定时长内获得的计数值S331持续累加，至该计数值累加至大于临界值时，判断信号S332为第一判断信号，控制电压产生电路333降低电压VH，同步提高电压VL，并控制计数电路331将计数值S331重置为零，再于电压VH降低，电压VL升高后复位。
在第四侦测区间，比较器31与比较器32分别根据改变后的电压VH(LH2)以及VL(LL2)来与取样值V21执行各自的比较操作，计数电路331重新开始计数，判断电路332执行产生对应的判断信号S332以控制电压产生器330改变电压VH与VL。例如，于第三侦测期间，控制电路33于固定时长内获得的计数值S331累加至大于临界值，使电压VH由电平LH3变为电平LH2且电压VL由电平LL3变为电平LL2从而进入第四侦测期间，而第四侦测期间，判断电路332在固定时长内，判断出获得的计数值S331仍大于临界值，此时，判断电路332输出第一判断信号，例如“01”来控制电压产生电路333继续使电压VH由电平LH2降低至电平LH1，使电压VL由电平LL2提高至电平LL1，该第一判断信号还控制计数电路331重置计数值S331为零，并于电压VH降低至LH1，电压VL升高至LL1后复位，例如由“01”复位成“00”。
在第五侦测期间，比较器31与比较器32再分别根据改变后的电压VH(LH1)以及VL(LL1)来与取样值V21执行各自的比较操作，计数电路331重新开始计数，且判断电路332执行产生对应的判断信号S332以控制电压产生器330改变电压VH与VL。参阅图2，假使在电压VH处于电平LH1且电压VL处于LL1的情况下，判断电路332判断直至固定时长结束获得的计数值S331不大于临界值，判断信号S332为第二判断信号，例如“10”，控制提高电压VH并降低电压VL，控制复位计数电路331，以及于电压VH/VL提高/降低后，再由“10”复位成“00”。
于第四侦测期间和第五侦测期间，判断电路332输出的判断信号S332分别为第一判断信号和第二判断信号，该相邻两个侦测期间，判断电路332输出的判断信号S332不同，随着电压VH/VL的降低/提高，取样点P21由位于电压VH/VL之内变为了位于电压VH/VL之外，判断具有当前电平LH1的电压VH与具有前一电平LH2的电压VH中较低者(即判断比较器31最后两次执行比较操作时电压VH的两电平中何者较低)为区域边界的一上边界电压。如此一来，以此上边界电压(具有电平LH1的电压VH)与时间点TR描绘出区域边界B20上的一上边界点。此外，对应地，也判断具有当前电平LL1的电压VL与具有前一电平LL2的电压VL中较高者(即判断比较器32最后两次执行比较操作时电压VL的两电平中何者较高)为区域边界的一下边界电压，以此下边界电压(具有电平LL1的电压VL)与时间点TR描绘出区域边界B20上的一下边界点。在获得对应时间点TR的边界点之后，调节器35继续改变时钟信号CLKS相对于时钟信号CLKP的偏移量，使眼图产生器3则进入之后的侦测期间，继续侦测区域边界B20的其他边界点，从而描绘出整个区域边界B20。
上述实施例是基于电压VH以及VL对称于参考电压Vref，且基于参考电压Vref同步变化电压VH以及VL的情况。在其他实施例中，电压产生器333也可先改变电压VL再改变电压VH，或者先改变电压VH再改变电压VL。相关操作类似于上文所述。而且根据本发明的另一实施例，参考电压Vref小于电压VH且大于电压VL，电压VH与参考电压Vref之间的电压差的绝对值可以不一直等于电压VL与参考电压Vref之间的电压差的绝对值。可能导致电压VH与参考电压Vref之间的电压差的绝对值非一直等于电压VL与参考电压Vref之间的电压差的绝对值。包括电压产生电路332不同步改变电压VH与VL、或者电压产生电路332同步改变电压VH与VL但改变电压VH与VL时所采用的步长不同、或者电压VH与VL的初始电平不同等情况。
根据本发明实施例，判断电路执行判断操作时，其根据以预设次数进行取样的取样值相对于电压VH与VL的大小，即图2所示的取样点相对于电压VH与VL的位置来获得计数值S331，并以该计数值S331是否于固定时长内累加至大于临界值来判断电压VH与VL改变的方向。当取样点在电压VH与VL之间，则计数值S331始终会于固定时长内累加至大于临界值，此时降低电压VH，提高电压VL，直至计数值S331于某侦测期间直至固定时长结束，仍然不大于该临界值，比较该侦测期间与上一侦测期间电压VH/VL的大小，以较小的电压VH，较大的电压VL为一边界电压，避免输入信号DIN的抖动(jitter)影响侦测区域边界B20的准确性。当取样点在VH/VL之外，即取样值同时大于电压VH与VL，或取样值同时小于电压VH与VL，则计数值S331始终会至固定时长结束时仍不大于临界值，此时提高电压VH，降低电压VL，直至计数值S331于某侦测期间于固定时长内能够累加至大于该临界值，比较该侦测期间与上一侦测期间电压VH/VL的大小，以较小的电压VH，较大的电压VL为一边界电压，避免输入信号DIN的抖动(jitter)影响侦测区域边界B20的准确性。
根据本发明的实施例，眼图产生器3利用调节器35改变时钟信号CLKS相对于时钟信号CLKP的偏移量，时钟信号CLKS的下降沿所对应的时间点由时间轴的左侧的一时间点开始逐渐向时间轴的右侧改变。如此一来，循环获得多个边界点，根据这些边界点描绘出区域边界B20，根据该区域边界B20可以分析出眼图的眼高、眼宽、交叉点等信息。
图6是根据本发明另一实施例的眼图产生器。图6所示的眼图产生器3’可在多个侦测期间内操作以分析眼图，借以获得眼图的眼开口区域20与眼外部区域21之间的区域边界B20。参阅图6，眼图产生器3’与图3所示的眼图产生器3大致相同，且眼图产生器3与3’中具有相同元件符号的电路或元件执行相同的操作。眼图产生器3与3’之间的差异为眼图产生器3’的比较器31’与32’所接收的电压。如图6所示，比较器31’接收电压VH-VL，而比较器32’接收电压VL-VH。此外，比较器31’与32’都接收输入信号DIN与时钟信号CLKS。比较器31’与32’执行各自的比较操作。在此实施例中，输入信号DIN为一差动信号。在执行比较操作时，比较器31’与32’根据时钟信号CLKS以预设次数来对输入信号DIN取样以获得多个取样值。每一取样值包括电压VIP与VIN。
在比较器31’执行其比较操作的期间，当比较器31’根据时钟信号CLKS的下降沿对输入信号DIN进行取样时，获得对应的两电压VIP与VIN。比较器31’对电压差VIP-VIN与电压VH-VL进行比较，且根据比较结果来产生比较信号DH’。如图2所示，此实施例中，电压VH为高于上述参考电压Vref的电压，且电压VL为低于上述参考电压Vref的电压。当比较器31’比较出电压差VIP-VIN大于电压VH-VL时，比较器31’所产生的比较信号DH’具有高电平，反之，当比较器31’比较出电压差VIP-VIN小于电压VH-VL时，比较器31’所产生的比较信号DH’具有低电平。
在比较器32’执行其比较操作的期间，当比较器32’根据时钟信号CLKS的下降沿对输入信号DIN进行取样时，获得对应的两电压VIP与VIN。比较器32’对电压差VIP-VIL与电压VL-VH进行比较，且根据比较结果来产生比较信号DL’。当比较器32’比较出电压差VIP-VIN大于电压VL-VH时，比较器32’所产生的比较信号DL’具有高电平，反之，当比较器32’比较出电压差VIP-VIN小于电压VL-VH时，比较器32’所产生的比较信号DL’具有低电平。
根据上述，由于电压VH为高于上述参考电压Vref的电压，且电压VL为低于上述参考电压Vref的电压。因此，当比较器31’比较出电压差VIP-VIN大于电压VH-VL的同时，比较器32’也比较出电压差VIP-VIN大于电压VL-VH；当比较器32’比较出电压差VIP-VIN小于电压VL-VH的同时，比较器31’也比较出电压差VIP-VIN小于电压VH-VL。上述两种情况表示在时钟信号CLKS的对应下降沿时，电压VH与VL位于眼外部区域21。比较器31’比较出电压差VIP-VIN小于电压VH-VL且比较器32’比较出电压差VIP-VIN大于电压VL-VH的情况，则表示在时钟信号CLKS的对应下降沿时，电压VH与VL位于眼开口区域20。XOR门330接收比较信号DH’与DL’，且根据比较信号DH’与DL’。根据XOR门330的逻辑操作，当比较信号DH’与DL’分别处于不同的电压电平时，逻辑输出信号S330处于高电平。在此实施例中，仅有当电压差VIP-VIN小于电压VH-VL且电压差VIP-VIN大于电压VL-VH取样值时，逻辑输出信号S330才处于高电平。XOR门330后续的电路，包括计数电路330、判断电路332与电压产生电路333则根据逻辑输出信号S330来操作，相关的叙述请参阅图3实施例的说明，在此省略叙述。
本发明实施例所提出的眼图产生器可用于PCIE(Peripheral ComponentInterconnect Express)、SATA(Advanced Technology Attachment)、USB(UniversalSerial Bus)、DP(Display port)、SD4(Secure Digital 4)等规格的高速串行传输数据的电路中，例如，时钟恢复电路等等。
本发明实施例所述的眼图产生器，比较器31与32以同一时钟信号CLKS对输入信号DIN进行取样与比较操作，因此，比较信号DH与DL传送至控制电路33之前不须再进行时序同步，有效避免了时域同步导致的后续时序余裕(timing margin)不足的问题。传统的眼图产生器是通过利用不同时钟信号来操作多个比较器，对输入信号进行取样以及比较操作，来进一步获得眼图的图样信息。但由于这些比较器是根据不同的时钟信号来操作的，因此须利用同步电路，例如触发器电路，来将这些比较器的比较结果统一至同一时域，增加了设计面积和难度，而同步电路的加入会导致后续时序余裕(timing margin)不足。
图7是表示根据本发明一实施例的比较器。在一实施例中，图3中的比较器31与32中至少一者以图7的比较器来实现。在图3实施例中，输入信号DIN以差动信号的形式来传送至眼图产生器3，因此，输入信号DIN可以差动电压VIN与VIP来共同表示。在另一实施例中，图6中的比较器31’与32’中至少一者以图7的比较器来实现。参阅图7，比较器包括P型金属氧化物半导体场效应(P-type Metal-Oxide-Semiconductor，PMOS)晶体管D1、D2、E1、E2与F1以及N型金属氧化物半导体场效应(N-type Metal-Oxide-Semiconductor，NMOS)晶体管A1、A2、B1、B2、C1、C2与M1。PMOS晶体管E1的源极耦接电压源VCCA，其栅极接收时钟信号CLKS、且其漏极连接信号线VOP。PMOS晶体管D1的源极耦接电压源VCCA，其栅极连接信号线VON、且其漏极连接信号线VOP。PMOS晶体管E2的源极耦接电压源VCCA，其栅极接收时钟信号CLKS、且其漏极连接信号线VON。PMOS晶体管D2的源极耦接电压源VCCA，其栅极连接信号线VOP、且其漏极连接信号线VON。NMOS晶体管C1的漏极耦接信号线VOP，其栅极耦接信号线VON，且其源极耦接信号线VSP。NMOS晶体管C2的漏极耦接信号线VON，其栅极耦接信号线VOP，且其源极耦接信号线VSN。NMOS晶体管F1的漏极耦接信号线VSN，其栅极接收时钟信号CLKS，且其源极耦接信号线VSP。NMOS晶体管B1的漏极耦接信号线VSP，其栅极接收差动电压VIN，且其源极耦接信号线VCM。NMOS晶体管B2的漏极耦接信号线VSN，其栅极接收差动电压VIP，且其源极耦接信号线VCM。NMOS晶体管M1的漏极与源极耦接信号线VCM，且其栅极耦接电压源VSSA。NMOS晶体管A1的漏极耦接信号线VCM，其栅极接收时钟信号CLKS，且其源极耦接电压源VSSA。NMOS晶体管A2的漏极耦接信号线VCM，其栅极接收时钟信号CLKS，且其源极耦接电压源VSSA。
以上所述仅为本发明较佳实施例，然其并非用以限定本发明的范围，任何熟悉本项技术的人员，在不脱离本发明的精神和范围内，可在此基础上做进一步的改进和变化，因此本发明的保护范围当以本申请的权利要求书所界定的范围为准。

Claims (10)

1.一种眼图产生器，用于产生输入信号的眼图，包括：
第一比较器，接收该输入信号、第一时钟信号以及第一电压，且根据该第一时钟信号比较该输入信号与该第一电压以产生第一比较信号；
第二比较器，接收该输入信号、该第一时钟信号以及低于该第一电压的第二电压，其中，该第二比较器根据该第一时钟信号比较该输入信号与该第二电压以产生第二比较信号；
控制电路，接收该第一比较信号与该第二比较信号，且根据该第一比较信号与该第二比较信号改变该第一电压以及该第二电压中的至少一者的电平，用于形成该眼图的眼开口区域与眼外部区域之间的区域边界；以及
调节器，改变该第一时钟信号的取样沿，以使改变后的该第一时钟信号的取样沿对应该眼图的时间轴上的各点。
2.根据权利要求1所述的眼图产生器，该控制电路执行判断操作，判断小于该第一电压且大于该第二电压的多个取样值的累计数量在固定时长内是否大于临界值，该临界值为一自然数。
3.根据权利要求2所述的眼图产生器，当该固定时长内该累计数量大于该临界值时，该控制电路降低该第一电压或提高该第二电压，以及重置该累计数量。
4.根据权利要求2所述的眼图产生器，当该固定时长内该累计数量不大于该临界值时，该控制电路于该固定时长结束时提高该第一电压或降低该第二电压，以及重置该累计数量。
5.根据权利要求2所述的眼图产生器，当两次侦测期间该控制电路执行所述判断操作的结果不同时，比较该两次侦测期间第一电压的大小，以较小的第一电压为第一边界电压；以及
比较该两次侦测期间第二电压的大小，以较大的第二电压为第二边界电压。
6.根据权利要求1所述的眼图产生器，该控制电路包括：
异或门，接收该第一比较信号以及该第二比较信号，且根据该第一比较信号以及该第二比较信号来产生逻辑输出；
计数电路，接收该逻辑输出，且输出该逻辑输出的高电平的累计数量；
判断电路，包括计时器，该判断电路接收该累计数量并执行判断操作，判断该累计数量于固定时长内是否大于临界值，该临界值为自然数；以及
电压产生电路，产生该第一电压以及该第二电压，且根据判断信号改变该第一电压以及该第二电压中的至少一者。
7.根据权利要求6所述的眼图产生器，当该固定时长内该累计数量大于该临界值时，该电压产生电路降低该第一电压或提高该第二电压，且该累计数量被重置。
8.根据权利要求6所述的眼图产生器，当该固定时长内该累计数量不大于该临界值时，该电压产生电路于该固定时长结束时提高该第一电压或降低该第二电压，且该累计数量被重置。
9.根据权利要求6所述的眼图产生器，当两次侦测期间该判断电路执行所述判断操作的结果不同时，比较该两次侦测期间第一电压的大小，以较小的第一电压为第一边界电压；以及
比较该两次侦测期间第二电压的大小，以较大的第二电压为第二边界电压。
10.根据权利要求9所述的眼图产生器，持续获取所述第一边界电压以及所述第二边界电压，以与所述眼图时间轴上的各点形成该区域边界。
CN201711049386.5A 2017-10-31 2017-10-31 眼图产生器 Active CN107707258B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201711049386.5A CN107707258B (zh) 2017-10-31 2017-10-31 眼图产生器
TW106144157A TWI654854B (zh) 2017-10-31 2017-12-15 眼圖產生器
US16/014,183 US10393808B2 (en) 2017-10-31 2018-06-21 Eye pattern generator

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201711049386.5A CN107707258B (zh) 2017-10-31 2017-10-31 眼图产生器

Publications (2)

Publication Number Publication Date
CN107707258A CN107707258A (zh) 2018-02-16
CN107707258B true CN107707258B (zh) 2022-06-10

Family

ID=61176511

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711049386.5A Active CN107707258B (zh) 2017-10-31 2017-10-31 眼图产生器

Country Status (3)

Country Link
US (1) US10393808B2 (zh)
CN (1) CN107707258B (zh)
TW (1) TWI654854B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6978852B2 (ja) * 2017-05-10 2021-12-08 キヤノン株式会社 同期信号出力装置、制御方法、及び、プログラム
CN113050012B (zh) * 2021-03-15 2023-05-05 中国科学院微电子研究所 一种眼图参考电压的校准方法及装置
CN115913346B (zh) * 2022-11-30 2024-04-19 华中科技大学 一种光学眼图的监控方法和***
CN115904849B (zh) * 2023-01-09 2023-05-12 苏州浪潮智能科技有限公司 Pcie链路信号测试方法、***、计算机设备及介质
CN117871920B (zh) * 2024-03-13 2024-06-11 上海知白智能科技有限公司 眼图采集方法、装置、***及存储介质

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0263315A (ja) * 1988-08-30 1990-03-02 Mitsubishi Electric Corp アイパターン判定回路
CN200966058Y (zh) * 2006-09-27 2007-10-24 飞博创（成都）科技有限公司 极限眼图发生器
CN101571562A (zh) * 2009-05-27 2009-11-04 东南大学 一种构建眼图和进行眼图模板测试的方法
CN101662289A (zh) * 2009-09-11 2010-03-03 西安电子科技大学 无源超高频射频识别芯片解码器及解码方法
CN204272086U (zh) * 2014-12-09 2015-04-15 武汉普赛斯电子技术有限公司 一种眼图采样与重建硬件电路
US9378843B1 (en) * 2015-01-26 2016-06-28 9011579 Canada Incorporee Collaborative analog-to-digital and time-to-delay conversion based on signal prediction

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR920003598B1 (ko) * 1988-12-22 1992-05-04 재단법인 한국전자통신 연구소 Nrz비트 동기방식의 주파수 및 위상검출회로
US6876616B2 (en) * 2001-03-13 2005-04-05 Victor Company Of Japan, Ltd. Digital signal reproducing apparatus
US7606297B2 (en) * 2002-03-15 2009-10-20 Synthesys Research, Inc. Method and system for creating an eye diagram using a binary data bit decision mechanism
JP4110573B2 (ja) * 2003-09-16 2008-07-02 横河電機株式会社 パルスパターン発生装置
US7174279B2 (en) 2004-03-31 2007-02-06 Teradyne, Inc. Test system with differential signal measurement
KR100630686B1 (ko) * 2004-06-24 2006-10-02 삼성전자주식회사 전송 데이터의 스큐를 감소시키는 데이터 코딩 방법과이를 이용한 인코딩 장치 및 디코딩 장치와 이들을구비하는 송수신 장치 및 그 송수신 방법
US20060274873A1 (en) * 2005-06-02 2006-12-07 Abramovitch Daniel Y Rapid data point selection for generating eye diagrams
CN100571234C (zh) * 2005-12-01 2009-12-16 旺宏电子股份有限公司 应用在无线接收装置的ask解调器及方法
JP4548527B2 (ja) * 2008-07-31 2010-09-22 ソニー株式会社 情報処理装置、及び信号処理方法
JP4569689B2 (ja) * 2008-09-02 2010-10-27 ソニー株式会社 情報処理装置、復号処理方法、及び信号伝送方法
JP2010263496A (ja) * 2009-05-08 2010-11-18 Sony Corp 信号処理装置、及び誤り訂正方法
US8248107B2 (en) * 2010-03-11 2012-08-21 Altera Corporation High-speed differential comparator circuitry with accurately adjustable threshold
CN202586932U (zh) * 2012-04-01 2012-12-05 四川和芯微电子股份有限公司 数据驱动电路
CN102723998B (zh) * 2012-05-29 2015-06-17 武汉电信器件有限公司 一种延时干涉仪工作点的控制装置及其控制方法
CN103679078A (zh) * 2012-09-18 2014-03-26 北京中电华大电子设计有限责任公司 一种超高频脉冲间隔编码的模拟解码电路
JP5432352B1 (ja) * 2012-09-27 2014-03-05 アンリツ株式会社 パルスパターン発生装置及びパルスパターン発生方法
US9148235B1 (en) 2014-09-15 2015-09-29 Global Unichip Corporation Eye diagram measuring circuit and measuring method thereof
CN104467802B (zh) * 2014-11-21 2017-12-19 中国科学院微电子研究所 一种应用于高速接口的阻抗校正电路
JP6892592B2 (ja) * 2017-03-13 2021-06-23 富士通株式会社 受信回路及びアイモニタシステム

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0263315A (ja) * 1988-08-30 1990-03-02 Mitsubishi Electric Corp アイパターン判定回路
CN200966058Y (zh) * 2006-09-27 2007-10-24 飞博创（成都）科技有限公司 极限眼图发生器
CN101571562A (zh) * 2009-05-27 2009-11-04 东南大学 一种构建眼图和进行眼图模板测试的方法
CN101662289A (zh) * 2009-09-11 2010-03-03 西安电子科技大学 无源超高频射频识别芯片解码器及解码方法
CN204272086U (zh) * 2014-12-09 2015-04-15 武汉普赛斯电子技术有限公司 一种眼图采样与重建硬件电路
US9378843B1 (en) * 2015-01-26 2016-06-28 9011579 Canada Incorporee Collaborative analog-to-digital and time-to-delay conversion based on signal prediction

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
一种简易数字信号传输性能分析仪的设计;洪惠宇 等;《常州工学院学报》;20111231;第24卷(第6期);23-26 *

Also Published As

Publication number Publication date
TWI654854B (zh) 2019-03-21
US20190128962A1 (en) 2019-05-02
TW201919358A (zh) 2019-05-16
US10393808B2 (en) 2019-08-27
CN107707258A (zh) 2018-02-16

Similar Documents

Publication Publication Date Title
CN107707258B (zh) 眼图产生器
TWI720008B (zh) 用於三相介面之多相位時脈資料回復
TWI699974B (zh) 多相位時脈資料回復電路校正
EP3211822B1 (en) Multi-wire open-drain link with data symbol transition based clocking
CN111713029B (zh) 眼图测量结果的判定反馈均衡校正
TWI535213B (zh) 時脈資料回復電路與方法
US7849370B2 (en) Jitter producing circuitry and methods
US7869544B2 (en) System for measuring an eyewidth of a data signal in an asynchronous system
CN101202614A (zh) 用于产生时钟采样信号的方法、设备和***
US9325487B1 (en) Systems and methods for transferring a signal from a first clock domain to a second clock domain
JP2007184847A (ja) クロックアンドデータリカバリ回路及びｓｅｒｄｅｓ回路
CN102611447B (zh) 一种基于fpga的加噪信号同步时钟提取装置
US8410819B2 (en) Programmable pulse width discriminator
US7936855B2 (en) Oversampling data recovery circuit and method for a receiver
CN105827351A (zh) 转态强制编码接收器
CN116724302A (zh) 利用固有的半速率操作的c-phy数据触发的边沿生成
US7977989B2 (en) Method and apparatus for detecting and adjusting characteristics of a signal
KR101615101B1 (ko) 클록 복원 회로 및 이를 포함하는 샘플링 신호 생성기
JP6737061B2 (ja) 情報処理装置、情報処理方法及びプログラム
US7363568B2 (en) System and method for testing differential signal crossover using undersampling
EP1987644B1 (en) Data communication method, data transmission and reception device and system
US8638149B1 (en) Equalized rise and fall slew rates for a buffer
US9800265B2 (en) Data serialization circuit
US7610520B2 (en) Digital data signal testing using arbitrary test signal
CN103376357B (zh) 时脉相位差的估计装置及方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CP01 Change in the name or title of a patent holder
CP01 Change in the name or title of a patent holder

Address after: Room 301, 2537 Jinke Road, Zhangjiang High Tech Park, Pudong New Area, Shanghai 201203

Patentee after: Shanghai Zhaoxin Semiconductor Co.,Ltd.

Address before: Room 301, 2537 Jinke Road, Zhangjiang High Tech Park, Pudong New Area, Shanghai 201203

Patentee before: VIA ALLIANCE SEMICONDUCTOR Co.,Ltd.