以下に添付図面を参照しながら、本発明の好適な実施の形態について詳細に説明する。なお、本明細書及び図面において、実質的に同一の機能構成を有する構成要素については、同一の符号を付することにより重複説明を省略する。
[説明の流れについて]
ここで、以下に記載する本発明の実施形態に関する説明の流れについて簡単に述べる。まず、図1を参照しながら、パラレル伝送方式を採用した携帯端末等が抱える技術的課題について簡単に説明する。次いで、図2〜図8を参照しながら、シリアル伝送方式を採用した信号伝送技術が抱える課題について説明する。次いで、図9〜図11を参照しながら、シリアル伝送方式を採用した信号伝送技術が抱える課題を解決するために考案された新規な信号伝送技術について説明する。
上記の新規な信号伝送技術は、直流成分を含まず、かつ、クロック再生時にPLL回路が不要な符号を用いて信号を伝送する方式に関するものである。本発明の実施形態は、このような符号を用いる場合に、信号からビット値を抽出する際の復号処理を効率化する技術に関するものである。そこで、このような改良技術について説明するに先立ち、図12〜図15を参照しながら、上記の新規な信号伝送技術における従前の復号処理について説明する。
上記の新規な信号伝送技術が有する技術的な特徴を踏まえ、図16を参照しながら、本発明の一実施形態に係るデコーダの構成、及び信号処理方法について説明する。また、図17を参照しながら、同実施形態のデコーダを構成する絶対値回路の構成例について説明する。さらに、図18を参照しながら、同実施形態のデコーダを構成する平均値回路の構成例について説明する。そして、図19を参照しながら、同実施形態のデコーダにおいて行われる信号処理の過程で得られるスペクトルの推移について説明する。次いで、同実施形態の技術的思想について纏め、当該技術的思想から得られる作用効果について簡単に説明する。最後に、図20を参照しながら、同実施形態に係る技術が適用される端末装置(情報処理装置)のハードウェア構成の一例について説明する。
[課題の整理]
まず、本発明の一実施形態に係る技術について詳細な説明をするに先立ち、同実施形態が解決しようとする課題について簡単に纏める。
(パラレル伝送方式について)
まず、図1を参照しながら、パラレル伝送方式を採用した携帯端末100の構成例について簡単に説明する。図1は、パラレル伝送方式を採用した携帯端末100の構成例を示す説明図である。なお、図1には、携帯端末100の一例として携帯電話が模式的に描画されている。しかし、以下の説明に係る技術の適用範囲は、携帯電話に限定されるものではない。
図1に示すように、携帯端末100は、主に、表示部102と、液晶部104(LCD;Liquid Crystal Display)と、接続部106と、操作部108と、ベースバンドプロセッサ110(BBP)と、パラレル信号線路112とにより構成される。なお、表示部102を表示側(D)、操作部108を本体側(M)と呼ぶ場合がある。また、以下の説明の中で、映像信号が本体側から表示側へと伝送される場合を例に挙げて説明する。もちろん、以下の技術は、これに限定されるものではない。
図1に示すように、表示部102には、液晶部104が設けられている。そして、液晶部104には、パラレル信号線路112を介して伝送された映像信号が表示される。また、接続部106は、表示部102と操作部108とを接続する部材である。この接続部106を形成する接続部材は、例えば、表示部102をZ−Y平面内で180度回転できる構造を有する。また、この接続部材は、X−Z平面内で表示部102が回転可能に形成され、携帯端末100を折り畳みできる構造を有する。なお、この接続部材は、自由な方向に表示部102を可動にする構造を有していてもよい。
ベースバンドプロセッサ110は、携帯端末100の通信制御、及びアプリケーションの実行機能を提供する演算処理部である。ベースバンドプロセッサ110から出力されるパラレル信号は、パラレル信号線路112を通じて表示部102の液晶部104に伝送される。パラレル信号線路112には、多数の信号線が配線されている。例えば、携帯電話の場合、この信号線数nは50本程度である。また、映像信号の伝送速度は、液晶部104の解像度がQVGAの場合、130Mbps程度となる。そして、パラレル信号線路112は、接続部106を通るように配線されている。
つまり、接続部106には、パラレル信号線路112を形成する多数の信号線が配線されている。上記のように、接続部106の可動範囲を広げると、その動きによりパラレル信号線路112に損傷が発生する危険性が高まる。その結果、パラレル信号線路112の信頼性が損なわれてしまう。一方で、パラレル信号線路112の信頼性を維持しようとすると、接続部106の可動範囲が制約されてしまう。こうした理由から、接続部106を形成する可動部材の自由度、及びパラレル信号線路112の信頼性を両立させる目的で、シリアル伝送方式が携帯電話等に採用されることが多くなってきている。また、放射電磁雑音(EMI)の観点からも、伝送線路のシリアル化が進められている。
(シリアル伝送方式について)
そこで、図2を参照しながら、シリアル伝送方式を採用した携帯端末130の構成例について簡単に説明する。図2は、シリアル伝送方式を採用した携帯端末130の構成例を示す説明図である。なお、図2には、携帯端末130の一例として携帯電話が模式的に描画されている。しかし、以下の説明に係る技術の適用範囲は、携帯電話に限定されるものではない。また、図1に示したパラレル伝送方式の携帯端末100と実質的に同一の機能を有する構成要素については、同一の符号を付することにより詳細な説明を省略する。
図2に示すように、携帯端末130は、主に、表示部102と、液晶部104(LCD)と、接続部106と、操作部108と、ベースバンドプロセッサ110(BBP)と、パラレル信号線路132、140と、シリアライザ134と、シリアル信号線路136と、デシリアライザ138とにより構成される。
携帯端末130は、上記の携帯端末100とは異なり、接続部106に配線されたシリアル信号線路136を通じてシリアル伝送方式により映像信号を伝送している。そのため、操作部108には、ベースバンドプロセッサ110から出力されたパラレル信号をシリアル化するためのシリアライザ134が設けられている。一方、表示部102には、シリアル信号線路136を通じて伝送されるシリアル信号をパラレル化するためのデシリアライザ138が設けられている。
シリアライザ134は、ベースバンドプロセッサ110から出力され、かつ、パラレル信号線路132を介して入力されたパラレル信号をシリアル信号に変換する。シリアライザ134により変換されたシリアル信号は、シリアル信号線路136を通じてデシリアライザ138に入力される。そして、デシリアライザ138は、入力されたシリアル信号を元のパラレル信号に復元し、パラレル信号線路140を通じて液晶部104に入力する。
シリアル信号線路136には、例えば、NRZ符号方式で符号化されたデータ信号が単独で伝送されるか、或いは、データ信号とクロック信号とが一緒に伝送される。シリアル信号線路136の配線数kは、図1の携帯端末100が有するパラレル信号線路112の配線数nよりも大幅に少ない(1≦k≪n)。例えば、配線数kは、数本程度まで削減することができる。そのため、シリアル信号線路136が配線される接続部106の可動範囲に関する自由度は、パラレル信号線路112が配線される接続部106に比べて非常に大きいと言える。同時に、シリアル信号線路136の信頼性も高いと言える。なお、シリアル信号線路136を流れるシリアル信号には、通常、LVDS(Low Voltage Differential Signal)等の差動信号が用いられる。
(機能構成)
ここで、図3を参照しながら、シリアル伝送方式を採用した携帯端末130の機能構成について説明する。図3は、シリアル伝送方式を採用した携帯端末130の機能構成の一例を示す説明図である。但し、図3は、シリアライザ134、及びデシリアライザ138の機能構成を中心に描画した説明図であり、他の構成要素に関する記載を省略している。
(シリアライザ134)
図3に示すように、シリアライザ134は、P/S変換部152と、エンコーダ154と、LVDSドライバ156と、PLL部158と、タイミング制御部160とにより構成される。
図3に示すように、シリアライザ134には、ベースバンドプロセッサ110から、パラレル信号(P−DATA)と、パラレル信号用クロック(P−CLK)とが入力される。シリアライザ134に入力されたパラレル信号は、P/S変換部152によりシリアル信号に変換される。P/S変換部152により変換されたシリアル信号は、エンコーダ154に入力される。エンコーダ154は、シリアル信号にヘッダ等を付加してLVDSドライバ156に入力する。LVDSドライバ156は、入力されたシリアル信号をLVDSによる差動伝送方式でデシリアライザ138に伝送する。
一方、シリアライザ134に入力されたパラレル信号用クロックは、PLL部158に入力される。PLL部158は、パラレル信号用クロックからシリアル信号用クロックを生成し、P/S変換部152、及びタイミング制御部160に入力する。タイミング制御部160は、入力されるシリアル信号用クロックに基づいてエンコーダ154によるシリアル信号の送信タイミングを制御する。
(デシリアライザ138)
図3に示すように、デシリアライザ138は、主に、LVDSレシーバ172と、デコーダ174と、S/P変換部176と、クロック再生部178と、PLL部180と、タイミング制御部182とにより構成される。
図3に示すように、デシリアライザ138には、LVDSによる差動伝送方式でシリアライザ134からシリアル信号が伝送される。このシリアル信号は、LVDSレシーバ172により受信される。LVDSレシーバ172により受信されたシリアル信号は、デコーダ174、及びクロック再生部178に入力される。デコーダ174は、入力されたシリアル信号のヘッダを参照してデータの先頭部分を検出し、S/P変換部176に入力する。S/P変換部176は、入力されたシリアル信号をパラレル信号(P−DATA)に変換する。S/P変換部176で変換されたパラレル信号は液晶部104に出力される。
一方、クロック再生部178は、外部から入力されるリファレンスクロックを参照し、内蔵するPLL部180を用いてシリアル信号用クロックからパラレル信号用クロックを再生する。クロック再生部178により再生されたパラレル信号用クロックは、デコーダ174、及びタイミング制御部182に入力される。タイミング制御部182は、クロック再生部178から入力されたパラレル信号用クロックに基づいて受信タイミングを制御する。また、タイミング制御部182に入力されたパラレル信号用クロック(P−CLK)は、液晶部104に出力される。
このように、ベースバンドプロセッサ110からシリアライザ134に入力されたパラレル信号(P−DATA)、及びパラレル信号用クロック(P−CLK)は、シリアル信号に変換されてデシリアライザ138に伝送される。そして、入力されたシリアル信号は、デシリアライザ138により元のパラレル信号、及びパラレル信号用クロックに復元され、液晶部104に出力される。
以上説明した携帯端末130のように、パラレル信号をシリアル信号に変換して伝送することにより、その伝送線路がシリアル化される。その結果、シリアル信号線路が配置される部分の可動範囲が拡大し、表示部102の配置に関する自由度が向上する。そのため、例えば、携帯端末130を利用してテレビジョン放送等を視聴する場合において、表示部102の配置がユーザから見て横長になるように携帯端末130を変形させることができるようになる。こうした自由度の向上に伴い、携帯端末130の用途が広がり、通信端末としての各種機能に加えて、映像や音楽の視聴等、様々な利用形態が生まれている。
このような背景の中、携帯端末130の液晶部104は、より繊細な表示を可能にすべく高密度化しており、細かい文字や映像で多くの情報が表示されるようになってきている。ところが、こうした細かい文字や映像は、ユーザにとって見難いものである。そこで、携帯端末130の液晶部104に表示される文字や映像等を外部に設置されたテレビジョン受像機やディスプレイ装置等の大きな画面に出力したいというユーザの要望がある。こうした要望を受け、図4Aに示す携帯端末190のような出力形態が提案されている。以下、この出力形態について簡単に説明する。
(応用例1:電磁結合を利用した外部出力方式)
まず、図4Aを参照する。図4Aは、電磁結合を利用して映像等のデータを外部出力機器に伝送することが可能な携帯端末190の構成例を示す説明図である。外部出力機器としては、例えば、カーナビゲーションシステム10やテレビジョン受像機20等がある。その他にも、パーソナルコンピュータのディスプレイ装置やスクリーンに映像を投影するプロジェクタ等も外部出力機器の例に含まれる。
これらの外部出力機器に映像等のデータを伝送するために、例えば、図4Aに示すような信号読取装置200が利用される。信号読取装置200は、例えば、カーナビゲーションシステム10やテレビジョン受像機20等に接続されているか、或いは、これらの機器に内蔵される。携帯端末190と信号読取装置200との間では、電磁結合を利用して信号が伝送される。そのため、携帯端末190には、コイル192が設けられている。また、信号読取装置200にも、コイル202が設けられている。
例えば、映像信号が携帯端末190からテレビジョン受像機20に伝送される場合の動作について考えてみる。まず、携帯端末190は、ベースバンドプロセッサ110により映像信号をパラレル伝送するためのパラレル信号を生成する。そして、このパラレル信号は、パラレル信号線路132を介してシリアライザ134に伝送される。シリアライザ134は、伝送されてきたパラレル信号をシリアル信号に変換してシリアル信号線路136に伝送する。このとき、シリアル信号に対応する電流信号がコイル192に印加され、コイル192から電磁場が発生する。そして、この電磁場に誘導されて信号読取装置200のコイル202に電流が発生し、この電流に基づいてシリアル信号が復調されるのである。
このように、携帯端末190と信号読取装置200との間の電磁結合を利用して映像信号に対応するシリアル信号が伝送される。もちろん、このシリアル信号は、所定の符号化方式で符号化され、ASK(Amplitude Shift Keying)等の所定の変調方式で変調されてから伝送される。但し、NRZ符号方式で符号化された信号は、直流成分を含んでしまうため、電磁結合を利用して信号伝送するのに適さない。そのため、電磁結合による信号伝送には、符号化された信号に直流成分を含まないマンチェスター符号方式等が利用される。
図4Aの例で言えば、シリアライザ134により、シリアル信号がマンチェスター符号方式で符号化され、電磁結合を利用して伝送される。この場合、信号読取装置200の側においても、当然に、マンチェスター符号方式による復号に対応している。従って、信号読取装置200は、符号化信号を受信してシリアル信号に復号した後、そのシリアル信号をパラレル信号に変換してテレビジョン受像機20等に出力する。マンチェスター符号では、“1”が“10”として、“0”が“01”として伝送されるため、単純に“1”“0”で伝送する方式に比べて伝送速度が2倍かかってしまう。しかしながら、マンチェスター符号は直流成分を含まず、クロックの抽出が容易であるため、電磁結合を利用した信号伝送に適している。
ところで、携帯端末190と信号読取装置200とは、図4Bに示すように近接されることで信号伝送が行われる。このような形態による通信のことを非接触通信と呼ぶ場合がある。図4Bの例では、携帯端末190の表示部102が開いた状態で載置されているが、表示部102が閉じた状態で載置されてもよい。通常、携帯端末190の表示部102が閉じられると、液晶部104への通電がオフになる場合が多いため、節電になる。このとき、閉じた状態でも外部出力へのデータ伝送が可能なモード設定がされる。
(機能構成:携帯端末190)
ここで、図5を参照しながら、携帯端末190の機能構成について簡単に説明する。図5は、携帯端末190の機能構成の一例を示す説明図である。但し、図5は、シリアライザ134、及びデシリアライザ138の機能構成を中心に描画した説明図であり、他の構成要素に関する記載を省略している。また、携帯端末190が有する各構成要素のうち、既に述べた携帯端末130と実質的に同一の機能構成を有する構成要素については同一の符号を付することにより詳細な説明を省略した。
(シリアライザ134)
図5に示すように、シリアライザ134は、P/S変換部152と、エンコーダ154と、LVDSドライバ156と、PLL部158と、タイミング制御部160と、ドライバ194とにより構成される。
図5に示すように、シリアライザ134には、ベースバンドプロセッサ110から、パラレル信号(P−DATA)と、パラレル信号用クロック(P−CLK)とが入力される。シリアライザ134に入力されたパラレル信号は、P/S変換部152によりシリアル信号に変換される。P/S変換部152により変換されたシリアル信号は、エンコーダ154に入力される。
エンコーダ154は、シリアル信号にヘッダ等を付加し、マンチェスター符号方式で符号化してLVDSドライバ156、及びドライバ194に入力する。LVDSドライバ156は、入力されたシリアル信号をLVDSによる差動伝送方式でデシリアライザ138に伝送する。一方、ドライバ194は、コイル192による電磁結合を利用して、入力されたシリアル信号を信号読取装置200に伝送する。
一方、シリアライザ134に入力されたパラレル信号用クロックは、PLL部158に入力される。PLL部158は、パラレル信号用クロックからシリアル信号用クロックを生成し、P/S変換部152、及びタイミング制御部160に入力する。タイミング制御部160は、入力されるシリアル信号用クロックに基づいてエンコーダ154によるシリアル信号の送信タイミングを制御する。
(デシリアライザ138)
図5に示すように、デシリアライザ138は、主に、LVDSレシーバ172と、デコーダ174と、S/P変換部176と、クロック再生部178と、PLL部180と、タイミング制御部182とにより構成される。
図5に示すように、デシリアライザ138には、LVDSによる差動伝送方式でシリアライザ134からシリアル信号が伝送される。このシリアル信号は、LVDSレシーバ172により受信される。LVDSレシーバ172により受信されたシリアル信号は、デコーダ174、及びクロック再生部178に入力される。デコーダ174は、入力されたシリアル信号のヘッダを参照してデータの先頭部分を検出し、マンチェスター符号方式で符号化されたシリアル信号を復号してS/P変換部176に入力する。S/P変換部176は、入力されたシリアル信号をパラレル信号(P−DATA)に変換する。S/P変換部176で変換されたパラレル信号は、液晶部104に出力される。
一方、クロック再生部178は、外部から入力されるリファレンスクロックを参照し、内蔵するPLL部180を用いてシリアル信号用クロックからパラレル信号用クロックを再生する。クロック再生部178により再生されたパラレル信号用クロックは、デコーダ174、及びタイミング制御部182に入力される。タイミング制御部182は、クロック再生部178から入力されたパラレル信号用クロックに基づいて受信タイミングを制御する。また、タイミング制御部182に入力されたパラレル信号用クロック(P−CLK)は、液晶部104に出力される。
このように、ベースバンドプロセッサ110からシリアライザ134に入力されたパラレル信号(P−DATA)、及びパラレル信号用クロック(P−CLK)は、シリアル信号に変換されてデシリアライザ138に伝送される。そして、入力されたシリアル信号は、デシリアライザ138により元のパラレル信号、及びパラレル信号用クロックに復元され、液晶部104に出力される。
(機能構成:信号読取装置200)
次に、図6を参照しながら、信号読取装置200の機能構成について簡単に説明する。図6は、信号読取装置200の機能構成の一例を示す説明図である。
図6に示すように、信号読取装置200は、主に、コイル202と、差動レシーバ212と、増幅器214と、デコーダ216と、S/P変換部218と、インターフェース220と、クロック再生部222と、PLL部224と、タイミング制御部226とにより構成される。
上記の通り、信号読取装置200には、携帯端末190から電磁結合を利用してシリアル信号が伝送される。このシリアル信号は、コイル202を用いて差動レシーバ212により受信される。差動レシーバ212は、受信したシリアル信号を増幅器214に入力する。増幅器214は、電磁結合による信号伝送により低下したシリアル信号の信号レベルを増幅するために設けられたものである。増幅器214により増幅されたシリアル信号は、デコーダ216、及びクロック再生部222に入力される。
デコーダ216は、入力されたシリアル信号のヘッダを参照してデータの先頭部分を検出し、マンチェスター符号方式で符号化されたシリアル信号を復号してS/P変換部218に入力する。S/P変換部218は、入力されたシリアル信号をパラレル信号(P−DATA)に変換する。S/P変換部218で変換されたパラレル信号は、インターフェース220に入力される。
一方、クロック再生部222は、外部から入力されるリファレンスクロックを参照し、内蔵するPLL部224を用いてシリアル信号用クロックからパラレル信号用クロックを再生する。クロック再生部222により再生されたパラレル信号用クロックは、デコーダ216、及びタイミング制御部226に入力される。タイミング制御部226は、クロック再生部222から入力されたパラレル信号用クロックに基づいて受信タイミングを制御する。また、タイミング制御部226に入力されたパラレル信号用クロック(P−CLK)は、インターフェース220に入力される。
インターフェース220は、入力されたパラレル信号と、パラレル信号用クロックとを外部出力機器に適合する信号形態に変換して出力する。例えば、インターフェース220は、入力されたパラレル信号をアナログRGB信号やDVI信号(Digital Visual Interface signal)に変換してカーナビゲーションシステム10やテレビジョン受像機20等に出力する。
以上、携帯端末190、及び信号読取装置200の機能構成について説明した。このような機能があることで、ユーザは、携帯端末190を信号読取装置200の上に載置するだけで簡単に映像等を外部表示装置に出力することが可能になる。そのため、携帯端末190の映像等を大きな画面に出力することが可能になる。その結果、携帯端末190を単なる個人用の通信装置等として利用する用途に加え、例えば、その携帯端末190を多人数で利用するテレビ電話として機能させることが可能になる。
(応用例2:電源線を利用したデータ伝送方式)
上記の携帯端末190は、符号化方式として直流成分を含まないマンチェスター符号方式を利用している。このように、直流成分を含まない符号化信号は、電源に重畳して伝送することが可能である。そこで、上記の携帯端末190に対し、この電源線伝送方式を応用する技術について説明する。携帯端末230は、この技術を用いた構成例である。
(機能構成)
まず、図7Aを参照しながら、電源線を利用してデータ伝送することが可能な携帯端末230の機能構成について説明する。図7Aは、電源線を利用してデータ伝送することが可能な携帯端末230の機能構成の一例を示す説明図である。但し、図7Aは、シリアライザ134、及びデシリアライザ138の機能構成を中心に描画した説明図であり、他の構成要素に関する記載を省略している。また、携帯端末230が有する各構成要素のうち、既に述べた携帯端末190と実質的に同一の機能構成を有する構成要素については同一の符号を付することにより詳細な説明を省略した。
(シリアライザ134)
図7Aに示すように、シリアライザ134は、P/S変換部152と、エンコーダ154と、LVDSドライバ156と、PLL部158と、タイミング制御部160と、ドライバ194と、重畳部232とにより構成される。
図7Aに示すように、シリアライザ134には、ベースバンドプロセッサ110から、パラレル信号(P−DATA)と、パラレル信号用クロック(P−CLK)とが入力される。シリアライザ134に入力されたパラレル信号は、P/S変換部152によりシリアル信号に変換される。P/S変換部152により変換されたシリアル信号は、エンコーダ154に入力される。エンコーダ154は、シリアル信号にヘッダ等を付加し、マンチェスター符号方式等の直流成分の無い(又は少ない)方式で符号化してLVDSドライバ156、及びドライバ194に入力する。
LVDSドライバ156は、入力されたシリアル信号をLVDSにして重畳部232に入力する。重畳部232は、LVDSドライバ156から入力された信号を電源ラインに重畳させてデシリアライザ138に伝送する。例えば、重畳部232は、信号をコンデンサで、電源をチョークコイルで結合させる。なお、電源ラインには、例えば、伝送線路として同軸ケーブルが用いられる。また、この電源ラインは、操作部108から表示部102に電源を供給するために設けられた線路である。一方、ドライバ194は、コイル192による電磁結合を利用して、入力されたシリアル信号を信号読取装置200に伝送する。
ところで、シリアライザ134に入力されたパラレル信号用クロックは、PLL部158に入力される。PLL部158は、パラレル信号用クロックからシリアル信号用クロックを生成し、P/S変換部152、及びタイミング制御部160に入力する。タイミング制御部160は、入力されるシリアル信号用クロックに基づいてエンコーダ154によるシリアル信号の送信タイミングを制御する。
(デシリアライザ138)
図7Aに示すように、デシリアライザ138は、主に、LVDSレシーバ172と、デコーダ174と、S/P変換部176と、クロック再生部178と、PLL部180と、タイミング制御部182と、分離部234とにより構成される。
図7Aに示すように、デシリアライザ138には、電源ライン(同軸ケーブル)を通じて電源とシリアル信号とが重畳された信号が伝送される。この重畳信号の周波数スペクトラムは、図7Bのようになる。図7Bに示すように、マンチェスター符号の周波数スペクトラムは、直流成分を持たないので、電源(DC)と一緒に伝送できることが分かる。
再び図7Aを参照する。上記の重畳信号は、分離部234によりシリアル信号と電源とに分離される。例えば、分離部234は、コンデンサで直流成分をカットしてシリアル信号を取り出し、チョークコイルで高周波成分をカットして電源を取り出す。分離部234により分離されたシリアル信号は、LVDSレシーバ172により受信される。
LVDSレシーバ172により受信されたシリアル信号は、デコーダ174、及びクロック再生部178に入力される。デコーダ174は、入力されたシリアル信号のヘッダを参照してデータの先頭部分を検出し、マンチェスター符号方式等で符号化されたシリアル信号を復号してS/P変換部176に入力する。S/P変換部176は、入力されたシリアル信号をパラレル信号(P−DATA)に変換する。S/P変換部176で変換されたパラレル信号は、液晶部104に出力される。
一方、クロック再生部178は、外部から入力されるリファレンスクロックを参照し、内蔵するPLL部180を用いてシリアル信号用クロックからパラレル信号用クロックを再生する。クロック再生部178により再生されたパラレル信号用クロックは、デコーダ174、及びタイミング制御部182に入力される。タイミング制御部182は、クロック再生部178から入力されたパラレル信号用クロックに基づいて受信タイミングを制御する。また、タイミング制御部182に入力されたパラレル信号用クロック(P−CLK)は、液晶部104に出力される。
このように、上記の携帯端末230は、電源とシリアル信号(映像信号等)とを同軸ケーブル1本で伝送することができる。そのため、操作部108と表示部102との間を繋ぐ配線は1本だけとなり、表示部102の可動性が向上し、複雑な形状に携帯端末230を変形させることが可能になる。その結果、携帯端末230の用途が広がると共に、ユーザの利便性が向上する。
(課題の整理1)
上記の通り、操作部108と表示部102との相対的な位置関係を自由に変化させるには、上記の携帯端末100のようにパラレル伝送方式には不都合があった。そこで、上記の携帯端末130のように、シリアライザ134、及びデシリアライザ138を設けることで、映像信号等のシリアル伝送を可能にし、表示部102の可動範囲を広げた。さらに、液晶部104に表示される文字や映像等の大きさが小さいことでユーザの利便性が低下してしまうという問題に対し、携帯端末190のように電磁結合を利用して外部の大画面出力を可能にして、この問題を解決した。さらに、携帯端末190で利用される符号化方式の特性を生かして、電源ラインに信号を重畳させて伝送する方式を用いて表示部102の可動性をさらに向上させた。
ところが、図3、図5、図6、図7Aに示すように、携帯端末130、190、230、及び信号読取装置200において、受信したシリアル信号のクロックを再生するためにPLL部180、222(以下、PLL)が用いられていた。このPLLは、マンチェスター符号方式等により符号化された信号からクロックを抽出するために必要なものである。しかしながら、PLL自体の電力消費量が少なくないため、PLLを設けることにより、その分だけ携帯端末130、190、230、及び信号読取装置200の消費電力が大きくなってしまう。こうした電力消費量の増大は、携帯電話等の小さな装置にとって非常に大きな問題となる。
こうした問題を背景に、デシリアライザ138、及び信号読取装置200の側でPLLを設けずに済むような技術が求められている。そこで、このような技術的課題に鑑み、直流成分を含まず、かつ、クロック再生時にPLL回路が不要な符号を用いて信号を伝送する新規な信号伝送方式が考案された。以下の説明において、この信号伝送方式のことを単に新方式と呼ぶ場合がある。
<基盤技術:新方式について>
以下、直流成分を含まず、かつ、PLLを利用せずにクロックを再生することが可能な符号により信号を伝送する新規な信号伝送方式(新方式)について説明する。まず、新方式の符号化方法を説明する上で基本となるAMI(Alternate Mark Inversion)符号について簡単に説明する。その後、新方式に係る携帯端末300の機能構成、及び符号化方法について説明する。
(AMI符号の信号波形について)
まず、図8を参照しながら、AMI符号の信号波形、及びその特徴について簡単に説明する。図8は、AMI符号の信号波形の一例を示す説明図である。但し、以下の説明において、Aは任意の正数であるとする。
AMI符号は、データ0を電位0で表現し、データ1を電位A又は−Aで表現する符号である。但し、電位Aと電位−Aとは交互に繰り返される。つまり、電位Aでデータ1が表現された後、次にデータ1が現れた場合、そのデータ1は電位−Aで表現されるというものである。このように、極性反転を繰り返してデータが表現されるため、AMI符号には直流成分が含まれない。なお、AMI符号と同じ種類の特性を持つ符号としては、例えば、PR(1,−1)、PR(1,0,−1)、PR(1,0,…,−1)等で表現されるパーシャル・レスポンス方式がある。このように極性反転を利用した伝送符号はバイポーラ符号と呼ばれる。また、ダイコード方式等も利用可能である。ここでは、デューティ100%のAMI符号を例に挙げて説明する。
図8には、ビット間隔T1、T2、…、T14のAMI符号が模式的に記載されている。図中において、データ1は、ビット間隔T2、T4、T5、T10、T11、T12、T14に現れている。ビット間隔T2において電位Aである場合、ビット間隔T4では電位−Aとなる。また、ビット間隔T5では電位Aとなる。このように、データ1に対応する振幅は、プラスとマイナスとが交互に反転する。これが上記の極性反転である。
一方、データ0に関しては全て電位0で表現される。こうした表現によりAMI符号は直流成分を含まないが、図8のビット間隔T6、…、T9に見られるように電位0が連続することがある。このように電位0が連続すると、PLLを用いずに、この信号波形からクロック成分を取り出すことが難しい。そこで、新方式においては、AMI符号(及びこれと同等の特性を有する符号)にクロック成分を含ませて伝送する技術が用いられている。
(機能構成)
ここで、図9を参照しながら、新方式に係る携帯端末300の機能構成について説明する。図9は、新方式に係る携帯端末300の機能構成例を示す説明図である。但し、図9は、シリアライザ134、及びデシリアライザ138の機能構成を中心に描画した説明図であり、他の構成要素に関する記載を省略している。また、携帯端末300が有する各構成要素のうち、既に述べた携帯端末190と実質的に同一の機能構成を有する構成要素については同一の符号を付することにより詳細な説明を省略した。
(シリアライザ134)
図9に示すように、シリアライザ134は、P/S変換部152と、LVDSドライバ156と、PLL部158と、タイミング制御部160と、ドライバ194と、エンコーダ312とにより構成される。上記の携帯端末190との主な相違点はエンコーダ312の機能にある。
図9に示すように、シリアライザ134には、ベースバンドプロセッサ110から、パラレル信号(P−DATA)と、パラレル信号用クロック(P−CLK)とが入力される。シリアライザ134に入力されたパラレル信号は、P/S変換部152によりシリアル信号に変換される。P/S変換部152により変換されたシリアル信号は、エンコーダ312に入力される。エンコーダ312は、シリアル信号にヘッダ等を付加し、所定の符号化方式で符号化する。
ここで、図10を参照しながら、エンコーダ312における符号化信号の生成方法について説明する。図10は、新方式に係る符号化方法の一例を示す説明図である。なお、図10には、AMI符号をベースとする符号の生成方法が記載されている。但し、新方式はこれに限定されず、AMI符号と同様の特性を有する符号に対しても同様に適用される。例えば、バイポーラ符号やパーシャル・レスポンス方式の符号等にも適用できる。
図10の(C)に示された信号が新方式の符号化方法で符号化された信号である。この信号は、データ1を複数の電位A1(−1、−3、1、3)で表現し、データ0を電位A1とは異なる複数の電位A2(−2、2)で表現したものである。但し、この信号は、極性反転するように構成されており、さらに、連続して同じ電位とならないように構成されている。例えば、ビット間隔T6、…、T9においてデータ0が続く区間を参照すると、電位が−2、2、−2、2となっている。このような符号を利用することで、同じデータ値が連続して現れても、立ち上がり、立ち下がりの両エッジを検出してクロック成分を再生することが可能になる。
さて、エンコーダ312は、上記のような符号を生成するため、加算器ADDを備えている。図10に示すように、エンコーダ312は、例えば、入力されたシリアル信号をAMI符号(A)に符号化して加算器ADDに入力する。さらに、エンコーダ312は、AMI符号の伝送速度Fbの半分の周波数(2/Fb)を持つクロック(B)を生成して加算器ADDに入力する。但し、クロックの振幅は、AMI符号のN倍(N>1;図10の例ではN=2)とする。そして、エンコーダ312は、加算器ADDによりAMI符号とクロックとを加算して符号(C)を生成する。このとき、AMI符号とクロックとは同期され、エッジを揃えて加算される。
再び図9を参照する。エンコーダ312により符号化されたシリアル信号は、LVDSドライバ156、及びドライバ194に入力される。LVDSドライバ156は、入力されたシリアル信号をLVDSによる差動伝送方式でデシリアライザ138に伝送する。一方、ドライバ194は、コイル192による電磁結合を利用して、入力されたシリアル信号を信号読取装置200に伝送する。なお、信号読取装置200に信号を伝送するための構成要素は、実施の態様に応じて適宜省略されてもよい。
一方、シリアライザ134に入力されたパラレル信号用クロックは、PLL部158に入力される。PLL部158は、パラレル信号用クロックからシリアル信号用クロックを生成し、P/S変換部152、及びタイミング制御部160に入力する。タイミング制御部160は、入力されるシリアル信号用クロックに基づいてエンコーダ312によるシリアル信号の送信タイミングを制御する。
(デシリアライザ138)
図9に示すように、デシリアライザ138は、主に、LVDSレシーバ172と、S/P変換部176と、タイミング制御部182と、クロック検出部332と、デコーダ334とにより構成される。上記の携帯端末190との主な相違点は、PLLを持たないクロック検出部332にある。
図9に示すように、デシリアライザ138には、LVDSによる差動伝送方式でシリアライザ134からシリアル信号が伝送される。このシリアル信号は、LVDSレシーバ172により受信される。LVDSレシーバ172により受信されたシリアル信号は、デコーダ334、及びクロック検出部332に入力される。デコーダ334は、入力されたシリアル信号のヘッダを参照してデータの先頭部分を検出し、エンコーダ312が用いた符号化方式に従って符号化されたシリアル信号を復号する。
ここで、図10を参照しながら、デコーダ334による復号方法について説明する。上記の通り、シリアル信号は、エンコーダ312により、図10の(C)に示す形式に符号化されている。そこで、デコーダ334は、この信号の振幅がA1であるか、A2であるかを判定することで、元のシリアル信号を復号することができる。
データ1に対応する振幅A1(−1、−3、1、3)と、データ0に対応する振幅A2(−2、2)とを判定するためには、図10の(C)に示す4つの閾値(L1、L2、L3、L4)が用いられる。そこで、デコーダ334は、入力された信号の振幅と上記の4つの閾値とを比較して振幅がA1であるか、或いは、A2であるかを判定し、元のシリアル信号を復号する。この復号処理については後段(図12〜図15を参照)において詳述する。
再び図9を参照する。デコーダ334により復号されたシリアル信号はS/P変換部176に入力される。S/P変換部176は、入力されたシリアル信号をパラレル信号(P−DATA)に変換する。S/P変換部176で変換されたパラレル信号は、液晶部104に出力される。
一方、クロック検出部332は、入力された信号からクロック成分を検出する。既に述べた通り、図10の(C)に示された符号を用いることで、クロック成分は、振幅と閾値L0(電位0)とを比較して振幅の極性を判定し、極性反転の周期に基づいてクロック成分を検出することができる。従って、クロック検出部332は、信号のクロック成分を検出する際にPLLを用いないで済む。その結果、デシリアライザ138の消費電力を低減させることが可能になる。
再び図9を参照する。クロック検出部332により検出されたクロックは、デコーダ334、及びタイミング制御部182に入力される。タイミング制御部182は、クロック検出部332から入力されたクロックに基づいて受信タイミングを制御する。また、タイミング制御部182に入力されたクロック(P−CLK)は液晶部104に出力される。
このように、直流成分を含まず(図11を参照)、極性反転周期からクロック成分を再生することが可能な符号を利用することで、クロックの検出にPLLを用いずに済み、携帯端末の消費電力を大きく低減させることが可能になる。なお、新方式で用いる符号の周波数スペクトラムは、例えば、図11に示すような形状になる。エンコーダ312の加算器ADDで加算されたクロックの周波数Fb/2に線スペクトルが現れ、それに加えてAMI符号のブロードな周波数スペクトラムが現れている。なお、この周波数スペクトラムには、周波数Fb、2Fb、3Fb、…にヌル点が存在する。
さて、この新方式に係る技術は、上記の携帯端末130、190、230、及び信号読取装置200のような形態に対しても適用可能である。つまり、電力線伝送方式や電磁結合による信号伝送方式を採用した電子機器に対しても適用可能である。こうした電子機器に対して新方式を適用すると、各機器に搭載されたデシリアライザ138からPLLを省略できるようになる。
(復号処理の詳細について)
次に、図12〜図15を参照しながら、新方式における復号処理の詳細について説明する。図12は、クロック検出部332の回路構成例を示す説明図である。図13は、デコーダ334の回路構成例を示す説明図である。図14は、データ判定用の判定テーブルの構成例を示す説明図である。図15は、新方式を適用した場合の受信信号波形(図中には、アイパターンが示されている。)を示す説明図である。
(クロック検出部332の回路構成例)
まず、図12を参照する。図12に示すように、クロック検出部332の機能は、コンパレータ352により実現される。
コンパレータ352には、新方式で符号化された信号の振幅値が入力データとして入力される。入力データが入力されると、コンパレータ352は、入力された振幅値と所定の閾値とを比較する。例えば、コンパレータ352は、入力データが所定の閾値よりも大きい値であるか否かを判定する。このコンパレータ352は、新方式の符号(図10の(C)を参照)からクロックを抽出するためのものである。そのため、所定の閾値としては閾値L0を用いる。
例えば、入力データが所定の閾値よりも大きい値である場合、コンパレータ352は、入力データが所定の閾値よりも大きい値であることを示す判定値(例えば、1)を出力する。一方、入力データが所定の閾値よりも小さい値である場合、コンパレータ352は、入力データが所定の閾値よりも大きい値でなかったことを示す判定値(例えば、0)を出力する。コンパレータ352の出力結果は、クロックとしてデコーダ334及びタイミング制御部182に入力される。
(デコーダ334の回路構成例)
次に、図13を参照する。図13に示すように、デコーダ334の機能は、複数のコンパレータ354、356、358、360、及びデータ判定部362により実現される。また、データ判定部362には、記憶部364が設けられている。記憶部364には、図14に示すデータ判定用の判定テーブルが格納されている。
複数のコンパレータ354、356、358、360には、互いに異なる閾値が設定されている。例えば、コンパレータ354には閾値L1が、コンパレータ356には閾値L2が、コンパレータ358には閾値L3が、コンパレータ360には閾値L4が設定されている。但し、図10の(C)に示したように、閾値L1、L2、L3、L4は、L1>L2>L3>L4の関係を満たすものである。
まず、複数のコンパレータ354、356、358、360には、新方式で符号化された信号の振幅値が入力データとして入力される。このとき、複数のコンパレータ354、356、358、360には、同じ入力データが並行して入力される。
入力データが入力されると、コンパレータ354は、入力データと閾値L1とを比較し、入力データが閾値L1よりも大きい値であるか否かを判定する。入力データが閾値L1よりも大きい値である場合、コンパレータ354は、入力データが閾値L1よりも大きい値であることを示す判定値(例えば、1)を出力する。一方、入力データが閾値L1よりも大きい値でない場合、コンパレータ354は、入力データが閾値L1よりも大きい値でないことを示す判定値(例えば、0)を出力する。
同様に、コンパレータ356は、入力データと閾値L2とを比較し、入力データが閾値L2よりも大きい値であるか否かを判定する。また、コンパレータ358は、入力データと閾値L3とを比較し、入力データが閾値L3よりも大きい値であるか否かを判定する。さらに、コンパレータ360は、入力データと閾値L4とを比較し、入力データが閾値L4よりも大きい値であるか否かを判定する。複数のコンパレータ354、356、358、360から出力された判定値は、データ判定部362に入力される。
データ判定部362は、複数のコンパレータ354、356、358、360から出力された判定値に基づいて入力データが示すビット値を判定する。このとき、データ判定部362は、記憶部364に格納されたデータ判定用の判定テーブル(図14を参照)を参照し、この判定テーブルに基づいて入力データが示すビット値を判定する。
データ判定用の判定テーブルとしては、例えば、図14に示すようなものが用いられる。図14に例示するように、この判定テーブルにおいては、複数のコンパレータ354、356、358、360から出力された値の各組み合わせに対してビット値(0又は1)が対応付けられている。
例えば、コンパレータ354の出力値が1の場合について考えてみる。この場合、入力データが閾値L1よりも大きい値である。上記の通り、閾値には、L1>L2>L3>L4の関係が規定されている。この関係から、コンパレータ356、358、360の出力値も1になるはずである。図10の(C)を参照すると、閾値L1よりも大きい値をもつ振幅に対応するビット値は1である。そのため、判定テーブルには、コンパレータ354、356、358、360の出力値が全て1の組み合わせとビット値1とが対応付けて記載されている。
他の条件についても考えてみる。ここでは、説明の都合上、コンパレータ354、356、358、360の出力値をそれぞれd1、d2、d3、d4と表現し、その組み合わせを(d1,d2,d3,d4)と表記する。例えば、(d1,d2,d3,d4)=(0,1,1,1)の組み合わせは、入力データdがL1>d>L2であることを意味している。図10の(C)を参照すると、入力データdがL1>d>L2の場合、ビット値は0である。
同様に、(d1、d2、d3、d4)=(0,0,1,1)の組み合わせは、入力データdがL2>d>L3であることを意味している。図10の(C)を参照すると、入力データdがL2>d>L3の場合、ビット値は1である。また、(d1、d2、d3、d4)=(0,0,0,1)の組み合わせは、入力データdがL3>d>L4であることを意味している。図10の(C)を参照すると、入力データdがL3>d>L4の場合、ビット値は0である。さらに、(d1、d2、d3、d4)=(0,0,0,0)の組み合わせは、入力データdがL4>dであることを意味している。図10の(C)を参照すると、入力データdがL4>dの場合、ビット値は1である。
このように、コンパレータ354、356、358、360から各々出力された出力値の組み合わせとビット値とを対応付けることが可能であり、そのような組み合わせとビット値との対応関係をテーブル形式に纏めたものが図14に例示した判定テーブルである。データ判定部362は、このような判定テーブルを参照し、複数のコンパレータ354、356、358、360から出力された出力値の組み合わせに基づいてビット値を判定する。データ判定部362により判定されたビット値は、S/P変換部176に入力される。
(課題の整理2)
このように、図10の(C)に例示した新方式の符号を復号するには、クロック検出部332を構成する1つのコンパレータ352と、デコーダ334を構成する4つのコンパレータ354、356、358、360とが必要になる。上記の通り、新方式の符号は、直流成分を含まず、PLL回路を用いずにクロックを再生することが可能である点で非常に優れている。しかしながら、2つのビット値を判定するのに、合計で5つものコンパレータが必要になってしまう。その結果、回路規模が大きくなったり、消費電力が大きくなったりしてしまう。
さらに、振幅方向に5つもの閾値を設けてデータの判定処理を行うことになるため、信号振幅の最大幅(振幅レンジ)が決まっているような場合において、図15に示すように、個々の閾値の間隔が狭くなってしまう。その結果、閾値の設定精度、及びビット値の判定精度に高いレベルが要求されることになる。
近年、半導体プロセスの微細化が進み、動作電圧が低くなってきている。それに伴い、信号の振幅レンジが小さくなってきている。また、振幅方向に複数のビット値を持たせた符号を利用するには、信号振幅の最大値及び最小値が上記のような動作電圧の範囲に収まっている必要がある。こうした状況下にあって、振幅方向に5つもの閾値を設けてデータの判定処理を行うには、非常に高い設定精度で閾値を設定する必要があり、あまり現実的ではない。
こうした技術的課題に鑑み、後述する実施形態の目的は、新方式に係る符号を復号する際に用いるコンパレータの数(閾値の数)を低減させることで、回路規模を低減させると共に、閾値の設定精度の緩和を実現することにある。さらに、後述する実施形態においては、閾値設定の無調整化を図ることを更なる目的としている。また、以下で説明する実施形態は、当然に、上記の(課題の整理1)において述べた課題についても解決するものである。以下、このような目的を達成することが可能な実施形態について説明する。
<実施形態>
本発明の一実施形態について説明する。本実施形態は、上記の携帯端末300が有するデコーダ334の構成を改良し、判定すべき振幅値の数を低減させる技術に関する。特に、本実施形態においては、ビット値の判定に用いる閾値を事前に調整せずに済むように改良されたデコーダ334(以下、デコーダ334’)が提案される。
[機能構成]
まず、図16を参照しながら、本実施形態に係るデコーダ334’の機能構成について説明する。図16は、本実施形態に係るデコーダ334’の機能構成例を示す説明図である。なお、図9に示すように、デコーダ334’には、LVDSレシーバ172から図10の(C)に示す新方式の符号(C)が入力され、クロック検出部332からクロック信号が入力される。
図16に示すように、デコーダ334’は、絶対値回路402、408と、コンデンサ404と、ローパスフィルタ406と、平均値回路410と、判定回路412とを有する。また、図16には、絶対値回路402の前段における信号波形(E1)、コンデンサ404の前段における信号波形(E2)、絶対値回路408の前段における信号波形(E3)、判定回路412の前段における信号波形(E4)が描画されている。
まず、LVDSレシーバ172から入力された信号は、絶対値回路402に入力される。絶対値回路402の前段における信号波形は、(E1)に示すようなアイパターンになる。アイパターン(E1)は、6つの振幅(e11、e12、e13、e14、e15、e16)を有する。図10に示した符号(C)の形成過程から分かるように、振幅e11、e13、e14、e16は、全てビット値「1」と判定されるべきものである。一方、振幅e12、e15は、ビット値「0」と判定されるべきものである。
つまり、アイパターン(E1)の段階では、ビット値「1」を表現するのに、4つの振幅(e11、e13、e14、e16)が用いられている。また、ビット値「0」を表現するのに、2つの振幅(e12、e15)が用いられている。この状態で各ビット値を判定するには、図15に示したように、4つの閾値(ビット判定用閾値)が必要になる。そのため、閾値の間隔が狭くなり、閾値を設定する際に高い設定精度が要求されてしまう。また、データ判定処理を行うためには、図13に示すように、4つのコンパレータ354、356、358、360が必要になる。
しかし、振幅(e11、e14)、振幅(e12、e15)、振幅(e13、e16)は、互いに極性が反転したものである。また、各振幅のペアは、同じビット値を表すものである。こうした特徴を考慮すると、判定すべき振幅の数を低減させることができる。本実施形態においては、まず、絶対値回路402により振幅に絶対値化が施される。絶対値回路402により絶対値化が施された信号のアイパターンは(E2)のようになる。絶対値回路402により絶対値化が施されたことで、負の極性を持っていた振幅e14、e15、e16がグランドe10を挟んで正の領域に折り返されている。
つまり、絶対値回路402により、振幅e14が振幅e21(=e11)に、振幅e15が振幅e22(=e12)に、振幅e16が振幅e23(=e13)に変換され、全て正の極性に変換される。その結果、判定すべき振幅の数が6つから3つに半減されている。この段階でも、2つの閾値(L1、L2)を用いて各ビット値を判定することができる。しかし、アイパターン(E2)からも分かるように、閾値の間隔が依然として狭い。そのため、閾値の数は半減されているが、その設定に高い精度が求められる。
そこで、アイパターン(E2)の信号は、コンデンサ404に通されて直流成分がカットされ、さらに、ローパスフィルタ406に通されて高周波成分がカットされる。但し、ローパスフィルタ406のカットオフ周波数Fcは、Fb/4<Fc<Fb/2に設定される。ローパスフィルタ406を通過した信号のアイパターンは(E3)のようになる。アイパターン(E3)は3つのレベル(e30、e31、e32)を有する。3つのレベルe31、e32、e33は、それぞれアイパターン(E2)の振幅e21、e22、e23に対応する。
従って、レベルe31、e33がビット値「1」を表し、レベルe32がビット値「0」を表す。この段階でビット値を判定してもよい。例えば、図16に示すように、閾値L1’、L2’を設定し、これらの閾値と3つのレベルとを比較することで、ビット値を判定することができる。しかしながら、依然として1つのビット値「1」を表現するのに2つのレベルが用いられている。また、2つの閾値L1’、L2’を設定する必要がある。しかし、アイパターン(E3)は、グランドレベルe32を中心として対称的な形状を有している。そこで、もう一度絶対値化することを考える。
アイパターン(E3)の信号は、絶対値回路408により絶対値化される。絶対値回路408により絶対値化された信号のアイパターンは(E4)のようになる。絶対値回路408を通すことにより、グランドレベルe32より低いアイパターン(E3)の信号は、グランドレベルe32を中心に正の方向に折り返されている。そのため、3つ存在したレベルが2つに低減されている。アイパターン(E4)のレベルe41は、アイパターン(E3)のレベルe31、e33に対応する。また、アイパターン(E4)のレベルe42は、アイパターン(E3)のグランドレベルe32に対応する。
従って、レベルe41がビット値「1」を表し、レベルe42がビット値「0」を表す。アイパターン(E4)の信号は、平均値回路410、及び判定回路412に入力される。平均値回路410では、アイパターン(E4)が示す2つのレベルe41、e42の値を平均し、平均レベルLavを算出する。平均値回路410により算出された平均レベルLavは、判定回路412に入力される。このように、信号レベルの平均処理により、閾値Lavが算出されるため、閾値の無調整化が実現される。
判定回路412は、平均値回路410から入力された平均レベルLavを用いてビット値を判定する。判定回路412は、入力信号のレベルが平均レベルLavよりも大きい場合にビット値「1」を出力し、平均レベルLavよりも小さい場合にビット値「0」を出力する。さらに、判定回路412は、上記の判定処理により得られたビット値をクロック検出部332から入力されたクロック信号に同期させて復号データとして出力する。
[絶対値回路402、408の回路構成例]
ここで、図17を参照しながら、上記の絶対値回路402の回路構成について具体例を挙げて説明する。図17は、絶対値回路402の具体的な回路構成例(ダブルバランスドミキサを用いた場合)を示す説明図である。但し、本実施形態に係る絶対値回路402の回路構成はこれに限定されるものではない。また、絶対値回路408の機能も、図17と同じ回路構成により実現することができる。
図17に示すように、絶対値回路402、408は、RFポート432と、トランス434、446と、IFポート436と、ダイオード438、440、442、444と、LOポート448とにより構成される。
RFポート432には、アイパターン(E1)の信号が入力される。また、IFポート436には、クロック検出部332により検出されたクロック信号がアイパターン(E1)の信号に同期して入力される。但し、IFポート436に入力されるクロック信号は、ダイオード438、440、442、444をオンにするレベルで入力される。
IFポート436に入力されたクロック信号がプラス方向に振れ、ダイオード438、440、442、444をオンにする電圧に達した場合、ダイオード438、444がオンになり、ダイオード440、442がオフになる。そのため、RFポート432に入力された信号は、トランス434、446、ダイオード438、440、442、444による減衰を受けつつも、同位相のままLOポート448に出力される。
逆に、IFポート436に入力されたクロック信号がマイナス方向に振れ、その絶対値がダイオード438、440、442、444をオンにする電圧に達した場合、ダイオード440、442がオンになり、ダイオード438、444がオフになる。そのため、RFポート432に入力された信号は、トランス434、446、ダイオード438、440、442、444による減衰を受けつつも、逆位相でLOポート448に出力される。
このように、RFポート432に入力された信号の振幅がマイナスのとき、IFポート436から入力されるクロック信号の電圧がマイナスであれば、位相が反転されるため、絶対値回路が成立する。但し、図17の例ではLOポート448が接地されているため、LOポート448から出力される信号は、直流成分がカットされた形状になる。従って、グランドレベルが平均レベルの位置になる。
以上説明したように、絶対値回路402(及び絶対値回路408)は、ダブルバランスドミキサを用いて実現することができる。なお、ダブルバランスドミキサは乗算器であり、上記の回路は、入力信号とクロック信号とを同期して乗算していることと等価である。つまり、上記の絶対値回路402、408は、入力信号とクロック信号とを同期して乗算する回路構成により実現することができる。例えば、ギルバートセルを用いた乗算器を用いて入力信号とクロック信号とを乗算する回路構成により絶対値回路402、408の機能を実現することができる。ところで、上記の例では、3ポートの絶対値回路を用いたが、2ポートのオペアンプやダイオードを用いて絶対値回路402、408の機能を実現することも可能である。このような変形についても、本実施形態の技術的範囲に含まれる。
[平均値回路410の回路構成例]
次に、図18を参照しながら、上記の平均値回路410の回路構成例について簡単に説明する。図18は、上記の平均値回路410の回路構成の一例を示す説明図である。図18には、抵抗452(R)と、コンデンサ454(C)とにより構成される平均値回路が示されている。入力端子からアイパターン(E4)の信号が入力されると、抵抗452とコンデンサ454とにより、2つのレベルe41、e42が平均化されて出力端子から電圧Vmが出力される。つまり、平均値回路410は、電圧Vmを平均レベルLavとして出力する。上記の通り、この平均レベルLavは、判定回路412により閾値として用いられる。このような平均値回路410を設けることにより閾値の無調整化が実現される。
[周波数スペクトラムの推移について]
ここで、図19を参照しながら、図16に示したアイパターン(E1)〜(E4)に対応する周波数スペクトラムについて簡単に説明する。図19は、図16に示したアイパターン(E1)〜(E4)の周波数スペクトラムを示す説明図である。但し、図19の周波数スペクトラムは、その特徴を模式的に描画したものである。
まず、アイパターン(E1)に対応する周波数スペクトラムを参照すると、この周波数スペクトラムには、直流成分が含まれていないことが分かる。また、周波数Fb/2の位置にクロック信号の周波数スペクトラムに相当する線スペクトラムが存在する。これらの特徴については、図11を参照しながら既に説明した通りである。
次に、アイパターン(E2)に対応する周波数スペクトラムを参照する。アイパターン(E2)の信号は、アイパターン(E1)の信号に絶対値化を施したものである。そのため、アイパターン(E2)に対応する周波数スペクトラムには、直流成分が発生するものの、帯域が半分に圧縮される。また、絶対値化されたことにより、アイパターン(E2)には、2倍の周波数成分であるFbの位置に線スペクトラムが発生する。
次に、アイパターン(E3)に対応する周波数スペクトラムを参照する。アイパターン(E3)の信号は、アイパターン(E2)の信号をコンデンサ404、ローパスフィルタ406に通して得られる信号である。つまり、アイパターン(E2)の信号から直流成分が除去され、さらに、高周波成分が除去されたものである。そのため、アイパターン(E3)に対応する周波数スペクトラムは、周波数Fb/2、Fbの位置に線スペクトラムが存在せず、高域成分が減衰されたものとなる。
次に、アイパターン(E4)に対応する周波数スペクトラムを参照する。アイパターン(E4)の信号は、アイパターン(E3)の信号に絶対値化を施したものである。絶対値化を施すことでアイパターン(E4)に対応する信号はNRZになる。そのため、アイパターン(E4)に対応する周波数スペクトラムは、NRZの周波数スペクトラムになる。また、アイパターン(E4)に対応する周波数スペクトラムの帯域は2倍になる。
以上、本実施形態に係るデコーダ334’の機能構成例、信号処理方法、デコーダ334’に含まれる絶対値回路402、408及び平均値回路410の回路構成例、周波数スペクトラムの推移について説明した。上記の通り、図10の(C)に示した新方式の符号を用いて信号が伝送されるため、直流電源等に重畳して1本の同軸ケーブルにより信号を伝送することができる。また、デシリアライザ138の側においてPLLを設けずに済む。さらに、新方式で符号化された信号を復号する際、閾値設定の無調整化を実現することができる。
[まとめ]
最後に、本実施形態の携帯端末が有する機能構成と、当該機能構成により得られる作用効果について簡単に纏める。当該携帯端末は、操作部108に相当する第1の情報処理モジュールと、表示部102に相当する第2の情報処理モジュールとを有する。
第1の情報処理モジュールは、互いに異なる第1及び第2のビット値を含む入力データに対し、前記第1のビット値を複数の第1の振幅値で表現し、前記第2のビット値を前記第1の振幅値とは異なる第2の振幅値で表現し、連続して同じ振幅値をとらず、かつ、一周期毎に振幅値の極性が反転するように符号化された信号を送信する機能を有する。
第2の情報処理モジュールは、信号受信部と、絶対値化部と、入力データ復号部とを有する。信号受信部は、第1の情報処理モジュールから、互いに異なる第1及び第2のビット値を含む入力データに対し、前記第1のビット値を複数の第1の振幅値で表現し、前記第2のビット値を前記第1の振幅値とは異なる第2の振幅値で表現し、連続して同じ振幅値をとらず、かつ、一周期毎に振幅値の極性が反転するように符号化された信号を受信するものである。また、絶対値化部は、前記信号受信部により受信された信号の振幅値を絶対値化するものである。さらに、入力データ復号部は、前記絶対値化部により絶対値化された信号の振幅値に基づいて前記第1及び第2のビット値を判定して前記入力データを復号するものである。
なお、上記のLVDSレシーバ172は、信号受信部の一例である。また、デコーダ334’は、絶対値化部、及び入力データ復号部の一例である。
上記の通り、信号受信部により受信される信号は、各ビット値を複数の振幅値で表現するように符号化されたものである。そのため、各ビット値を判定するには、複数の閾値を用いて各振幅値を判定する必要がある。しかし、上記の第2の情報処理モジュールは、絶対値化部により、受信した信号の振幅を絶対値化することができる。元々、同じ振幅の大きさで正負が異なる振幅値に同じビット値が割り当てられているため、その振幅値を絶対値化して判定したとしても、判定結果が同じビット値になる。しかも、絶対値化により、正の振幅値のみになるため、各ビット値を表す振幅値の数が半減する。その結果、各ビット値の判定に用いる閾値の数を低減させることが可能になり、ビット値の判定処理に用いるコンパレータの数を低減させることができる。このような作用により、消費電力の低減、回路規模の縮小といった効果が得られる。
また、前記絶対値化部は、第1及び第2の絶対値回路と、直流抑制回路と、低域通過フィルタとを含むように構成されていてもよい。但し、第1絶対値回路は、前記信号受信部により受信された信号の振幅値を絶対値化するものである。また、直流抑制回路は、前記第1絶対値回路から出力された信号の直流成分を抑制するものである。そして、低域通過フィルタは、前記直流抑制回路から出力された信号の高周波成分を抑制するものである。さらに、第2絶対値回路は、前記低域通過フィルタから出力された信号の振幅値を絶対値化するものである。このように構成することで、受信した信号が2値化され、1つの閾値を用いてビット値を判定することができるようになる。
なお、上記の絶対値回路402は、第1絶対値回路の一例である。また、上記のコンデンサ404は、直流抑制回路の一例である。そして、上記のローパスフィルタ406は、低域通過フィルタの一例である。さらに、上記の絶対値回路408は、第2絶対値回路の一例である。
また、第2の情報処理モジュールは、前記第2絶対値回路から出力された信号の2つの振幅値を平均して平均振幅値を算出する平均値算出部をさらに備えていてもよい。この場合、前記入力データ復号部は、前記第2絶対値回路から出力された信号の振幅値と、前記平均値算出部により算出された平均振幅値とを比較して前記第1及び第2のビット値を判定する。なお、上記の平均値回路410は、平均値算出部の一例である。
上記のように、第2絶対値回路から出力される信号は、既に2値化されている。そのため、2つの振幅値の平均は、その信号振幅の中央値となる。そこで、この中央値を閾値に設定し、その閾値と振幅値とを比較することにより、ビット値を判定することができる。このような構成にすることで、閾値を予め設定せずとも平均値算出部により自動的に閾値が設定されるため、閾値の無調整化が実現される。
また、第2の情報処理モジュールは、前記信号受信部により受信された信号の極性反転を検出してクロック信号を抽出するクロック信号抽出部をさらに備えていてもよい。この場合、前記第1絶対値回路は、前記信号受信部により受信された信号と前記クロック信号抽出部により抽出されたクロック信号とを同期させて当該信号の振幅値と当該クロック信号の振幅値とを乗算することで当該信号の振幅値を絶対値化する。また、前記第2絶対値回路は、前記低域通過フィルタから出力された信号と前記クロック信号抽出部により抽出されたクロック信号とを同期させて当該信号の振幅値と当該クロック信号の振幅値とを乗算することで当該信号の振幅値を絶対値化する。なお、上記のクロック検出部332は、クロック信号抽出部の一例である。
既に説明した通り、入力信号の絶対値化は、入力信号とクロック信号との乗算により実現することができる。但し、入力信号とクロック信号とが同期している必要がある。両信号が同期していれば、入力信号が負の場合にクロック信号が負になるため、両信号を乗算することで極性が常に正になる。つまり、絶対値化が実現される。但し、本実施形態においては、受信した信号から抽出されたクロック信号を用いて、このような絶対値化が実現されている。従って、絶対値化の処理を付加した場合においても、第2の情報処理モジュールにPLLを設けずに済む。
また、前記第1及び第2の絶対値回路は、前記クロック信号抽出部により抽出されたクロック信号を用いて入力信号を絶対値化するダブルバランスドミキサにより構成されていてもよい。上記の通り、入力信号とクロック信号とを乗算することで入力信号の絶対値化を実現することができる。また、上記のように、クロック信号に同期して入力信号の位相が反転するように構成されたダブルバランスドミキサを用いても同様に、入力信号の絶対値化を実現することができる。
[携帯端末のハードウェア構成例]
上記携帯端末が有する構成要素の一部機能は、例えば、図99に示すハードウェア構成を有する情報処理装置により、上記の機能を実現するためのコンピュータプログラムを用いて実現することが可能である。図99は、上記携帯端末の構成要素が有する一部機能を実現することが可能な情報処理装置のハードウェア構成を示す説明図である。
なお、この情報処理装置の形態は任意であり、例えば、パーソナルコンピュータ、携帯電話、PHS(Personal Handy−phone System)、PDA(Personal Digital Assistant)等の携帯情報端末、ゲーム機、又は各種の情報家電等が含まれる。
図99に示すように、前記の情報処理装置は、主に、CPU(Central Processing Unit)902と、ROM(Read Only Memory)904と、RAM(Random Access Memory)906と、ホストバス908と、ブリッジ910と、外部バス912と、インターフェース914と、入力部916と、出力部918と、記憶部920と、ドライブ922と、接続ポート924と、通信部926とにより構成される。
CPU902は、例えば、演算処理装置又は制御装置として機能し、ROM904、RAM906、記憶部920、又はリムーバブル記録媒体928に記録された各種プログラムに基づいて各構成要素の動作全般又はその一部を制御する。ROM904は、例えば、CPU902に読み込まれるプログラムや演算に用いるデータ等を格納する。RAM906は、例えば、CPU902に読み込まれるプログラムや、そのプログラムを実行する際に適宜変化する各種パラメータ等を一時的又は永続的に格納する。これらの構成要素は、例えば、高速なデータ伝送が可能なホストバス908によって相互に接続されている。また、ホストバス908は、例えば、ブリッジ910を介して比較的データ伝送速度が低速な外部バス912に接続されている。
入力部916は、例えば、マウス、キーボード、タッチパネル、ボタン、スイッチ、及びレバー等の操作手段である。また、入力部916は、赤外線やその他の電波を利用して制御信号を送信することが可能なリモートコントロール手段(所謂、リモコン)であってもよい。なお、入力部916は、上記の操作手段を用いて入力された情報を入力信号としてCPU902に伝送するための入力制御回路等により構成されている。
出力部918は、例えば、CRT(Cathode Ray Tube)、LCD(Liquid Crystal Display)、PDP(Plasma DisplayPanel)、又はELD(Electro−Luminescence Display)等のディスプレイ装置、スピーカ、ヘッドホン等のオーディオ出力装置、プリンタ、携帯電話、又はファクシミリ等、取得した情報を利用者に対して視覚的又は聴覚的に通知することが可能な装置である。
記憶部920は、各種のデータを格納するための装置であり、例えば、ハードディスクドライブ(HDD;Hard Disk Drive)等の磁気記憶デバイス、半導体記憶デバイス、光記憶デバイス、又は光磁気記憶デバイス等により構成される。
ドライブ922は、例えば、磁気ディスク、光ディスク、光磁気ディスク、又は半導体メモリ等のリムーバブル記録媒体928に記録された情報を読み出し、又はリムーバブル記録媒体928に情報を書き込む装置である。リムーバブル記録媒体928は、例えば、DVDメディア、Blu−rayメディア、HD−DVDメディア、コンパクトフラッシュ(登録商標)(CF;CompactFlash)、メモリースティック、又はSDメモリカード(Secure Digital memory card)等である。もちろん、リムーバブル記録媒体928は、例えば、非接触型ICチップを搭載したICカード(Integrated Circuit Card)又は電子機器であってもよい。
接続ポート924は、例えば、USB(Universal Serial Bus)ポート、IEEE1394ポート、SCSI(Small Computer System Interface)、RS−152Cポート、又は光オーディオ端子等のような外部接続機器930を接続するためのポートである。外部接続機器930は、例えば、プリンタ、携帯音楽プレーヤ、デジタルカメラ、デジタルビデオカメラ、又はICレコーダ等である。
通信部926は、ネットワーク932に接続するための通信デバイスであり、例えば、有線又は無線LAN(Local Area Network)、Bluetooth(登録商標)、又はWUSB(Wireless USB)用の通信カード、光通信用のルータ、ADSL(Asymmetric Digital Subscriber Line)用のルータ、又は各種通信用のモデム等である。また、通信部926に接続されるネットワーク932は、有線又は無線により接続されたネットワークにより構成され、例えば、インターネット、家庭内LAN、赤外線通信、可視光通信、放送、又は衛星通信等である。なお、インターフェース914にはAD変換器及びDA変換器が接続され、AD変換器によりAD変換されたデジタル信号が入力されたり、或いは、出力信号がDA変換器によりアナログ信号に変換されたりする。
以上、添付図面を参照しながら本発明の好適な実施形態について説明したが、本発明は係る例に限定されないことは言うまでもない。当業者であれば、特許請求の範囲に記載された範疇内において、各種の変更例または修正例に想到し得ることは明らかであり、それらについても当然に本発明の技術的範囲に属するものと了解される。
例えば、上記の実施形態においては、加算器ADDに入力される符号として、AMI符号を例に挙げて説明したが、本発明の技術はこれに限定されない。既に述べたように、各種のバイポーラ符号やパーシャル・レスポンス方式の符号PR(1,−1)、PR(1,0,−1)、PR(1,0,…,0,−1)等が利用される。このように、極性反転を利用した符号形式が好適に用いられる。こうした符号はビットシフト等により生成することもできる。このように、符号の生成方法に関しては、いくつかの変形例が想定されうる。